KR20050067942A - 액정표시장치의 제조방법 - Google Patents
액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR20050067942A KR20050067942A KR1020030098979A KR20030098979A KR20050067942A KR 20050067942 A KR20050067942 A KR 20050067942A KR 1020030098979 A KR1020030098979 A KR 1020030098979A KR 20030098979 A KR20030098979 A KR 20030098979A KR 20050067942 A KR20050067942 A KR 20050067942A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- photoresist pattern
- forming
- gate
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 45
- 239000010410 layer Substances 0.000 claims abstract description 122
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000003860 storage Methods 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000011241 protective layer Substances 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 230000005540 biological transmission Effects 0.000 claims abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000010408 film Substances 0.000 claims description 31
- 239000010409 thin film Substances 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 6
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 6
- 229910001887 tin oxide Inorganic materials 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
리프트 오프를 용이하게 진행하여 포인트 디팩트 불량 발생을 방지하고, 수율을 향상시킬 수 있는 액정표시장치의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 본 발명의 액정표시장치의 제조방법은 제 1 마스크 공정을 이용하여 기판 상에 게이트라인과 게이트전극과 게이트패드를 형성하는 제 1 단계; 제 2 마스크 공정을 이용하여 상기 게이트라인과 종횡으로 배열되어 화소영역을 정의하는 데이터 라인과, 소오스 전극과 드레인 전극과 데이터 패드와 스토리지 전극을 형성하는 제 2 단계; 상기 기판 전면에 보호막을 형성하는 제 3 단계; 제 3 마스크 공정을 이용하여 포토레지스트 패턴을 형성하는 제 4 단계; 상기 포토레지스트 패턴을 마스크로 상기 보호막을 식각하여 상기 포토레지스트 패턴 하부로 상기 보호막이 더 식각되어 역테이퍼 형상을 이루도록함과 동시에, 상기 드레인전극과 상기 스토리지 전극의 일영역 및 화소영역이 드러나도록 투과홀과, 상기 게이트 패드와 상기 데이터 패드의 일영역이 드러나도록 제 1, 제 2 콘택홀을 형성하는 제 5 단계; 상기 포토레지스트 패턴을 포함한 상기 기판의 전면에 투명 도전막을 형성하는 제 6 단계; 상기 포토레지스트 패턴을 리프트 오프(lift-off) 공정으로 제거하여, 상기 투과홀, 제 1, 제 2 콘택홀 각각에 화소전극과, 게이트 패드 전극과, 데이터 패드 전극을 형성하는 제 7 단계를 포함함을 특징으로 한다.
Description
본 발명은 액정표시장치에 대한 것으로, 특히 3마스크를 이용한 액정표시장치의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있다.
이하에서는 일반적인 TN 액정표시장치에 대하여 설명하기로 한다.
도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.
도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있다.
그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.
여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다.
상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다.
또한, 상기와 같이 구성된 액정표시장치는 동작 수행을 위해 기판에 구동소자 또는 전원 인가 라인등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(Photolithography)이다.
상기 방법은 패턴이 형성될 기판에 자외선으로 감광하는 재료인 포토레지스트를 코팅하고, 마스크에 형성된 패턴을 포토 레지스트 위에 노광하여 현상 및 식각하고, 이와 같이 패터닝된 포토레지스트를 마스크로 활용하여 원하는 물질층을 식각한 후 포토레지스트를 스트립핑하는 일련의 복잡한 과정으로 이루어진다.
그리고 종래에는 하부기판상에 게이트라인, 게이트 절연막, 반도체층, 데이터라인, 보호막, 화소전극을 형성하기 위해서 통상 5~7마스크 기술을 사용하고 있는데, 이와 같이 마스크를 이용하는 포토식각기술의 횟수가 많아지면 공정 오류의 확률과 공정비율이 증가한다.
이와 같은 문제점을 극복하고자 최근 포토리소그래피 공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 '저마스크 기술'에 대한 연구가 활발하게 진행되고 있다.
이하, 첨부 도면을 참조하여 종래의 액정표시장치의 제조방법 대하여 설명하면 다음과 같다.
도 3a 내지 도 3g는 종래 기술에 따른 액정표시장치의 제조방법을 나타낸 공정단면도이다.
종래 기술에 따른 액정표시장치의 제조방법은 3마스크를 이용한 것으로, 먼저, 도 3a에 도시한 바와 같이, 하부기판(10) 상에 게이트 금속층을 형성하고, 제 1 마스크를 이용한 포토리소그래피(photolithograph) 공정과 식각공정으로 게이트 금속층을 패터닝하여 게이트라인(11), 게이트전극(11a), 게이트 패드(11b)를 포함하는 게이트 패턴들을 형성한다. 이때 게이트 패드(11b)는 게이트라인(11)에서 연장되어 일 끝단에 형성된다.
이어서, 도 3b에 도시한 바와 같이, 게이트 패턴들이 형성된 하부기판(10) 상에 게이트 절연막(12), 비정질 실리콘층(13), n+ 비정질 실리콘층(14), 그리고 소오스/드레인 형성용 금속층(15)을 순차적으로 형성한다.
이후에 금속층(15) 위에 제 2 마스크를 이용한 포토리소그래피 공정으로 포토레지스트 패턴(16)을 형성한다. 이 경우 제 2 마스크는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소오스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 도 3c에 도시한 바와 같이, 포토레지스트 패턴(16)을 이용한 습식 식각공정으로 금속층(15)이 패터닝됨으로써 데이터 라인(15a), 소오스 전극(15b), 상기 소오스 전극(15b)과 일체화된 드레인 전극(15c)과, 스토리지 전극 및 데이터 패드를 포함하는 금속 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층(14)과 비정질 실리콘층(13)이 동시에 패터닝됨으로써 오믹접촉층(14a)과 활성층(13a)이 형성된다.
스토리지 전극(15d)과 데이터 패드(15e)는 비정질 실리콘층(13)과 n+ 비정질 실리콘층(14)과, 금속층(15)이 적층 구성되어 있다.
그리고, 도 3d에 도시한 바와 같이, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소오스/드레인 패턴 및 오믹접촉층(14a)이 식각된다. 이에 따라, 채널부의 활성층(13a)이 노출되어 활성층(13a)이 활성화되지 않는 경우 소오스 전극(15b)과 드레인 전극(15c)이 전기적으로 분리된다.
이어서, 스트립 공정으로 소오스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
상기 공정에 의해서 게이트전극(11a)과 활성층(13a)과 소오스전극(15b)과 드레인전극(15c)으로 구성된 박막 트랜지스터(TFT)가 형성되고, 이전단 게이트라인(11) 상부에는 비정질 실리콘층(13)과 n+ 비정질 실리콘층(14)과 금속층(15)이 적층된 스토리지 전극(15d)이 형성되고, 게이트라인(11)에서 연장된 일끝단에는 게이트 패드(11b)가 형성되고, 데이터라인(15a)에서 연장된 끝단에는 비정질 실리콘층(13)과 n+ 비정질 실리콘층(14)과 금속층(15)이 적층된 데이터패드(15e)가 형성된다.
다음에, 도 3e에 도시한 바와 같이, 박막 트랜지스터(TFT)를 포함한 하부기판(10) 전면에 보호막(17)을 형성하고, 보호막(17) 상에 포토레지스트를 도포한다.
그리고 제 3 마스크를 이용하여 포토레지스트를 노광 및 현상 공정으로 선택적으로 패터닝하여, 포토레지스트 패턴(18)을 형성한다. 상기에서 포토레지스트 패턴(18)은 노광 및 현상한 후 하드 베이킹(Hard backing) 공정을 진행한다.
이후에 포토레지스트 패턴(18)을 마스크로 보호막(17)을 건식각하여 투과홀(19a) 및 제 1, 제 2 콘택홀(19b,19c)을 형성한다.
이때 투과홀(19a)은 보호막(17)을 관통하여 드레인 전극(15c)과 스토리지 전극(15d)의 일영역을 포함한 화소영역이 드러나도록 오픈된 것이고, 제 1 콘택홀(19b)은 보호막(17) 및 게이트 절연막(12)을 관통하여 게이트 패드(11b)가 노출되게 형성하고, 제 2 콘택홀(19c)은 보호막(17)을 관통하여 데이터 패드(15e)가 노출되게 형성한다.
상기에서 차후에 드레인전극과 화소전극의 안정적인 콘택을 위해서는 보호막(17)의 테이퍼 각도를 줄이고, 포토레지스트 패턴(18)을 마스크로 O2가스를 이용하여 보호막(17)을 건식각한다.
이와 같이 하면 드레인전극과 보호막(17)과 포토레지스트 패턴(18)이 계단 모양을 이루게 된다. 차후에 드레인전극과 화소전극의 안정적인 콘택을 할 수 있다.
이어서, 도 3f에 도시한 바와 같이, 포토레지스트 패턴(18)을 포함한 하부기판(10)의 전면에 투명 도전막(21)을 형성한다.
이후에 도 3g에 도시한 바와 같이, 포토레지스트 패턴(18)을 리프트 오프(lift-off) 공정으로 제거한다. 이에 의해서 화소영역에 화소전극(21a)이 형성되고, 게이트 패드(11b) 상부에 게이트 패드 전극(21b)이 형성되고, 데이터 패드(15e) 상부에 데이터 패드 전극(21c)이 형성된다.
상기 화소전극(21a)은 드레인전극(15c)에서 이전단 게이트라인 상부의 스토리지 전극(15d)까지 연장 형성되어 있다.
그러나, 상기에서 포토레지스트 패턴(18)을 리프트 오프 공정으로 제거할 때, 투명 도전막(21)이 드레인전극(15c) 뿐만아니라, 계단형으로 형성된 보호막(17) 및 포토레지스트 패턴(18)과도 접촉되어 있으므로, 투과홀(19a) 경계면의 포토레지스트 패턴(18)과 그 상부의 투명 도전막(21)이 제거되지 않고 잔류하게 되는 문제가 발생하게 된다. 이와 같이 잔류된 포토레지스트 패턴(18) 및 투명 도전막(21)으로 인해서 포인트 디팩트(Point Defect) 문제가 발생하게 된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 리프트 오프를 용이하게 진행하여 포인트 디팩트 불량 발생을 방지하고, 수율을 향상시킬 수 있는 액정표시장치의 제조방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치의 제조방법은 제 1 마스크 공정을 이용하여 기판 상에 게이트라인과 게이트전극과 게이트패드를 형성하는 제 1 단계; 제 2 마스크 공정을 이용하여 상기 게이트라인과 종횡으로 배열되어 화소영역을 정의하는 데이터 라인과, 소오스 전극과 드레인 전극과 데이터 패드와 스토리지 전극을 형성하는 제 2 단계; 상기 기판 전면에 보호막을 형성하는 제 3 단계; 제 3 마스크 공정을 이용하여 포토레지스트 패턴을 형성하는 제 4 단계; 상기 포토레지스트 패턴을 마스크로 상기 보호막을 식각하여 상기 포토레지스트 패턴 하부로 상기 보호막이 더 식각되어 역테이퍼 형상을 이루도록함과 동시에, 상기 드레인전극과 상기 스토리지 전극의 일영역 및 화소영역이 드러나도록 투과홀과, 상기 게이트 패드와 상기 데이터 패드의 일영역이 드러나도록 제 1, 제 2 콘택홀을 형성하는 제 5 단계; 상기 포토레지스트 패턴을 포함한 상기 기판의 전면에 투명 도전막을 형성하는 제 6 단계; 상기 포토레지스트 패턴을 리프트 오프(lift-off) 공정으로 제거하여, 상기 투과홀, 제 1, 제 2 콘택홀 각각에 화소전극과, 게이트 패드 전극과, 데이터 패드 전극을 형성하는 제 7 단계를 포함함을 특징으로 한다.
상기 제 1 단계는, 상기 기판 상에 게이트 금속층을 형성하는 단계; 상기 제 1 마스크를 이용한 포토리소그래피(photolithograph) 공정과 식각공정으로 상기 게이트 금속층을 패터닝하는 단계를 포함함을 특징으로 한다.
상기 제 2 단계는, 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소오스/드레인 형성용 제 1 금속층을 순차적으로 형성하는 단계; 상기 제 1 금속층 상에 박막 트랜지스터의 채널부에 회절 노광부를 갖는 상기 제 2 마스크를 이용한 포토리쏘그래피 공정으로 상기 채널부에서 얇은 두께를 갖는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 이용한 습식각 공정으로 상기 제 1 금속층을 패터닝하여 상기 데이터 라인, 상기 소오스 전극, 상기 소오스 전극과 일체화된 드레인 전극으로 구성된 소오스/드레인 패턴과, 상기 데이터라인의 일끝단에 형성된 데이터 패드와, 이전단 게이트라인의 일영역 상에 스토리지 전극을 형성하는 단계; 상기 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 상기 n+ 비정질 실리콘층과 상기 비정질 실리콘층을 패터닝하여 오믹접촉층과 활성층을 형성하는 단계; 상기 포토레지스트 패턴을 애싱(Ashing)한 후, 이를 마스크로 건식 식각하여 상기 채널부의 상기 소오스/드레인 패턴 및 오믹접촉층을 식각하여 상기 소오스 전극과 상기 드레인 전극을 분리하는 단계; 상기 포토레지스트 패턴을 제거하는 단계를 포함함을 특징으로 한다.
상기 보호막을 식각할 때 HCl, SF6와 Ar의 식각가스를 이용함을 특징으로 한다.
상기 제 4 단계에서, 포토레지스트 패턴 형성시 하드 베이킹 공정을 진행하지 않는 것을 특징으로 한다.
상기 화소전극은 상기 드레인전극에 직접 콘택되도록 형성됨을 특징으로 하는 상기 화소전극은 상기 이전단 게이트라인 상부의 상기 스토리지 전극에 직접 콘택되도록 연장 형성함을 특징으로 한다.
상기 투명 도전막은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 또는 인듐아연산화물(Indium Zinc Oxide : IZO)을 사용함을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치의 제조방법에 대하여 설명하면 다음과 같다.
도 2는 3마스크를 이용하여 제조한 액정표시장치의 단위 화소를 나타낸 확대 평면도이다.
그리고 도 4a 내지 도 4g는 본 발명에 따른 액정표시장치의 제조방법을 나타낸 공정단면도이다.
본 발명의 실시예에 따른 액정표시장치의 제조방법을 설명하기에 앞서서, 3마스크 공정으로 제조되는 액정표시장치의 구성에 대하여 먼저 설명하기로 한다.
액정표시장치는, 도 2에 도시한 바와 같이, 하부기판(30) 위에 일방향으로 형성된 게이트라인(31)과, 게이트라인(31)의 일측에서 돌출된 게이트전극(31a)과, 상기 게이트라인(31)에서 연장되어 일끝단에 형성된 게이트 패드(31b)와, 상기 게이트라인(31)을 포함하는 전면에 형성된 게이트 절연막(32)과, 상기 게이트라인(31)과 교차되어 화소영역을 정의하는 데이터 라인(35a)과, 상기 교차부마다 게이트전극(31a)과 소오스전극(35b)과 드레인전극(35c)으로 형성된 박막 트랜지스터(TFT)와, 전단 게이트라인의 일영역에 오버랩된 스토리지 전극(35d)과, 데이터 라인(35a)에서 연장되어 일끝단에 형성된 데이터 패드(35e)와, 상기 박막 트랜지스터를 포함한 하부기판(30) 전면에 형성된 보호막(37)과, 상기 드레인전극(35c)과 스토리지 전극(35d)의 일영역을 포함한 화소영역에 형성된 투과홀(39a)(도 4e 참조)과, 상기 게이트 패드(31d)와 데이터 패드(35e) 상부에 형성된 제 1, 제 2 콘택홀(39b,39c)과, 상기 투과홀(39a)을 포함한 화소영역에 형성된 화소 전극(41a)과, 상기 제 1 콘택홀(39b)을 통하여 게이트 패드(31b)에 접속되는 게이트 패드 전극(41b)과, 상기 제 2 콘택홀(39c)을 통하여 데이터 패드(35e)에 접속되는 데이터 패드 전극(41c)으로 구성된다.
상기 박막 트랜지스터(TFT)는 게이트 라인(31)의 일측에서 돌출된 게이트 전극(31a)과, 데이터 라인(35a)의 일측에서 돌출된 소오스 전극(35b)과, 소오스 전극(35b)과 일정 간격 이격되어 형성되며 화소 전극(41a)에 접속된 드레인 전극(35c)과, 게이트 전극(31b)과 게이트 절연막(32)을 사이에 두고 중첩되고 소오스 전극(35b)과 드레인 전극(35c) 사이에 채널을 형성하는 반도체 패턴으로 구성된다.
이러한 박막 트랜지스터(TFT)는 게이트 라인(31)에 공급되는 게이트 신호에 응답하여 데이터 라인(35a)에 공급되는 화소전압 신호가 화소 전극(41a)에 충전되어 유지되게 한다.
반도체 패턴은 활성층(33a)과 오믹 접촉층(34a)으로 구성되어 있는데, 이때 활성층(33a)은 소오스 전극(35b)과 드레인 전극(35c) 사이의 채널부를 포함하면서 데이터 라인(35a)과 소오스 전극(35b)과 드레인 전극(35c)에 중첩되도록 그 하부에 형성되고, 오믹접촉층(34a)은 데이터 라인(35a)과 소오스 전극(35b)과 드레인 전극(35c) 각각과 활성층(33a) 사이에 형성된다.
그리고 스토리지 전극(35d)과 데이터 패드(35e)는 비정질 실리콘층(33)과 n+ 비정질 실리콘층(34)과, 제 1 금속층(35)이 적층 구성되어 있다.
상기에서 활성층(33a) 또는 비정질 실리콘층(33)은 오믹접촉층(34a)과 데이터라인(35a)과 소오스/드레인전극(35b,35c), 및 n+ 비정질 실리콘층(34)과 제 1 금속층(35) 보다 넓은 폭으로 형성되어 있다.
스토리지 커패시터는 상기 이전단의 게이트라인(31)/게이트절연막(32)/상기 스토리지 전극(35d)으로 구성되며, 이러한 스토리지 캐패시터는 화소 전극(41a)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다.
상기 화소 전극(41a)은 하부기판(30)의 화소영역 상에 형성되며, 박막 트랜지스터의 드레인 전극(35c)에서 이전단 게이트라인의 스토리지 전극(35d)상부에 직접 접속되도록 연장 형성되어 있다.
상기 화소 전극(41a)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(41a)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
그리고 도면에는 도시되어 있지 않지만, 상기 게이트 라인(31)은 게이트 패드(31b)를 통해 게이트 드라이버와 접속되고, 데이터 라인(35a)은 데이터 패드(35e)를 통해 데이터 드라이버와 접속된다.
다음에 상기 구성을 갖는 액정표시장치를 3마스크를 이용하여 제조하면 다음과 같다.
본 발명의 실시예에 따른 액정표시장치의 제조방법은, 도 4a에 도시한 바와 같이, 하부기판(30) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층을 형성한다. 이어서, 제 1 마스크를 이용한 포토리소그래피(photolithograph) 공정과 식각공정으로 게이트 금속층을 패터닝함으로써 게이트라인(31), 게이트전극(31a), 게이트 패드(31b)를 포함하는 게이트 패턴들을 형성한다. 이때 게이트 패드(31b)는 게이트라인(31)에서 연장되어 일 끝단에 형성된다.
이어서, 도 4b에 도시한 바와 같이, 게이트 패턴들이 형성된 하부기판(30) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(32), 비정질 실리콘층(33), n+ 비정질 실리콘층(34), 그리고 소오스/드레인 형성용 제 1 금속층(35)을 순차적으로 형성한다. 이때, 게이트 절연막(32)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
상기 소오스/드레인 형성용 제 1 금속층(35)은 AlNd/Mo의 이중층이나 AlNd의 단일층으로 구성할 수 있다.
이후에 제 1 금속층(35) 위에 제 2 마스크를 이용한 포토리소그래피 공정으로 포토레지스트 패턴(36)을 형성한다. 이 경우 제 2 마스크는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소오스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 도 4c에 도시한 바와 같이, 포토레지스트 패턴(36)을 이용한 습식 식각공정으로 제 1 금속층(35)이 패터닝됨으로써 데이터 라인(35a), 소오스 전극(35b), 상기 소오스 전극(35b)과 일체화된 드레인 전극(35c)과, 스토리지 전극 및 데이터 패드를 포함하는 금속 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층(34)과 비정질 실리콘층(33)이 동시에 패터닝됨으로써 오믹접촉층(34a)과 활성층(33a)이 형성된다.
스토리지 전극(35d)과, 데이터 패드(35e)는 비정질 실리콘층(33)과 n+ 비정질 실리콘층(34)과, 제 1 금속층(35)이 적층 구성되어 있다.
그리고, 도 4d에 도시한 바와 같이, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소오스/드레인 패턴 및 오믹접촉층(34a)이 식각된다. 이에 따라, 채널부의 활성층(33a)이 노출되어 활성층(33a)이 활성화되지 않는 경우 소오스 전극(35b)과 드레인 전극(35c)이 전기적으로 분리된다.
이어서, 스트립 공정으로 소오스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
상기 공정에 의해서 게이트전극(31a)과 활성층(33a)과 소오스전극(35b)과 드레인전극(35c)으로 구성된 박막 트랜지스터(TFT)가 형성되고, 이전단 게이트라인(31) 상부에는 비정질 실리콘층(33)과 n+ 비정질 실리콘층(34)과 제 1 금속층(35)이 적층된 스토리지 전극(35d)이 형성되고, 게이트라인(31)에서 연장된 일끝단에는 게이트 패드(31b)가 형성되고, 데이터라인(35a)에서 연장된 끝단에는 비정질 실리콘층(33)과 n+ 비정질 실리콘층(34)과 제 1 금속층(35)이 적층된 데이터패드(35e)가 형성된다.
다음에, 도 4e에 도시한 바와 같이, 박막 트랜지스터(TFT)를 포함한 하부기판(30) 전면에 PECVD 등의 증착방법으로 보호막(37)을 형성하고, 보호막(37) 상에 포토레지스트를 도포한다.
그리고 제 3 마스크를 이용하여 포토레지스트를 노광 및 현상 공정으로 선택적으로 패터닝하여, 포토레지스트 패턴(38)을 형성한다.
이후에 포토레지스트 패턴(38)을 마스크로 보호막(37)을 건식각하여 투과홀(39a) 및 제 1, 제 2 콘택홀(39b,39c)을 형성한다.
이때 투과홀(39a)은 보호막(37)을 관통하여 드레인 전극(35c)과 스토리지 전극(35d)의 일영역을 포함한 화소영역이 드러나도록 오픈된 것이고, 제 1 콘택홀(39b)은 보호막(37) 및 게이트 절연막(32)을 관통하여 게이트 패드(31b)가 노출되게 형성하고, 제 2 콘택홀(39c)은 보호막(37)을 관통하여 데이터 패드(35e)가 노출되게 형성한다.
보호막(37)의 재료로는 게이트 절연막(32)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질을 이용한다.
상기에서 포토레지스트 패턴(38)을 이용하여 보호막(37)을 건식각하여 투과홀(39a) 및 제 1, 제 2 콘택홀(39b,39c)을 형성할 때, 포토레지스트 패턴(38)의 손실을 최소화하면서 보호막(37)이 포토레지스트 패턴(38)의 하부로 일부 식각되어 들어가게 하기 위해서 HCl,SF6와 Ar의 식각가스를 사용한다.
이에 의해서 보호막(37)과 포토레지스트 패턴(38)은 역 테이퍼(Taper) 형상을 이룬다. 이때 역 테이퍼는 차후에 화소전극과 드레인전극이 사이드 콘택될 정도가 되는 범위에서 형성한다.
상기에서 포토레지스트는 보호막(37) 식각시 일부 제거되는 것을 방지하기 위해서 점도가 높은 것을 사용하며, 포토레지스트 패턴(38)이 일부 수축되어 차후에 역테이퍼 형성에 잘되지 않는 것을 방지하기 위해서 노광 및 현상한 후에는 하드 베이킹(Hard baking) 공정을 진행하지 않는다.
이어서, 도 4f에 도시한 바와 같이, 포토레지스트 패턴(38)을 포함한 하부기판(30)의 전면에 투명 도전막(41)을 형성한다. 상기에서 투명 도전막(41)은 포토레지스트 패턴(38)과 보호막(37)이 역 테이퍼 형상이므로, 보호막(37)에 일부 접촉되지 않고 끊어져서 형성된다. 상기와 같이 보호막(37)에 일부 접촉되지 않아도 드레인전극(35c)의 측면에만 접촉되면 되므로 차후에 화소전극 형성시 영향을 받지 않는다.
이때, 투명 도전막(41)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 사용된다.
이후에 도 4g에 도시한 바와 같이 포토레지스트 패턴(38)을 리프트 오프(lift-off) 공정으로 제거한다. 이에 의해서 화소영역에 화소전극(41a)이 형성되고, 게이트 패드(31b) 상부에 게이트 패드 전극(41b)이 형성되고, 데이터 패드(35e) 상부에 데이터 패드 전극(41c)이 형성된다.
상기 화소전극(41a)은 드레인전극(35c)에서 이전단 게이트라인 상부의 스토리지 전극(35d)까지 연장 형성되어 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명의 액정표시장치의 제조방법은 다음과 같은 효과가 있다.
첫째, 포토레지스트 패턴을 리프트 오프로 제거하기에 용이하도록 역테이퍼지게 형성하여서, 차후에 포토레지스트 패턴과 투명 도전막이 잔류하여 포인트 디팩트가 발생하는 것을 방지할 수 있다. 이에 따라서 수율을 향상시킬 수 있다.
둘째, 추가 공정없이 보호막을 식각할 때 포토레지스트 패턴 하부로 들어가도록 식각한 후에 포토레지스트 패턴을 리프트 오프로 제거하여 화소전극과 게이트 패드 전극 및 데이터 패드 전극을 형성할 수 있으므로 생산원가를 절약할 수 있다.
도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도
도 2는 3마스크를 이용하여 제조한 액정표시장치의 단위 화소를 나타낸 확대 평면도
도 3a 내지 도 3g는 종래 기술에 따른 액정표시장치의 제조방법을 나타낸 공정단면도
도 4a 내지 도 4g는 본 발명에 따른 액정표시장치의 제조방법을 나타낸 공정단면도
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 하부기판 31 : 게이트라인
31a : 게이트전극 31b : 게이트 패드
32 : 게이트절연막 33 : 비정질 실리콘층
33a : 활성층 34 : n+ 비정질 실리콘층
34a : 오믹 접촉층 35 : 제 1 금속층
35a : 데이터라인 35b : 소오스전극
35c : 드레인전극 35d : 스토리지 전극
35e : 데이터패드 36, 38 : 포토레지스트 패턴
37 : 보호막 39a : 투과홀
39b, 39c : 제 1, 제 2 콘택홀 41 : 투명 도전막
41a : 화소전극 41b : 게이트 패드 전극
41c : 데이터 패드 전극
Claims (8)
- 제 1 마스크 공정을 이용하여 기판 상에 게이트라인과 게이트전극과 게이트패드를 형성하는 제 1 단계;제 2 마스크 공정을 이용하여 상기 게이트라인과 종횡으로 배열되어 화소영역을 정의하는 데이터 라인과, 소오스 전극과 드레인 전극과 데이터 패드와 스토리지 전극을 형성하는 제 2 단계;상기 기판 전면에 보호막을 형성하는 제 3 단계;제 3 마스크 공정을 이용하여 포토레지스트 패턴을 형성하는 제 4 단계;상기 포토레지스트 패턴을 마스크로 상기 보호막을 식각하여 상기 포토레지스트 패턴 하부로 상기 보호막이 더 식각되어 역테이퍼 형상을 이루도록함과 동시에, 상기 드레인전극과 상기 스토리지 전극의 일영역 및 화소영역이 드러나도록 투과홀과, 상기 게이트 패드와 상기 데이터 패드의 일영역이 드러나도록 제 1, 제 2 콘택홀을 형성하는 제 5 단계;상기 포토레지스트 패턴을 포함한 상기 기판의 전면에 투명 도전막을 형성하는 제 6 단계;상기 포토레지스트 패턴을 리프트 오프(lift-off) 공정으로 제거하여, 상기 투과홀, 제 1, 제 2 콘택홀 각각에 화소전극과, 게이트 패드 전극과, 데이터 패드 전극을 형성하는 제 7 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 제 1 단계는, 상기 기판 상에 게이트 금속층을 형성하는 단계;상기 제 1 마스크를 이용한 포토리소그래피(photolithograph) 공정과 식각공정으로 상기 게이트 금속층을 패터닝하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 제 2 단계는,비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소오스/드레인 형성용 제 1 금속층을 순차적으로 형성하는 단계;상기 제 1 금속층 상에 박막 트랜지스터의 채널부에 회절 노광부를 갖는 상기 제 2 마스크를 이용한 포토리쏘그래피 공정으로 상기 채널부에서 얇은 두께를 갖는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 이용한 습식각 공정으로 상기 제 1 금속층을 패터닝하여 상기 데이터 라인, 상기 소오스 전극, 상기 소오스 전극과 일체화된 드레인 전극으로 구성된 소오스/드레인 패턴과, 상기 데이터라인의 일끝단에 형성된 데이터 패드와, 이전단 게이트라인의 일영역 상에 스토리지 전극을 형성하는 단계;상기 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 상기 n+ 비정질 실리콘층과 상기 비정질 실리콘층을 패터닝하여 오믹접촉층과 활성층을 형성하는 단계;상기 포토레지스트 패턴을 애싱(Ashing)한 후, 이를 마스크로 건식 식각하여 상기 채널부의 상기 소오스/드레인 패턴 및 오믹접촉층을 식각하여 상기 소오스 전극과 상기 드레인 전극을 분리하는 단계;상기 포토레지스트 패턴을 제거하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 보호막을 식각할 때 HCl, SF6와 Ar의 식각가스를 이용함을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 제 4 단계에서, 포토레지스트 패턴 형성시 하드 베이킹 공정을 진행하지 않는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 화소전극은 상기 드레인전극에 직접 콘택되도록 형성됨을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 화소전극은 상기 이전단 게이트라인 상부의 상기 스토리지 전극에 직접 콘택되도록 연장 형성함을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 투명 도전막은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 또는 인듐아연산화물(Indium Zinc Oxide : IZO)을 사용함을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098979A KR101023715B1 (ko) | 2003-12-29 | 2003-12-29 | 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098979A KR101023715B1 (ko) | 2003-12-29 | 2003-12-29 | 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050067942A true KR20050067942A (ko) | 2005-07-05 |
| KR101023715B1 KR101023715B1 (ko) | 2011-03-25 |
Family
ID=37258554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098979A KR101023715B1 (ko) | 2003-12-29 | 2003-12-29 | 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101023715B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8329486B2 (en) | 2008-11-05 | 2012-12-11 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| KR101228475B1 (ko) * | 2006-06-05 | 2013-01-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101429920B1 (ko) * | 2008-04-11 | 2014-08-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| KR20150063841A (ko) * | 2013-12-02 | 2015-06-10 | 엘지디스플레이 주식회사 | 플렉서블 유기발광다이오드 표시장치의 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3507771B2 (ja) * | 2000-07-03 | 2004-03-15 | 鹿児島日本電気株式会社 | パターン形成方法及び薄膜トランジスタの製造方法 |
| KR100494703B1 (ko) * | 2001-12-31 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
-
2003
- 2003-12-29 KR KR1020030098979A patent/KR101023715B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101228475B1 (ko) * | 2006-06-05 | 2013-01-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101429920B1 (ko) * | 2008-04-11 | 2014-08-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| US8329486B2 (en) | 2008-11-05 | 2012-12-11 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| KR20150063841A (ko) * | 2013-12-02 | 2015-06-10 | 엘지디스플레이 주식회사 | 플렉서블 유기발광다이오드 표시장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101023715B1 (ko) | 2011-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4881368B2 (ja) | 液晶表示装置の製造方法 | |
| US7527989B2 (en) | Method for fabricating liquid crystal display panel | |
| JP4532241B2 (ja) | 液晶表示パネル及びその製造方法 | |
| KR20040095045A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7167217B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR100500779B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR20070000893A (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| KR100869740B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100519372B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20050001936A (ko) | 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20080100692A (ko) | 액정표시장치와 그 제조방법 | |
| KR100499376B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101320651B1 (ko) | 수평 전계 인가형 액정표시패널의 제조방법 | |
| KR101023715B1 (ko) | 액정표시장치의 제조방법 | |
| KR20040086927A (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
| KR100525442B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| KR101009666B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR20050113748A (ko) | 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100904268B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| KR100983579B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR100928491B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100504572B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| KR100682362B1 (ko) | 액정 표시 패널 및 제조 방법 | |
| KR20040036987A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070045706A (ko) | 액정표시장치 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |