JP2003347555A - 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法 - Google Patents
薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法Info
- Publication number
- JP2003347555A JP2003347555A JP2003020301A JP2003020301A JP2003347555A JP 2003347555 A JP2003347555 A JP 2003347555A JP 2003020301 A JP2003020301 A JP 2003020301A JP 2003020301 A JP2003020301 A JP 2003020301A JP 2003347555 A JP2003347555 A JP 2003347555A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film transistor
- region
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 283
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 215
- 238000002161 passivation Methods 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 96
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 87
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 87
- 239000010703 silicon Substances 0.000 claims abstract description 87
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims description 191
- 239000003990 capacitor Substances 0.000 claims description 150
- 239000004020 conductor Substances 0.000 claims description 148
- 229920002120 photoresistant polymer Polymers 0.000 claims description 81
- 238000001259 photo etching Methods 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 32
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 238000000206 photolithography Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000004380 ashing Methods 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 従来の技術における薄膜トランジスターによ
る光誘起リーク電流の発生を防ぐため、薄膜トランジス
ター液晶表示装置及びその薄膜トランジスター製作方法
を提供する。 【解決手段】 基板のトランジスター領域に薄膜トラン
ジスターのゲート電極を形成し、それに第一絶縁層と、
遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン
層と、第二金属層とを順次積層する。続いてトランジス
ター領域に薄膜トランジスターのパターンを定めて食刻
し、薄膜トランジスターにチャンネル領域を定義し第二
金属層及びドープシリコン層を分けてそれぞれ薄膜トラ
ンジスターのソース電極及びドレイン電極を形成する。
最後にドレイン電極の上方にパシベーション層及び透明
導電層を順次積層し、透明導電層をパシベーション層に
おける第一コンタクトホールを通してドレイン電極と電
気的に接続する。
る光誘起リーク電流の発生を防ぐため、薄膜トランジス
ター液晶表示装置及びその薄膜トランジスター製作方法
を提供する。 【解決手段】 基板のトランジスター領域に薄膜トラン
ジスターのゲート電極を形成し、それに第一絶縁層と、
遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン
層と、第二金属層とを順次積層する。続いてトランジス
ター領域に薄膜トランジスターのパターンを定めて食刻
し、薄膜トランジスターにチャンネル領域を定義し第二
金属層及びドープシリコン層を分けてそれぞれ薄膜トラ
ンジスターのソース電極及びドレイン電極を形成する。
最後にドレイン電極の上方にパシベーション層及び透明
導電層を順次積層し、透明導電層をパシベーション層に
おける第一コンタクトホールを通してドレイン電極と電
気的に接続する。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
ター液晶表示装置及びその薄膜トランジスターの製作方
法に関し、特に四回のフォトエッチングプロセスを応用
する薄膜トランジスターを製作する技術に関する。
ター液晶表示装置及びその薄膜トランジスターの製作方
法に関し、特に四回のフォトエッチングプロセスを応用
する薄膜トランジスターを製作する技術に関する。
【０００２】
【従来の技術】薄膜トランジスター液晶表示装置は、マ
トリックスに配列された薄膜トランジスターを利用し、
適当なコンデンサーと、ボンディングパッドなどの素子
と合わせて、液晶分子を駆動し、多彩な影像を発生す
る。薄膜トランジスター液晶表示装置は軽便性、低電力
消費、低輻射などの特性により、ノートブック型コンピ
ューターやパーソナルデジタルアシスタント（ＰＤＡ）
などのポータブル製品に広く応用されており、従来のデ
スクトップ型コンピューターのＣＲＴと称するブラウン
管モニターと取り替えつつある。
トリックスに配列された薄膜トランジスターを利用し、
適当なコンデンサーと、ボンディングパッドなどの素子
と合わせて、液晶分子を駆動し、多彩な影像を発生す
る。薄膜トランジスター液晶表示装置は軽便性、低電力
消費、低輻射などの特性により、ノートブック型コンピ
ューターやパーソナルデジタルアシスタント（ＰＤＡ）
などのポータブル製品に広く応用されており、従来のデ
スクトップ型コンピューターのＣＲＴと称するブラウン
管モニターと取り替えつつある。
【０００３】薄膜トランジスター液晶表示装置の製作工
程の単純化により、四回のみのフォトエッチングプロセ
スを応用する薄膜トランジスター液晶表示装置製作工程
は広く応用されている。例えば図１から図６に示される
ように、薄膜トランジスター液晶表示装置はガラス基板
（１０）に製作されてあって、そのうち、図１に示され
るように、基板（１０）の表面はトランジスター領域
（１３）と、コンデンサー領域（１４）と、第一導線領
域（１１）と、第二導線領域（１２）とを含んでなり、
第一導線領域（１１）は例えばスキャンラインであり、
第二導線は例えばデータラインである。製作工程はまず
基板（１０）の表面に第一金属層（図示せず）を形成し
てから、第一フォトエッチングプロセスを実行して第一
金属層のパターンを定め、第一導線領域（１１）と、ト
ランジスター領域（１３）と、コンデンサー領域（１
４）とにそれぞれ第一導線（２０）と、薄膜トランジス
ターのゲート電極（１６）と、コンデンサーの下電極
（１８）とを形成し、同時に第二導線領域（１２）にお
ける第一金属層を除去する。
程の単純化により、四回のみのフォトエッチングプロセ
スを応用する薄膜トランジスター液晶表示装置製作工程
は広く応用されている。例えば図１から図６に示される
ように、薄膜トランジスター液晶表示装置はガラス基板
（１０）に製作されてあって、そのうち、図１に示され
るように、基板（１０）の表面はトランジスター領域
（１３）と、コンデンサー領域（１４）と、第一導線領
域（１１）と、第二導線領域（１２）とを含んでなり、
第一導線領域（１１）は例えばスキャンラインであり、
第二導線は例えばデータラインである。製作工程はまず
基板（１０）の表面に第一金属層（図示せず）を形成し
てから、第一フォトエッチングプロセスを実行して第一
金属層のパターンを定め、第一導線領域（１１）と、ト
ランジスター領域（１３）と、コンデンサー領域（１
４）とにそれぞれ第一導線（２０）と、薄膜トランジス
ターのゲート電極（１６）と、コンデンサーの下電極
（１８）とを形成し、同時に第二導線領域（１２）にお
ける第一金属層を除去する。
【０００４】続いて図２に示されるように、基板（１
０）に絶縁層（２２）と、半導体層（２４）と、ドープ
シリコン層（２６）と、第二金属層（２８）とを順次積
層し、パターン化された第一金属層を覆う。続いて図３
に示されるように、基板（１０）にフォトレジスト層
（３０）を形成し、第二フォトエッチングプロセスを行
い、フォトレジスト層（３０）で覆われていない第二金
属層（２８）と、ドープシリコン層（２６）と、半導体
層（２４）とを絶縁層（２２）の表面にまで除去し、第
二導線領域（１２）と、トランジスター領域（１３）
と、コンデンサー領域（１４）とにそれぞれ第二導線
（２１）と、薄膜トランジスターと、コンデンサーとを
形成し、同時に第一導線領域（１１）における第二金属
層（２８）と、ドープシリコン層（２６）と、半導体層
（２４）とを完全に除去する。第二金属層（２８）はコ
ンデンサーの上電極とする。
０）に絶縁層（２２）と、半導体層（２４）と、ドープ
シリコン層（２６）と、第二金属層（２８）とを順次積
層し、パターン化された第一金属層を覆う。続いて図３
に示されるように、基板（１０）にフォトレジスト層
（３０）を形成し、第二フォトエッチングプロセスを行
い、フォトレジスト層（３０）で覆われていない第二金
属層（２８）と、ドープシリコン層（２６）と、半導体
層（２４）とを絶縁層（２２）の表面にまで除去し、第
二導線領域（１２）と、トランジスター領域（１３）
と、コンデンサー領域（１４）とにそれぞれ第二導線
（２１）と、薄膜トランジスターと、コンデンサーとを
形成し、同時に第一導線領域（１１）における第二金属
層（２８）と、ドープシリコン層（２６）と、半導体層
（２４）とを完全に除去する。第二金属層（２８）はコ
ンデンサーの上電極とする。
【０００５】続いて図４に示されるように、アッシング
プロセスを行い、フォトレジスト層（３０）の一部を除
去し、薄膜トランジスターにチャンネル領域（３１）を
定める。続いて残存のフォトレジスト層をマスクとして
利用し、チャンネル領域（３１）内の第二金属層（２
８）及びドープシリコン層（２６）を除去し、チャンネ
ル領域（３１）の両側に分離形成された第二金属層（２
８）及びドープシリコン層（２６）をそれぞれ薄膜トラ
ンジスターのソース電極（３２）及びドレイン電極（３
４）とする。続いて図５に示されるように、まずストリ
ッピングプロセスを行い、残存のフォトレジスト層を除
去してから、基板（１０）にパシベーション層（３６）
を形成した後、第三フォトエッチングプロセスを行い、
ドレイン電極（３４）の上方におけるパシベーション層
（３６）と、コンデンサーの上電極の上方におけるパシ
ベーション層（３６）と、第二導線領域（１２）の第二
金属層（２８）の上方におけるパシベーション層（３
６）と、第一導線領域（１１）おけるパシベーション層
（３６）と、第一絶縁層（２２）とにそれぞれ第一コン
タクトホール（４０）と、第二コンタクトホール（４
１）と、第三コンタクトホール（４２）と、第四コンタ
クトホール（４３）とを形成することで、ドレイン電極
（３４）の一部と、コンデンサーの上電極の一部と、第
二導線（２１）の一部と、第一導線（２０）の一部とを
露出させる。
プロセスを行い、フォトレジスト層（３０）の一部を除
去し、薄膜トランジスターにチャンネル領域（３１）を
定める。続いて残存のフォトレジスト層をマスクとして
利用し、チャンネル領域（３１）内の第二金属層（２
８）及びドープシリコン層（２６）を除去し、チャンネ
ル領域（３１）の両側に分離形成された第二金属層（２
８）及びドープシリコン層（２６）をそれぞれ薄膜トラ
ンジスターのソース電極（３２）及びドレイン電極（３
４）とする。続いて図５に示されるように、まずストリ
ッピングプロセスを行い、残存のフォトレジスト層を除
去してから、基板（１０）にパシベーション層（３６）
を形成した後、第三フォトエッチングプロセスを行い、
ドレイン電極（３４）の上方におけるパシベーション層
（３６）と、コンデンサーの上電極の上方におけるパシ
ベーション層（３６）と、第二導線領域（１２）の第二
金属層（２８）の上方におけるパシベーション層（３
６）と、第一導線領域（１１）おけるパシベーション層
（３６）と、第一絶縁層（２２）とにそれぞれ第一コン
タクトホール（４０）と、第二コンタクトホール（４
１）と、第三コンタクトホール（４２）と、第四コンタ
クトホール（４３）とを形成することで、ドレイン電極
（３４）の一部と、コンデンサーの上電極の一部と、第
二導線（２１）の一部と、第一導線（２０）の一部とを
露出させる。
【０００６】最後に図６に示されるように、第四フォト
エッチングプロセスを行い、ドレイン電極（３４）の上
方におけるパシベーション層（３６）の表面と、コンデ
ンサーの上電極の上方におけるパシベーション層（３
６）の表面と、第二導線領域（１２）におけるパシベー
ション層（３６）の表面と、第一導線領域（１１）にお
けるパシベーション層（３６）の表面とにパターン化さ
れた透明導電層（４４）を形成する。該透明導電層（４
４）は第一コンタクトホール（４０）と、第二コンタク
トホール（４１）と、第三コンタクトホール（４２）
と、第四コンタクトホール（４３）とを通して、それぞ
れドレイン電極（３４）と、コンデンサーの上電極と、
第二導線（２１）と、第一導線（２０）とを電気的に接
続する。
エッチングプロセスを行い、ドレイン電極（３４）の上
方におけるパシベーション層（３６）の表面と、コンデ
ンサーの上電極の上方におけるパシベーション層（３
６）の表面と、第二導線領域（１２）におけるパシベー
ション層（３６）の表面と、第一導線領域（１１）にお
けるパシベーション層（３６）の表面とにパターン化さ
れた透明導電層（４４）を形成する。該透明導電層（４
４）は第一コンタクトホール（４０）と、第二コンタク
トホール（４１）と、第三コンタクトホール（４２）
と、第四コンタクトホール（４３）とを通して、それぞ
れドレイン電極（３４）と、コンデンサーの上電極と、
第二導線（２１）と、第一導線（２０）とを電気的に接
続する。
【０００７】従来の薄膜トランジスター液晶表示装置の
製作工程は四回のフォトエッチングプロセスを行うだけ
で、製作工程を大幅に単純化できるものの、第二金属層
（２８）及び半導体層（２４）が第二フォトエッチング
プロセスを利用して同時に形成されるため、図６に示さ
れるように半導体層（２４）が第二金属層（２８）と同
形状のパターンをなしているので、第二金属層（２８）
のパターンの下方に半導体層（２４）が同時に形成され
ることとなる。そのため、薄膜トランジスター液晶表示
装置のバックライトが、絶縁層を通って薄膜トランジス
ターの半導体層（２４）を直接に照射する場合、半導体
層（２４）の下方に金属層による遮蔽は一切存在しな
い。加えて、図６に示されるように第二導線領域（１
２）における第二金属層（２８）は、例えばデータライ
ンが、表示パネルの表面に延ばされているので、半導体
層（２４）をバックライトの照射光が直に照射すると、
半導体層２４が光を吸収して光電流を発生することにな
る。前述の原因により薄膜トランジスター液晶表示装置
の薄膜トランジスターが光誘起リーク電流(photo induc
ed leakage current)を発生し、製品の確実性に深刻な
影響を及ぼす。
製作工程は四回のフォトエッチングプロセスを行うだけ
で、製作工程を大幅に単純化できるものの、第二金属層
（２８）及び半導体層（２４）が第二フォトエッチング
プロセスを利用して同時に形成されるため、図６に示さ
れるように半導体層（２４）が第二金属層（２８）と同
形状のパターンをなしているので、第二金属層（２８）
のパターンの下方に半導体層（２４）が同時に形成され
ることとなる。そのため、薄膜トランジスター液晶表示
装置のバックライトが、絶縁層を通って薄膜トランジス
ターの半導体層（２４）を直接に照射する場合、半導体
層（２４）の下方に金属層による遮蔽は一切存在しな
い。加えて、図６に示されるように第二導線領域（１
２）における第二金属層（２８）は、例えばデータライ
ンが、表示パネルの表面に延ばされているので、半導体
層（２４）をバックライトの照射光が直に照射すると、
半導体層２４が光を吸収して光電流を発生することにな
る。前述の原因により薄膜トランジスター液晶表示装置
の薄膜トランジスターが光誘起リーク電流(photo induc
ed leakage current)を発生し、製品の確実性に深刻な
影響を及ぼす。
【０００８】
【発明が解決しようとする課題】この発明は、前述の問
題を解決するために、薄膜トランジスター液晶表示装置
及びその薄膜トランジスター製作方法を提供することを
課題とする。
題を解決するために、薄膜トランジスター液晶表示装置
及びその薄膜トランジスター製作方法を提供することを
課題とする。
【０００９】
【課題を解決するための手段】この発明は、まず基板の
トランジスター領域に薄膜トランジスターのゲート電極
を形成してから、該ゲート電極に第一絶縁層と、遮蔽層
と、第二絶縁層と、半導体層と、ドープシリコン層と、
第二金属層とを順次積層する。続いてトランジスター領
域に薄膜トランジスターのパターンを定めて食刻し、薄
膜トランジスターにチャンネル領域を定めて第二金属層
及びドープシリコン層を分離形成し、それぞれ薄膜トラ
ンジスターのソース電極及びドレイン電極とする。最後
に該ドレイン電極の上方にパシベーション層及び透明導
電層を順次積層し、該透明導電層をパシベーション層に
おける第一コンタクトホールを通してドレイン電極と電
気的に接続する。
トランジスター領域に薄膜トランジスターのゲート電極
を形成してから、該ゲート電極に第一絶縁層と、遮蔽層
と、第二絶縁層と、半導体層と、ドープシリコン層と、
第二金属層とを順次積層する。続いてトランジスター領
域に薄膜トランジスターのパターンを定めて食刻し、薄
膜トランジスターにチャンネル領域を定めて第二金属層
及びドープシリコン層を分離形成し、それぞれ薄膜トラ
ンジスターのソース電極及びドレイン電極とする。最後
に該ドレイン電極の上方にパシベーション層及び透明導
電層を順次積層し、該透明導電層をパシベーション層に
おける第一コンタクトホールを通してドレイン電極と電
気的に接続する。
【００１０】即ち、この発明による薄膜トランジスター
製作方法は、薄膜トランジスターのドレイン電極と半導
体層との間に遮蔽層を形成することで、薄膜トランジス
ター液晶表示装置のバックライトの照射光を遮蔽かつ吸
収する。よって薄膜トランジスターによる光誘起リーク
電流の発生を有効的に防ぐことができる。
製作方法は、薄膜トランジスターのドレイン電極と半導
体層との間に遮蔽層を形成することで、薄膜トランジス
ター液晶表示装置のバックライトの照射光を遮蔽かつ吸
収する。よって薄膜トランジスターによる光誘起リーク
電流の発生を有効的に防ぐことができる。
【００１１】以下、この発明について詳述する。 請求
項１に記載する薄膜トランジスター液晶表示装置の薄膜
トランジスター製作方法は、薄膜トランジスターは、基
板におけるトランジスター領域に製作されてあって、予
め、（ａ）基板の表面に第一金属層を積層し、（ｂ）第
一フォトリソグラフィープロセスにより、基板のトラン
ジスター領域に第一金属層のパターンを定め、続いて第
一エッチングプロセスにより、薄膜トランジスターのゲ
ート電極を形成し、（ｃ）基板に対し第一絶縁層と、遮
蔽層と、第二絶縁層と、半導体層と、ドープシリコン層
と、第二金属層とをそれぞれ順次積層して第一金属層を
覆い、（ｄ）基板にフォトレジスト層を形成した後、第
二フォトリソグラフィープロセスにより、トランジスタ
ー領域に薄膜トランジスターのパターンを定め、（ｅ）
フォトレジスト層をマスクとする第二エッチングプロセ
スにより、フォトレジスト層で覆われていない第二金属
層と、ドープシリコン層と、半導体層と、第二絶縁層
と、遮蔽層とを順次除去してトランジスター領域に薄膜
トランジスターを形成し、（ｆ）アッシングプロセスに
より、フォトレジスト層の一部を除去して薄膜トランジ
スターにチャンネル領域を定め、（ｇ）残存している前
記フォトレジスト層をマスクとして前記チャンネル領域
内の第二金属層及びドープシリコン層を除去し、チャン
ネル領域の両側に分離された第二金属層及びドープシリ
コン層をそれぞれ薄膜トランジスターのソース電極とド
レイン電極とし、（ｈ）ストリッピングプロセスによ
り、フォトレジスト層を除去し、（ｉ）基板にパシベー
ション層を形成し、第三フォトエッチングプロセスによ
り、ドレイン電極の上方におけるパシベーション層に第
一コンタクトホールを形成してドレイン電極の一部を露
出させ、（ｊ）基板に透明導電層を形成し、第四フォト
エッチングプロセスにより、ドレイン電極の上方におけ
るパシベーション層の表面にパターン化された透明導電
層を形成して、該透明電極層を第一コンタクトホールを
通してドレイン電極と電気的に接続するステップを含ん
でなる。
項１に記載する薄膜トランジスター液晶表示装置の薄膜
トランジスター製作方法は、薄膜トランジスターは、基
板におけるトランジスター領域に製作されてあって、予
め、（ａ）基板の表面に第一金属層を積層し、（ｂ）第
一フォトリソグラフィープロセスにより、基板のトラン
ジスター領域に第一金属層のパターンを定め、続いて第
一エッチングプロセスにより、薄膜トランジスターのゲ
ート電極を形成し、（ｃ）基板に対し第一絶縁層と、遮
蔽層と、第二絶縁層と、半導体層と、ドープシリコン層
と、第二金属層とをそれぞれ順次積層して第一金属層を
覆い、（ｄ）基板にフォトレジスト層を形成した後、第
二フォトリソグラフィープロセスにより、トランジスタ
ー領域に薄膜トランジスターのパターンを定め、（ｅ）
フォトレジスト層をマスクとする第二エッチングプロセ
スにより、フォトレジスト層で覆われていない第二金属
層と、ドープシリコン層と、半導体層と、第二絶縁層
と、遮蔽層とを順次除去してトランジスター領域に薄膜
トランジスターを形成し、（ｆ）アッシングプロセスに
より、フォトレジスト層の一部を除去して薄膜トランジ
スターにチャンネル領域を定め、（ｇ）残存している前
記フォトレジスト層をマスクとして前記チャンネル領域
内の第二金属層及びドープシリコン層を除去し、チャン
ネル領域の両側に分離された第二金属層及びドープシリ
コン層をそれぞれ薄膜トランジスターのソース電極とド
レイン電極とし、（ｈ）ストリッピングプロセスによ
り、フォトレジスト層を除去し、（ｉ）基板にパシベー
ション層を形成し、第三フォトエッチングプロセスによ
り、ドレイン電極の上方におけるパシベーション層に第
一コンタクトホールを形成してドレイン電極の一部を露
出させ、（ｊ）基板に透明導電層を形成し、第四フォト
エッチングプロセスにより、ドレイン電極の上方におけ
るパシベーション層の表面にパターン化された透明導電
層を形成して、該透明電極層を第一コンタクトホールを
通してドレイン電極と電気的に接続するステップを含ん
でなる。
【００１２】請求項２に記載する薄膜トランジスター液
晶表示装置の薄膜トランジスター製作方法は、請求項１
の薄膜トランジスター液晶表示装置の薄膜トランジスタ
ー製作方法において、前記基板の表面はコンデンサーを
形成するために少なくも一つのコンデンサー領域を含ん
でなり、前記ステップ（ｂ）において、前記第一金属層
のパターンを定めると同時に、基板のコンンデンサー領
域にコンデンサーの下電極を形成し、前記ステップ
（ｄ）において、前記フォトレジスト層を利用して薄膜
トランジスターのパターンを定めると同時に、コンデン
サー領域にコンデンサーのパターンを定め、前記ステッ
プ（ｅ）において、前記二エッチングプロセスを実行す
ると同時に、コンデンサー領域にフォトレジスト層で覆
われていない第二金属層と、ドープシリコン層と、半導
体層と、第二絶縁層と、遮蔽層とを順次除去し、基板の
コンデンサー領域にコンデンサーを形成して第二金属層
をコンデンサーの上電極とし、前記ステップ（ｉ）にお
いて、前記第三フォトエッチングプロセスを実行すると
同時に、コンデンサーの上電極の上方におけるパシベー
ション層に第二コンタクトホールを形成してコンデンサ
ーの上電極の一部を露出させ、前記ステップ（ｊ）にお
いて、前記第四フォトエッチングプロセスを実行すると
同時に、コンデンサーの上電極の上方におけるパシベー
ション層の表面に、パターン化された透明導電層を形成
し、該透明電極層を第二コンタクトホールを通してコン
デンサーの上電極と電気的に接続する。
晶表示装置の薄膜トランジスター製作方法は、請求項１
の薄膜トランジスター液晶表示装置の薄膜トランジスタ
ー製作方法において、前記基板の表面はコンデンサーを
形成するために少なくも一つのコンデンサー領域を含ん
でなり、前記ステップ（ｂ）において、前記第一金属層
のパターンを定めると同時に、基板のコンンデンサー領
域にコンデンサーの下電極を形成し、前記ステップ
（ｄ）において、前記フォトレジスト層を利用して薄膜
トランジスターのパターンを定めると同時に、コンデン
サー領域にコンデンサーのパターンを定め、前記ステッ
プ（ｅ）において、前記二エッチングプロセスを実行す
ると同時に、コンデンサー領域にフォトレジスト層で覆
われていない第二金属層と、ドープシリコン層と、半導
体層と、第二絶縁層と、遮蔽層とを順次除去し、基板の
コンデンサー領域にコンデンサーを形成して第二金属層
をコンデンサーの上電極とし、前記ステップ（ｉ）にお
いて、前記第三フォトエッチングプロセスを実行すると
同時に、コンデンサーの上電極の上方におけるパシベー
ション層に第二コンタクトホールを形成してコンデンサ
ーの上電極の一部を露出させ、前記ステップ（ｊ）にお
いて、前記第四フォトエッチングプロセスを実行すると
同時に、コンデンサーの上電極の上方におけるパシベー
ション層の表面に、パターン化された透明導電層を形成
し、該透明電極層を第二コンタクトホールを通してコン
デンサーの上電極と電気的に接続する。
【００１３】 請求項３に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法において、
請求項１の薄膜トランジスター液晶表示装置の薄膜トラ
ンジスター製作方法において、前記基板は、第一導線を
形成するために少なくも一つの第一導線領域を含んでな
り、前記ステップ（ｂ）において、前記第一金属層のパ
ターンを定めると同時に、第一導線領域に第一導線を形
成し、前記ステップ（ｅ）において、前記第二エッチン
グプロセスを実行すると同時に、第一導線領域にフォト
レジスト層で覆われていない第二金属層と、ドープシリ
コン層と、半導体層と、第二絶縁層と、遮蔽層とを順次
除去し、前記ステップ（ｉ）において、前記第三フォト
エッチングプロセスを実行すると同時に、第一導線領域
におけるパシベーション層及び第一絶縁層に第四コンタ
クトホールを形成して第一導線の一部を露出させ、前記
ステップ（ｊ）において、前記第四フォトエッチングプ
ロセスを実行すると同時に、第一導線領域におけるパシ
ベーション層の表面に、パターン化された透明導電層を
形成し、該透明電極層を第四コンタクトホールを通して
第一導線と電気的に接続する。
液晶表示装置の薄膜トランジスター製作方法において、
請求項１の薄膜トランジスター液晶表示装置の薄膜トラ
ンジスター製作方法において、前記基板は、第一導線を
形成するために少なくも一つの第一導線領域を含んでな
り、前記ステップ（ｂ）において、前記第一金属層のパ
ターンを定めると同時に、第一導線領域に第一導線を形
成し、前記ステップ（ｅ）において、前記第二エッチン
グプロセスを実行すると同時に、第一導線領域にフォト
レジスト層で覆われていない第二金属層と、ドープシリ
コン層と、半導体層と、第二絶縁層と、遮蔽層とを順次
除去し、前記ステップ（ｉ）において、前記第三フォト
エッチングプロセスを実行すると同時に、第一導線領域
におけるパシベーション層及び第一絶縁層に第四コンタ
クトホールを形成して第一導線の一部を露出させ、前記
ステップ（ｊ）において、前記第四フォトエッチングプ
ロセスを実行すると同時に、第一導線領域におけるパシ
ベーション層の表面に、パターン化された透明導電層を
形成し、該透明電極層を第四コンタクトホールを通して
第一導線と電気的に接続する。
【００１４】請求項４に記載する薄膜トランジスター液
晶装置の薄膜と薄膜トランジスター製作方法は、請求項
１の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記基板は、第二導線を形成す
るために少なくも一つの第二導線領域を含んでなり、前
記ステップ（ｂ）において、前記第一金属層のパターン
を定めると同時に、第二導線領域における第一金属層を
除去し、前記ステップ（ｄ）において、前記フォトォト
レジスト層により薄膜トランジスターのパターンを定め
ると同時に、第二導線領域に第二導線のパターンを定
め、前記ステップ（ｅ）において、前記第二エッチング
プロセスを実行すると同時に、第二導線領域にフォトレ
ジスト層で覆われていない第二金属層と、ドープシリコ
ン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除
去して第二導線領域に第二導線を形成し、前記ステップ
（ｉ）において、前記第三フォトエッチングプロセスを
実行すると同時に、第二導線領域における第二金属層の
上方におけるパシベーション層に第三コンタクトホール
を形成して第二金属層の一部を露出させ、前記ステップ
（ｊ）において、前記第四フォトエッチングプロセスを
実行すると同時に、第二導線領域におけるパシベーショ
ン層の表面に、パターン化された透明導電層を形成し、
該透明電極層を第三コンタクトホールを通して第二導線
と電気的に接続する。
晶装置の薄膜と薄膜トランジスター製作方法は、請求項
１の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記基板は、第二導線を形成す
るために少なくも一つの第二導線領域を含んでなり、前
記ステップ（ｂ）において、前記第一金属層のパターン
を定めると同時に、第二導線領域における第一金属層を
除去し、前記ステップ（ｄ）において、前記フォトォト
レジスト層により薄膜トランジスターのパターンを定め
ると同時に、第二導線領域に第二導線のパターンを定
め、前記ステップ（ｅ）において、前記第二エッチング
プロセスを実行すると同時に、第二導線領域にフォトレ
ジスト層で覆われていない第二金属層と、ドープシリコ
ン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除
去して第二導線領域に第二導線を形成し、前記ステップ
（ｉ）において、前記第三フォトエッチングプロセスを
実行すると同時に、第二導線領域における第二金属層の
上方におけるパシベーション層に第三コンタクトホール
を形成して第二金属層の一部を露出させ、前記ステップ
（ｊ）において、前記第四フォトエッチングプロセスを
実行すると同時に、第二導線領域におけるパシベーショ
ン層の表面に、パターン化された透明導電層を形成し、
該透明電極層を第三コンタクトホールを通して第二導線
と電気的に接続する。
【００１５】 請求項５に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、請求項
１の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記遮蔽層は、薄膜トランジス
ター液晶表示装置のバックライトの照射光を遮蔽かつ吸
収し、薄膜トランジスターが光誘起リーク電流を発生す
るのを防ぐ。
液晶表示装置の薄膜トランジスター製作方法は、請求項
１の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記遮蔽層は、薄膜トランジス
ター液晶表示装置のバックライトの照射光を遮蔽かつ吸
収し、薄膜トランジスターが光誘起リーク電流を発生す
るのを防ぐ。
【００１６】請求項６に記載する薄膜トランジスター液
晶表示装置の薄膜トランジスター製作方法は、請求項１
の薄膜トランジスター液晶表示装置の薄膜トランジスタ
ー製作方法において、前記遮蔽層は、非晶質シリコンま
たは金属により形成される。
晶表示装置の薄膜トランジスター製作方法は、請求項１
の薄膜トランジスター液晶表示装置の薄膜トランジスタ
ー製作方法において、前記遮蔽層は、非晶質シリコンま
たは金属により形成される。
【００１７】請求項７に記載する薄膜トランジスター液
晶表示装置の薄膜トランジスター製作方法は、請求項１
の薄膜トランジスター液晶表示装置の薄膜トランジスタ
ー製作方法において、前記半導体層は、非晶質シリコン
またはポリシリコンにより形成される。
晶表示装置の薄膜トランジスター製作方法は、請求項１
の薄膜トランジスター液晶表示装置の薄膜トランジスタ
ー製作方法において、前記半導体層は、非晶質シリコン
またはポリシリコンにより形成される。
【００１８】請求項８に記載する薄膜トランジスター液
晶表示装置の薄膜トランジスター製作方法は、薄膜トラ
ンジスターは、基板におけるトランジスター領域に製作
されてあって、予め、（ａ）基板の表面に第一金属層を
積層し、（ｂ）第一フォトリソグラフィープロセスによ
り、基板のトランジスター領域に第一金属層のパターン
を定め、続いて第一エッチングプロセスにより、基板の
薄膜トランジスターのゲート電極を形成し、（ｃ）基板
に対し透明絶縁層と、不透明絶縁層と、半導体層と、ド
ープシリコン層と、第二金属層とを順次積層して、パタ
ーン化された第一金属層を覆い、（ｄ）基板にフォトレ
ジスト層を形成した後、第二フォトリソグラフィープロ
セスにより、トランジスター領域に薄膜トランジスター
のパターンを定め、（ｅ）フォトレジスト層をマスクと
する第二エッチングプロセスにより、フォトレジスト層
で覆われていない第二金属層と、ドープシリコン層と、
半導体層と、不透明絶縁層とを順次除去してトランジス
ター領域に薄膜トランジスターを形成し、（ｆ）アッシ
ングプロセスにより、フォトレジスト層の一部を除去し
て薄膜トランジスターにチャンネル領域を形成し、
（ｇ）残存している前記フォトレジスト層をマスクとし
てチャンネル領域内の第二金属層及びドープシリコン層
を除去し、チャンネル領域の両側に分離形成された第二
金属層及びドープシリコン層をそれぞれ薄膜トランジス
ターのソース電極とドレイン電極とし、（ｈ）ストリッ
ピングプロセスにより、フォトレジスト層を除去し、
（ｉ）基板にパシベーション層を形成し、第三フォトエ
ッチングプロセスにより、ドレイン電極の上方における
パシベーション層に第一コンタクトホールを形成してド
レイン電極の一部を露出させ、（ｊ）基板に透明導電層
を形成し、第四フォトエッチングプロセスにより、ドレ
イン電極の上方におけるパシベーション層の表面にパタ
ーン化された透明導電層を形成し、該透明電極層を第一
コンタクトホールを通してドレイン電極と電気的に接続
するステップを含んでなる。
晶表示装置の薄膜トランジスター製作方法は、薄膜トラ
ンジスターは、基板におけるトランジスター領域に製作
されてあって、予め、（ａ）基板の表面に第一金属層を
積層し、（ｂ）第一フォトリソグラフィープロセスによ
り、基板のトランジスター領域に第一金属層のパターン
を定め、続いて第一エッチングプロセスにより、基板の
薄膜トランジスターのゲート電極を形成し、（ｃ）基板
に対し透明絶縁層と、不透明絶縁層と、半導体層と、ド
ープシリコン層と、第二金属層とを順次積層して、パタ
ーン化された第一金属層を覆い、（ｄ）基板にフォトレ
ジスト層を形成した後、第二フォトリソグラフィープロ
セスにより、トランジスター領域に薄膜トランジスター
のパターンを定め、（ｅ）フォトレジスト層をマスクと
する第二エッチングプロセスにより、フォトレジスト層
で覆われていない第二金属層と、ドープシリコン層と、
半導体層と、不透明絶縁層とを順次除去してトランジス
ター領域に薄膜トランジスターを形成し、（ｆ）アッシ
ングプロセスにより、フォトレジスト層の一部を除去し
て薄膜トランジスターにチャンネル領域を形成し、
（ｇ）残存している前記フォトレジスト層をマスクとし
てチャンネル領域内の第二金属層及びドープシリコン層
を除去し、チャンネル領域の両側に分離形成された第二
金属層及びドープシリコン層をそれぞれ薄膜トランジス
ターのソース電極とドレイン電極とし、（ｈ）ストリッ
ピングプロセスにより、フォトレジスト層を除去し、
（ｉ）基板にパシベーション層を形成し、第三フォトエ
ッチングプロセスにより、ドレイン電極の上方における
パシベーション層に第一コンタクトホールを形成してド
レイン電極の一部を露出させ、（ｊ）基板に透明導電層
を形成し、第四フォトエッチングプロセスにより、ドレ
イン電極の上方におけるパシベーション層の表面にパタ
ーン化された透明導電層を形成し、該透明電極層を第一
コンタクトホールを通してドレイン電極と電気的に接続
するステップを含んでなる。
【００１９】請求項９に記載する薄膜トランジスター液
晶表示装置の薄膜トランジスター製作方法は、請求項８
の薄膜トランジスター液晶表示装置の薄膜トランジスタ
ー製作方法において、前記基板の表面は、コンデンサー
を形成するために少なくも一つのコンデンサー領域を含
んでなり、前記ステップ（ｂ）において、前記第一金属
層のパターンを定めると同時に、コンデンサー領域にコ
ンデンサーの下電極を形成し、前記ステップ（ｄ）にお
いて、前記フォトレジスト層を利用して薄膜トランジス
ターのパターンを定めると同時に、コンデンサー領域に
コンデンサーのパターンを定め、前記ステップ（ｅ）に
おいて、前記第二エッチングプロセスを実行すると同時
に、コンデンサー領域にフォトレジスト層で覆われてい
ない第二金属層と、ドープシリコン層と、半導体層と、
不透明絶縁層とを順次除去し、コンデンサー領域にコン
デンサーを形成して第二金属層をコンデンサーの上電極
とし、前記ステップ（ｉ）において、前記第三フォトエ
ッチングプロセスを実行すると同時に、コンデンサーの
上電極の上方におけるパシベーション層に第二コンタク
トホールを形成してコンデンサーの上電極の一部を露出
させ、前記ステップ（ｊ）において、前記第四フォトエ
ッチングプロセスを実行すると同時に、コンデンサーの
上電極の上方におけるパシベーション層の表面に、パタ
ーン化された透明導電層を形成し、該透明電極層を第二
コンタクトホールを通してコンデンサーの上電極と電気
的に接続する。
晶表示装置の薄膜トランジスター製作方法は、請求項８
の薄膜トランジスター液晶表示装置の薄膜トランジスタ
ー製作方法において、前記基板の表面は、コンデンサー
を形成するために少なくも一つのコンデンサー領域を含
んでなり、前記ステップ（ｂ）において、前記第一金属
層のパターンを定めると同時に、コンデンサー領域にコ
ンデンサーの下電極を形成し、前記ステップ（ｄ）にお
いて、前記フォトレジスト層を利用して薄膜トランジス
ターのパターンを定めると同時に、コンデンサー領域に
コンデンサーのパターンを定め、前記ステップ（ｅ）に
おいて、前記第二エッチングプロセスを実行すると同時
に、コンデンサー領域にフォトレジスト層で覆われてい
ない第二金属層と、ドープシリコン層と、半導体層と、
不透明絶縁層とを順次除去し、コンデンサー領域にコン
デンサーを形成して第二金属層をコンデンサーの上電極
とし、前記ステップ（ｉ）において、前記第三フォトエ
ッチングプロセスを実行すると同時に、コンデンサーの
上電極の上方におけるパシベーション層に第二コンタク
トホールを形成してコンデンサーの上電極の一部を露出
させ、前記ステップ（ｊ）において、前記第四フォトエ
ッチングプロセスを実行すると同時に、コンデンサーの
上電極の上方におけるパシベーション層の表面に、パタ
ーン化された透明導電層を形成し、該透明電極層を第二
コンタクトホールを通してコンデンサーの上電極と電気
的に接続する。
【００２０】請求項１０に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、請求項
８の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記基板は、第一導線を形成す
るために少なくも一つの第一導線領域を含んでなり、前
記ステップ（ｂ）において、前記第一金属層のパターン
を定めると同時に、第一導線領域に第一導線を形成し、
前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、第一導線領域にフォトレジス
ト層で覆われていない第二金属層と、ドープシリコン層
と、半導体層と、不透明絶縁層とを除去し、前記ステッ
プ（ｉ）において、前記第三フォトエッチングプロセス
を実行すると同時に、第一導線領域におけるパシベーシ
ョン層及び透明絶縁層に第四コンタクトホールを形成し
て第一導線の一部を露出させ、前記ステップ（ｊ）にお
いて、前記第四フォトエッチングプロセスを実行すると
同時に、第一導線領域におけるパシベーション層の表面
に、パターン化された透明導電層を形成し、該透明電極
層を第四コンタクトホールを通して第一導線と電気的に
接続する。
液晶表示装置の薄膜トランジスター製作方法は、請求項
８の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記基板は、第一導線を形成す
るために少なくも一つの第一導線領域を含んでなり、前
記ステップ（ｂ）において、前記第一金属層のパターン
を定めると同時に、第一導線領域に第一導線を形成し、
前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、第一導線領域にフォトレジス
ト層で覆われていない第二金属層と、ドープシリコン層
と、半導体層と、不透明絶縁層とを除去し、前記ステッ
プ（ｉ）において、前記第三フォトエッチングプロセス
を実行すると同時に、第一導線領域におけるパシベーシ
ョン層及び透明絶縁層に第四コンタクトホールを形成し
て第一導線の一部を露出させ、前記ステップ（ｊ）にお
いて、前記第四フォトエッチングプロセスを実行すると
同時に、第一導線領域におけるパシベーション層の表面
に、パターン化された透明導電層を形成し、該透明電極
層を第四コンタクトホールを通して第一導線と電気的に
接続する。
【００２１】請求項１１に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、請求項
８の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記基板は、第二導線を形成す
るために少なくも一つの第二導線領域を含んでなり、前
記ステップ（ｂ）において、前記第一金属層のパターン
を定めると同時に、第二導線領域における第一金属層を
除去し、前記ステップ（ｄ）において、前記フォトトレ
ジスト層を利用して薄膜トランジスターのパターンを定
めると同時に、第二導線領域に第二導線のパターンを定
め、前記ステップ（ｅ）において、前記第二エッチング
プロセスを実行すると同時に、第二導線領域にフォトレ
ジスト層で覆われていない第二金属層と、ドープシリコ
ン層と、第半導体層と、不透明絶縁層とを除去し、第二
導線領域に第二導線を形成し、前記ステップ（ｉ）にお
いて、前記第三フォトエッチングプロセスを実行すると
同時に、第二導線領域における第二金属層の上方におけ
るパシベーション層に第三コンタクトホールを形成して
第二金属層の一部を露出させ、前記ステップ（ｊ）にお
いて、前記第四フォトエッチングプロセスを実行すると
同時に、第二導線領域におけるパシベーション層の表面
に、パターン化された透明導電層を形成し、該透明電極
層を第三コンタクトホールを通して第二導線と電気的に
接続する。
液晶表示装置の薄膜トランジスター製作方法は、請求項
８の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記基板は、第二導線を形成す
るために少なくも一つの第二導線領域を含んでなり、前
記ステップ（ｂ）において、前記第一金属層のパターン
を定めると同時に、第二導線領域における第一金属層を
除去し、前記ステップ（ｄ）において、前記フォトトレ
ジスト層を利用して薄膜トランジスターのパターンを定
めると同時に、第二導線領域に第二導線のパターンを定
め、前記ステップ（ｅ）において、前記第二エッチング
プロセスを実行すると同時に、第二導線領域にフォトレ
ジスト層で覆われていない第二金属層と、ドープシリコ
ン層と、第半導体層と、不透明絶縁層とを除去し、第二
導線領域に第二導線を形成し、前記ステップ（ｉ）にお
いて、前記第三フォトエッチングプロセスを実行すると
同時に、第二導線領域における第二金属層の上方におけ
るパシベーション層に第三コンタクトホールを形成して
第二金属層の一部を露出させ、前記ステップ（ｊ）にお
いて、前記第四フォトエッチングプロセスを実行すると
同時に、第二導線領域におけるパシベーション層の表面
に、パターン化された透明導電層を形成し、該透明電極
層を第三コンタクトホールを通して第二導線と電気的に
接続する。
【００２２】請求項１２に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、請求項
８の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記不透明絶縁層が、薄膜トラ
ンジスター液晶表示装置のバックライトの照射光を遮蔽
かつ吸収し、薄膜トランジスターが光誘起リーク電流を
発生するのを防ぐ。
液晶表示装置の薄膜トランジスター製作方法は、請求項
８の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記不透明絶縁層が、薄膜トラ
ンジスター液晶表示装置のバックライトの照射光を遮蔽
かつ吸収し、薄膜トランジスターが光誘起リーク電流を
発生するのを防ぐ。
【００２３】請求項１３に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、請求項
８の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記不透明絶縁層は、ポリイミ
ドにより形成される。
液晶表示装置の薄膜トランジスター製作方法は、請求項
８の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記不透明絶縁層は、ポリイミ
ドにより形成される。
【００２４】 請求項１４に記載する薄膜トランジスタ
ー液晶表示装置の薄膜トランジスター製作方法は、請求
項８の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記半導体層は、非晶質シリ
コンまたはポリシリコンにより形成される。
ー液晶表示装置の薄膜トランジスター製作方法は、請求
項８の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記半導体層は、非晶質シリ
コンまたはポリシリコンにより形成される。
【００２５】請求項１５に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、薄膜ト
ランジスターは基板におけるトランジスター領域に製作
されてあって、予め、（ａ）基板の表面に第一金属層を
積層し、（ｂ）第一フォトリソグラフィープロセスによ
り、基板のトランジスター領域に第一金属層のパターン
を定め、続いて第一エッチングプロセスにより、基板の
トランジスター領域に薄膜トランジスターのゲート電極
を形成し、（ｃ）基板に対し第一絶縁層と、遮蔽層と、
第二絶縁層と、半導体層と、ドープシリコン層と、第二
金属層とをそれぞれ順次積層して前記第一金属層を覆
い、（ｄ）基板にフォトレジスト層を形成し、第二フォ
トリソグラフィープロセスにより、トランジスター領域
に薄膜トランジスターのパターンを定め、（ｅ）フォト
レジスト層をマスクとする第二エッチングプロセスによ
り、フォトレジスト層で覆われていない第二金属層と、
ドープシリコン層と、半導体層と、第二絶縁層とを除去
し、トランジスター領域に薄膜トランジスターを形成
し、（ｆ）アッシングプロセスにより、フォトレジスト
層の一部を除去して薄膜トランジスターにチャンネル領
域を定め、（ｇ）残存している前記フォトレジスト層で
覆われていない遮蔽層と、チャンネル領域内の第二金属
層とドープシリコン層とを除去し、チャンネル領域の両
側に分離形成された第二金属層及びドープシリコン層を
それぞれ薄膜トランジスターのソース電極とドレイン電
極とし、（ｈ）ストリッピングプロセスにより、フォト
レジスト層を除去し、（ｉ）基板にパシベーション層を
形成し、第三フォトエッチングプロセスにより、ドレイ
ン電極の上方におけるパシベーション層に第一コンタク
トホールを形成してドレイン電極の一部を露出させ、
（ｊ）基板に透明導電層を形成し、第四フォトエッチン
グプロセスにより、ドレイン電極の上方におけるパシベ
ーション層の表面にパターン化された透明導電層を形成
し、該透明電極層を第一コンタクトホールを通してドレ
イン電極と電気的に接続するステップを含んでなる。
液晶表示装置の薄膜トランジスター製作方法は、薄膜ト
ランジスターは基板におけるトランジスター領域に製作
されてあって、予め、（ａ）基板の表面に第一金属層を
積層し、（ｂ）第一フォトリソグラフィープロセスによ
り、基板のトランジスター領域に第一金属層のパターン
を定め、続いて第一エッチングプロセスにより、基板の
トランジスター領域に薄膜トランジスターのゲート電極
を形成し、（ｃ）基板に対し第一絶縁層と、遮蔽層と、
第二絶縁層と、半導体層と、ドープシリコン層と、第二
金属層とをそれぞれ順次積層して前記第一金属層を覆
い、（ｄ）基板にフォトレジスト層を形成し、第二フォ
トリソグラフィープロセスにより、トランジスター領域
に薄膜トランジスターのパターンを定め、（ｅ）フォト
レジスト層をマスクとする第二エッチングプロセスによ
り、フォトレジスト層で覆われていない第二金属層と、
ドープシリコン層と、半導体層と、第二絶縁層とを除去
し、トランジスター領域に薄膜トランジスターを形成
し、（ｆ）アッシングプロセスにより、フォトレジスト
層の一部を除去して薄膜トランジスターにチャンネル領
域を定め、（ｇ）残存している前記フォトレジスト層で
覆われていない遮蔽層と、チャンネル領域内の第二金属
層とドープシリコン層とを除去し、チャンネル領域の両
側に分離形成された第二金属層及びドープシリコン層を
それぞれ薄膜トランジスターのソース電極とドレイン電
極とし、（ｈ）ストリッピングプロセスにより、フォト
レジスト層を除去し、（ｉ）基板にパシベーション層を
形成し、第三フォトエッチングプロセスにより、ドレイ
ン電極の上方におけるパシベーション層に第一コンタク
トホールを形成してドレイン電極の一部を露出させ、
（ｊ）基板に透明導電層を形成し、第四フォトエッチン
グプロセスにより、ドレイン電極の上方におけるパシベ
ーション層の表面にパターン化された透明導電層を形成
し、該透明電極層を第一コンタクトホールを通してドレ
イン電極と電気的に接続するステップを含んでなる。
【００２６】請求項１６に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、請求項
１５の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記基板の表面は、コンデン
サーを形成するために少なくも一つのコンデンサー領域
を含んでなり、前記ステップ（ｂ）において、前記第一
金属層のパターンを定めると同時に、基板のコンデンサ
ー領域にコンデンサーの下電極を形成し、前記ステップ
（ｄ）において、前記フォトトレジスト層を利用して薄
膜トランジスターのパターンを定めると同時に、コンデ
ンサー領域にコンデンサーのパターンを定め、前記ステ
ップ（ｅ）において、前記第二エッチングプロセスを実
行すると同時に、コンデンサー領域内のフォトレジスト
層で覆われていない第二金属層と、ドープシリコン層
と、半導体層と、第二絶縁層とを順次除去し、コンデン
サー領域にコンデンサーを形成して第二金属層をコンデ
ンサーの上電極とし、前記ステップ（ｇ）において、同
時にコンデンサー領域外の遮蔽層を除去し、前記ステッ
プ（ｉ）において、前記第三フォトエッチングプロセス
を実行すると同時に、コンデンサーの上電極の上方にお
けるパシベーション層に第二コンタクトホールを形成し
てコンデンサーの上電極の一部を露出させ、前記ステッ
プ（ｊ）において、前記第四フォトエッチングプロセス
を実行すると同時に、コンデンサーの上電極の上方にお
けるパシベーション層の表面に、パターン化された透明
導電層を形成し、該透明電極層を第二コンタクトホール
を通してコンデンサーの上電極と電気的に接続する。
液晶表示装置の薄膜トランジスター製作方法は、請求項
１５の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記基板の表面は、コンデン
サーを形成するために少なくも一つのコンデンサー領域
を含んでなり、前記ステップ（ｂ）において、前記第一
金属層のパターンを定めると同時に、基板のコンデンサ
ー領域にコンデンサーの下電極を形成し、前記ステップ
（ｄ）において、前記フォトトレジスト層を利用して薄
膜トランジスターのパターンを定めると同時に、コンデ
ンサー領域にコンデンサーのパターンを定め、前記ステ
ップ（ｅ）において、前記第二エッチングプロセスを実
行すると同時に、コンデンサー領域内のフォトレジスト
層で覆われていない第二金属層と、ドープシリコン層
と、半導体層と、第二絶縁層とを順次除去し、コンデン
サー領域にコンデンサーを形成して第二金属層をコンデ
ンサーの上電極とし、前記ステップ（ｇ）において、同
時にコンデンサー領域外の遮蔽層を除去し、前記ステッ
プ（ｉ）において、前記第三フォトエッチングプロセス
を実行すると同時に、コンデンサーの上電極の上方にお
けるパシベーション層に第二コンタクトホールを形成し
てコンデンサーの上電極の一部を露出させ、前記ステッ
プ（ｊ）において、前記第四フォトエッチングプロセス
を実行すると同時に、コンデンサーの上電極の上方にお
けるパシベーション層の表面に、パターン化された透明
導電層を形成し、該透明電極層を第二コンタクトホール
を通してコンデンサーの上電極と電気的に接続する。
【００２７】請求項１７に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、請求項
１５の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記基板は、第一導線を形成
するために少なくも一つ第一導線領域を含んでなり、前
記ステップ（ｂ）において、前記第一金属層のパターン
を定めると同時に、第一導線領域に第一導線を形成し、
前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、第一導線領域にフォトレジス
ト層で覆われていない第二金属層と、ドープシリコン層
と、半導体層と、第二絶縁層とを順次除去し、前記ステ
ップ（ｇ）において、同時に第一導線領域における遮蔽
層を除去し、前記ステップ（ｉ）において、前記第三フ
ォトエッチングプロセスを実行すると同時に、第一導線
領域におけるパシベーション層及び第一絶縁層に第四コ
ンタクトホールを形成して第一導線の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチン
グプロセスを実行すると同時に、第一導線領域における
パシベーション層の表面に、パターン化された透明導電
層を形成し、該透明電極層を第四コンタクトホールを通
して第一導線と電気的に接続する。
液晶表示装置の薄膜トランジスター製作方法は、請求項
１５の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記基板は、第一導線を形成
するために少なくも一つ第一導線領域を含んでなり、前
記ステップ（ｂ）において、前記第一金属層のパターン
を定めると同時に、第一導線領域に第一導線を形成し、
前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、第一導線領域にフォトレジス
ト層で覆われていない第二金属層と、ドープシリコン層
と、半導体層と、第二絶縁層とを順次除去し、前記ステ
ップ（ｇ）において、同時に第一導線領域における遮蔽
層を除去し、前記ステップ（ｉ）において、前記第三フ
ォトエッチングプロセスを実行すると同時に、第一導線
領域におけるパシベーション層及び第一絶縁層に第四コ
ンタクトホールを形成して第一導線の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチン
グプロセスを実行すると同時に、第一導線領域における
パシベーション層の表面に、パターン化された透明導電
層を形成し、該透明電極層を第四コンタクトホールを通
して第一導線と電気的に接続する。
【００２８】請求項１８に記載の薄膜トランジスター液
晶表示装置の薄膜トランジスター製作方法は、請求項１
５の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記基板は、第二導線を形成す
るために少なくも一つの第二導線領域を含んでなり、前
記ステップ（ｂ）において、第一金属層のパターンを定
めると同時に、第二導線領域における第一金属層を除去
し、前記ステップ（ｄ）において、前記フォトレジスト
層により薄膜トランジスターのパターンを定めると同時
に、第二導線領域に第二導線のパターンを定め、前記ス
テップ（ｅ）において、前記第二エッチングプロセスを
実行すると同時に、第二導線領域内のフォトレジスト層
で覆われていない第二金属層と、ドープシリコン層と、
半導体層と、第二絶縁層とを順次除去して第二導線領域
に第二導線を形成し、前記ステップ（ｇ）において、同
時に第二導線領域外の遮蔽層を除去し、前記ステップ
（ｉ）において、前記第三フォトエッチングプロセスを
実行すると同時に、第二導線領域内の第二金属層の上方
におけるパシベーション層に第三コンタクトホールを形
成して第二金属層の一部を露出させ、前記ステップ
（ｊ）において、第四フォトエッチングプロセスを実行
すると同時に、第二導線領域におけるパシベーション層
の表面に、パターン化された透明導電層を形成し、該透
明電極層を第三コンタクトホールを通して第二導線と電
気的に接続する。
晶表示装置の薄膜トランジスター製作方法は、請求項１
５の薄膜トランジスター液晶表示装置の薄膜トランジス
ター製作方法において、前記基板は、第二導線を形成す
るために少なくも一つの第二導線領域を含んでなり、前
記ステップ（ｂ）において、第一金属層のパターンを定
めると同時に、第二導線領域における第一金属層を除去
し、前記ステップ（ｄ）において、前記フォトレジスト
層により薄膜トランジスターのパターンを定めると同時
に、第二導線領域に第二導線のパターンを定め、前記ス
テップ（ｅ）において、前記第二エッチングプロセスを
実行すると同時に、第二導線領域内のフォトレジスト層
で覆われていない第二金属層と、ドープシリコン層と、
半導体層と、第二絶縁層とを順次除去して第二導線領域
に第二導線を形成し、前記ステップ（ｇ）において、同
時に第二導線領域外の遮蔽層を除去し、前記ステップ
（ｉ）において、前記第三フォトエッチングプロセスを
実行すると同時に、第二導線領域内の第二金属層の上方
におけるパシベーション層に第三コンタクトホールを形
成して第二金属層の一部を露出させ、前記ステップ
（ｊ）において、第四フォトエッチングプロセスを実行
すると同時に、第二導線領域におけるパシベーション層
の表面に、パターン化された透明導電層を形成し、該透
明電極層を第三コンタクトホールを通して第二導線と電
気的に接続する。
【００２９】請求項１９に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、請求項
１５の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記遮蔽層は、薄膜トランジ
スター液晶表示装置のバックライトの照射光を遮蔽かつ
吸収し、薄膜トランジスターが光誘起リーク電流を発生
するのを防ぐ。
液晶表示装置の薄膜トランジスター製作方法は、請求項
１５の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記遮蔽層は、薄膜トランジ
スター液晶表示装置のバックライトの照射光を遮蔽かつ
吸収し、薄膜トランジスターが光誘起リーク電流を発生
するのを防ぐ。
【００３０】請求項２０に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、請求項
１５の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記遮蔽層は、金属により形
成される。
液晶表示装置の薄膜トランジスター製作方法は、請求項
１５の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記遮蔽層は、金属により形
成される。
【００３１】請求項２１に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、請求項
１５の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記半導体層は、非晶質シリ
コンまたはポリシリコンにより形成される。
液晶表示装置の薄膜トランジスター製作方法は、請求項
１５の薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法において、前記半導体層は、非晶質シリ
コンまたはポリシリコンにより形成される。
【００３２】請求項２２に記載する薄膜トランジスター
液晶表示装置の薄膜トランジスター製作方法は、少なく
も一つの薄膜トランジスターと、少なくも一つのコンデ
ンサーと、少なくも一つの導線を含んでなり、前記薄膜
トランジスターは、基板におけるトランジスター領域の
表面に第一パターン化して形成された第一金属層と、第
一パターン化された第一金属層に対しそれぞれ順次積み
重ねられる第一パターン化された透明絶縁層と、第一パ
ターン化された不透明絶縁層と、第一パターン化された
半導体層と、第一パターン化されたドープシリコン層
と、第一パターン化された第二金属層と、第一パターン
化された第二金属層及びドープシリコン層を分離してそ
れぞれソース電極及びドレイン電極を形成するチャンネ
ル領域と、第一パターン化された第二金属層及びチャン
ネル領域の表面を覆い、かつ第一コンタクトホールを有
する第一パターン化されたパシベーション層と、ドレイ
ン電極の上方における第一パターン化されたパシベーシ
ョン層の表面を覆い、第一コンタクトホールを通してド
レイン電極と電気的に接続する第一パターン化された透
明導ド電層とを含んでなり、前記第一パターン化された
不透明層は、薄膜トランジスター液晶表示装置のバック
ライトの照射光を遮蔽かつ吸収し、薄膜トランジスター
が光誘起リーク電流を発生することを防ぎ、前記コンデ
ンサーは、基板におけるコンデンサー領域の表面に形成
される第二パターン化された第一金属層と、第二パター
ン化された第一金属層に対しそれぞれ順次積層される第
二パターン化された透明絶縁層と、第二パターン化され
た不透明絶縁層と、第二パターン化された半導体層と、
第二パターン化されたドープシリコン層と、第二パター
ン化された第二金属層と、第二パターン化された第二金
属層の表面を覆い、かつ第二コンタクトホールを有する
第二パターン化されたパシベーション層と、第二パター
ン化されたパシベーション層の表面を覆い、かつ第二コ
ンタクトホールを通して第二パターン化された第二金属
層と電気的に接続する第二パターン化された透明導電層
とを含んでなり、前記導線は、基板における導線領域表
面に対しそれぞれ順次積層される第三パターン化された
透明絶縁層と、第三パターン化された不透明絶縁層と、
第三パターン化された半導体層と、第三パターン化され
たドープシリコン層と、第三パターン化された第二金属
層と、第三パターン化された第二金属層の表面を覆い、
かつ第三コンタクトホールを有する第三パターン化され
たパシベーション層と、第三パターン化されたパシベー
ション層の表面を覆い、第三コンタクトホールを通して
第三パターン化された第二金属層と電気的に接続する第
三パターン化された透明導電層とを含んでなる。
液晶表示装置の薄膜トランジスター製作方法は、少なく
も一つの薄膜トランジスターと、少なくも一つのコンデ
ンサーと、少なくも一つの導線を含んでなり、前記薄膜
トランジスターは、基板におけるトランジスター領域の
表面に第一パターン化して形成された第一金属層と、第
一パターン化された第一金属層に対しそれぞれ順次積み
重ねられる第一パターン化された透明絶縁層と、第一パ
ターン化された不透明絶縁層と、第一パターン化された
半導体層と、第一パターン化されたドープシリコン層
と、第一パターン化された第二金属層と、第一パターン
化された第二金属層及びドープシリコン層を分離してそ
れぞれソース電極及びドレイン電極を形成するチャンネ
ル領域と、第一パターン化された第二金属層及びチャン
ネル領域の表面を覆い、かつ第一コンタクトホールを有
する第一パターン化されたパシベーション層と、ドレイ
ン電極の上方における第一パターン化されたパシベーシ
ョン層の表面を覆い、第一コンタクトホールを通してド
レイン電極と電気的に接続する第一パターン化された透
明導ド電層とを含んでなり、前記第一パターン化された
不透明層は、薄膜トランジスター液晶表示装置のバック
ライトの照射光を遮蔽かつ吸収し、薄膜トランジスター
が光誘起リーク電流を発生することを防ぎ、前記コンデ
ンサーは、基板におけるコンデンサー領域の表面に形成
される第二パターン化された第一金属層と、第二パター
ン化された第一金属層に対しそれぞれ順次積層される第
二パターン化された透明絶縁層と、第二パターン化され
た不透明絶縁層と、第二パターン化された半導体層と、
第二パターン化されたドープシリコン層と、第二パター
ン化された第二金属層と、第二パターン化された第二金
属層の表面を覆い、かつ第二コンタクトホールを有する
第二パターン化されたパシベーション層と、第二パター
ン化されたパシベーション層の表面を覆い、かつ第二コ
ンタクトホールを通して第二パターン化された第二金属
層と電気的に接続する第二パターン化された透明導電層
とを含んでなり、前記導線は、基板における導線領域表
面に対しそれぞれ順次積層される第三パターン化された
透明絶縁層と、第三パターン化された不透明絶縁層と、
第三パターン化された半導体層と、第三パターン化され
たドープシリコン層と、第三パターン化された第二金属
層と、第三パターン化された第二金属層の表面を覆い、
かつ第三コンタクトホールを有する第三パターン化され
たパシベーション層と、第三パターン化されたパシベー
ション層の表面を覆い、第三コンタクトホールを通して
第三パターン化された第二金属層と電気的に接続する第
三パターン化された透明導電層とを含んでなる。
【００３３】請求項２３に記載する薄膜トランジスター
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記第一パターン化された第一金属
層は、薄膜トランジスターのゲート電極をなす。
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記第一パターン化された第一金属
層は、薄膜トランジスターのゲート電極をなす。
【００３４】請求項２４に記載する薄膜トランジスター
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記各不透明層は、ポリイミドによ
り形成される。
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記各不透明層は、ポリイミドによ
り形成される。
【００３５】請求項２５に記載する薄膜トランジスター
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記各不透明層は、遮蔽層と、絶縁
層とを含んでなる。
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記各不透明層は、遮蔽層と、絶縁
層とを含んでなる。
【００３６】請求項２６に記載する薄膜トランジスター
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記遮蔽層は、金属または非晶質シ
リコンにより形成される。
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記遮蔽層は、金属または非晶質シ
リコンにより形成される。
【００３７】請求項２７に記載する薄膜トランジスター
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置の薄膜トランジスター製作方法において、前記
各半導体層は、ポリシリコンまたは非晶質シリコンによ
り形成される。
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置の薄膜トランジスター製作方法において、前記
各半導体層は、ポリシリコンまたは非晶質シリコンによ
り形成される。
【００３８】請求項２８に記載する薄膜トランジスター
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記第二パターン化された第一金属
層は、コンデンサーの下電極をなす。
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記第二パターン化された第一金属
層は、コンデンサーの下電極をなす。
【００３９】請求項２９に記載する薄膜トランジスター
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記第二パターン化された第二金属
層は、コンデンサーの上電極をなすことを特徴とする。
液晶表示装置は、請求項２２の薄膜トランジスター液晶
表示装置において、前記第二パターン化された第二金属
層は、コンデンサーの上電極をなすことを特徴とする。
【００４０】
【発明の実施の形態】この発明は、薄膜トランジスター
液晶表示装置及びその薄膜トランジスターを製作する方
法を提供するものであり、まず基板のトランジスター領
域に薄膜トランジスターのゲート電極を形成してから、
ゲート電極に第一絶縁層と、遮蔽層と、第二絶縁層と、
半導体層と、ドープシリコン層と、第二金属層とを順次
積層する。続いてトランジスター領域に薄膜トランジス
ターのパターンを定めて食刻し、薄膜トランジスターに
チャンネル領域を定めて第二金属層及びドープシリコン
層を分離することで、それぞれ薄膜トランジスターのソ
ース電極及びドレイン電極を形成する。最後にドレイン
電極の上方にパシベーション層及び透明導電層を順次積
層し、該透明導電層をパシベーション層における第一コ
ンタクトホールを通してドレイン電極と電気的に接続す
る。かかる薄膜トランジスター液晶表示装置の薄膜トラ
ンジスターを製作する方法の特徴を詳述するために、具
体的な実施例を挙げ、図示を参照にして以下に説明す
る。
液晶表示装置及びその薄膜トランジスターを製作する方
法を提供するものであり、まず基板のトランジスター領
域に薄膜トランジスターのゲート電極を形成してから、
ゲート電極に第一絶縁層と、遮蔽層と、第二絶縁層と、
半導体層と、ドープシリコン層と、第二金属層とを順次
積層する。続いてトランジスター領域に薄膜トランジス
ターのパターンを定めて食刻し、薄膜トランジスターに
チャンネル領域を定めて第二金属層及びドープシリコン
層を分離することで、それぞれ薄膜トランジスターのソ
ース電極及びドレイン電極を形成する。最後にドレイン
電極の上方にパシベーション層及び透明導電層を順次積
層し、該透明導電層をパシベーション層における第一コ
ンタクトホールを通してドレイン電極と電気的に接続す
る。かかる薄膜トランジスター液晶表示装置の薄膜トラ
ンジスターを製作する方法の特徴を詳述するために、具
体的な実施例を挙げ、図示を参照にして以下に説明す
る。
【００４１】
【第１の実施例】図７から図１２は、この発明による薄
膜トランジスター液晶表示装置の薄膜トランジスター製
作方法の第１の実施例を表わす説明図である。図７に示
されるように、薄膜トランジスター液晶表示装置はガラ
ス基板（５０）に製作されてあって、該基板（５０）の
表面はトランジスター領域（５３）と、コンデンサー領
域（５４）と、第一導線領域（５１）と、第二導線領域
（５２）とを含んでなる。この発明による製作工程はま
ず基板（５０）の表面に第一金属層（図示されず）を形
成してから、第一フォトリソグラフィープロセスを実行
してトランジスター領域（５３）に第一金属層のパター
ンを定め、同時にコンデンサー領域（５４）及び第一導
線領域（５１）にそれぞれコンデンサーのパターン及び
第一導線（５６）のパターンを定める。続いて第一エッ
チングプロセスを行い、トランジスター領域（５３）
と、コンデンサー領域（５４）と、第一導線領域（５
１）とにそれぞれ薄膜トランジスターのゲート電極（５
８）と、コンデンサーの下電極（６０）と、第一導線
（５６）とを形成し、同時に第二導線領域（５２）にお
ける第一金属層を除去する。
膜トランジスター液晶表示装置の薄膜トランジスター製
作方法の第１の実施例を表わす説明図である。図７に示
されるように、薄膜トランジスター液晶表示装置はガラ
ス基板（５０）に製作されてあって、該基板（５０）の
表面はトランジスター領域（５３）と、コンデンサー領
域（５４）と、第一導線領域（５１）と、第二導線領域
（５２）とを含んでなる。この発明による製作工程はま
ず基板（５０）の表面に第一金属層（図示されず）を形
成してから、第一フォトリソグラフィープロセスを実行
してトランジスター領域（５３）に第一金属層のパター
ンを定め、同時にコンデンサー領域（５４）及び第一導
線領域（５１）にそれぞれコンデンサーのパターン及び
第一導線（５６）のパターンを定める。続いて第一エッ
チングプロセスを行い、トランジスター領域（５３）
と、コンデンサー領域（５４）と、第一導線領域（５
１）とにそれぞれ薄膜トランジスターのゲート電極（５
８）と、コンデンサーの下電極（６０）と、第一導線
（５６）とを形成し、同時に第二導線領域（５２）にお
ける第一金属層を除去する。
【００４２】続いて図８に示されるように、基板（５
０）に第一絶縁層（６２）と、非晶質シリコンまたは金
属などのような光を遮蔽もしくは吸収する材料により形
成された遮蔽層（６４）と、第二絶縁層（６６）と、非
晶質シリコンまたはポリシリコンにより形成された半導
体層（６８）と、ドープシリコン層（７０）と、第二金
属層（７２）とを順次積層することで、パターン化され
た第一金属層を覆う。続いて図９に示されるように、基
板（５０）にフォトレジスト層（７４）を積層し、第二
フォトリソグラフィープロセスを行い、第二導線領域
（５２）と、トランジスター領域（５３）と、コンデン
サー領域（５４）とにそれぞれ第二導線（５７）のパタ
ーンと、薄膜トランジスターのパターンと、コンデンサ
ーのパターンとを定める。続いてフォトレジスト層（７
４）をマスクとして利用しドライエッチングプロセスを
行い、フォトレジスト層（７４）で覆われていない第二
金属層（７２）と、ドープシリコン層（７０）と、半導
体層（６８）と、第二絶縁層（６６）と、遮蔽層（６
４）とを第一絶縁層（６２）の表面にまで除去し、第二
導線領域（５２）と、トランジスター領域（５３）と、
コンデンサー領域（５４）とにそれぞれ第二導線（５
７）と、薄膜トランジスターと、コンデンサーとを形成
する。コンデンサー領域（５４）における第二金属層
（７２）はコンデンサーの上電極となる。また、フォト
レジスト層（７４）は第一導線領域（５１）にパターン
を定めていないため、第一導線領域（５１）における第
二金属層（７２）と、ドープシリコン層（７０）と、半
導体層（６８）と、第二絶縁層（６６）と、遮蔽層（６
４）とは同時にドライエッチングプロセスにより完全に
除去される。
０）に第一絶縁層（６２）と、非晶質シリコンまたは金
属などのような光を遮蔽もしくは吸収する材料により形
成された遮蔽層（６４）と、第二絶縁層（６６）と、非
晶質シリコンまたはポリシリコンにより形成された半導
体層（６８）と、ドープシリコン層（７０）と、第二金
属層（７２）とを順次積層することで、パターン化され
た第一金属層を覆う。続いて図９に示されるように、基
板（５０）にフォトレジスト層（７４）を積層し、第二
フォトリソグラフィープロセスを行い、第二導線領域
（５２）と、トランジスター領域（５３）と、コンデン
サー領域（５４）とにそれぞれ第二導線（５７）のパタ
ーンと、薄膜トランジスターのパターンと、コンデンサ
ーのパターンとを定める。続いてフォトレジスト層（７
４）をマスクとして利用しドライエッチングプロセスを
行い、フォトレジスト層（７４）で覆われていない第二
金属層（７２）と、ドープシリコン層（７０）と、半導
体層（６８）と、第二絶縁層（６６）と、遮蔽層（６
４）とを第一絶縁層（６２）の表面にまで除去し、第二
導線領域（５２）と、トランジスター領域（５３）と、
コンデンサー領域（５４）とにそれぞれ第二導線（５
７）と、薄膜トランジスターと、コンデンサーとを形成
する。コンデンサー領域（５４）における第二金属層
（７２）はコンデンサーの上電極となる。また、フォト
レジスト層（７４）は第一導線領域（５１）にパターン
を定めていないため、第一導線領域（５１）における第
二金属層（７２）と、ドープシリコン層（７０）と、半
導体層（６８）と、第二絶縁層（６６）と、遮蔽層（６
４）とは同時にドライエッチングプロセスにより完全に
除去される。
【００４３】続いて図１０に示されるように、アッシン
グプロセスを行い、フォトレジスト層（７４）の一部を
除去し、薄膜トランジスターにチャンネル領域（７７）
を定める。続いて残存のフォトレジスト層をマスクとし
て利用し、ドライエッチングプロセスまたはウェットエ
ッチングプロセスを行い、チャンネル領域（７７）内の
第二金属層（７２）及びドープシリコン層（７０）を除
去し、チャンネル領域（７７）の両側に第二金属層（７
２）及びドープシリコン層（７０）をそれぞれ分離する
ことで、薄膜トランジスターのソース電極（７８）及び
ドレイン電極（８０）を形成する。続いてストリッピン
グプロセスを行い、残存しているフォトレジスト層を除
去する。
グプロセスを行い、フォトレジスト層（７４）の一部を
除去し、薄膜トランジスターにチャンネル領域（７７）
を定める。続いて残存のフォトレジスト層をマスクとし
て利用し、ドライエッチングプロセスまたはウェットエ
ッチングプロセスを行い、チャンネル領域（７７）内の
第二金属層（７２）及びドープシリコン層（７０）を除
去し、チャンネル領域（７７）の両側に第二金属層（７
２）及びドープシリコン層（７０）をそれぞれ分離する
ことで、薄膜トランジスターのソース電極（７８）及び
ドレイン電極（８０）を形成する。続いてストリッピン
グプロセスを行い、残存しているフォトレジスト層を除
去する。
【００４４】図１１に示されるように、基板（５０）に
パシベーション層（８２）を形成し、第三フォトエッチ
ングプロセスを行い、ドレイン電極（８０）の上方にお
けるパシベーション層（８２）と、コンデンサーの上電
極の上方におけるパシベーション層（８２）と、第二導
線領域（５２）の第二金属層（５７）の上方におけるパ
シベーション層（８２）と、第一導線領域（５１）おけ
るパシベーション層（８２）と、第一絶縁層（６２）と
にそれぞれ第一コンタクトホール（８４）と、第二コン
タクトホール（８３）と、第三コンタクトホール（８
５）と、第四コンタクトホール（８６）とを形成するこ
とで、ドレイン電極（８０）の一部と、コンデンサーの
上電極の一部と、第二導線（５７）の一部と、第一導線
（５６）の一部とを露出させる。
パシベーション層（８２）を形成し、第三フォトエッチ
ングプロセスを行い、ドレイン電極（８０）の上方にお
けるパシベーション層（８２）と、コンデンサーの上電
極の上方におけるパシベーション層（８２）と、第二導
線領域（５２）の第二金属層（５７）の上方におけるパ
シベーション層（８２）と、第一導線領域（５１）おけ
るパシベーション層（８２）と、第一絶縁層（６２）と
にそれぞれ第一コンタクトホール（８４）と、第二コン
タクトホール（８３）と、第三コンタクトホール（８
５）と、第四コンタクトホール（８６）とを形成するこ
とで、ドレイン電極（８０）の一部と、コンデンサーの
上電極の一部と、第二導線（５７）の一部と、第一導線
（５６）の一部とを露出させる。
【００４５】最後に図１２に示されるように、第四フォ
トエッチングプロセスを行い、ドレイン電極（８０）の
上方におけるパシベーション層（８２）の表面と、コン
デンサーの上電極の上方におけるパシベーション層（８
２）の表面と、第二導線領域（５２）におけるパシベー
ション層（８２）の表面と、第一導線領域（５１）にお
けるパシベーション層（８２）の表面とにパターン化さ
れた透明導電層（９０）を形成する。透明導電層（９
０）は第一コンタクトホール（８４）と、第二コンタク
トホール（８３）と、第三コンタクトホール（８５）
と、第四コンタクトホール（８６）とを通して、それぞ
れドレイン電極（８０）と、コンデンサーの上電極と、
第二導線（５７）と、第一導線（５６）とを電気的に接
続する。
トエッチングプロセスを行い、ドレイン電極（８０）の
上方におけるパシベーション層（８２）の表面と、コン
デンサーの上電極の上方におけるパシベーション層（８
２）の表面と、第二導線領域（５２）におけるパシベー
ション層（８２）の表面と、第一導線領域（５１）にお
けるパシベーション層（８２）の表面とにパターン化さ
れた透明導電層（９０）を形成する。透明導電層（９
０）は第一コンタクトホール（８４）と、第二コンタク
トホール（８３）と、第三コンタクトホール（８５）
と、第四コンタクトホール（８６）とを通して、それぞ
れドレイン電極（８０）と、コンデンサーの上電極と、
第二導線（５７）と、第一導線（５６）とを電気的に接
続する。
【００４６】この発明の第１の実施例において、第一導
線領域（５１）及び第二導線領域（５２）に形成された
第一導線（５６）及び第二導線（５７）は信号を制御す
るデータライン及びスキャンラインとして用いられ、第
一導線（５６）及び第二導線（５７）は製作工程と回路
設計の需要に応じて複数のボンディングパッドを含んで
なることができ、もって外部駆動回路と電気的に接続す
る。
線領域（５１）及び第二導線領域（５２）に形成された
第一導線（５６）及び第二導線（５７）は信号を制御す
るデータライン及びスキャンラインとして用いられ、第
一導線（５６）及び第二導線（５７）は製作工程と回路
設計の需要に応じて複数のボンディングパッドを含んで
なることができ、もって外部駆動回路と電気的に接続す
る。
【００４７】図１９はこの発明の第１実施例により製作
された薄膜トランジスター液晶表示装置の構造を表わす
説明図である。図１９によれば、薄膜トランジスター液
晶表示装置の薄膜トランジスター（２１２）は基板（２
００）におけるトランジスター領域（２０３）に製作さ
れており、薄膜トランジスター（２１２）は第一金属層
により形成されたゲート電極（２０８）と、第一絶縁層
（２１８）と、非晶質シリコンまたは金属により形成さ
れた遮蔽層（２２０）と、第二絶縁層（２２２）と、非
晶質シリコンまたはポリシリコンにより形成された半導
体層（２２４）と、ドープシリコン層（２２６）と、第
二金属層（２２８）とを含んでなり、遮蔽層（２２０）
は薄膜トランジスター液晶表示装置のバックライトを遮
蔽かつ吸収することができる。薄膜トランジスター（２
１２）はチャンネル領域（２３５）を更に含んでなり、
チャンネル領域（２３５）は第二金属層（２２８）及び
ドープシリコン層（２２６）を分離形成することで、そ
れぞれ薄膜トランジスター（２１２）のソース電極（２
３４）及びドレイン電極（２３６）とする。第二金属層
（２２８）及びチャンネル領域（２３５）の表面はパシ
ベーション層（２３０）を含んでなり、ドレイン電極
（２３６）の上方におけるパシベーション層（２３０）
は透明導電層（２３２）を含んでなり、透明導電層（２
３２）はコンタクトホールを通してドレイン電極（２３
６）と電気的に接続する。
された薄膜トランジスター液晶表示装置の構造を表わす
説明図である。図１９によれば、薄膜トランジスター液
晶表示装置の薄膜トランジスター（２１２）は基板（２
００）におけるトランジスター領域（２０３）に製作さ
れており、薄膜トランジスター（２１２）は第一金属層
により形成されたゲート電極（２０８）と、第一絶縁層
（２１８）と、非晶質シリコンまたは金属により形成さ
れた遮蔽層（２２０）と、第二絶縁層（２２２）と、非
晶質シリコンまたはポリシリコンにより形成された半導
体層（２２４）と、ドープシリコン層（２２６）と、第
二金属層（２２８）とを含んでなり、遮蔽層（２２０）
は薄膜トランジスター液晶表示装置のバックライトを遮
蔽かつ吸収することができる。薄膜トランジスター（２
１２）はチャンネル領域（２３５）を更に含んでなり、
チャンネル領域（２３５）は第二金属層（２２８）及び
ドープシリコン層（２２６）を分離形成することで、そ
れぞれ薄膜トランジスター（２１２）のソース電極（２
３４）及びドレイン電極（２３６）とする。第二金属層
（２２８）及びチャンネル領域（２３５）の表面はパシ
ベーション層（２３０）を含んでなり、ドレイン電極
（２３６）の上方におけるパシベーション層（２３０）
は透明導電層（２３２）を含んでなり、透明導電層（２
３２）はコンタクトホールを通してドレイン電極（２３
６）と電気的に接続する。
【００４８】図１９における薄膜トランジスター液晶表
示装置は、それぞれ基板（２００）におけるコンデンサ
ー領域（２０４）、第一導線領域（２０１）、第二導線
領域（２０２）に設けられたコンデンサー（２１６）
と、第一導線（２０６）と、第二導線（２１４）とを含
んでなる。コンデンサー（２１６）は第一金属層により
形成された下電極（２１０）と、第一絶縁層（２１８）
と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半
導体層（２２４）と、ドープシリコン層（２２６）と、
第二金属層（２２８）により形成された上電極とを含ん
でなる。第二導線（２１４）は第一絶縁層（２１８）
と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半
導体層（２２４）と、ドープシリコン層（２２６）と、
第二金属層（２２８）とを含んでなる。第一導線（２０
６）は第一金属層により形成され、第一金属層の上方に
第一絶縁層（２１８）を含んでなる。コンデンサー（２
１６）の表面と、第二導線（２１４）の表面と、第一導
線（２０６）の表面とはパシベーション層（２３０）及
び透明導電層（２３２）を含んでなり、透明導電層（２
３２）はコンタクトホールを通してそれぞれコンデンサ
ーの上電極と、第一導線（２０６）と、第二導線（２１
４）と電気的に接続する。
示装置は、それぞれ基板（２００）におけるコンデンサ
ー領域（２０４）、第一導線領域（２０１）、第二導線
領域（２０２）に設けられたコンデンサー（２１６）
と、第一導線（２０６）と、第二導線（２１４）とを含
んでなる。コンデンサー（２１６）は第一金属層により
形成された下電極（２１０）と、第一絶縁層（２１８）
と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半
導体層（２２４）と、ドープシリコン層（２２６）と、
第二金属層（２２８）により形成された上電極とを含ん
でなる。第二導線（２１４）は第一絶縁層（２１８）
と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半
導体層（２２４）と、ドープシリコン層（２２６）と、
第二金属層（２２８）とを含んでなる。第一導線（２０
６）は第一金属層により形成され、第一金属層の上方に
第一絶縁層（２１８）を含んでなる。コンデンサー（２
１６）の表面と、第二導線（２１４）の表面と、第一導
線（２０６）の表面とはパシベーション層（２３０）及
び透明導電層（２３２）を含んでなり、透明導電層（２
３２）はコンタクトホールを通してそれぞれコンデンサ
ーの上電極と、第一導線（２０６）と、第二導線（２１
４）と電気的に接続する。
【００４９】
【第２の実施例】図示によれば、そのほか、遮蔽層（６
４）も、チャンネル領域（７７）内の第二金属層（７
２）及びドープシリコン層（７０）を除去するドライエ
ッチングプロセスまたはウェットエッチングプロセスを
利用することで除去することができ、この点がこの発明
の第２の実施例である。例えば遮蔽層（６４）は金属に
より形成される場合、フォトレジスト層（７４）をマス
クとして利用して行われたドライエッチングプロセス
は、フォトレジスト層（７４）で覆われていない第二金
属層（７２）と、ドープシリコン層（７０）と、半導体
層（６８）と、第二絶縁層（６６）とを金属によって形
成された遮蔽層（６４）にまで除去してから、アッシン
グプロセスを完成した後、薄膜トランジスターのチャン
ネル領域（７７）内における第二金属層（７２）及びド
ープシリコン層（７０）を除去するエッチングプロセス
を行い、同時に露出された遮蔽層（６４）を除去する。
４）も、チャンネル領域（７７）内の第二金属層（７
２）及びドープシリコン層（７０）を除去するドライエ
ッチングプロセスまたはウェットエッチングプロセスを
利用することで除去することができ、この点がこの発明
の第２の実施例である。例えば遮蔽層（６４）は金属に
より形成される場合、フォトレジスト層（７４）をマス
クとして利用して行われたドライエッチングプロセス
は、フォトレジスト層（７４）で覆われていない第二金
属層（７２）と、ドープシリコン層（７０）と、半導体
層（６８）と、第二絶縁層（６６）とを金属によって形
成された遮蔽層（６４）にまで除去してから、アッシン
グプロセスを完成した後、薄膜トランジスターのチャン
ネル領域（７７）内における第二金属層（７２）及びド
ープシリコン層（７０）を除去するエッチングプロセス
を行い、同時に露出された遮蔽層（６４）を除去する。
【００５０】この発明の第２の実施例において、第一導
線領域（５１）及び第二導線領域（５２）に形成された
第一導線（５６）及び第二導線（５７）は信号を制御す
るデータライン及びスキャンラインとして用いられ、第
一導線（５６）及び第二導線（５７）は製作工程と回路
設計の需要に応じて複数のボンディングパッドを含んで
なることができ、もって外部駆動回路と電気的に接続す
る。
線領域（５１）及び第二導線領域（５２）に形成された
第一導線（５６）及び第二導線（５７）は信号を制御す
るデータライン及びスキャンラインとして用いられ、第
一導線（５６）及び第二導線（５７）は製作工程と回路
設計の需要に応じて複数のボンディングパッドを含んで
なることができ、もって外部駆動回路と電気的に接続す
る。
【００５１】図１９はこの発明の第２実施例により製作
された薄膜トランジスター液晶表示装置の構造を表わす
説明図でもあり、第１の実施例と兼用している。図１９
によれば、薄膜トランジスター液晶表示装置の薄膜トラ
ンジスター（２１２）は基板（２００）におけるトラン
ジスター領域（２０３）に製作されており、薄膜トラン
ジスター（２１２）は第一金属層により形成されたゲー
ト電極（２０８）と、第一絶縁層（２１８）と、非晶質
シリコンまたは金属により形成された遮蔽層（２２０）
と、第二絶縁層（２２２）と、非晶質シリコンまたはポ
リシリコンにより形成された半導体層（２２４）と、ド
ープシリコン層（２２６）と、第二金属層（２２８）と
を含んでなり、遮蔽層（２２０）は薄膜トランジスター
液晶表示装置のバックライトを遮蔽かつ吸収することが
できる。薄膜トランジスター（２１２）はチャンネル領
域（２３５）を更に含んでなり、チャンネル領域（２３
５）は第二金属層（２２８）及びドープシリコン層（２
２６）に分離することで、それぞれ薄膜トランジスター
（２１２）のソース電極（２３４）及びドレイン電極
（２３６）とする。第二金属層（２２８）及びチャンネ
ル領域（２３５）の表面はパシベーション層（２３０）
を含んでなり、ドレイン電極（２３６）の上方における
パシベーション層（２３０）は透明導電層（２３２）を
含んでなり、透明導電層（２３２）はコンタクトホール
を通してドレイン電極（２３６）と電気的に接続する。
された薄膜トランジスター液晶表示装置の構造を表わす
説明図でもあり、第１の実施例と兼用している。図１９
によれば、薄膜トランジスター液晶表示装置の薄膜トラ
ンジスター（２１２）は基板（２００）におけるトラン
ジスター領域（２０３）に製作されており、薄膜トラン
ジスター（２１２）は第一金属層により形成されたゲー
ト電極（２０８）と、第一絶縁層（２１８）と、非晶質
シリコンまたは金属により形成された遮蔽層（２２０）
と、第二絶縁層（２２２）と、非晶質シリコンまたはポ
リシリコンにより形成された半導体層（２２４）と、ド
ープシリコン層（２２６）と、第二金属層（２２８）と
を含んでなり、遮蔽層（２２０）は薄膜トランジスター
液晶表示装置のバックライトを遮蔽かつ吸収することが
できる。薄膜トランジスター（２１２）はチャンネル領
域（２３５）を更に含んでなり、チャンネル領域（２３
５）は第二金属層（２２８）及びドープシリコン層（２
２６）に分離することで、それぞれ薄膜トランジスター
（２１２）のソース電極（２３４）及びドレイン電極
（２３６）とする。第二金属層（２２８）及びチャンネ
ル領域（２３５）の表面はパシベーション層（２３０）
を含んでなり、ドレイン電極（２３６）の上方における
パシベーション層（２３０）は透明導電層（２３２）を
含んでなり、透明導電層（２３２）はコンタクトホール
を通してドレイン電極（２３６）と電気的に接続する。
【００５２】図１９における薄膜トランジスター液晶表
示装置は、それぞれ基板（２００）におけるコンデンサ
ー領域（２０４）、第一導線領域（２０１）、第二導線
領域（２０２）に製作されたコンデンサー（２１６）
と、第一導線（２０６）と、第二導線（２１４）とを含
んでなる。コンデンサー（２１６）は第一金属層により
形成された下電極（２１０）と、第一絶縁層（２１８）
と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半
導体層（２２４）と、ドープシリコン層（２２６）と、
第二金属層（２２８）により形成された上電極とを含ん
でなる。第二導線（２１４）は第一絶縁層（２１８）
と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半
導体層（２２４）と、ドープシリコン層（２２６）と、
第二金属層（２２８）とを含んでなる。第一導線（２０
６）は第一金属層により形成され、第一金属層の上方は
第一絶縁層（２１８）を含んでなる。コンデンサー（２
１６）の表面と、第二導線（２１４）の表面と、第一導
線（２０６）の表面とはパシベーション層（２３０）及
び透明導電層（２３２）を含んでなり、透明導電層（２
３２）はコンタクトホールを通してそれぞれコンデンサ
ーの上電極と、第一導線（２０６）と、第二導線（２１
４）と電気的に接続する。
示装置は、それぞれ基板（２００）におけるコンデンサ
ー領域（２０４）、第一導線領域（２０１）、第二導線
領域（２０２）に製作されたコンデンサー（２１６）
と、第一導線（２０６）と、第二導線（２１４）とを含
んでなる。コンデンサー（２１６）は第一金属層により
形成された下電極（２１０）と、第一絶縁層（２１８）
と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半
導体層（２２４）と、ドープシリコン層（２２６）と、
第二金属層（２２８）により形成された上電極とを含ん
でなる。第二導線（２１４）は第一絶縁層（２１８）
と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半
導体層（２２４）と、ドープシリコン層（２２６）と、
第二金属層（２２８）とを含んでなる。第一導線（２０
６）は第一金属層により形成され、第一金属層の上方は
第一絶縁層（２１８）を含んでなる。コンデンサー（２
１６）の表面と、第二導線（２１４）の表面と、第一導
線（２０６）の表面とはパシベーション層（２３０）及
び透明導電層（２３２）を含んでなり、透明導電層（２
３２）はコンタクトホールを通してそれぞれコンデンサ
ーの上電極と、第一導線（２０６）と、第二導線（２１
４）と電気的に接続する。
【００５３】
【第３の実施例】図１３から図１８は、この発明による
薄膜トランジスター液晶表示装置の薄膜トランジスター
製作方法の第３の実施例を表わす説明図である。図１３
に示されるように、薄膜トランジスター液晶表示装置は
ガラス基板（１００）に製作されるものであって、基板
（１００）の表面はトランジスター領域（１０３）と、
コンデンサー領域（１０４）と、第一導線領域（１０
１）と、第二導線領域（１０２）とを含んでなる。該製
作工程はまず基板（１００）の表面に第一金属層（図示
せず）を形成してから、第一フォトリソグラフィープロ
セスを実行してトランジスター領域（１０３）に第一金
属層のパターンを定め、同時にコンデンサー領域（１０
４）及び第一導線領域（１０１）にそれぞれコンデンサ
ーのパターン及び第一導線（１０６）のパターンを定め
る。続いて第一エッチングプロセスを行い、トランジス
ター領域（１０３）と、コンデンサー領域（１０４）
と、第一導線領域（１０１）とにそれぞれ薄膜トランジ
スターのゲート電極（１０８）と、コンデンサーの下電
極（１１０）と、第一導線（１０６）とを形成し、同時
に第二導線領域（１０２）における第一金属層を除去す
る。
薄膜トランジスター液晶表示装置の薄膜トランジスター
製作方法の第３の実施例を表わす説明図である。図１３
に示されるように、薄膜トランジスター液晶表示装置は
ガラス基板（１００）に製作されるものであって、基板
（１００）の表面はトランジスター領域（１０３）と、
コンデンサー領域（１０４）と、第一導線領域（１０
１）と、第二導線領域（１０２）とを含んでなる。該製
作工程はまず基板（１００）の表面に第一金属層（図示
せず）を形成してから、第一フォトリソグラフィープロ
セスを実行してトランジスター領域（１０３）に第一金
属層のパターンを定め、同時にコンデンサー領域（１０
４）及び第一導線領域（１０１）にそれぞれコンデンサ
ーのパターン及び第一導線（１０６）のパターンを定め
る。続いて第一エッチングプロセスを行い、トランジス
ター領域（１０３）と、コンデンサー領域（１０４）
と、第一導線領域（１０１）とにそれぞれ薄膜トランジ
スターのゲート電極（１０８）と、コンデンサーの下電
極（１１０）と、第一導線（１０６）とを形成し、同時
に第二導線領域（１０２）における第一金属層を除去す
る。
【００５４】続いて図１４に示されるように、基板（１
００）に透明絶縁層（１１２）と、例えばポリイミドに
より形成された不透明絶縁層（１１４）と、非晶質シリ
コンまたはポリシリコンにより形成された半導体層（１
１６）と、ドープシリコン層（１１８）と、第二金属層
（１２０）とを順次積層して、パターン化された第一金
属層を覆う。続いて図１５に示されるように、基板（１
００）にフォトレジスト層（１２２）を形成し、第二フ
ォトリソグラフィープロセスを行い、第二導線領域（１
０２）と、トランジスター領域（１０３）と、コンデン
サー領域（１０４）とにそれぞれ第二導線（１０７）の
パターンと、薄膜トランジスターのパターンと、コンデ
ンサーのパターンとを定める。続いてフォトレジスト層
（１２２）をマスクとして利用しドライエッチングプロ
セスを行い、フォトレジスト層（１２２）で覆われてい
ない第二金属層（１２０）と、ドープシリコン層（１１
８）と、半導体層（１１６）と、不透明絶縁層（１１
４）とを透明絶縁層（１１２）の表面にまで除去し、第
二導線領域（１０２）と、トランジスター領域（１０
３）と、コンデンサー領域（１０４）とにそれぞれ第二
導線（１０７）と、薄膜トランジスターと、コンデンサ
ーとを形成する。コンデンサー領域（１０４）における
第二金属層（１２０）はコンデンサーの上電極となる。
また、フォトレジスト層（１２２）は第一導線領域（１
０１）にパターンを定めていないため、第一導線領域
（１０１）における第二金属層（１２０）と、ドープシ
リコン層（１１８）と、半導体層（１１６）と、不透明
絶縁層（１１４）とは同時にドライエッチングプロセス
により完全に除去される。
００）に透明絶縁層（１１２）と、例えばポリイミドに
より形成された不透明絶縁層（１１４）と、非晶質シリ
コンまたはポリシリコンにより形成された半導体層（１
１６）と、ドープシリコン層（１１８）と、第二金属層
（１２０）とを順次積層して、パターン化された第一金
属層を覆う。続いて図１５に示されるように、基板（１
００）にフォトレジスト層（１２２）を形成し、第二フ
ォトリソグラフィープロセスを行い、第二導線領域（１
０２）と、トランジスター領域（１０３）と、コンデン
サー領域（１０４）とにそれぞれ第二導線（１０７）の
パターンと、薄膜トランジスターのパターンと、コンデ
ンサーのパターンとを定める。続いてフォトレジスト層
（１２２）をマスクとして利用しドライエッチングプロ
セスを行い、フォトレジスト層（１２２）で覆われてい
ない第二金属層（１２０）と、ドープシリコン層（１１
８）と、半導体層（１１６）と、不透明絶縁層（１１
４）とを透明絶縁層（１１２）の表面にまで除去し、第
二導線領域（１０２）と、トランジスター領域（１０
３）と、コンデンサー領域（１０４）とにそれぞれ第二
導線（１０７）と、薄膜トランジスターと、コンデンサ
ーとを形成する。コンデンサー領域（１０４）における
第二金属層（１２０）はコンデンサーの上電極となる。
また、フォトレジスト層（１２２）は第一導線領域（１
０１）にパターンを定めていないため、第一導線領域
（１０１）における第二金属層（１２０）と、ドープシ
リコン層（１１８）と、半導体層（１１６）と、不透明
絶縁層（１１４）とは同時にドライエッチングプロセス
により完全に除去される。
【００５５】続いて図１６に示されるように、アッシン
グプロセスを行い、フォトレジスト層（１２２）の一部
を除去し、薄膜トランジスターにチャンネル領域（１２
３）を定義する。残存のフォトレジスト層をマスクとし
て利用し、ドライエッチングプロセスまたはウェットエ
ッチングプロセスを行い、チャンネル領域（１２３）内
の第二金属層（１２０）及びドープシリコン層（１１
８）を除去し、チャンネル領域（１２３）の両側に分離
形成された第二金属層（１２０）及びドープシリコン層
（１１８）をそれぞれ薄膜トランジスターのソース電極
（１２４）及びドレイン電極（１２６）とする。続いて
ストリッピングプロセスを行い、残存しているフォトレ
ジスト層を除去する。
グプロセスを行い、フォトレジスト層（１２２）の一部
を除去し、薄膜トランジスターにチャンネル領域（１２
３）を定義する。残存のフォトレジスト層をマスクとし
て利用し、ドライエッチングプロセスまたはウェットエ
ッチングプロセスを行い、チャンネル領域（１２３）内
の第二金属層（１２０）及びドープシリコン層（１１
８）を除去し、チャンネル領域（１２３）の両側に分離
形成された第二金属層（１２０）及びドープシリコン層
（１１８）をそれぞれ薄膜トランジスターのソース電極
（１２４）及びドレイン電極（１２６）とする。続いて
ストリッピングプロセスを行い、残存しているフォトレ
ジスト層を除去する。
【００５６】図１７に示されるように、基板（１００）
にパシベーション層（１２８）を形成し、第三フォトエ
ッチングプロセスを行い、ドレイン電極（１２６）の上
方におけるパシベーション層（１２８）と、コンデンサ
ーの上電極の上方におけるパシベーション層（１２８）
と、第二導線領域（１０２）の第二金属層（１０７）の
上方におけるパシベーション層（１２８）と、第一導線
領域（１０１）おけるパシベーション層（１２８）と、
透明絶縁層（１１２）とにそれぞれ第一コンタクトホー
ル（１３０）と、第二コンタクトホール（１２９）と、
第三コンタクトホール（１３１）と、第四コンタクトホ
ール（１３２）とを形成することで、ドレイン電極（１
２６）の一部と、コンデンサーの上電極の一部と、第二
導線（１０７）の一部と、第一導線（１０６）の一部と
をそれぞれ露出させる。
にパシベーション層（１２８）を形成し、第三フォトエ
ッチングプロセスを行い、ドレイン電極（１２６）の上
方におけるパシベーション層（１２８）と、コンデンサ
ーの上電極の上方におけるパシベーション層（１２８）
と、第二導線領域（１０２）の第二金属層（１０７）の
上方におけるパシベーション層（１２８）と、第一導線
領域（１０１）おけるパシベーション層（１２８）と、
透明絶縁層（１１２）とにそれぞれ第一コンタクトホー
ル（１３０）と、第二コンタクトホール（１２９）と、
第三コンタクトホール（１３１）と、第四コンタクトホ
ール（１３２）とを形成することで、ドレイン電極（１
２６）の一部と、コンデンサーの上電極の一部と、第二
導線（１０７）の一部と、第一導線（１０６）の一部と
をそれぞれ露出させる。
【００５７】最後に図１８に示されるように、第四フォ
トエッチングプロセスを行い、ドレイン電極（１２６）
の上方におけるパシベーション層（１２８）の表面と、
コンデンサーの上電極の上方におけるパシベーション層
（１２８）の表面と、第二導線領域（１０２）における
パシベーション層（１２８）の表面と、第一導線領域
（１０１）におけるパシベーション層（１２８）の表面
とにパターン化された透明導電層（１３４）を形成す
る。透明導電層（１３４）は第一コンタクトホール（１
３０）と、第二コンタクトホール（１２９）と、第三コ
ンタクトホール（１３１）と、第四コンタクトホール
（１３２）とを通して、それぞれドレイン電極（１２
６）と、コンデンサーの上電極と、第二導線（１０７）
と、第一導線（１０６）とを電気的に接続する。
トエッチングプロセスを行い、ドレイン電極（１２６）
の上方におけるパシベーション層（１２８）の表面と、
コンデンサーの上電極の上方におけるパシベーション層
（１２８）の表面と、第二導線領域（１０２）における
パシベーション層（１２８）の表面と、第一導線領域
（１０１）におけるパシベーション層（１２８）の表面
とにパターン化された透明導電層（１３４）を形成す
る。透明導電層（１３４）は第一コンタクトホール（１
３０）と、第二コンタクトホール（１２９）と、第三コ
ンタクトホール（１３１）と、第四コンタクトホール
（１３２）とを通して、それぞれドレイン電極（１２
６）と、コンデンサーの上電極と、第二導線（１０７）
と、第一導線（１０６）とを電気的に接続する。
【００５８】この発明の第３の実施例において、第一導
線領域（１０１）及び第二導線領域（１０２）に形成さ
れた第一導線（１０６）及び第二導線（１０７）は信号
を制御するデータライン及びスキャンラインとして用い
られ、第一導線（１０６）及び第二導線（１０７）は製
作工程と回路設計の需要に応じて複数のボンディングパ
ッドを含んでなることができ、もって外部駆動回路と電
気的に接続する。
線領域（１０１）及び第二導線領域（１０２）に形成さ
れた第一導線（１０６）及び第二導線（１０７）は信号
を制御するデータライン及びスキャンラインとして用い
られ、第一導線（１０６）及び第二導線（１０７）は製
作工程と回路設計の需要に応じて複数のボンディングパ
ッドを含んでなることができ、もって外部駆動回路と電
気的に接続する。
【００５９】図２０はこの発明の第３実施例により製作
された薄膜トランジスター液晶表示装置の構造を表わす
説明図である。図２０によれば、薄膜トランジスター液
晶表示装置の薄膜トランジスター（３１２）は基板（３
００）におけるトランジスター領域（３０３）に製作さ
れており、薄膜トランジスター（３１２）は第一金属層
により形成されたゲート電極（３０８）と、透明絶縁層
（３１８）と、例えばポリイミドにより形成された不透
明絶縁層（３２０）と、非晶質シリコンまたはポリシリ
コンにより形成された半導体層（３２２）と、ドープシ
リコン層（３２４）と、第二金属層（３２６）とを含ん
でなり、不透明絶縁層（３２０）は薄膜トランジスター
液晶表示装置のバックライトからの照射光を遮蔽かつ吸
収することができる。薄膜トランジスター（３１２）は
チャンネル領域（３３３）を更に含んでなり、チャンネ
ル領域（３３３）は第二金属層（３２６）及びドープシ
リコン層（３２４）を分離形成して、それぞれ薄膜トラ
ンジスター（３３３）のソース電極（３３２）及びドレ
イン電極（３３４）とする。第二金属層（３２６）及び
チャンネル領域（３３３）の表面はパシベーション層
（３２８）を含んでなり、ドレイン電極（３３４）の上
方におけるパシベーション層（３２８）は透明導電層
（３３０）を含んでなり、透明導電層（３３０）はコン
タクトホール（図示せず）を通してドレイン電極（３３
４）と電気的に接続する。
された薄膜トランジスター液晶表示装置の構造を表わす
説明図である。図２０によれば、薄膜トランジスター液
晶表示装置の薄膜トランジスター（３１２）は基板（３
００）におけるトランジスター領域（３０３）に製作さ
れており、薄膜トランジスター（３１２）は第一金属層
により形成されたゲート電極（３０８）と、透明絶縁層
（３１８）と、例えばポリイミドにより形成された不透
明絶縁層（３２０）と、非晶質シリコンまたはポリシリ
コンにより形成された半導体層（３２２）と、ドープシ
リコン層（３２４）と、第二金属層（３２６）とを含ん
でなり、不透明絶縁層（３２０）は薄膜トランジスター
液晶表示装置のバックライトからの照射光を遮蔽かつ吸
収することができる。薄膜トランジスター（３１２）は
チャンネル領域（３３３）を更に含んでなり、チャンネ
ル領域（３３３）は第二金属層（３２６）及びドープシ
リコン層（３２４）を分離形成して、それぞれ薄膜トラ
ンジスター（３３３）のソース電極（３３２）及びドレ
イン電極（３３４）とする。第二金属層（３２６）及び
チャンネル領域（３３３）の表面はパシベーション層
（３２８）を含んでなり、ドレイン電極（３３４）の上
方におけるパシベーション層（３２８）は透明導電層
（３３０）を含んでなり、透明導電層（３３０）はコン
タクトホール（図示せず）を通してドレイン電極（３３
４）と電気的に接続する。
【００６０】図２０における薄膜トランジスター液晶表
示装置は、それぞれ基板（３００）におけるコンデンサ
ー領域（３０４）、第一導線領域（３０１）、第二導線
領域（３０２）に設けられたコンデンサー（３１６）
と、第一導線（３０６）と、第二導線（３１４）とを含
んでなる。コンデンサー（３１６）は第一金属層により
形成された下電極（３１０）と、透明絶縁層（３１８）
と、不透明絶縁層（３２０）と、半導体層（３２２）
と、ドープシリコン層（３２４）と、第二金属層（３２
６）により形成された上電極とを含んでなる。第二導線
（３１４）は透明絶縁層（３１８）と、不透明絶縁層
（３２０）と、半導体層（３２２）と、ドープシリコン
層（３２４）と、第二金属層（３２６）とを含んでな
る。第一導線（３０６）は第一金属層により形成され、
第一金属層の上方に透明絶縁層（３１８）を含んでな
る。コンデンサー（３１６）の表面と、第一導線（３０
６）の表面と、第二導線（３１４）の表面とはパシベー
ション層（３２８）及びパターン化された透明導電層
（３３０）を含んでなり、透明導電層（３３０）はコン
タクトホール（図示せず）を通してそれぞれコンデンサ
ーの上電極と、第一導線（３０６）と、第二導線（３１
４）と電気的に接続する。
示装置は、それぞれ基板（３００）におけるコンデンサ
ー領域（３０４）、第一導線領域（３０１）、第二導線
領域（３０２）に設けられたコンデンサー（３１６）
と、第一導線（３０６）と、第二導線（３１４）とを含
んでなる。コンデンサー（３１６）は第一金属層により
形成された下電極（３１０）と、透明絶縁層（３１８）
と、不透明絶縁層（３２０）と、半導体層（３２２）
と、ドープシリコン層（３２４）と、第二金属層（３２
６）により形成された上電極とを含んでなる。第二導線
（３１４）は透明絶縁層（３１８）と、不透明絶縁層
（３２０）と、半導体層（３２２）と、ドープシリコン
層（３２４）と、第二金属層（３２６）とを含んでな
る。第一導線（３０６）は第一金属層により形成され、
第一金属層の上方に透明絶縁層（３１８）を含んでな
る。コンデンサー（３１６）の表面と、第一導線（３０
６）の表面と、第二導線（３１４）の表面とはパシベー
ション層（３２８）及びパターン化された透明導電層
（３３０）を含んでなり、透明導電層（３３０）はコン
タクトホール（図示せず）を通してそれぞれコンデンサ
ーの上電極と、第一導線（３０６）と、第二導線（３１
４）と電気的に接続する。
【００６１】以上は、この発明の好ましい実施例であっ
て、この発明の実施の範囲を限定するものではない。よ
って、当業者のなし得る修正、もしくは変更であって
も、この発明の技術思想の下においてなされ、この発明
に対して同等の効果を有するものは、いずれもこの発明
の特許請求の範囲の範囲に属するものとする。
て、この発明の実施の範囲を限定するものではない。よ
って、当業者のなし得る修正、もしくは変更であって
も、この発明の技術思想の下においてなされ、この発明
に対して同等の効果を有するものは、いずれもこの発明
の特許請求の範囲の範囲に属するものとする。
【００６２】
【発明の効果】従来の薄膜トランジスター液晶表示装置
の四回フォトエッチングプロセス技術と比べて、この発
明による液晶表示装置及びその薄膜トランジスター製作
方法は、薄膜トランジスターのゲート電極及び半導体層
との間に遮蔽層または不透明絶縁層を形成し、遮蔽層ま
たは不透明絶縁層は薄膜トランジスター液晶表示装置の
バックライトからの照射光を遮蔽かつ吸収することがで
き、これによって薄膜トランジスターによる光誘起リー
ク電流が発生するのを有効的に防げる。また、この発明
による製作方法はフォトエッチングプロセスの実行回数
を増加させず、製作工程の単純化という長所を依然とし
て維持できる。
の四回フォトエッチングプロセス技術と比べて、この発
明による液晶表示装置及びその薄膜トランジスター製作
方法は、薄膜トランジスターのゲート電極及び半導体層
との間に遮蔽層または不透明絶縁層を形成し、遮蔽層ま
たは不透明絶縁層は薄膜トランジスター液晶表示装置の
バックライトからの照射光を遮蔽かつ吸収することがで
き、これによって薄膜トランジスターによる光誘起リー
ク電流が発生するのを有効的に防げる。また、この発明
による製作方法はフォトエッチングプロセスの実行回数
を増加させず、製作工程の単純化という長所を依然とし
て維持できる。
【図１】 従来の薄膜トランジスター液晶表示装置の四
回フォトエッチングプロセスにおける第一段階を表わす
説明図である。
回フォトエッチングプロセスにおける第一段階を表わす
説明図である。
【図２】 従来の薄膜トランジスター液晶表示装置の四
回フォトエッチングプロセスにおける第二段階を表わす
説明図である。
回フォトエッチングプロセスにおける第二段階を表わす
説明図である。
【図３】 従来の薄膜トランジスター液晶表示装置の四
回フォトエッチングプロセスにおける第三段階を表わす
説明図である。
回フォトエッチングプロセスにおける第三段階を表わす
説明図である。
【図４】 従来の薄膜トランジスター液晶表示装置の四
回フォトエッチングプロセスにおける第四段階を表わす
説明図である。
回フォトエッチングプロセスにおける第四段階を表わす
説明図である。
【図５】 従来の薄膜トランジスター液晶表示装置の四
回フォトエッチングプロセスにおける第五段階を表わす
説明図である。
回フォトエッチングプロセスにおける第五段階を表わす
説明図である。
【図６】 従来の薄膜トランジスター液晶表示装置の四
回フォトエッチングプロセスにおける第六段階を表わす
説明図である。
回フォトエッチングプロセスにおける第六段階を表わす
説明図である。
【図７】 この発明による薄膜トランジスター液晶表示
装置の薄膜トランジスター製作方法の第１実施例におけ
る第一段階を表わす説明図である。
装置の薄膜トランジスター製作方法の第１実施例におけ
る第一段階を表わす説明図である。
【図８】 この発明による薄膜トランジスター液晶表示
装置の薄膜トランジスター製作方法の第１実施例におけ
る第二段階を表わす説明図である。
装置の薄膜トランジスター製作方法の第１実施例におけ
る第二段階を表わす説明図である。
【図９】 この発明による薄膜トランジスター液晶表示
装置の薄膜トランジスター製作方法の第１実施例におけ
る第三段階を表わす説明図である。
装置の薄膜トランジスター製作方法の第１実施例におけ
る第三段階を表わす説明図である。
【図１０】 この発明による薄膜トランジスター液晶表
示装置の薄膜トランジスター製作方法の第１実施例にお
ける第四段階を表わす説明図である。
示装置の薄膜トランジスター製作方法の第１実施例にお
ける第四段階を表わす説明図である。
【図１１】 この発明による薄膜トランジスター液晶表
示装置の薄膜トランジスター製作方法の第１実施例にお
ける第五段階を表わす説明図である。
示装置の薄膜トランジスター製作方法の第１実施例にお
ける第五段階を表わす説明図である。
【図１２】 この発明による薄膜トランジスター液晶表
示装置の薄膜トランジスター製作方法の第１実施例にお
ける第六段階を表わす説明図である。
示装置の薄膜トランジスター製作方法の第１実施例にお
ける第六段階を表わす説明図である。
【図１３】 この発明による薄膜トランジスター液晶表
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第一段階を表わす説明図である。
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第一段階を表わす説明図である。
【図１４】 この発明による薄膜トランジスター液晶表
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第二段階を表わす説明図である。
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第二段階を表わす説明図である。
【図１５】 この発明による薄膜トランジスター液晶表
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第三段階を表わす説明図である。
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第三段階を表わす説明図である。
【図１６】 この発明による薄膜トランジスター液晶表
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第四段階を表わす説明図である。
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第四段階を表わす説明図である。
【図１７】 この発明による薄膜トランジスター液晶表
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第五段階を表わす説明図である。
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第五段階を表わす説明図である。
【図１８】 この発明による薄膜トランジスター液晶表
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第六段階を表わす説明図である。
示装置の薄膜トランジスター製作方法の第３実施例にお
ける第六段階を表わす説明図である。
【図１９】 この発明の第１実施例及び第２実施例によ
り製作された薄膜トランジスター液晶表示装置の構造を
表わす説明図である。
り製作された薄膜トランジスター液晶表示装置の構造を
表わす説明図である。
【図２０】 この発明の第３実施例により製作された薄
膜トランジスター液晶表示装置の構造を表わす説明図で
ある。
膜トランジスター液晶表示装置の構造を表わす説明図で
ある。
１０ 基板
１１ 第一導線領域
１２ 第二導線領域
１３ トランジスター領域
１４ コンデンサー領域
１６ ゲート電極
１８ コンデンサーの下電極
２０ 第一導線
２１ 第二導線
２２ 絶縁層
２４ 半導体層
２６ ドープシリコン層
２８ 第二金属層
３０ フォトレジスト層
３１ チャンネル領域
３２ ソース電極
３４ ドレイン電極
３６ パシベーション層
４０、４１、４２、４３ コンタクトホール
４４ 透明導電層
５０、１００ 基板
５１、１０１ 第一導線領域
５２、１０２ 第二導線領域
５３、１０３ トランジスター領域
５４、１０４ コンデンサー領域
５６、１０６ 第一導線
５７、１０７ 第二導線
５８、１０８ ゲート電極
６０、１１０ コンデンサーの下電極
６２ 第一絶縁層
６４ 遮蔽層
６６ 第二絶縁層
６８、１１６ 半導体層
７０、１１８ ドープシリコン層
７２、１２０ 第二金属層
７４、１２２ フォトレジスト層
７７、１２３ チャンネル領域
７８、１２４ ソース電極
８０、１２６ ドレイン電極
８２、１２８ パシベーション層
８３、８４、８５、８６、１２９、１３０、１３１、１
３２ コンタクトホール ９０、１３４ 透明導電層 １１２ 透明絶縁層 １１４ 不透明絶縁層 ２００、３００ 基板 ２０１、３０１ 第一導線領域 ２０２、３０２ 第二導線領域 ２０３、３０３ トランジスター領域 ２０４、３０４ コンデンサー領域 ２０６、３０６ 第一導線 ２０８、３０８ ゲート電極 ２１０、３１０ コンデンサーの下電極 ２１２、３１２ トランジスター ２１４、３１４ 第二導線 ２１６、３１６ コンデンサー ２１８ 第一絶縁層 ２２０ 遮蔽層 ２２２ 第二絶縁層 ２２４、３２２ 半導体層 ２２６、３２４ ドープシリコン層 ２２８、３２６ 第二金属層 ２３０、３２８ パシベーション層 ２３２、３３０ 透明導電層 ２３４、３３２ ソース電極 ２３５、３３３ チャンネル領域 ２３６、３３４ ドレイン電極 ３１８ 透明絶縁層 ３２０ 不透明絶縁層
３２ コンタクトホール ９０、１３４ 透明導電層 １１２ 透明絶縁層 １１４ 不透明絶縁層 ２００、３００ 基板 ２０１、３０１ 第一導線領域 ２０２、３０２ 第二導線領域 ２０３、３０３ トランジスター領域 ２０４、３０４ コンデンサー領域 ２０６、３０６ 第一導線 ２０８、３０８ ゲート電極 ２１０、３１０ コンデンサーの下電極 ２１２、３１２ トランジスター ２１４、３１４ 第二導線 ２１６、３１６ コンデンサー ２１８ 第一絶縁層 ２２０ 遮蔽層 ２２２ 第二絶縁層 ２２４、３２２ 半導体層 ２２６、３２４ ドープシリコン層 ２２８、３２６ 第二金属層 ２３０、３２８ パシベーション層 ２３２、３３０ 透明導電層 ２３４、３３２ ソース電極 ２３５、３３３ チャンネル領域 ２３６、３３４ ドレイン電極 ３１８ 透明絶縁層 ３２０ 不透明絶縁層
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H092 GA29 JA26 JA34 JA37 JA41
JA46 JA47 JB51 JB57 JB61
KA04 KA05 KA10 KB21 KB24
KB25 MA13 MA18 MA27 NA21
NA22
5F110 AA06 AA16 AA21 BB01 CC07
DD02 EE02 FF09 GG02 GG13
GG15 HK02 HK09 HK21 HK24
HL07 NN02 NN46 NN48 NN49
NN73
Claims (29)
- 【請求項１】 薄膜トランジスター液晶表示装置の薄膜
トランジスター製作方法において、薄膜トランジスター
は、基板におけるトランジスター領域に製作されてあっ
て、予め、（ａ）基板の表面に第一金属層を積層し、
（ｂ）第一フォトリソグラフィープロセスにより、基板
のトランジスター領域に第一金属層のパターンを定め、
続いて第一エッチングプロセスにより、薄膜トランジス
ターのゲート電極を形成し、（ｃ）基板に対し第一絶縁
層と、遮蔽層と、第二絶縁層と、半導体層と、ドープシ
リコン層と、第二金属層とをそれぞれ順次積層して第一
金属層を覆い、（ｄ）基板にフォトレジスト層を形成し
た後、第二フォトリソグラフィープロセスにより、トラ
ンジスター領域に薄膜トランジスターのパターンを定
め、（ｅ）フォトレジスト層をマスクとする第二エッチ
ングプロセスにより、フォトレジスト層で覆われていな
い第二金属層と、ドープシリコン層と、半導体層と、第
二絶縁層と、遮蔽層とを順次除去してトランジスター領
域に薄膜トランジスターを形成し、（ｆ）アッシングプ
ロセスにより、フォトレジスト層の一部を除去して薄膜
トランジスターにチャンネル領域を定め、（ｇ）残存し
ている前記フォトレジスト層をマスクとして前記チャン
ネル領域内の第二金属層及びドープシリコン層を除去
し、チャンネル領域の両側に分離された第二金属層及び
ドープシリコン層をそれぞれ薄膜トランジスターのソー
ス電極とドレイン電極とし、（ｈ）ストリッピングプロ
セスにより、フォトレジスト層を除去し、（ｉ）基板に
パシベーション層を形成し、第三フォトエッチングプロ
セスにより、ドレイン電極の上方におけるパシベーショ
ン層に第一コンタクトホールを形成してドレイン電極の
一部を露出させ、（ｊ）基板に透明導電層を形成し、第
四フォトエッチングプロセスにより、ドレイン電極の上
方におけるパシベーション層の表面にパターン化された
透明導電層を形成して、該透明電極層を第一コンタクト
ホールを通してドレイン電極と電気的に接続するステッ
プを含んでなることを特徴とする薄膜トランジスター液
晶表示装置の薄膜トランジスター製作方法。 - 【請求項２】 前記基板の表面はコンデンサーを形成す
るために少なくも一つのコンデンサー領域を含んでな
り、 前記ステップ（ｂ）において、前記第一金属層のパター
ンを定めると同時に、基板のコンデンサー領域にコンデ
ンサーの下電極を形成し、 前記ステップ（ｄ）において、前記フォトレジスト層を
利用して薄膜トランジスターのパターンを定めると同時
に、コンデンサー領域にコンデンサーのパターンを定
め、 前記ステップ（ｅ）において、前記二エッチングプロセ
スを実行すると同時に、コンデンサー領域にフォトレジ
スト層で覆われていない第二金属層と、ドープシリコン
層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去
し、基板のコンデンサー領域にコンデンサーを形成して
第二金属層をコンデンサーの上電極とし、 前記ステップ（ｉ）において、前記第三フォトエッチン
グプロセスを実行すると同時に、コンデンサーの上電極
の上方におけるパシベーション層に第二コンタクトホー
ルを形成してコンデンサーの上電極の一部を露出させ、 前記ステップ（ｊ）において、前記第四フォトエッチン
グプロセスを実行すると同時に、コンデンサーの上電極
の上方におけるパシベーション層の表面に、パターン化
された透明導電層を形成し、該透明電極層を第二コンタ
クトホールを通してコンデンサーの上電極と電気的に接
続することを特徴とする請求項１に記載の薄膜トランジ
スター液晶表示装置の薄膜トランジスター製作方法。 - 【請求項３】 前記基板は、第一導線を形成するために
少なくも一つの第一導線領域を含んでなり、 前記ステップ（ｂ）において、前記第一金属層のパター
ンを定めると同時に、第一導線領域に第一導線を形成
し、 前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、第一導線領域にフォトレジス
ト層で覆われていない第二金属層と、ドープシリコン層
と、半導体層と、第二絶縁層と、遮蔽層とを順次除去
し、 前記ステップ（ｉ）において、前記第三フォトエッチン
グプロセスを実行すると同時に、第一導線領域における
パシベーション層及び第一絶縁層に第四コンタクトホー
ルを形成して第一導線の一部を露出させ、 前記ステップ（ｊ）において、前記第四フォトエッチン
グプロセスを実行すると同時に、第一導線領域における
パシベーション層の表面に、パターン化された透明導電
層を形成し、該透明電極層を第四コンタクトホールを通
して第一導線と電気的に接続することを特徴とする請求
項１に記載の薄膜トランジスター液晶表示装置の薄膜ト
ランジスター製作方法。 - 【請求項４】 前記基板は、第二導線を形成するために
少なくも一つの第二導線領域を含んでなり、 前記ステップ（ｂ）において、前記第一金属層のパター
ンを定めると同時に、第二導線領域における第一金属層
を除去し、 前記ステップ（ｄ）において、前記フォトォトレジスト
層により薄膜トランジスターのパターンを定めると同時
に、第二導線領域に第二導線のパターンを定め、 前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、第二導線領域にフォトレジス
ト層で覆われていない第二金属層と、ドープシリコン層
と、半導体層と、第二絶縁層と、遮蔽層とを順次除去し
て第二導線領域に第二導線を形成し、 前記ステップ（ｉ）において、前記第三フォトエッチン
グプロセスを実行すると同時に、第二導線領域における
第二金属層の上方におけるパシベーション層に第三コン
タクトホールを形成して第二金属層の一部を露出させ、 前記ステップ（ｊ）において、前記第四フォトエッチン
グプロセスを実行すると同時に、第二導線領域における
パシベーション層の表面に、パターン化された透明導電
層を形成し、該透明電極層を第三コンタクトホールを通
して第二導線と電気的に接続することを特徴とする請求
項１に記載の薄膜トランジスター液晶表示装置の薄膜ト
ランジスター製作方法。 - 【請求項５】 前記遮蔽層は、薄膜トランジスター液晶
表示装置のバックライトの照射光を遮蔽かつ吸収し、薄
膜トランジスターが光誘起リーク電流を発生するのを防
ぐことを特徴とする請求項１に記載の薄膜トランジスタ
ー液晶表示装置の薄膜トランジスター製作方法。 - 【請求項６】 前記遮蔽層は、非晶質シリコンまたは金
属により形成されることを特徴とする請求項１に記載の
薄膜トランジスター液晶表示装置の薄膜トランジスター
製作方法。 - 【請求項７】 前記半導体層は、非晶質シリコンまたは
ポリシリコンにより形成されることを特徴とする請求項
１に記載の薄膜トランジスター液晶表示装置の薄膜トラ
ンジスター製作方法。 - 【請求項８】 薄膜トランジスター液晶表示装置の薄膜
トランジスター製作方法において、薄膜トランジスター
は、基板におけるトランジスター領域に製作されてあっ
て、予め、（ａ）基板の表面に第一金属層を積層し、
（ｂ）第一フォトリソグラフィープロセスにより、基板
のトランジスター領域に第一金属層のパターンを定め、
続いて第一エッチングプロセスにより、基板の薄膜トラ
ンジスターのゲート電極を形成し、（ｃ）基板に対し透
明絶縁層と、不透明絶縁層と、半導体層と、ドープシリ
コン層と、第二金属層とを順次積層して、パターン化さ
れた第一金属層を覆い、（ｄ）基板にフォトレジスト層
を形成した後、第二フォトリソグラフィープロセスによ
り、トランジスター領域に薄膜トランジスターのパター
ンを定め、（ｅ）フォトレジスト層をマスクとする第二
エッチングプロセスにより、フォトレジスト層で覆われ
ていない第二金属層と、ドープシリコン層と、半導体層
と、不透明絶縁層とを順次除去してトランジスター領域
に薄膜トランジスターを形成し、（ｆ）アッシングプロ
セスにより、フォトレジスト層の一部を除去して薄膜ト
ランジスターにチャンネル領域を形成し、（ｇ）残存し
ている前記フォトレジスト層をマスクとしてチャンネル
領域内の第二金属層及びドープシリコン層を除去し、チ
ャンネル領域の両側に分離形成された第二金属層及びド
ープシリコン層をそれぞれ薄膜トランジスターのソース
電極とドレイン電極とし、（ｈ）ストリッピングプロセ
スにより、フォトレジスト層を除去し、（ｉ）基板にパ
シベーション層を形成し、第三フォトエッチングプロセ
スにより、ドレイン電極の上方におけるパシベーション
層に第一コンタクトホールを形成してドレイン電極の一
部を露出させ、（ｊ）基板に透明導電層を形成し、第四
フォトエッチングプロセスにより、ドレイン電極の上方
におけるパシベーション層の表面にパターン化された透
明導電層を形成し、該透明電極層を第一コンタクトホー
ルを通してドレイン電極と電気的に接続するステップを
含んでなることを特徴とする薄膜トランジスター液晶表
示装置の薄膜トランジスター製作方法。 - 【請求項９】 前記基板の表面がコンデンサーを形成す
るために少なくも一つのコンデンサー領域を含んでな
り、 前記ステップ（ｂ）において、前記第一金属層のパター
ンを定めると同時に、コンデンサー領域にコンデンサー
の下電極を形成し、 前記ステップ（ｄ）において、前記フォトレジスト層を
利用して薄膜トランジスターのパターンを定めると同時
に、コンデンサー領域にコンデンサーのパターンを定
め、 前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、コンデンサー領域にフォトレ
ジスト層で覆われていない第二金属層と、ドープシリコ
ン層と、半導体層と、不透明絶縁層とを順次除去し、コ
ンデンサー領域にコンデンサーを形成して第二金属層を
コンデンサーの上電極とし、 前記ステップ（ｉ）において、前記第三フォトエッチン
グプロセスを実行すると同時に、コンデンサーの上電極
の上方におけるパシベーション層に第二コンタクトホー
ルを形成してコンデンサーの上電極の一部を露出させ、 前記ステップ（ｊ）において、前記第四フォトエッチン
グプロセスを実行すると同時に、コンデンサーの上電極
の上方におけるパシベーション層の表面に、パターン化
された透明導電層を形成し、該透明電極層を第二コンタ
クトホールを通してコンデンサーの上電極と電気的に接
続することを特徴とする請求項８に記載の薄膜トランジ
スター液晶表示装置の薄膜トランジスター製作方法。 - 【請求項１０】 前記基板は、第一導線を形成するため
に少なくも一つの第一導線領域を含んでなり、 前記ステップ（ｂ）において、前記第一金属層のパター
ンを定めると同時に、第一導線領域に第一導線を形成
し、 前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、第一導線領域にフォトレジス
ト層で覆われていない第二金属層と、ドープシリコン層
と、半導体層と、不透明絶縁層とを順次除去し、 前記ステップ（ｉ）において、前記第三フォトエッチン
グプロセスを実行すると同時に、第一導線領域における
パシベーション層及び透明絶縁層に第四コンタクトホー
ルを形成して第一導線の一部を露出させ、 前記ステップ（ｊ）において、前記第四フォトエッチン
グプロセスを実行すると同時に、第一導線領域における
パシベーション層の表面に、パターン化された透明導電
層を形成し、該透明電極層を第四コンタクトホールを通
して第一導線と電気的に接続することを特徴とする請求
項８に記載の薄膜トランジスター液晶表示装置の薄膜ト
ランジスター製作方法。 - 【請求項１１】 前記基板は、第二導線を形成するため
に少なくも一つの第二導線領域を含んでなり、 前記ステップ（ｂ）において、前記第一金属層のパター
ンを定めると同時に、第二導線領域における第一金属層
を除去し、 前記ステップ（ｄ）において、前記フォトトレジスト層
を利用して薄膜トランジスターのパターンを定めると同
時に、第二導線領域に第二導線のパターンを定め、 前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、第二導線領域にフォトレジス
ト層で覆われていない第二金属層と、ドープシリコン層
と、第半導体層と、不透明絶縁層とを順次除去し、第二
導線領域に第二導線を形成し、 前記ステップ（ｉ）において、前記第三フォトエッチン
グプロセスを実行すると同時に、第二導線領域における
第二金属層の上方におけるパシベーション層に第三コン
タクトホールを形成して第二金属層の一部を露出させ、 前記ステップ（ｊ）において、前記第四フォトエッチン
グプロセスを実行すると同時に、第二導線領域における
パシベーション層の表面に、パターン化された透明導電
層を形成し、該透明電極層を第三コンタクトホールを通
して第二導線と電気的に接続することを特徴とする請求
項８に記載の薄膜トランジスター液晶表示装置の薄膜ト
ランジスター製作方法。 - 【請求項１２】 前記不透明絶縁層は、薄膜トランジス
ター液晶表示装置のバックライトの照射光を遮蔽かつ吸
収し、薄膜トランジスターが光誘起リーク電流を発生す
るのを防ぐことを特徴とする請求項８に記載の薄膜トラ
ンジスター液晶表示装置の薄膜トランジスター製作方
法。 - 【請求項１３】 前記不透明絶縁層は、ポリイミドによ
り形成されることを特徴とする請求項８に記載の薄膜ト
ランジスター液晶表示装置の薄膜トランジスター製作方
法。 - 【請求項１４】 前記半導体層は、非晶質シリコンまた
はポリシリコンにより形成されることを特徴とする請求
項８に記載の薄膜トランジスター液晶表示装置の薄膜ト
ランジスター製作方法。 - 【請求項１５】 薄膜トランジスター液晶表示装置の薄
膜トランジスター製作方法において、薄膜トランジスタ
ーは基板におけるトランジスター領域に製作されてあっ
て、予め、（ａ）基板の表面に第一金属層を積層し、
（ｂ）第一フォトリソグラフィープロセスにより、基板
のトランジスター領域に第一金属層のパターンを定め、
続いて第一エッチングプロセスにより、基板のトランジ
スター領域に薄膜トランジスターのゲート電極を形成
し、（ｃ）基板に対し第一絶縁層と、遮蔽層と、第二絶
縁層と、半導体層と、ドープシリコン層と、第二金属層
とをそれぞれ順次積層して前記第一金属層を覆い、
（ｄ）基板にフォトレジスト層を形成し、第二フォトリ
ソグラフィープロセスにより、トランジスター領域に薄
膜トランジスターのパターンを定め、（ｅ）フォトレジ
スト層をマスクとする第二エッチングプロセスにより、
フォトレジスト層で覆われていない第二金属層と、ドー
プシリコン層と、半導体層と、第二絶縁層とを除去し、
トランジスター領域に薄膜トランジスターを形成し、
（ｆ）アッシングプロセスにより、フォトレジスト層の
一部を除去して薄膜トランジスターにチャンネル領域を
定め、（ｇ）残存している前記フォトレジスト層で覆わ
れていない遮蔽層と、チャンネル領域内の第二金属層と
ドープシリコン層とを除去し、チャンネル領域の両側に
分離形成された第二金属層及びドープシリコン層をそれ
ぞれ薄膜トランジスターのソース電極とドレイン電極と
し、（ｈ）ストリッピングプロセスにより、フォトレジ
スト層を除去し、（ｉ）基板にパシベーション層を形成
し、第三フォトエッチングプロセスにより、ドレイン電
極の上方におけるパシベーション層に第一コンタクトホ
ールを形成してドレイン電極の一部を露出させ、（ｊ）
基板に透明導電層を形成し、第四フォトエッチングプロ
セスにより、ドレイン電極の上方におけるパシベーショ
ン層の表面にパターン化された透明導電層を形成し、該
透明電極層を第一コンタクトホールを通してドレイン電
極と電気的に接続するステップを含んでなることを特徴
とする薄膜トランジスター液晶表示装置の薄膜トランジ
スター製作方法。 - 【請求項１６】 前記基板の表面は、コンデンサーを形
成するために少なくも一つのコンデンサー領域を含んで
なり、 前記ステップ（ｂ）において、前記第一金属層のパター
ンを定めると同時に、基板のコンデンサー領域にコンデ
ンサーの下電極を形成し、 前記ステップ（ｄ）において、前記フォトトレジスト層
を利用して薄膜トランジスターのパターンを定めると同
時に、コンデンサー領域にコンデンサーのパターンを定
め、 前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、コンデンサー領域内のフォト
レジスト層で覆われていない第二金属層と、ドープシリ
コン層と、半導体層と、第二絶縁層とを順次除去し、コ
ンデンサー領域にコンデンサーを形成して第二金属層を
コンデンサーの上電極とし、 前記ステップ（ｇ）において、同時にコンデンサー領域
外の遮蔽層を除去し、 前記ステップ（ｉ）において、前記第三フォトエッチン
グプロセスを実行すると同時に、コンデンサーの上電極
の上方におけるパシベーション層に第二コンタクトホー
ルを形成してコンデンサーの上電極の一部を露出させ、 前記ステップ（ｊ）において、前記第四フォトエッチン
グプロセスを実行すると同時に、コンデンサーの上電極
の上方におけるパシベーション層の表面に、パターン化
された透明導電層を形成し、該透明電極層を第二コンタ
クトホールを通してコンデンサーの上電極と電気的に接
続することを特徴とする請求項１５に記載の薄膜トラン
ジスター液晶表示装置の薄膜トランジスター製作方法。 - 【請求項１７】 前記基板は、第一導線を形成するため
に少なくも一つ第一導線領域を含んでなり、 前記ステップ（ｂ）において、前記第一金属層のパター
ンを定めると同時に、第一導線領域に第一導線を形成
し、 前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、第一導線領域にフォトレジス
ト層で覆われていない第二金属層と、ドープシリコン層
と、半導体層と、第二絶縁層とを順次除去し、 前記ステップ（ｇ）において、同時に第一導線領域にお
ける遮蔽層を除去し、 前記ステップ（ｉ）において、前記第三フォトエッチン
グプロセスを実行すると同時に、第一導線領域における
パシベーション層及び第一絶縁層に第四コンタクトホー
ルを形成して第一導線の一部を露出させ、 前記ステップ（ｊ）において、前記第四フォトエッチン
グプロセスを実行すると同時に、第一導線領域における
パシベーション層の表面に、パターン化された透明導電
層を形成し、該透明電極層を第四コンタクトホールを通
して第一導線と電気的に接続することを特徴とする請求
項１５に記載の薄膜トランジスター液晶表示装置の薄膜
トランジスター製作方法。 - 【請求項１８】 前記基板は、第二導線を形成するため
に少なくも一つの第二導線領域を含んでなり、 前記ステップ（ｂ）において、第一金属層のパターンを
定めると同時に、第二導線領域における第一金属層を除
去し、 前記ステップ（ｄ）において、前記フォトレジスト層に
より薄膜トランジスターのパターンを定めると同時に、
第二導線領域に第二導線のパターンを定め、 前記ステップ（ｅ）において、前記第二エッチングプロ
セスを実行すると同時に、第二導線領域内のフォトレジ
スト層で覆われていない第二金属層と、ドープシリコン
層と、半導体層と、第二絶縁層とを順次除去して第二導
線領域に第二導線を形成し、 前記ステップ（ｇ）において、同時に第二導線領域外の
遮蔽層を除去し、 前記ステップ（ｉ）において、前記第三フォトエッチン
グプロセスを実行すると同時に、第二導線領域内の第二
金属層の上方におけるパシベーション層に第三コンタク
トホールを形成して第二金属層の一部を露出させ、 前記ステップ（ｊ）において、第四フォトエッチングプ
ロセスを実行すると同時に、第二導線領域におけるパシ
ベーション層の表面に、パターン化された透明導電層を
形成し、該透明電極層を第三コンタクトホールを通して
第二導線と電気的に接続することを特徴とする請求項１
５に記載の薄膜トランジスター液晶表示装置の薄膜トラ
ンジスター製作方法。 - 【請求項１９】 前記遮蔽層は、薄膜トランジスター液
晶表示装置のバックライトの照射光を遮蔽かつ吸収し、
薄膜トランジスターが光誘起リーク電流を発生するのを
防ぐことを特徴とする請求項１５に記載の薄膜トランジ
スター液晶表示装置の薄膜トランジスター製作方法。 - 【請求項２０】 前記遮蔽層は、金属により形成される
ことを特徴とする請求項１５に記載の薄膜トランジスタ
ー液晶表示装置の薄膜トランジスター製作方法。 - 【請求項２１】 前記半導体層は、非晶質シリコンまた
はポリシリコンにより形成されることを特徴とする請求
項１５に記載の薄膜トランジスター液晶表示装置の薄膜
トランジスター製作方法。 - 【請求項２２】 少なくも一つの薄膜トランジスター
と、少なくも一つのコンデンサーと、少なくも一つの導
線を含んでなる薄膜トランジスター液晶表示装置におい
て、 前記薄膜トランジスターは、 基板におけるトランジスター領域の表面に第一パターン
化して形成された第一金属層と、 第一パターン化された第一金属層に対しそれぞれ順次積
み重ねられる第一パターン化された透明絶縁層と、第一
パターン化された不透明絶縁層と、第一パターン化され
た半導体層と、第一パターン化されたドープシリコン層
と、第一パターン化された第二金属層と、 第一パターン化された第二金属層及びドープシリコン層
を分離してそれぞれソース電極及びドレイン電極を形成
するチャンネル領域と、 第一パターン化された第二金属層及びチャンネル領域の
表面を覆い、かつ第一コンタクトホールを有する第一パ
ターン化されたパシベーション層と、 ドレイン電極の上方における第一パターン化されたパシ
ベーション層の表面を覆い、第一コンタクトホールを通
してドレイン電極と電気的に接続する第一パターン化さ
れた透明導ド電層とを含んでなり、 前記第一パターン化された不透明層は、薄膜トランジス
ター液晶表示装置のバックライトの照射光を遮蔽かつ吸
収し、薄膜トランジスターが光誘起リーク電流を発生す
ることを防ぎ、 前記コンデンサーは、 基板におけるコンデンサー領域の表面に形成される第二
パターン化された第一金属層と、 第二パターン化された第一金属層に対しそれぞれ順次積
層される第二パターン化された透明絶縁層と、第二パタ
ーン化された不透明絶縁層と、第二パターン化された半
導体層と、第二パターン化されたドープシリコン層と、
第二パターン化された第二金属層と、 第二パターン化された第二金属層の表面を覆い、かつ第
二コンタクトホールを有する第二パターン化されたパシ
ベーション層と、 第二パターン化されたパシベーション層の表面を覆い、
かつ第二コンタクトホールを通して第二パターン化され
た第二金属層と電気的に接続する第二パターン化された
透明導電層とを含んでなり、 前記導線は、 基板における導線領域表面に対しそれぞれ順次積層され
る第三パターン化された透明絶縁層と、第三パターン化
された不透明絶縁層と、第三パターン化された半導体層
と、第三パターン化されたドープシリコン層と、第三パ
ターン化された第二金属層と、 第三パターン化された第二金属層の表面を覆い、かつ第
三コンタクトホールを有する第三パターン化されたパシ
ベーション層と、 第三パターン化されたパシベーション層の表面を覆い、
第三コンタクトホールを通して第三パターン化された第
二金属層と電気的に接続する第三パターン化された透明
導電層とを含んでなることを特徴とする薄膜トランジス
ター液晶表示装置。 - 【請求項２３】 前記第一パターン化された第一金属層
は、薄膜トランジスターのゲート電極をなすことを特徴
とする請求項２２に記載の薄膜トランジスター液晶表示
装置。 - 【請求項２４】 前記各不透明層は、ポリイミドにより
形成されることを特徴とする請求項２２に記載の薄膜ト
ランジスター液晶表示装置。 - 【請求項２５】 前記各不透明層は、遮蔽層と、絶縁層
とを含んでなることを特徴とする請求項２２に記載の薄
膜トランジスター液晶表示装置。 - 【請求項２６】 前記遮蔽層は、金属または非晶質シリ
コンにより形成されることを特徴とする請求項２５に記
載の薄膜トランジスター液晶表示装置。 - 【請求項２７】 前記各半導体層は、ポリシリコンまた
は非晶質シリコンにより形成されることを特徴とする請
求項２２に記載の薄膜トランジスター液晶表示装置。 - 【請求項２８】 前記第二パターン化された第一金属層
は、コンデンサーの下電極をなすことを特徴とする請求
項２２に記載の薄膜トランジスター液晶表示装置。 - 【請求項２９】 前記第二パターン化された第二金属層
は、コンデンサーの上電極をなすことを特徴とする請求
項２２に記載の薄膜トランジスター液晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091111376A TWI261135B (en) | 2002-05-28 | 2002-05-28 | Method for fabricating thin film transistors of a TFT-LCD |
| TW091111376 | 2002-05-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347555A true JP2003347555A (ja) | 2003-12-05 |
| JP4612279B2 JP4612279B2 (ja) | 2011-01-12 |
Family
ID=29729930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003020301A Expired - Fee Related JP4612279B2 (ja) | 2002-05-28 | 2003-01-29 | 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6987311B2 (ja) |
| JP (1) | JP4612279B2 (ja) |
| TW (1) | TWI261135B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012103697A (ja) * | 2010-11-09 | 2012-05-31 | Beijing Boe Optoelectronics Technology Co Ltd | アレイ基板及び液晶ディスプレイ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI261135B (en) * | 2002-05-28 | 2006-09-01 | Chi Mei Optoelectronics Corp | Method for fabricating thin film transistors of a TFT-LCD |
| KR101216688B1 (ko) * | 2005-05-02 | 2012-12-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 |
| US20070254399A1 (en) * | 2006-04-27 | 2007-11-01 | Industrial Technology Research Institute | Low temperature direct deposited polycrystalline silicon thin film transistor structure and method for manufacturing the same |
| JP4626659B2 (ja) * | 2008-03-13 | 2011-02-09 | ソニー株式会社 | 表示装置 |
| KR101499226B1 (ko) * | 2008-07-25 | 2015-03-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101273913B1 (ko) | 2008-09-19 | 2013-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| CN105185714B (zh) * | 2015-09-22 | 2018-09-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
| CN108573928B (zh) * | 2018-04-13 | 2020-12-29 | Tcl华星光电技术有限公司 | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 |
| GB2590428A (en) * | 2019-12-17 | 2021-06-30 | Flexanable Ltd | Semiconductor devices |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254759A (ja) * | 1989-03-28 | 1990-10-15 | Sumitomo Metal Ind Ltd | 薄膜半導体装置とその製造方法 |
| JPH0486891A (ja) * | 1990-07-31 | 1992-03-19 | Fuji Xerox Co Ltd | Ｅｌ発光装置 |
| JPH10221717A (ja) * | 1997-02-06 | 1998-08-21 | Semiconductor Energy Lab Co Ltd | 反射型表示装置および電子デバイス |
| JP2000164886A (ja) * | 1998-11-19 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ―基板及びその製造方法 |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP2002108250A (ja) * | 2000-09-29 | 2002-04-10 | Sharp Corp | アクティブマトリックス駆動型自発光表示装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644625B2 (ja) * | 1988-12-31 | 1994-06-08 | 三星電子株式会社 | アクティブマトリックス液晶表示素子用薄膜トランジスタ |
| US5153690A (en) * | 1989-10-18 | 1992-10-06 | Hitachi, Ltd. | Thin-film device |
| JPH06194687A (ja) | 1992-10-30 | 1994-07-15 | Nec Corp | 透過型アクティブマトリクス型液晶素子 |
| KR100294026B1 (ko) * | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
| US5668649A (en) | 1994-03-07 | 1997-09-16 | Hitachi, Ltd. | Structure of liquid crystal display device for antireflection |
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| US6504592B1 (en) * | 1999-06-16 | 2003-01-07 | Nec Corporation | Liquid crystal display and method of manufacturing the same and method of driving the same |
| TWI261135B (en) * | 2002-05-28 | 2006-09-01 | Chi Mei Optoelectronics Corp | Method for fabricating thin film transistors of a TFT-LCD |
-
2002
- 2002-05-28 TW TW091111376A patent/TWI261135B/zh not_active IP Right Cessation
-
2003
- 2003-01-29 JP JP2003020301A patent/JP4612279B2/ja not_active Expired - Fee Related
- 2003-05-28 US US10/250,017 patent/US6987311B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254759A (ja) * | 1989-03-28 | 1990-10-15 | Sumitomo Metal Ind Ltd | 薄膜半導体装置とその製造方法 |
| JPH0486891A (ja) * | 1990-07-31 | 1992-03-19 | Fuji Xerox Co Ltd | Ｅｌ発光装置 |
| JPH10221717A (ja) * | 1997-02-06 | 1998-08-21 | Semiconductor Energy Lab Co Ltd | 反射型表示装置および電子デバイス |
| JP2000164886A (ja) * | 1998-11-19 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ―基板及びその製造方法 |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP2002108250A (ja) * | 2000-09-29 | 2002-04-10 | Sharp Corp | アクティブマトリックス駆動型自発光表示装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012103697A (ja) * | 2010-11-09 | 2012-05-31 | Beijing Boe Optoelectronics Technology Co Ltd | アレイ基板及び液晶ディスプレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6987311B2 (en) | 2006-01-17 |
| US20030232456A1 (en) | 2003-12-18 |
| TWI261135B (en) | 2006-09-01 |
| JP4612279B2 (ja) | 2011-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3625598B2 (ja) | 液晶表示装置の製造方法 | |
| JP5079463B2 (ja) | 液晶表示装置及びその製造方法 | |
| US9685557B2 (en) | Different lightly doped drain length control for self-align light drain doping process | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| JP2009133954A (ja) | 液晶表示装置及びその製造方法 | |
| US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
| JP2005346091A (ja) | 液晶表示装置およびその製造方法 | |
| KR970022448A (ko) | 액정표시장치의 구조 및 제조방법 | |
| JP2005283689A (ja) | 液晶表示装置とその製造方法 | |
| JP4612279B2 (ja) | 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法 | |
| CN113725157B (zh) | 阵列基板及其制作方法 | |
| JP3868649B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100940569B1 (ko) | 박막 트랜지스터 기판 | |
| TW584908B (en) | Method of manufacturing IPS-LCD by using 4-mask process | |
| KR19980025840A (ko) | 액정 표시장치의 제조방법 | |
| KR0161466B1 (ko) | 액정표시장치의 제조방법 | |
| WO2012073942A1 (ja) | 半導体装置およびその製造方法 | |
| WO2021248609A1 (zh) | 一种阵列基板及其制备方法以及显示面板 | |
| KR100527086B1 (ko) | 액정표시장치의 제조방법 | |
| JP2001133805A (ja) | 液晶表示装置の製造方法 | |
| KR100583313B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| CN113690181B (zh) | Tft阵列基板及其制作方法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JP2008066537A (ja) | 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、並びにその薄膜トランジスタ基板を備えた液晶表示装置及び検出装置 | |
| CN114005882A (zh) | 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20030409 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100601 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100927 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |