CN114005882A - 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法 - Google Patents

一种薄膜晶体管、显示面板及薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN114005882A
CN114005882A CN202111266630.XA CN202111266630A CN114005882A CN 114005882 A CN114005882 A CN 114005882A CN 202111266630 A CN202111266630 A CN 202111266630A CN 114005882 A CN114005882 A CN 114005882A
Authority
CN
China
Prior art keywords
layer
substrate
active layer
etching
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111266630.XA
Other languages
English (en)
Other versions
CN114005882B (zh
Inventor
黄勇潮
苏同上
王庆贺
程磊磊
方金钢
成军
周斌
赵策
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111266630.XA priority Critical patent/CN114005882B/zh
Publication of CN114005882A publication Critical patent/CN114005882A/zh
Application granted granted Critical
Publication of CN114005882B publication Critical patent/CN114005882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例提供一种薄膜晶体管、显示面板及薄膜晶体管的制备方法，属于薄膜晶体管技术领域。所述薄膜晶体管包括：衬底；有源层，位于所述衬底的上方，所述有源层具有沟道区以及位于所述沟道区两侧的导体化区；源漏金属层，位于所述有源层的上方，通过过孔与所述导体化区的有源层搭接；防刻层，位于所述导体化区的有源层与所述衬底之间，所述防刻层在所述衬底上的正投影覆盖所述有源层与所述源漏金属层的搭接区在所述衬底上的正投影。使用本申请提供的一种薄膜晶体管及其制备方法，可以避免将有源层刻穿后继续向衬底刻蚀，以避免有源层与衬底接触所带来的短路问题，且源漏金属层与防刻层之间上下搭接，也降低了搭接不良的风险。

Description

一种薄膜晶体管、显示面板及薄膜晶体管的制备方法
技术领域
本申请实施例涉及薄膜晶体管技术领域，具体而言，涉及一种薄膜晶体管、显示面板及薄膜晶体管的制备方法。
背景技术
薄膜晶体管，又称TFT(Thin Film Transistor)。TFT式显示屏是各类笔记本电脑和台式机上的主流显示设备，该类显示屏上的每个液晶像素点都是由集成在像素点后面的薄膜晶体管来驱动，因此TFT式显示屏也是一类有源矩阵液晶显示设备。
在使用干刻工艺对薄膜晶体管进行加工的过程中，需要对薄膜晶体管进行刻蚀，并将源漏金属层沉积在薄膜晶体管上。
然而，使用干刻工艺将源漏金属层沉积在薄膜晶体管上后，容易导致薄膜晶体管出现短路与接触不良的缺陷。
发明内容
本申请实施例在于提供一种薄膜晶体管、显示面板及薄膜晶体管的制备方法，旨在解决薄膜晶体管沉积源漏金属层后，所出现的短路或接触不良的问题。
本申请实施例第一方面提供一种薄膜晶体管，所述薄膜晶体管包括：
衬底；
有源层，位于所述衬底的上方，所述有源层具有沟道区以及位于所述沟道区两侧的导体化区；
源漏金属层，位于所述有源层的上方，通过过孔与所述导体化区的有源层搭接；
防刻层，位于所述导体化区的有源层与所述衬底之间，所述防刻层在所述衬底上的正投影覆盖所述有源层与所述源漏金属层的搭接区在所述衬底上的正投影。
可选地，所述衬底包括：层叠设置的遮光层与缓冲层；
所述缓冲层位于所述遮光层与所述防刻层之间。
可选地，所述源漏金属层包括第一极与第二极；
所述第一极通过第一过孔与所述导体化区的有源层搭接；
所述第二极通过第二过孔与所述导体化区的有源层搭接。
可选地，所述源漏金属层包括第一极与第二极；
所述第一极通过第三过孔与所述导体化区的有源层搭接；
所述第二极通过所述第四过孔与所述导体化区的有源层和所述遮光层搭接。
可选地，所述薄膜晶体管还包括：
栅极绝缘层，覆盖所述有源层；
栅极金属层，设置在所述栅极绝缘层远离所述衬底的一侧；
层间电介层，覆盖所述栅极金属层。
可选地，所述防刻层的材质包括：铝、金属合金或金属氧化物；
所述防刻层的厚度大于
Figure BDA0003327030460000021
且小于
Figure BDA0003327030460000022
本申请实施例第二方面提供一种显示面板，包括本申请实施例第一方面提供的一种薄膜晶体管。
本申请实施例第三方面提供一种薄膜晶体管的制备方法，所述方法包括以下步骤：
提供衬底；
在所述衬底上形成防刻层；
在所述衬底与所述防刻层上形成有源层，所述有源层具有沟道区以及位于所述沟道区两侧的导体化区；
形成源漏金属层，所述源漏金属层通过过孔与导体化区的有源层搭接；所述防刻层在所述衬底上的正投影覆盖所述有源层与所述源漏金属层的搭接区在所述衬底上的正投影。
可选地，提供衬底包括：
提供基底；
在所述基底上形成遮光层；
在所述遮光层上形成缓冲层；
所述在所述衬底上形成防刻层包括：
在所述缓冲层上形成所述防刻层。
可选地，形成所述有源层后，还包括：
在所述有源层上依次形成绝缘层与金属层；
在所述金属层上涂覆光刻胶，曝光、刻蚀后形成栅极金属层；
对所述绝缘层刻蚀，形成栅极绝缘层，并去除光刻胶；
形成层间电介层；
形成过孔，所述过孔贯穿所述层间电介层至所述导体化区的有源层。
有益效果：
本申请提供一种薄膜晶体管、显示面板以及薄膜晶体管的制备方法，将防刻层设置于有源层与衬底之间，且防刻层在衬底上的正投影覆盖有源层的导体化区与源漏金属层的搭接区的正投影。如此，一方面在刻蚀过孔的过程中将有源层刻穿后，可以通过防刻层避免继续向衬底刻蚀，以在后续将源漏金属层沉积在过孔内后，源漏金属层与衬底之间会通过防刻层来进行隔离，避免了源漏金属层与衬底直接接触所带来的短路现象；另一方面，在将有源层刻穿后，源漏金属层会通过防刻层与有源层电连接，而源漏金属层与防刻层之间是上下搭接的方式来进行电连接，而非通过侧壁搭接的方式来进行电连接，进而降低了搭接不良的风险。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提出的薄膜晶体管的俯视图；
图2是本申请一实施例提出的薄膜晶体管在图1中A区域的剖面图；
图3是本申请一实施例提出的薄膜晶体管在图1中B区域中的剖面图；
图4是本申请一实施例提出的源漏金属层与遮光层接触的电镜图；
图5是本申请一实施例提出的图4的局部放大图；
图6是本申请一实施例提出的源漏金属层的侧壁与有源层的侧壁搭接的电镜图；
图7是本申请一实施例提出的图6的局部放大图；
图8是本申请一实施例提出的增加防刻层后的图1中A区域的剖面图；
图9是本申请一实施例提出的增加防刻层后的图1中B区域的剖面图；
图10是本申请一实施例提出的薄膜晶体管的制备方法流程图；
图11是本申请一实施例提出的基底的剖面图；
图12是本申请一实施例提出的在基底上沉积ITO层的剖面图；
图13是本申请一实施例提出的在ITO层上沉积遮光层的剖面图；
图14是本申请一实施例提出的在遮光层上沉积缓冲层的剖面图；
图15是本申请一实施例提出的在缓冲层上沉积防刻层的剖面图；
图16是本申请一实施例提出的在防刻层与缓冲层上沉积有源层的剖面图；
图17是本申请一实施例提出的在有源层上沉积栅极绝缘层与栅极金属层的剖面图；
图18是本申请一实施例提出的在栅极金属层上沉积层间电介层的剖面图；
图19是本申请一实施例提出的薄膜晶体管制作完毕后的整体剖面图；
图20是本申请一实施例提出的一种显示面板的结构示意图；
图21是本申请一实施例提出的图4中A-A’剖面的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在对本申请实施例进行详细说明之前，首先需要对薄膜晶体管的结构进行简单介绍。
请参阅图1与图2所示，图2所示的示意图是图1中A区域的剖面图，请参阅图1与图3所示，图3所示的示意图是图1中B区域的剖面图，以下将以图2与图3的剖面图来对薄膜晶体管进行简单介绍。
请参阅图3所示，待加工的薄膜晶体管包括从上至下依次设置的源漏金属层10、有源层6以及遮光层3，源漏金属层10通过过孔11搭接在有源层6上。
在使用干刻工艺对待加工的薄膜晶体管进行加工时，需要先在有源层6的上方干刻出过孔11；再将源漏金属层10沉积在过孔11内。
然而，在干刻过孔11的过程中，容易将有源层6与缓冲层4刻穿，使得过孔11被过度刻蚀至遮光层3所在的表面，后续将源漏金属层10沉积在过孔11内时，源漏金属层10会直接与遮光层3接触，进而可能出现源漏金属层10中源极与漏极之间的短路现象，并且由于栅金属层8是栅极，栅金属层8本身需要与源极和漏极相互连接，所以在源极与漏极之间出现短路现象后，栅极与源极之间，或者栅极与漏极之间也可能会出现短路现象，以下将这三种短路现象简称为短路现象。其中，只有当图2或图3左右两侧的源漏金属层10均与遮光层3接触的情况，才会出现短路现象，若只有一侧的源漏金属层10与遮光层3进行接触，则不会出现短路现象。具体地，请参阅图4与图5示出了有源层6被刻穿，源漏金属层10与遮光层3接触的电镜图，干刻工艺中若生产出图4与图5的电镜图示出的薄膜晶体管，会出现短路的现象。
再者，请参阅图2与图3所示，有源层与6与缓冲层4被刻穿后，源漏金属层10与有源层6之间通过侧壁搭接，即，通过源漏金属层10的侧壁与有源层6的侧壁相互接触来实现搭接，这样会存在搭接不良的风险。具体地，请参阅图6与图7示出了源漏金属层10与有源层6之间通过侧壁搭接的电镜图，干刻工艺中若生产出图6与图7的电镜图示出的薄膜晶体管，会存在搭接不良的风险。
第一方面，本申请实施例提出了一种薄膜晶体管，参照图8或图9，该薄膜晶体管包括：衬底；有源层6，位于所述衬底的上方，所述有源层6具有沟道区以及位于所述沟道区两侧的导体化区；源漏金属层10，位于所述有源层6的上方，通过过孔11与所述导体化区的有源层6搭接；防刻层5，位于所述导体化区的有源层6与所述衬底之间，所述防刻层5在所述衬底上的正投影覆盖所述有源层6与所述源漏金属层10的搭接区在所述衬底上的正投影。
其中，防刻层5设置于有源层6与衬底之间，且防刻层5在衬底上的正投影覆盖导体化区的有源层6与源漏金属层10的搭接区的正投影。如此，一方面在刻蚀过孔11的过程中将导体化区的有源层6刻穿后，可以通过防刻层5避免继续向衬底刻蚀，以在后续将源漏金属层10沉积在过孔11内后，源漏金属层10与衬底之间可以通过防刻层5来进行隔离，由于衬底中包含了遮光层3，所以也能够避免源漏金属层10与遮光层3直接接触，避免了源漏金属层10与遮光层3直接接触所带来的短路现象；另一方面，在将有源层6刻穿后，源漏金属层10会通过防刻层5与有源层6电连接，而源漏金属层10与防刻层5之间是上下搭接的方式来进行电连接，而非通过侧壁搭接的方式来进行电连接，进而降低了搭接不良的风险。
在本申请实施例中，请参阅图9所示，衬底包括从下至上层叠设置的基底1、ITO层2、遮光层3与缓冲层4。
其中，基底1为薄膜晶体管最底部的层面，可以为玻璃基底。
其中，ITO层2覆盖在基底1之上，ITO层2的材料可以为ITO材质，ITO层2与有源层6共同形成电容，以延伸至显示面板的像素区域。
其中，遮光层3覆盖在ITO层2之上，遮光层3用于阻止外界的光线照射至有源层6上，避免有源层6在光照时产生光生载流子而影响薄膜晶体管的电学性能。
其中，缓冲层4覆盖在遮光层3之上，缓冲层4可以阻挡基底1中的杂质扩散至有源层6中，从而避免杂质影响薄膜晶体管的电学性能。
在本申请实施例中，有源层6可以为导电材质，例如可以为a-IGZO，ZnON，IZTO，a-Si，p-Si，六噻吩，聚噻吩等中的任意一种。
其中，有源层6位于缓冲层4的上方，沟道区的有源层6位于有源层6的中间位置，导体化区的有源层6位于有源层6的两侧，以图9举例，导体化区可以为图9中的有源层6两侧向上凸起的区域；沟道区可以为图9中的有源层6中间向下凹陷的区域。
导体化区的有源层6远离有源层6的沟道区的一端为过孔11的端部，使得源漏金属层10沉积至过孔11内后，能够通过过孔11与导体化区的有源层6进行搭接。
其中，导体化区的有源层6一部分被层间电介层9所覆盖，另一部分未被层间电介层9所覆盖。在刻蚀过孔11时，被层间电介层9所覆盖的导体化区的有源层6不会被刻蚀；未被层间电介层9所覆盖的导体化区的有源层6会被刻蚀，所以会导致源漏金属层10沉积在过孔11内后，源漏金属层10会与被层间电介层9所覆盖的导体化区的有源层6通过侧壁进行搭接，进而存在搭接不良的风险。
在本申请实施例中，防刻层5为导电材质，例如可以为铝、金属合金或金属氧化物等中的任意一种，金属氧化物可以为ITO、IGZO、IZO等，通过防刻层5为导电材质的设置，可以通过防刻层5作为源漏金属层10与有源层6进行电连接的连接介质，进而实现源漏金属层10与有源层6之间的电连接；防刻层5的厚度大于
Figure BDA0003327030460000071
且小于
Figure BDA0003327030460000072
其中，防刻层5在衬底上的正投影覆盖所述有源层6与所述源漏金属层10的搭接区在所述衬底上的正投影，具体而言，可以是防刻层5在缓冲层4上的正投影覆盖有源层6与源漏金属层10的搭接区在缓冲层上的正投影。
如此，在导体化区的有源层6被刻蚀的情况下，防刻层5与源漏金属层10之间的搭接面积能够大于或等于在导体化区的有源层6已经被刻蚀的情况下，导体化区的有源层6与源漏金属层10之间的搭接面积，进而保证源漏金属层10与防刻层5之间的电连接的可行性。
其中，防刻层5位于有源层6与衬底之间，具体而言，是位于导体化区的有源层6与缓冲层4之间。
一方面，若将防刻层5设置于有源层6之上，则需要将防刻层5沉积在有源层6之上，再通过干刻工艺将防刻层5的中间区域进行去除，以保留两侧的防刻层5，但是在未刻蚀防刻层5的中间区域之前，防刻层5是完全覆盖于有源层6上方的，所以会导致防刻层5与沟道区的有源层6之间的接触面较大，防刻层5中的电离子会促使沟道区的有源层6的电离子数量增多，使得沟道区的有源层6从半导体化变成导体化，从而失去了沟道区的有源层6的半导体性能，导致整个薄膜晶体管的性能受到影响。
而将防刻层5设置于有源层6与缓冲层4之间，即设置于有源层6的下方，可以保证整个薄膜晶体管的性能。原因在于，若将防刻层5设置于有源层6与缓冲层4之间，则需要先将防刻层5沉积在缓冲层4之上，再去除防刻层5中间区域，最后再将有源层6沉积在防刻层5与缓冲层4之上，以使得导体化区的有源层6与防刻层5接触，有源层6的沟道区与缓冲层4接触。如此，由于缓冲层4中不具备电离子，所以不会影响沟道区的有源层6的半导体性能，进而可以保证薄膜晶体管的性能。
另一方面，若将防刻层5设置于沟道区的有源层6的下方，则会导致防刻层5与沟道区的有源层6大面积接触，防刻层5中的电离子同样会促使沟道区的有源层6的电离子数量增多，使得沟道区的有源层6从半导体化变成导体化。
而将防刻层5设置于导体化区的有源层6的下方，则不会使得防刻层5与沟道区的有源层6直接接触，进而避免了沟道区的有源层6从半导体化变成导体化，也进一步保证了薄膜晶体管的性能；并且，防刻层5设置于导体化区的有源层6的下方，由于导体化区的有源层6本身需要处于导体化的状态，所以即使将防刻层5设置于导体化区的有源层6下方，也不会对导体化区的有源层6造成影响。
其中，请参照图9所示，防刻层5的上表面与导体化区的有源层6的下表面接触，防刻层5的一侧与已经被层间电介层9所覆盖的导体化区的有源层6的侧边接触。
一方面，使得有源层6在未被刻穿前，源漏金属层10可以与有源层6之间采取上下搭接接触的方式来进行电连接；另一方面，在未被层间电介层9覆盖的导体化区的有源层6被刻穿后，源漏金属层10可以与防刻层5采取上下搭接接触的方式来进行电连接，防刻层5的一侧再与被层间电介层9所覆盖的导体化区的有源层6进行电连接，以通过防刻层5来实现源漏金属层10与有源层6之间的电连接。
本申请实施例中，薄膜晶体管还包括栅极绝缘层7、栅极金属层8以及层间电介层。
其中，栅极绝缘层7覆盖有源层6，且栅极绝缘层7与沟道区的有源层6接触。
栅极绝缘层7将沟道区的有源层6进行覆盖，可以在有源层6进行导体化处理的后续工艺中，例如在沉积层间电介层9的过程中，有源层6在受到等离子体轰击时，栅极绝缘层7可以对沟道区的有源层6进行保护，避免沟道区的有源层6受到等离子体的轰击而导致沟道区的有源层6的宽度缩短，进而可以进一步避免薄膜晶体管短沟道效应的产生。
其中，栅极金属层8设置在所述栅极绝缘层7远离所述衬底的一侧，且栅极金属层8在衬底上的正投影小于栅极绝缘层7在衬底上的正投影。
其中，层间电介层9位于栅极金属层8的上方，且覆盖栅极金属层8，且层间电介层9在衬底上的正投影覆盖沟道区的有源层6在衬底上的正投影，层间电介层在衬底上的正投影部分覆盖导体化区的有源层6在衬底上的正投影，以使得一部分导体化区的有源层6能够被层间电介层所覆盖而不被刻蚀，另一部分导体化区的有源层6未被层间电介层所覆盖而可能被刻蚀。
本申请实施例中，在薄膜晶体管的至少两个区域中设置有源漏金属层10，以图1与图8所示，在薄膜晶体管A区域中的源漏金属层10具有一个；以图1与图9所示，在薄膜晶体管B区域中的源漏金属层10具有两个。
具体地，源漏金属层10可以包括以下两种实施方式：
实施方式1：请参阅图8所示，源漏金属层10包括第一极与第二极；过孔包括第一过孔、第二过孔、第三过孔与第四过孔，所述第一极通过第一过孔与所述导体化区的有源层6搭接；所述第二极通过第二过孔与所述导体化区的有源层6搭接。
其中，第一极与第二极不同，第一极可以为源极或漏极，第二极也可以为源极或漏极。具体地，以图8左侧为第一极，图8右侧为第二极举例，源漏金属层10的第一极通过图8左侧的第一过孔与图8左侧的导体化区的有源层6上下搭接；源漏金属层10的第二极通过图8右侧的第二过孔与图8右侧的导体化区的有源层6上下搭接。
实施方式2：请参阅图9所示，源漏金属层10包括第一极与第二极，第一极通过第三过孔与导体化区的有源层6搭接；第二极通过第四过孔与导体化区的有源层6和遮光层3搭接。
其中，以图9左侧为第一极，图9右侧为第二极举例，源漏金属层10的第一极通过图9左侧的第三过孔与图9左侧的导体化区的有源层6上下搭接；源漏金属层10的第二极通过图9右侧的第三过孔与图9右侧的导体化区的有源层6与遮光层3上下搭接，且第二极与遮光层3搭接的位置，低于第二极与导体化区的有源层6搭接的位置。
其中，源漏金属层10从上至下可以分别与层间电介层9、未被层间电介层9覆盖的导体化区的有源层6、防刻层5的侧壁、缓冲层4的侧壁以及遮光层3的上表面接触。
第二方面，本申请实施例提出一种显示面板，包括如本申请实施例第一方面提供的一种薄膜晶体管。
具体地，图20和图21示意出了显示面板200的整体结构。
并且，该显示面板200上还包括有设置在显示面板上的驱动电路(图中未示出)，该显示面板200还可以包括绑定在显示面板上的驱动控制电路(图中未示出)，该驱动控制电路与驱动电路电连接，以向驱动电路输出控制信号，控制显示面板上各像素点发光、显示图像。
该显示面板200还可以包括柔性电路板，以及封装盖板等。
该显示面板200，用于实现显示图像(即画面)功能。该显示面板可以是柔性显示面板或普通显示面板(可以称为刚性显示器)。示例的，包含该显示面板的产品可以包括：计算机显示器、电视、广告牌、具有显示功能的激光打印机、电话、手机、个人数字助理(PersonalDigital Assistant，PDA)、膝上型计算机、数码相机、便携式摄录机、取景器、车辆、大面积墙壁、剧院的屏幕或体育场标牌等。
第三方面，请参阅图10所示，本申请实施例提出一种薄膜晶体管的制备方法，应用于本申请提出的任意一种薄膜晶体管，该方法包括以下步骤：
步骤101：提供衬底。
本步骤中，提供衬底具体可以包括以下子步骤：
子步骤1011：提供基底。
请参照图11，可以先提供基底1，该基底1可以为玻璃基底。
子步骤1012：在所述基底上形成遮光层3。
请参照图12与图13所示，先在玻璃基底1上沉积一层ITO层2，再在ITO层2上沉积一层遮光层3。
子步骤1013：在所述遮光层3上形成缓冲层4。
请参照图14所示，在遮光层3上沉积一层缓冲层4。
步骤102：在所述衬底上形成防刻层5，包括：在所述缓冲层4上形成防刻层5。
请参照图15所示，在缓冲层4上先沉积一层防刻层5；再使用曝光、光刻、刻蚀与剥离等工艺，将防刻层5的中间区域进行刻蚀，以保留缓冲层4上方两侧的防刻层5。
步骤103：在所述衬底与所述防刻层5上形成有源层6，所述有源层6具有沟道区以及位于所述沟道区两侧的导体化区。
请参照图16所示，在缓冲层4与防刻层5上方沉积一层有源层，以使得沟道区的有源层6与缓冲层4接触，两侧导体化区的有源层6分别与防刻层5接触。
步骤104：在所述有源层6上依次形成绝缘层与金属层。
步骤105：在所述金属层上涂覆光刻胶，曝光、刻蚀后形成栅极金属层8。
步骤106：对所述绝缘层刻蚀，形成栅极绝缘层7，并去除光刻胶。
在步骤104至106中，请参阅图17所示，可以先在有源层6上沉积一层绝缘层，再在绝缘层上沉积一层金属层，再湿法刻蚀金属层，以形成栅极金属层8；干刻绝缘层，以形成栅极绝缘层7，最后进行剥离工艺，一次形成栅极金属层8与栅极绝缘层7，减少了一次光刻次数，从而提升了薄膜晶体管的制作效率。
其中，金属层属于金属材质，需要使用湿法刻蚀；绝缘层属于无机层，需要使用干法刻蚀。
其中，栅极金属层8与栅极绝缘层7被剥离后，栅极绝缘层7与沟道区的有源层6接触，栅极金属层8与栅极绝缘层7接触，且栅极金属层8在缓冲层4上的正投影小于栅极绝缘层7在缓冲层4上的正投影。
步骤107：形成层间电介层9。
本步骤中，请参阅图18所示，在栅极金属层8上沉积一层层间电介层9，层间电介层9的厚度大于栅极金属层8与栅极绝缘层7之和，再进行曝光工艺与刻蚀工艺，在层间电介层9上刻蚀出过孔11，该过孔11至少包括第一过孔、第二过孔、第三过孔与第四过孔。
步骤108：形成过孔11，所述过孔11贯穿所述层间电介层9至所述导体化区的有源层6。
本步骤中，请参阅图18所示，采用干刻工艺，在层间电介层9上刻蚀出过孔11，过孔11可以延伸至层间电介层9，也可以延伸至遮光层3。
步骤109：形成源漏金属层10，所述源漏金属层10通过过孔11与导体化区的有源层6搭接；所述防刻层5在所述衬底上的正投影覆盖所述有源层6与所述源漏金属层10的搭接区在所述衬底上的正投影。
本步骤中，请参阅图19所示，在过孔11内与层间电介层9上沉积一层源漏金属层10，沉积后进行曝光和刻蚀工艺，以得到加工后的薄膜晶体管。
其中，源漏金属层10的底部可以与有源层6接触，也可以与遮光层3接触，只要避免源漏金属层10的底部同时与遮光层3接触即可，进而避免短路现象。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，诸如“第一”和“第二”之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序，也不能理解为指示或暗示相对重要性。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的技术方案进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请，本说明书内容不应理解为对本申请的限制。同时，对于本领域的一般技术人员，依据本申请，在具体实施方式及应用范围上均会有不同形式的改变之处，这里无需也无法对所有的实施方式予以穷举，而由此所引伸出的显而易见的变化或变动仍处于本申请的保护范围之中。

Claims (10)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
衬底；
有源层，位于所述衬底的上方，所述有源层具有沟道区以及位于所述沟道区两侧的导体化区；
源漏金属层，位于所述有源层的上方，通过过孔与所述导体化区的有源层搭接；
防刻层，位于所述导体化区的有源层与所述衬底之间，所述防刻层在所述衬底上的正投影覆盖所述有源层与所述源漏金属层的搭接区在所述衬底上的正投影。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述衬底包括：层叠设置的遮光层与缓冲层；
所述缓冲层位于所述遮光层与所述防刻层之间。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述源漏金属层包括第一极与第二极；
所述第一极通过第一过孔与所述导体化区的有源层搭接；
所述第二极通过第二过孔与所述导体化区的有源层搭接。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述源漏金属层包括第一极与第二极；
所述第一极通过第三过孔与所述导体化区的有源层搭接；
所述第二极通过所述第四过孔与所述导体化区的有源层和所述遮光层搭接。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
栅极绝缘层，覆盖所述有源层；
栅极金属层，设置在所述栅极绝缘层远离所述衬底的一侧；
层间电介层，覆盖所述栅极金属层。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述防刻层的材质包括：铝、金属合金或金属氧化物；
所述防刻层的厚度大于
Figure FDA0003327030450000021
且小于
Figure FDA0003327030450000022
7.一种显示面板，其特征在于，包括如权利要求1至6任一项所述的薄膜晶体管。
8.一种薄膜晶体管的制备方法，其特征在于，所述方法包括以下步骤：
提供衬底；
在所述衬底上形成防刻层；
在所述衬底与所述防刻层上形成有源层，所述有源层具有沟道区以及位于所述沟道区两侧的导体化区；
形成源漏金属层，所述源漏金属层通过过孔与导体化区的有源层搭接；所述防刻层在所述衬底上的正投影覆盖所述有源层与所述源漏金属层的搭接区在所述衬底上的正投影。
9.根据权利要求8所述的制备方法，其特征在于，提供衬底包括：
提供基底；
在所述基底上形成遮光层；
在所述遮光层上形成缓冲层；
所述在所述衬底上形成防刻层包括：
在所述缓冲层上形成所述防刻层。
10.根据权利要求8所述的制备方法，其特征在于，形成所述有源层后，还包括：
在所述有源层上依次形成绝缘层与金属层；
在所述金属层上涂覆光刻胶，曝光、刻蚀后形成栅极金属层；
对所述绝缘层刻蚀，形成栅极绝缘层，并去除光刻胶；
形成层间电介层；
形成过孔，所述过孔贯穿所述层间电介层至所述导体化区的有源层。
CN202111266630.XA 2021-10-28 2021-10-28 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法 Active CN114005882B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111266630.XA CN114005882B (zh) 2021-10-28 2021-10-28 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111266630.XA CN114005882B (zh) 2021-10-28 2021-10-28 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN114005882A true CN114005882A (zh) 2022-02-01
CN114005882B CN114005882B (zh) 2024-03-08

Family

ID=79924777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111266630.XA Active CN114005882B (zh) 2021-10-28 2021-10-28 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN114005882B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083261A (zh) * 2006-06-02 2007-12-05 三星Sdi株式会社 有机发光显示器以及制造方法
CN107316874A (zh) * 2017-07-28 2017-11-03 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN111916492A (zh) * 2020-08-31 2020-11-10 武汉华星光电技术有限公司 Tft器件及其制备方法、阵列基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083261A (zh) * 2006-06-02 2007-12-05 三星Sdi株式会社 有机发光显示器以及制造方法
CN107316874A (zh) * 2017-07-28 2017-11-03 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN111916492A (zh) * 2020-08-31 2020-11-10 武汉华星光电技术有限公司 Tft器件及其制备方法、阵列基板

Also Published As

Publication number Publication date
CN114005882B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
JP5357493B2 (ja) 半導体装置の作製方法
CN108649016B (zh) 阵列基板的制作方法
US10559698B2 (en) Oxide thin film transistor, manufacturing method thereof, array substrate and display device
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
CN106019751B (zh) 阵列基板及其制造方法、显示装置
CN109585367B (zh) 显示装置、显示面板、阵列基板及其制造方法
US20230317826A1 (en) Method for manufacturing thin film transistor, and thin film transistor
US6500702B2 (en) Method for manufacturing thin film transistor liquid crystal display
CN111312726B (zh) 一种阵列基板、其制作方法及显示装置
US10217851B2 (en) Array substrate and method of manufacturing the same, and display device
US11094789B2 (en) Thin film transistor and method for manufacturing the same, array substrate, and display device
CN103681514A (zh) 阵列基板及其制作方法、显示装置
US10126610B2 (en) Array substrate, manufacturing method thereof and display device
JP2003347555A (ja) 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法
CN114005882B (zh) 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法
CN111244116B (zh) 半过孔结构及其制造方法、阵列基板、显示面板
US20210265510A1 (en) Thin film transistor and manufacturing method thereof, display substrate and display apparatus
CN114779543B (zh) 显示面板及其制作方法
WO2024007197A1 (zh) 显示基板及其制作方法和显示装置
WO2020042258A1 (zh) 显示面板及其制造方法
CN113690181B (zh) Tft阵列基板及其制作方法
CN110867411B (zh) 显示面板及其制作方法、显示装置
US20240128271A1 (en) Array substrate, method for manufacturing array substrate, and display panel
CN117476707A (zh) 一种阵列基板及其制备方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant