JP4612279B2 - 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法 - Google Patents
薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法 Download PDFInfo
- Publication number
- JP4612279B2 JP4612279B2 JP2003020301A JP2003020301A JP4612279B2 JP 4612279 B2 JP4612279 B2 JP 4612279B2 JP 2003020301 A JP2003020301 A JP 2003020301A JP 2003020301 A JP2003020301 A JP 2003020301A JP 4612279 B2 JP4612279 B2 JP 4612279B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film transistor
- region
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 316
- 238000000034 method Methods 0.000 title claims abstract description 166
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 145
- 238000004519 manufacturing process Methods 0.000 title claims description 88
- 239000002184 metal Substances 0.000 claims abstract description 220
- 229910052751 metal Inorganic materials 0.000 claims abstract description 220
- 238000002161 passivation Methods 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 107
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 89
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 89
- 239000010703 silicon Substances 0.000 claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 239000004020 conductor Substances 0.000 claims description 242
- 239000003990 capacitor Substances 0.000 claims description 157
- 229920002120 photoresistant polymer Polymers 0.000 claims description 89
- 238000001259 photo etching Methods 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000001312 dry etching Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- -1 for example Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスター液晶表示装置及びその薄膜トランジスターの製作方法に関し、特に四回のフォトエッチングプロセスを応用する薄膜トランジスターを製作する技術に関する。
【０００２】
【従来の技術】
薄膜トランジスター液晶表示装置は、マトリックスに配列された薄膜トランジスターを利用し、適当なコンデンサーと、ボンディングパッドなどの素子と合わせて、液晶分子を駆動し、多彩な影像を発生する。薄膜トランジスター液晶表示装置は軽便性、低電力消費、低輻射などの特性により、ノートブック型コンピューターやパーソナルデジタルアシスタント（ＰＤＡ）などのポータブル製品に広く応用されており、従来のデスクトップ型コンピューターのＣＲＴと称するブラウン管モニターと取り替えつつある。
【０００３】
薄膜トランジスター液晶表示装置の製作工程の単純化により、四回のみのフォトエッチングプロセスを応用する薄膜トランジスター液晶表示装置製作工程は広く応用されている。例えば図１から図６に示されるように、薄膜トランジスター液晶表示装置はガラス基板（１０）に製作されてあって、そのうち、図１に示されるように、基板（１０）の表面はトランジスター領域（１３）と、コンデンサー領域（１４）と、第一導線領域（１１）と、第二導線領域（１２）とを含んでなり、第一導線領域（１１）は例えばスキャンラインであり、第二導線は例えばデータラインである。製作工程はまず基板（１０）の表面に第一金属層（図示せず）を形成してから、第一フォトエッチングプロセスを実行して第一金属層のパターンを定め、第一導線領域（１１）と、トランジスター領域（１３）と、コンデンサー領域（１４）とにそれぞれ第一導線（２０）と、薄膜トランジスターのゲート電極（１６）と、コンデンサーの下電極（１８）とを形成し、同時に第二導線領域（１２）における第一金属層を除去する。
【０００４】
続いて図２に示されるように、基板（１０）に絶縁層（２２）と、半導体層（２４）と、ドープシリコン層（２６）と、第二金属層（２８）とを順次積層し、パターン化された第一金属層を覆う。続いて図３に示されるように、基板（１０）にフォトレジスト層（３０）を形成し、第二フォトエッチングプロセスを行い、フォトレジスト層（３０）で覆われていない第二金属層（２８）と、ドープシリコン層（２６）と、半導体層（２４）とを絶縁層（２２）の表面にまで除去し、第二導線領域（１２）と、トランジスター領域（１３）と、コンデンサー領域（１４）とにそれぞれ第二導線（２１）と、薄膜トランジスターと、コンデンサーとを形成し、同時に第一導線領域（１１）における第二金属層（２８）と、ドープシリコン層（２６）と、半導体層（２４）とを完全に除去する。第二金属層（２８）はコンデンサーの上電極とする。
【０００５】
続いて図４に示されるように、アッシングプロセスを行い、フォトレジスト層（３０）の一部を除去し、薄膜トランジスターにチャンネル領域（３１）を定める。続いて残存のフォトレジスト層をマスクとして利用し、チャンネル領域（３１）内の第二金属層（２８）及びドープシリコン層（２６）を除去し、チャンネル領域（３１）の両側に分離形成された第二金属層（２８）及びドープシリコン層（２６）をそれぞれ薄膜トランジスターのソース電極（３２）及びドレイン電極（３４）とする。続いて図５に示されるように、まずストリッピングプロセスを行い、残存のフォトレジスト層を除去してから、基板（１０）にパシベーション層（３６）を形成した後、第三フォトエッチングプロセスを行い、ドレイン電極（３４）の上方におけるパシベーション層（３６）と、コンデンサーの上電極の上方におけるパシベーション層（３６）と、第二導線領域（１２）の第二金属層（２８）の上方におけるパシベーション層（３６）と、第一導線領域（１１）おけるパシベーション層（３６）と、第一絶縁層（２２）とにそれぞれ第一コンタクトホール（４０）と、第二コンタクトホール（４１）と、第三コンタクトホール（４２）と、第四コンタクトホール（４３）とを形成することで、ドレイン電極（３４）の一部と、コンデンサーの上電極の一部と、第二導線（２１）の一部と、第一導線（２０）の一部とを露出させる。
【０００６】
最後に図６に示されるように、第四フォトエッチングプロセスを行い、ドレイン電極（３４）の上方におけるパシベーション層（３６）の表面と、コンデンサーの上電極の上方におけるパシベーション層（３６）の表面と、第二導線領域（１２）におけるパシベーション層（３６）の表面と、第一導線領域（１１）におけるパシベーション層（３６）の表面とにパターン化された透明導電層（４４）を形成する。該透明導電層（４４）は第一コンタクトホール（４０）と、第二コンタクトホール（４１）と、第三コンタクトホール（４２）と、第四コンタクトホール（４３）とを通して、それぞれドレイン電極（３４）と、コンデンサーの上電極と、第二導線（２１）と、第一導線（２０）とを電気的に接続する。
【０００７】
従来の薄膜トランジスター液晶表示装置の製作工程は四回のフォトエッチングプロセスを行うだけで、製作工程を大幅に単純化できるものの、第二金属層（２８）及び半導体層（２４）が第二フォトエッチングプロセスを利用して同時に形成されるため、図６に示されるように半導体層（２４）が第二金属層（２８）と同形状のパターンをなしているので、第二金属層（２８）のパターンの下方に半導体層（２４）が同時に形成されることとなる。そのため、薄膜トランジスター液晶表示装置のバックライトが、絶縁層を通って薄膜トランジスターの半導体層（２４）を直接に照射する場合、半導体層（２４）の下方に金属層による遮蔽は一切存在しない。加えて、図６に示されるように第二導線領域（１２）における第二金属層（２８）は、例えばデータラインが、表示パネルの表面に延ばされているので、半導体層（２４）をバックライトの照射光が直に照射すると、半導体層２４が光を吸収して光電流を発生することになる。前述の原因により薄膜トランジスター液晶表示装置の薄膜トランジスターが光誘起リーク電流(photo induced leakage current)を発生し、製品の確実性に深刻な影響を及ぼす。
【０００８】
【発明が解決しようとする課題】
この発明は、前述の問題を解決するために、薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
この発明は、まず基板のトランジスター領域に薄膜トランジスターのゲート電極を形成してから、該ゲート電極に第一絶縁層と、遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン層と、第二金属層とを順次積層する。続いてトランジスター領域に薄膜トランジスターのパターンを定めて食刻し、薄膜トランジスターにチャンネル領域を定めて第二金属層及びドープシリコン層を分離形成し、それぞれ薄膜トランジスターのソース電極及びドレイン電極とする。最後に該ドレイン電極の上方にパシベーション層及び透明導電層を順次積層し、該透明導電層をパシベーション層における第一コンタクトホールを通してドレイン電極と電気的に接続する。
【００１０】
即ち、この発明による薄膜トランジスター製作方法は、薄膜トランジスターのドレイン電極と半導体層との間に遮蔽層を形成することで、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収する。よって薄膜トランジスターによる光誘起リーク電流の発生を有効的に防ぐことができる。
【００１１】
以下、この発明について詳述する。 請求項１に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、薄膜トランジスターは、基板におけるトランジスター領域に製作されてあって、予め、
（ａ）基板の表面に第一金属層を積層し、
（ｂ）第一フォトリソグラフィープロセスにより、基板のトランジスター領域に第一金属層のパターンを定め、続いて第一エッチングプロセスにより、薄膜トランジスターのゲート電極を形成し、
（ｃ）基板に対し第一絶縁層と、遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン層と、第二金属層とをそれぞれ順次積層して第一金属層を覆い、
（ｄ）基板にフォトレジスト層を形成した後、第二フォトリソグラフィープロセスにより、トランジスター領域に薄膜トランジスターのパターンを定め、
（ｅ）フォトレジスト層をマスクとする第二エッチングプロセスにより、フォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去してトランジスター領域に薄膜トランジスターを形成し、
（ｆ）アッシングプロセスにより、フォトレジスト層の一部を除去して薄膜トランジスターにチャンネル領域を定め、
（ｇ）残存している前記フォトレジスト層をマスクとして前記チャンネル領域内の第二金属層及びドープシリコン層を除去し、チャンネル領域の両側に分離された第二金属層及びドープシリコン層をそれぞれ薄膜トランジスターのソース電極とドレイン電極とし、
（ｈ）ストリッピングプロセスにより、フォトレジスト層を除去し、
（ｉ）基板にパシベーション層を形成し、第三フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層に第一コンタクトホールを形成してドレイン電極の一部を露出させ、
（ｊ）基板に透明導電層を形成し、第四フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層の表面にパターン化された透明導電層を形成して、該透明電極層を第一コンタクトホールを通してドレイン電極と電気的に接続するステップを含んでなる。
【００１２】
請求項２に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板の表面はコンデンサーを形成するために少なくも一つのコンデンサー領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、基板のコンンデンサー領域にコンデンサーの下電極を形成し、
前記ステップ（ｄ）において、前記フォトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、コンデンサー領域にコンデンサーのパターンを定め、
前記ステップ（ｅ）において、前記二エッチングプロセスを実行すると同時に、コンデンサー領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去し、基板のコンデンサー領域にコンデンサーを形成して第二金属層をコンデンサーの上電極とし、前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層に第二コンタクトホールを形成してコンデンサーの上電極の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第二コンタクトホールを通してコンデンサーの上電極と電気的に接続する。
【００１３】
請求項３に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第一導線を形成するために少なくも一つの第一導線領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第一導線領域に第一導線を形成し、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第一導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層及び第一絶縁層に第四コンタクトホールを形成して第一導線の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第四コンタクトホールを通して第一導線と電気的に接続する。
【００１４】
請求項４に記載する薄膜トランジスター液晶装置の薄膜と薄膜トランジスター製作方法は、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第二導線を形成するために少なくも一つの第二導線領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第二導線領域における第一金属層を除去し、
前記ステップ（ｄ）において、前記フォトォトレジスト層により薄膜トランジスターのパターンを定めると同時に、第二導線領域に第二導線のパターンを定め、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第二導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去して第二導線領域に第二導線を形成し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第二導線領域における第二金属層の上方におけるパシベーション層に第三コンタクトホールを形成して第二金属層の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第二導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第三コンタクトホールを通して第二導線と電気的に接続する。
【００１５】
請求項５に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記遮蔽層は、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生するのを防ぐ。
【００１６】
請求項６に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記遮蔽層は、非晶質シリコンまたは金属により形成される。
【００１７】
請求項７に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記半導体層は、非晶質シリコンまたはポリシリコンにより形成される。
【００１８】
請求項８に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、薄膜トランジスターは、基板におけるトランジスター領域に製作されてあって、予め、
（ａ）基板の表面に第一金属層を積層し、
（ｂ）第一フォトリソグラフィープロセスにより、基板のトランジスター領域に第一金属層のパターンを定め、続いて第一エッチングプロセスにより、基板の薄膜トランジスターのゲート電極を形成し、
（ｃ）基板に対し透明絶縁層と、不透明絶縁層と、半導体層と、ドープシリコン層と、第二金属層とを順次積層して、パターン化された第一金属層を覆い、（ｄ）基板にフォトレジスト層を形成した後、第二フォトリソグラフィープロセスにより、トランジスター領域に薄膜トランジスターのパターンを定め、
（ｅ）フォトレジスト層をマスクとする第二エッチングプロセスにより、フォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、不透明絶縁層とを順次除去してトランジスター領域に薄膜トランジスターを形成し、
（ｆ）アッシングプロセスにより、フォトレジスト層の一部を除去して薄膜トランジスターにチャンネル領域を形成し、
（ｇ）残存している前記フォトレジスト層をマスクとしてチャンネル領域内の第二金属層及びドープシリコン層を除去し、チャンネル領域の両側に分離形成された第二金属層及びドープシリコン層をそれぞれ薄膜トランジスターのソース電極とドレイン電極とし、
（ｈ）ストリッピングプロセスにより、フォトレジスト層を除去し、
（ｉ）基板にパシベーション層を形成し、第三フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層に第一コンタクトホールを形成してドレイン電極の一部を露出させ、
（ｊ）基板に透明導電層を形成し、第四フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層の表面にパターン化された透明導電層を形成し、該透明電極層を第一コンタクトホールを通してドレイン電極と電気的に接続するステップを含んでなる。
【００１９】
請求項９に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板の表面は、コンデンサーを形成するために少なくも一つのコンデンサー領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、コンデンサー領域にコンデンサーの下電極を形成し、
前記ステップ（ｄ）において、前記フォトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、コンデンサー領域にコンデンサーのパターンを定め、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、コンデンサー領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、不透明絶縁層とを順次除去し、コンデンサー領域にコンデンサーを形成して第二金属層をコンデンサーの上電極とし、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層に第二コンタクトホールを形成してコンデンサーの上電極の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第二コンタクトホールを通してコンデンサーの上電極と電気的に接続する。
【００２０】
請求項１０に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第一導線を形成するために少なくも一つの第一導線領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第一導線領域に第一導線を形成し、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第一導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、不透明絶縁層とを除去し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層及び透明絶縁層に第四コンタクトホールを形成して第一導線の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第四コンタクトホールを通して第一導線と電気的に接続する。
【００２１】
請求項１１に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第二導線を形成するために少なくも一つの第二導線領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第二導線領域における第一金属層を除去し、
前記ステップ（ｄ）において、前記フォトトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、第二導線領域に第二導線のパターンを定め、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第二導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、第半導体層と、不透明絶縁層とを除去し、第二導線領域に第二導線を形成し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第二導線領域における第二金属層の上方におけるパシベーション層に第三コンタクトホールを形成して第二金属層の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第二導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第三コンタクトホールを通して第二導線と電気的に接続する。
【００２２】
請求項１２に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記不透明絶縁層が、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生するのを防ぐ。
【００２３】
請求項１３に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記不透明絶縁層は、ポリイミドにより形成される。
【００２４】
請求項１４に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記半導体層は、非晶質シリコンまたはポリシリコンにより形成される。
【００２５】
請求項１５に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、薄膜トランジスターは基板におけるトランジスター領域に製作されてあって、予め、
（ａ）基板の表面に第一金属層を積層し、
（ｂ）第一フォトリソグラフィープロセスにより、基板のトランジスター領域に第一金属層のパターンを定め、続いて第一エッチングプロセスにより、基板のトランジスター領域に薄膜トランジスターのゲート電極を形成し、
（ｃ）基板に対し第一絶縁層と、遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン層と、第二金属層とをそれぞれ順次積層して前記第一金属層を覆い、
（ｄ）基板にフォトレジスト層を形成し、第二フォトリソグラフィープロセスにより、トランジスター領域に薄膜トランジスターのパターンを定め、
（ｅ）フォトレジスト層をマスクとする第二エッチングプロセスにより、フォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを除去し、トランジスター領域に薄膜トランジスターを形成し、
（ｆ）アッシングプロセスにより、フォトレジスト層の一部を除去して薄膜トランジスターにチャンネル領域を定め、
（ｇ）残存している前記フォトレジスト層で覆われていない遮蔽層と、チャンネル領域内の第二金属層とドープシリコン層とを除去し、チャンネル領域の両側に分離形成された第二金属層及びドープシリコン層をそれぞれ薄膜トランジスターのソース電極とドレイン電極とし、
（ｈ）ストリッピングプロセスにより、フォトレジスト層を除去し、
（ｉ）基板にパシベーション層を形成し、第三フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層に第一コンタクトホールを形成してドレイン電極の一部を露出させ、
（ｊ）基板に透明導電層を形成し、第四フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層の表面にパターン化された透明導電層を形成し、該透明電極層を第一コンタクトホールを通してドレイン電極と電気的に接続するステップを含んでなる。
【００２６】
請求項１６に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板の表面は、コンデンサーを形成するために少なくも一つのコンデンサー領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、基板のコンデンサー領域にコンデンサーの下電極を形成し、
前記ステップ（ｄ）において、前記フォトトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、コンデンサー領域にコンデンサーのパターンを定め、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、コンデンサー領域内のフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを順次除去し、コンデンサー領域にコンデンサーを形成して第二金属層をコンデンサーの上電極とし、
前記ステップ（ｇ）において、同時にコンデンサー領域外の遮蔽層を除去し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層に第二コンタクトホールを形成してコンデンサーの上電極の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第二コンタクトホールを通してコンデンサーの上電極と電気的に接続する。
【００２７】
請求項１７に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第一導線を形成するために少なくも一つ第一導線領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第一導線領域に第一導線を形成し、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第一導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを順次除去し、
前記ステップ（ｇ）において、同時に第一導線領域における遮蔽層を除去し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層及び第一絶縁層に第四コンタクトホールを形成して第一導線の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第四コンタクトホールを通して第一導線と電気的に接続する。
【００２８】
請求項１８に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第二導線を形成するために少なくも一つの第二導線領域を含んでなり、
前記ステップ（ｂ）において、第一金属層のパターンを定めると同時に、第二導線領域における第一金属層を除去し、
前記ステップ（ｄ）において、前記フォトレジスト層により薄膜トランジスターのパターンを定めると同時に、第二導線領域に第二導線のパターンを定め、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第二導線領域内のフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを順次除去して第二導線領域に第二導線を形成し、
前記ステップ（ｇ）において、同時に第二導線領域外の遮蔽層を除去し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第二導線領域内の第二金属層の上方におけるパシベーション層に第三コンタクトホールを形成して第二金属層の一部を露出させ、
前記ステップ（ｊ）において、第四フォトエッチングプロセスを実行すると同時に、第二導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第三コンタクトホールを通して第二導線と電気的に接続する。
【００２９】
請求項１９に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記遮蔽層は、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生するのを防ぐ。
【００３０】
請求項２０に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記遮蔽層は、金属により形成される。
【００３１】
請求項２１に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記半導体層は、非晶質シリコンまたはポリシリコンにより形成される。
【００３２】
請求項２２に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、少なくも一つの薄膜トランジスターと、少なくも一つのコンデンサーと、少なくも一つの導線を含んでなり、前記薄膜トランジスターは、基板におけるトランジスター領域の表面に第一パターン化して形成された第一金属層と、第一パターン化された第一金属層に対しそれぞれ順次積み重ねられる第一パターン化された透明絶縁層と、第一パターン化された不透明絶縁層と、第一パターン化された半導体層と、第一パターン化されたドープシリコン層と、第一パターン化された第二金属層と、第一パターン化された第二金属層及びドープシリコン層を分離してそれぞれソース電極及びドレイン電極を形成するチャンネル領域と、第一パターン化された第二金属層及びチャンネル領域の表面を覆い、かつ第一コンタクトホールを有する第一パターン化されたパシベーション層と、ドレイン電極の上方における第一パターン化されたパシベーション層の表面を覆い、第一コンタクトホールを通してドレイン電極と電気的に接続する第一パターン化された透明導電層とを含んでなり、前記第一パターン化された不透明絶縁層は、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生することを防ぎ、前記コンデンサーは、基板におけるコンデンサー領域の表面に形成される第二パターン化された第一金属層と、第二パターン化された第一金属層に対しそれぞれ順次積層される第二パターン化された透明絶縁層と、第二パターン化された不透明絶縁層と、第二パターン化された半導体層と、第二パターン化されたドープシリコン層と、第二パターン化された第二金属層と、第二パターン化された第二金属層の表面を覆い、かつ第二コンタクトホールを有する第二パターン化されたパシベーション層と、第二パターン化されたパシベーション層の表面を覆い、かつ第二コンタクトホールを通して第二パターン化された第二金属層と電気的に接続する第二パターン化された透明導電層とを含んでなり、前記導線は、基板における導線領域表面に対しそれぞれ順次積層される第三パターン化された透明絶縁層と、第三パターン化された不透明絶縁層と、第三パターン化された半導体層と、第三パターン化されたドープシリコン層と、第三パターン化された第二金属層と、第三パターン化された第二金属層の表面を覆い、かつ第三コンタクトホールを有する第三パターン化されたパシベーション層と、第三パターン化されたパシベーション層の表面を覆い、第三コンタクトホールを通して第三パターン化された第二金属層と電気的に接続する第三パターン化された透明導電層とを含んでなる。
【００３３】
請求項２３に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記第一パターン化された第一金属層は、薄膜トランジスターのゲート電極をなす。
【００３４】
請求項２４に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記各不透明絶縁層は、ポリイミドにより形成される。
【００３５】
請求項２５に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記各不透明絶縁層にかえて、遮蔽層及び該遮蔽層の上に形成された絶縁層を形成している。
【００３６】
請求項２６に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記遮蔽層は、金属または非晶質シリコンにより形成される。
【００３７】
請求項２７に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記各半導体層は、ポリシリコンまたは非晶質シリコンにより形成される。
【００３８】
請求項２８に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記第二パターン化された第一金属層は、コンデンサーの下電極をなす。
【００３９】
請求項２９に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記第二パターン化された第二金属層は、コンデンサーの上電極をなすことを特徴とする。
【００４０】
【発明の実施の形態】
この発明は、薄膜トランジスター液晶表示装置及びその薄膜トランジスターを製作する方法を提供するものであり、まず基板のトランジスター領域に薄膜トランジスターのゲート電極を形成してから、ゲート電極に第一絶縁層と、遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン層と、第二金属層とを順次積層する。続いてトランジスター領域に薄膜トランジスターのパターンを定めて食刻し、薄膜トランジスターにチャンネル領域を定めて第二金属層及びドープシリコン層を分離することで、それぞれ薄膜トランジスターのソース電極及びドレイン電極を形成する。最後にドレイン電極の上方にパシベーション層及び透明導電層を順次積層し、該透明導電層をパシベーション層における第一コンタクトホールを通してドレイン電極と電気的に接続する。
かかる薄膜トランジスター液晶表示装置の薄膜トランジスターを製作する方法の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【００４１】
【第１の実施例】
図７から図１２は、この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１の実施例を表わす説明図である。図７に示されるように、薄膜トランジスター液晶表示装置はガラス基板（５０）に製作されてあって、該基板（５０）の表面はトランジスター領域（５３）と、コンデンサー領域（５４）と、第一導線領域（５１）と、第二導線領域（５２）とを含んでなる。この発明による製作工程はまず基板（５０）の表面に第一金属層（図示されず）を形成してから、第一フォトリソグラフィープロセスを実行してトランジスター領域（５３）に第一金属層のパターンを定め、同時にコンデンサー領域（５４）及び第一導線領域（５１）にそれぞれコンデンサーのパターン及び第一導線（５６）のパターンを定める。続いて第一エッチングプロセスを行い、トランジスター領域（５３）と、コンデンサー領域（５４）と、第一導線領域（５１）とにそれぞれ薄膜トランジスターのゲート電極（５８）と、コンデンサーの下電極（６０）と、第一導線（５６）とを形成し、同時に第二導線領域（５２）における第一金属層を除去する。
【００４２】
続いて図８に示されるように、基板（５０）に第一絶縁層（６２）と、非晶質シリコンまたは金属などのような光を遮蔽もしくは吸収する材料により形成された遮蔽層（６４）と、第二絶縁層（６６）と、非晶質シリコンまたはポリシリコンにより形成された半導体層（６８）と、ドープシリコン層（７０）と、第二金属層（７２）とを順次積層することで、パターン化された第一金属層を覆う。続いて図９に示されるように、基板（５０）にフォトレジスト層（７４）を積層し、第二フォトリソグラフィープロセスを行い、第二導線領域（５２）と、トランジスター領域（５３）と、コンデンサー領域（５４）とにそれぞれ第二導線（５７）のパターンと、薄膜トランジスターのパターンと、コンデンサーのパターンとを定める。続いてフォトレジスト層（７４）をマスクとして利用しドライエッチングプロセスを行い、フォトレジスト層（７４）で覆われていない第二金属層（７２）と、ドープシリコン層（７０）と、半導体層（６８）と、第二絶縁層（６６）と、遮蔽層（６４）とを第一絶縁層（６２）の表面にまで除去し、第二導線領域（５２）と、トランジスター領域（５３）と、コンデンサー領域（５４）とにそれぞれ第二導線（５７）と、薄膜トランジスターと、コンデンサーとを形成する。コンデンサー領域（５４）における第二金属層（７２）はコンデンサーの上電極となる。また、フォトレジスト層（７４）は第一導線領域（５１）にパターンを定めていないため、第一導線領域（５１）における第二金属層（７２）と、ドープシリコン層（７０）と、半導体層（６８）と、第二絶縁層（６６）と、遮蔽層（６４）とは同時にドライエッチングプロセスにより完全に除去される。
【００４３】
続いて図１０に示されるように、アッシングプロセスを行い、フォトレジスト層（７４）の一部を除去し、薄膜トランジスターにチャンネル領域（７７）を定める。続いて残存のフォトレジスト層をマスクとして利用し、ドライエッチングプロセスまたはウェットエッチングプロセスを行い、チャンネル領域（７７）内の第二金属層（７２）及びドープシリコン層（７０）を除去し、チャンネル領域（７７）の両側に第二金属層（７２）及びドープシリコン層（７０）をそれぞれ分離することで、薄膜トランジスターのソース電極（７８）及びドレイン電極（８０）を形成する。続いてストリッピングプロセスを行い、残存しているフォトレジスト層を除去する。
【００４４】
図１１に示されるように、基板（５０）にパシベーション層（８２）を形成し、第三フォトエッチングプロセスを行い、ドレイン電極（８０）の上方におけるパシベーション層（８２）と、コンデンサーの上電極の上方におけるパシベーション層（８２）と、第二導線領域（５２）の第二金属層（５７）の上方におけるパシベーション層（８２）と、第一導線領域（５１）おけるパシベーション層（８２）と、第一絶縁層（６２）とにそれぞれ第一コンタクトホール（８４）と、第二コンタクトホール（８３）と、第三コンタクトホール（８５）と、第四コンタクトホール（８６）とを形成することで、ドレイン電極（８０）の一部と、コンデンサーの上電極の一部と、第二導線（５７）の一部と、第一導線（５６）の一部とを露出させる。
【００４５】
最後に図１２に示されるように、第四フォトエッチングプロセスを行い、ドレイン電極（８０）の上方におけるパシベーション層（８２）の表面と、コンデンサーの上電極の上方におけるパシベーション層（８２）の表面と、第二導線領域（５２）におけるパシベーション層（８２）の表面と、第一導線領域（５１）におけるパシベーション層（８２）の表面とにパターン化された透明導電層（９０）を形成する。透明導電層（９０）は第一コンタクトホール（８４）と、第二コンタクトホール（８３）と、第三コンタクトホール（８５）と、第四コンタクトホール（８６）とを通して、それぞれドレイン電極（８０）と、コンデンサーの上電極と、第二導線（５７）と、第一導線（５６）とを電気的に接続する。
【００４６】
この発明の第１の実施例において、第一導線領域（５１）及び第二導線領域（５２）に形成された第一導線（５６）及び第二導線（５７）は信号を制御するデータライン及びスキャンラインとして用いられ、第一導線（５６）及び第二導線（５７）は製作工程と回路設計の需要に応じて複数のボンディングパッドを含んでなることができ、もって外部駆動回路と電気的に接続する。
【００４７】
図１９はこの発明の第１実施例により製作された薄膜トランジスター液晶表示装置の構造を表わす説明図である。図１９によれば、薄膜トランジスター液晶表示装置の薄膜トランジスター（２１２）は基板（２００）におけるトランジスター領域（２０３）に製作されており、薄膜トランジスター（２１２）は第一金属層により形成されたゲート電極（２０８）と、第一絶縁層（２１８）と、非晶質シリコンまたは金属により形成された遮蔽層（２２０）と、第二絶縁層（２２２）と、非晶質シリコンまたはポリシリコンにより形成された半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）とを含んでなり、遮蔽層（２２０）は薄膜トランジスター液晶表示装置のバックライトを遮蔽かつ吸収することができる。薄膜トランジスター（２１２）はチャンネル領域（２３５）を更に含んでなり、チャンネル領域（２３５）は第二金属層（２２８）及びドープシリコン層（２２６）を分離形成することで、それぞれ薄膜トランジスター（２１２）のソース電極（２３４）及びドレイン電極（２３６）とする。第二金属層（２２８）及びチャンネル領域（２３５）の表面はパシベーション層（２３０）を含んでなり、ドレイン電極（２３６）の上方におけるパシベーション層（２３０）は透明導電層（２３２）を含んでなり、透明導電層（２３２）はコンタクトホールを通してドレイン電極（２３６）と電気的に接続する。
【００４８】
図１９における薄膜トランジスター液晶表示装置は、それぞれ基板（２００）におけるコンデンサー領域（２０４）、第一導線領域（２０１）、第二導線領域（２０２）に設けられたコンデンサー（２１６）と、第一導線（２０６）と、第二導線（２１４）とを含んでなる。コンデンサー（２１６）は第一金属層により形成された下電極（２１０）と、第一絶縁層（２１８）と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）により形成された上電極とを含んでなる。第二導線（２１４）は第一絶縁層（２１８）と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）とを含んでなる。第一導線（２０６）は第一金属層により形成され、第一金属層の上方に第一絶縁層（２１８）を含んでなる。コンデンサー（２１６）の表面と、第二導線（２１４）の表面と、第一導線（２０６）の表面とはパシベーション層（２３０）及び透明導電層（２３２）を含んでなり、透明導電層（２３２）はコンタクトホールを通してそれぞれコンデンサーの上電極と、第一導線（２０６）と、第二導線（２１４）と電気的に接続する。
【００４９】
【第２の実施例】
図示によれば、そのほか、遮蔽層（６４）も、チャンネル領域（７７）内の第二金属層（７２）及びドープシリコン層（７０）を除去するドライエッチングプロセスまたはウェットエッチングプロセスを利用することで除去することができ、この点がこの発明の第２の実施例である。例えば遮蔽層（６４）は金属により形成される場合、フォトレジスト層（７４）をマスクとして利用して行われたドライエッチングプロセスは、フォトレジスト層（７４）で覆われていない第二金属層（７２）と、ドープシリコン層（７０）と、半導体層（６８）と、第二絶縁層（６６）とを金属によって形成された遮蔽層（６４）にまで除去してから、アッシングプロセスを完成した後、薄膜トランジスターのチャンネル領域（７７）内における第二金属層（７２）及びドープシリコン層（７０）を除去するエッチングプロセスを行い、同時に露出された遮蔽層（６４）を除去する。
【００５０】
この発明の第２の実施例において、第一導線領域（５１）及び第二導線領域（５２）に形成された第一導線（５６）及び第二導線（５７）は信号を制御するデータライン及びスキャンラインとして用いられ、第一導線（５６）及び第二導線（５７）は製作工程と回路設計の需要に応じて複数のボンディングパッドを含んでなることができ、もって外部駆動回路と電気的に接続する。
【００５１】
図１９はこの発明の第２実施例により製作された薄膜トランジスター液晶表示装置の構造を表わす説明図でもあり、第１の実施例と兼用している。図１９によれば、薄膜トランジスター液晶表示装置の薄膜トランジスター（２１２）は基板（２００）におけるトランジスター領域（２０３）に製作されており、薄膜トランジスター（２１２）は第一金属層により形成されたゲート電極（２０８）と、第一絶縁層（２１８）と、非晶質シリコンまたは金属により形成された遮蔽層（２２０）と、第二絶縁層（２２２）と、非晶質シリコンまたはポリシリコンにより形成された半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）とを含んでなり、遮蔽層（２２０）は薄膜トランジスター液晶表示装置のバックライトを遮蔽かつ吸収することができる。薄膜トランジスター（２１２）はチャンネル領域（２３５）を更に含んでなり、チャンネル領域（２３５）は第二金属層（２２８）及びドープシリコン層（２２６）に分離することで、それぞれ薄膜トランジスター（２１２）のソース電極（２３４）及びドレイン電極（２３６）とする。第二金属層（２２８）及びチャンネル領域（２３５）の表面はパシベーション層（２３０）を含んでなり、ドレイン電極（２３６）の上方におけるパシベーション層（２３０）は透明導電層（２３２）を含んでなり、透明導電層（２３２）はコンタクトホールを通してドレイン電極（２３６）と電気的に接続する。
【００５２】
図１９における薄膜トランジスター液晶表示装置は、それぞれ基板（２００）におけるコンデンサー領域（２０４）、第一導線領域（２０１）、第二導線領域（２０２）に製作されたコンデンサー（２１６）と、第一導線（２０６）と、第二導線（２１４）とを含んでなる。コンデンサー（２１６）は第一金属層により形成された下電極（２１０）と、第一絶縁層（２１８）と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）により形成された上電極とを含んでなる。第二導線（２１４）は第一絶縁層（２１８）と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）とを含んでなる。第一導線（２０６）は第一金属層により形成され、第一金属層の上方は第一絶縁層（２１８）を含んでなる。コンデンサー（２１６）の表面と、第二導線（２１４）の表面と、第一導線（２０６）の表面とはパシベーション層（２３０）及び透明導電層（２３２）を含んでなり、透明導電層（２３２）はコンタクトホールを通してそれぞれコンデンサーの上電極と、第一導線（２０６）と、第二導線（２１４）と電気的に接続する。
【００５３】
【第３の実施例】
図１３から図１８は、この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３の実施例を表わす説明図である。図１３に示されるように、薄膜トランジスター液晶表示装置はガラス基板（１００）に製作されるものであって、基板（１００）の表面はトランジスター領域（１０３）と、コンデンサー領域（１０４）と、第一導線領域（１０１）と、第二導線領域（１０２）とを含んでなる。該製作工程はまず基板（１００）の表面に第一金属層（図示せず）を形成してから、第一フォトリソグラフィープロセスを実行してトランジスター領域（１０３）に第一金属層のパターンを定め、同時にコンデンサー領域（１０４）及び第一導線領域（１０１）にそれぞれコンデンサーのパターン及び第一導線（１０６）のパターンを定める。続いて第一エッチングプロセスを行い、トランジスター領域（１０３）と、コンデンサー領域（１０４）と、第一導線領域（１０１）とにそれぞれ薄膜トランジスターのゲート電極（１０８）と、コンデンサーの下電極（１１０）と、第一導線（１０６）とを形成し、同時に第二導線領域（１０２）における第一金属層を除去する。
【００５４】
続いて図１４に示されるように、基板（１００）に透明絶縁層（１１２）と、例えばポリイミドにより形成された不透明絶縁層（１１４）と、非晶質シリコンまたはポリシリコンにより形成された半導体層（１１６）と、ドープシリコン層（１１８）と、第二金属層（１２０）とを順次積層して、パターン化された第一金属層を覆う。続いて図１５に示されるように、基板（１００）にフォトレジスト層（１２２）を形成し、第二フォトリソグラフィープロセスを行い、第二導線領域（１０２）と、トランジスター領域（１０３）と、コンデンサー領域（１０４）とにそれぞれ第二導線（１０７）のパターンと、薄膜トランジスターのパターンと、コンデンサーのパターンとを定める。続いてフォトレジスト層（１２２）をマスクとして利用しドライエッチングプロセスを行い、フォトレジスト層（１２２）で覆われていない第二金属層（１２０）と、ドープシリコン層（１１８）と、半導体層（１１６）と、不透明絶縁層（１１４）とを透明絶縁層（１１２）の表面にまで除去し、第二導線領域（１０２）と、トランジスター領域（１０３）と、コンデンサー領域（１０４）とにそれぞれ第二導線（１０７）と、薄膜トランジスターと、コンデンサーとを形成する。コンデンサー領域（１０４）における第二金属層（１２０）はコンデンサーの上電極となる。また、フォトレジスト層（１２２）は第一導線領域（１０１）にパターンを定めていないため、第一導線領域（１０１）における第二金属層（１２０）と、ドープシリコン層（１１８）と、半導体層（１１６）と、不透明絶縁層（１１４）とは同時にドライエッチングプロセスにより完全に除去される。
【００５５】
続いて図１６に示されるように、アッシングプロセスを行い、フォトレジスト層（１２２）の一部を除去し、薄膜トランジスターにチャンネル領域（１２３）を定義する。残存のフォトレジスト層をマスクとして利用し、ドライエッチングプロセスまたはウェットエッチングプロセスを行い、チャンネル領域（１２３）内の第二金属層（１２０）及びドープシリコン層（１１８）を除去し、チャンネル領域（１２３）の両側に分離形成された第二金属層（１２０）及びドープシリコン層（１１８）をそれぞれ薄膜トランジスターのソース電極（１２４）及びドレイン電極（１２６）とする。続いてストリッピングプロセスを行い、残存しているフォトレジスト層を除去する。
【００５６】
図１７に示されるように、基板（１００）にパシベーション層（１２８）を形成し、第三フォトエッチングプロセスを行い、ドレイン電極（１２６）の上方におけるパシベーション層（１２８）と、コンデンサーの上電極の上方におけるパシベーション層（１２８）と、第二導線領域（１０２）の第二金属層（１０７）の上方におけるパシベーション層（１２８）と、第一導線領域（１０１）おけるパシベーション層（１２８）と、透明絶縁層（１１２）とにそれぞれ第一コンタクトホール（１３０）と、第二コンタクトホール（１２９）と、第三コンタクトホール（１３１）と、第四コンタクトホール（１３２）とを形成することで、ドレイン電極（１２６）の一部と、コンデンサーの上電極の一部と、第二導線（１０７）の一部と、第一導線（１０６）の一部とをそれぞれ露出させる。
【００５７】
最後に図１８に示されるように、第四フォトエッチングプロセスを行い、ドレイン電極（１２６）の上方におけるパシベーション層（１２８）の表面と、コンデンサーの上電極の上方におけるパシベーション層（１２８）の表面と、第二導線領域（１０２）におけるパシベーション層（１２８）の表面と、第一導線領域（１０１）におけるパシベーション層（１２８）の表面とにパターン化された透明導電層（１３４）を形成する。透明導電層（１３４）は第一コンタクトホール（１３０）と、第二コンタクトホール（１２９）と、第三コンタクトホール（１３１）と、第四コンタクトホール（１３２）とを通して、それぞれドレイン電極（１２６）と、コンデンサーの上電極と、第二導線（１０７）と、第一導線（１０６）とを電気的に接続する。
【００５８】
この発明の第３の実施例において、第一導線領域（１０１）及び第二導線領域（１０２）に形成された第一導線（１０６）及び第二導線（１０７）は信号を制御するデータライン及びスキャンラインとして用いられ、第一導線（１０６）及び第二導線（１０７）は製作工程と回路設計の需要に応じて複数のボンディングパッドを含んでなることができ、もって外部駆動回路と電気的に接続する。
【００５９】
図２０はこの発明の第３実施例により製作された薄膜トランジスター液晶表示装置の構造を表わす説明図である。図２０によれば、薄膜トランジスター液晶表示装置の薄膜トランジスター（３１２）は基板（３００）におけるトランジスター領域（３０３）に製作されており、薄膜トランジスター（３１２）は第一金属層により形成されたゲート電極（３０８）と、透明絶縁層（３１８）と、例えばポリイミドにより形成された不透明絶縁層（３２０）と、非晶質シリコンまたはポリシリコンにより形成された半導体層（３２２）と、ドープシリコン層（３２４）と、第二金属層（３２６）とを含んでなり、不透明絶縁層（３２０）は薄膜トランジスター液晶表示装置のバックライトからの照射光を遮蔽かつ吸収することができる。薄膜トランジスター（３１２）はチャンネル領域（３３３）を更に含んでなり、チャンネル領域（３３３）は第二金属層（３２６）及びドープシリコン層（３２４）を分離形成して、それぞれ薄膜トランジスター（３３３）のソース電極（３３２）及びドレイン電極（３３４）とする。第二金属層（３２６）及びチャンネル領域（３３３）の表面はパシベーション層（３２８）を含んでなり、ドレイン電極（３３４）の上方におけるパシベーション層（３２８）は透明導電層（３３０）を含んでなり、透明導電層（３３０）はコンタクトホール（図示せず）を通してドレイン電極（３３４）と電気的に接続する。
【００６０】
図２０における薄膜トランジスター液晶表示装置は、それぞれ基板（３００）におけるコンデンサー領域（３０４）、第一導線領域（３０１）、第二導線領域（３０２）に設けられたコンデンサー（３１６）と、第一導線（３０６）と、第二導線（３１４）とを含んでなる。コンデンサー（３１６）は第一金属層により形成された下電極（３１０）と、透明絶縁層（３１８）と、不透明絶縁層（３２０）と、半導体層（３２２）と、ドープシリコン層（３２４）と、第二金属層（３２６）により形成された上電極とを含んでなる。第二導線（３１４）は透明絶縁層（３１８）と、不透明絶縁層（３２０）と、半導体層（３２２）と、ドープシリコン層（３２４）と、第二金属層（３２６）とを含んでなる。第一導線（３０６）は第一金属層により形成され、第一金属層の上方に透明絶縁層（３１８）を含んでなる。コンデンサー（３１６）の表面と、第一導線（３０６）の表面と、第二導線（３１４）の表面とはパシベーション層（３２８）及びパターン化された透明導電層（３３０）を含んでなり、透明導電層（３３０）はコンタクトホール（図示せず）を通してそれぞれコンデンサーの上電極と、第一導線（３０６）と、第二導線（３１４）と電気的に接続する。
【００６１】
以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であっても、この発明の技術思想の下においてなされ、この発明に対して同等の効果を有するものは、いずれもこの発明の特許請求の範囲の範囲に属するものとする。
【００６２】
【発明の効果】
従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセス技術と比べて、この発明による液晶表示装置及びその薄膜トランジスター製作方法は、薄膜トランジスターのゲート電極及び半導体層との間に遮蔽層または不透明絶縁層を形成し、遮蔽層または不透明絶縁層は薄膜トランジスター液晶表示装置のバックライトからの照射光を遮蔽かつ吸収することができ、これによって薄膜トランジスターによる光誘起リーク電流が発生するのを有効的に防げる。また、この発明による製作方法はフォトエッチングプロセスの実行回数を増加させず、製作工程の単純化という長所を依然として維持できる。
【図面の簡単な説明】
【図１】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第一段階を表わす説明図である。
【図２】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第二段階を表わす説明図である。
【図３】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第三段階を表わす説明図である。
【図４】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第四段階を表わす説明図である。
【図５】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第五段階を表わす説明図である。
【図６】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第六段階を表わす説明図である。
【図７】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第一段階を表わす説明図である。
【図８】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第二段階を表わす説明図である。
【図９】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第三段階を表わす説明図である。
【図１０】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第四段階を表わす説明図である。
【図１１】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第五段階を表わす説明図である。
【図１２】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第六段階を表わす説明図である。
【図１３】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第一段階を表わす説明図である。
【図１４】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第二段階を表わす説明図である。
【図１５】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第三段階を表わす説明図である。
【図１６】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第四段階を表わす説明図である。
【図１７】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第五段階を表わす説明図である。
【図１８】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第六段階を表わす説明図である。
【図１９】 この発明の第１実施例及び第２実施例により製作された薄膜トランジスター液晶表示装置の構造を表わす説明図である。
【図２０】 この発明の第３実施例により製作された薄膜トランジスター液晶表示装置の構造を表わす説明図である。
【符号の説明】
１０ 基板
１１ 第一導線領域
１２ 第二導線領域
１３ トランジスター領域
１４ コンデンサー領域
１６ ゲート電極
１８ コンデンサーの下電極
２０ 第一導線
２１ 第二導線
２２ 絶縁層
２４ 半導体層
２６ ドープシリコン層
２８ 第二金属層
３０ フォトレジスト層
３１ チャンネル領域
３２ ソース電極
３４ ドレイン電極
３６ パシベーション層
４０、４１、４２、４３ コンタクトホール
４４ 透明導電層
５０、１００ 基板
５１、１０１ 第一導線領域
５２、１０２ 第二導線領域
５３、１０３ トランジスター領域
５４、１０４ コンデンサー領域
５６、１０６ 第一導線
５７、１０７ 第二導線
５８、１０８ ゲート電極
６０、１１０ コンデンサーの下電極
６２ 第一絶縁層
６４ 遮蔽層
６６ 第二絶縁層
６８、１１６ 半導体層
７０、１１８ ドープシリコン層
７２、１２０ 第二金属層
７４、１２２ フォトレジスト層
７７、１２３ チャンネル領域
７８、１２４ ソース電極
８０、１２６ ドレイン電極
８２、１２８ パシベーション層
８３、８４、８５、８６、１２９、１３０、１３１、１３２ コンタクトホール
９０、１３４ 透明導電層
１１２ 透明絶縁層
１１４ 不透明絶縁層
２００、３００ 基板
２０１、３０１ 第一導線領域
２０２、３０２ 第二導線領域
２０３、３０３ トランジスター領域
２０４、３０４ コンデンサー領域
２０６、３０６ 第一導線
２０８、３０８ ゲート電極
２１０、３１０ コンデンサーの下電極
２１２、３１２ トランジスター
２１４、３１４ 第二導線
２１６、３１６ コンデンサー
２１８ 第一絶縁層
２２０ 遮蔽層
２２２ 第二絶縁層
２２４、３２２ 半導体層
２２６、３２４ ドープシリコン層
２２８、３２６ 第二金属層
２３０、３２８ パシベーション層
２３２、３３０ 透明導電層
２３４、３３２ ソース電極
２３５、３３３ チャンネル領域
２３６、３３４ ドレイン電極
３１８ 透明絶縁層
３２０ 不透明絶縁層
【発明の属する技術分野】
この発明は、薄膜トランジスター液晶表示装置及びその薄膜トランジスターの製作方法に関し、特に四回のフォトエッチングプロセスを応用する薄膜トランジスターを製作する技術に関する。
【０００２】
【従来の技術】
薄膜トランジスター液晶表示装置は、マトリックスに配列された薄膜トランジスターを利用し、適当なコンデンサーと、ボンディングパッドなどの素子と合わせて、液晶分子を駆動し、多彩な影像を発生する。薄膜トランジスター液晶表示装置は軽便性、低電力消費、低輻射などの特性により、ノートブック型コンピューターやパーソナルデジタルアシスタント（ＰＤＡ）などのポータブル製品に広く応用されており、従来のデスクトップ型コンピューターのＣＲＴと称するブラウン管モニターと取り替えつつある。
【０００３】
薄膜トランジスター液晶表示装置の製作工程の単純化により、四回のみのフォトエッチングプロセスを応用する薄膜トランジスター液晶表示装置製作工程は広く応用されている。例えば図１から図６に示されるように、薄膜トランジスター液晶表示装置はガラス基板（１０）に製作されてあって、そのうち、図１に示されるように、基板（１０）の表面はトランジスター領域（１３）と、コンデンサー領域（１４）と、第一導線領域（１１）と、第二導線領域（１２）とを含んでなり、第一導線領域（１１）は例えばスキャンラインであり、第二導線は例えばデータラインである。製作工程はまず基板（１０）の表面に第一金属層（図示せず）を形成してから、第一フォトエッチングプロセスを実行して第一金属層のパターンを定め、第一導線領域（１１）と、トランジスター領域（１３）と、コンデンサー領域（１４）とにそれぞれ第一導線（２０）と、薄膜トランジスターのゲート電極（１６）と、コンデンサーの下電極（１８）とを形成し、同時に第二導線領域（１２）における第一金属層を除去する。
【０００４】
続いて図２に示されるように、基板（１０）に絶縁層（２２）と、半導体層（２４）と、ドープシリコン層（２６）と、第二金属層（２８）とを順次積層し、パターン化された第一金属層を覆う。続いて図３に示されるように、基板（１０）にフォトレジスト層（３０）を形成し、第二フォトエッチングプロセスを行い、フォトレジスト層（３０）で覆われていない第二金属層（２８）と、ドープシリコン層（２６）と、半導体層（２４）とを絶縁層（２２）の表面にまで除去し、第二導線領域（１２）と、トランジスター領域（１３）と、コンデンサー領域（１４）とにそれぞれ第二導線（２１）と、薄膜トランジスターと、コンデンサーとを形成し、同時に第一導線領域（１１）における第二金属層（２８）と、ドープシリコン層（２６）と、半導体層（２４）とを完全に除去する。第二金属層（２８）はコンデンサーの上電極とする。
【０００５】
続いて図４に示されるように、アッシングプロセスを行い、フォトレジスト層（３０）の一部を除去し、薄膜トランジスターにチャンネル領域（３１）を定める。続いて残存のフォトレジスト層をマスクとして利用し、チャンネル領域（３１）内の第二金属層（２８）及びドープシリコン層（２６）を除去し、チャンネル領域（３１）の両側に分離形成された第二金属層（２８）及びドープシリコン層（２６）をそれぞれ薄膜トランジスターのソース電極（３２）及びドレイン電極（３４）とする。続いて図５に示されるように、まずストリッピングプロセスを行い、残存のフォトレジスト層を除去してから、基板（１０）にパシベーション層（３６）を形成した後、第三フォトエッチングプロセスを行い、ドレイン電極（３４）の上方におけるパシベーション層（３６）と、コンデンサーの上電極の上方におけるパシベーション層（３６）と、第二導線領域（１２）の第二金属層（２８）の上方におけるパシベーション層（３６）と、第一導線領域（１１）おけるパシベーション層（３６）と、第一絶縁層（２２）とにそれぞれ第一コンタクトホール（４０）と、第二コンタクトホール（４１）と、第三コンタクトホール（４２）と、第四コンタクトホール（４３）とを形成することで、ドレイン電極（３４）の一部と、コンデンサーの上電極の一部と、第二導線（２１）の一部と、第一導線（２０）の一部とを露出させる。
【０００６】
最後に図６に示されるように、第四フォトエッチングプロセスを行い、ドレイン電極（３４）の上方におけるパシベーション層（３６）の表面と、コンデンサーの上電極の上方におけるパシベーション層（３６）の表面と、第二導線領域（１２）におけるパシベーション層（３６）の表面と、第一導線領域（１１）におけるパシベーション層（３６）の表面とにパターン化された透明導電層（４４）を形成する。該透明導電層（４４）は第一コンタクトホール（４０）と、第二コンタクトホール（４１）と、第三コンタクトホール（４２）と、第四コンタクトホール（４３）とを通して、それぞれドレイン電極（３４）と、コンデンサーの上電極と、第二導線（２１）と、第一導線（２０）とを電気的に接続する。
【０００７】
従来の薄膜トランジスター液晶表示装置の製作工程は四回のフォトエッチングプロセスを行うだけで、製作工程を大幅に単純化できるものの、第二金属層（２８）及び半導体層（２４）が第二フォトエッチングプロセスを利用して同時に形成されるため、図６に示されるように半導体層（２４）が第二金属層（２８）と同形状のパターンをなしているので、第二金属層（２８）のパターンの下方に半導体層（２４）が同時に形成されることとなる。そのため、薄膜トランジスター液晶表示装置のバックライトが、絶縁層を通って薄膜トランジスターの半導体層（２４）を直接に照射する場合、半導体層（２４）の下方に金属層による遮蔽は一切存在しない。加えて、図６に示されるように第二導線領域（１２）における第二金属層（２８）は、例えばデータラインが、表示パネルの表面に延ばされているので、半導体層（２４）をバックライトの照射光が直に照射すると、半導体層２４が光を吸収して光電流を発生することになる。前述の原因により薄膜トランジスター液晶表示装置の薄膜トランジスターが光誘起リーク電流(photo induced leakage current)を発生し、製品の確実性に深刻な影響を及ぼす。
【０００８】
【発明が解決しようとする課題】
この発明は、前述の問題を解決するために、薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
この発明は、まず基板のトランジスター領域に薄膜トランジスターのゲート電極を形成してから、該ゲート電極に第一絶縁層と、遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン層と、第二金属層とを順次積層する。続いてトランジスター領域に薄膜トランジスターのパターンを定めて食刻し、薄膜トランジスターにチャンネル領域を定めて第二金属層及びドープシリコン層を分離形成し、それぞれ薄膜トランジスターのソース電極及びドレイン電極とする。最後に該ドレイン電極の上方にパシベーション層及び透明導電層を順次積層し、該透明導電層をパシベーション層における第一コンタクトホールを通してドレイン電極と電気的に接続する。
【００１０】
即ち、この発明による薄膜トランジスター製作方法は、薄膜トランジスターのドレイン電極と半導体層との間に遮蔽層を形成することで、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収する。よって薄膜トランジスターによる光誘起リーク電流の発生を有効的に防ぐことができる。
【００１１】
以下、この発明について詳述する。 請求項１に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、薄膜トランジスターは、基板におけるトランジスター領域に製作されてあって、予め、
（ａ）基板の表面に第一金属層を積層し、
（ｂ）第一フォトリソグラフィープロセスにより、基板のトランジスター領域に第一金属層のパターンを定め、続いて第一エッチングプロセスにより、薄膜トランジスターのゲート電極を形成し、
（ｃ）基板に対し第一絶縁層と、遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン層と、第二金属層とをそれぞれ順次積層して第一金属層を覆い、
（ｄ）基板にフォトレジスト層を形成した後、第二フォトリソグラフィープロセスにより、トランジスター領域に薄膜トランジスターのパターンを定め、
（ｅ）フォトレジスト層をマスクとする第二エッチングプロセスにより、フォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去してトランジスター領域に薄膜トランジスターを形成し、
（ｆ）アッシングプロセスにより、フォトレジスト層の一部を除去して薄膜トランジスターにチャンネル領域を定め、
（ｇ）残存している前記フォトレジスト層をマスクとして前記チャンネル領域内の第二金属層及びドープシリコン層を除去し、チャンネル領域の両側に分離された第二金属層及びドープシリコン層をそれぞれ薄膜トランジスターのソース電極とドレイン電極とし、
（ｈ）ストリッピングプロセスにより、フォトレジスト層を除去し、
（ｉ）基板にパシベーション層を形成し、第三フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層に第一コンタクトホールを形成してドレイン電極の一部を露出させ、
（ｊ）基板に透明導電層を形成し、第四フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層の表面にパターン化された透明導電層を形成して、該透明電極層を第一コンタクトホールを通してドレイン電極と電気的に接続するステップを含んでなる。
【００１２】
請求項２に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板の表面はコンデンサーを形成するために少なくも一つのコンデンサー領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、基板のコンンデンサー領域にコンデンサーの下電極を形成し、
前記ステップ（ｄ）において、前記フォトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、コンデンサー領域にコンデンサーのパターンを定め、
前記ステップ（ｅ）において、前記二エッチングプロセスを実行すると同時に、コンデンサー領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去し、基板のコンデンサー領域にコンデンサーを形成して第二金属層をコンデンサーの上電極とし、前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層に第二コンタクトホールを形成してコンデンサーの上電極の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第二コンタクトホールを通してコンデンサーの上電極と電気的に接続する。
【００１３】
請求項３に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第一導線を形成するために少なくも一つの第一導線領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第一導線領域に第一導線を形成し、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第一導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層及び第一絶縁層に第四コンタクトホールを形成して第一導線の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第四コンタクトホールを通して第一導線と電気的に接続する。
【００１４】
請求項４に記載する薄膜トランジスター液晶装置の薄膜と薄膜トランジスター製作方法は、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第二導線を形成するために少なくも一つの第二導線領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第二導線領域における第一金属層を除去し、
前記ステップ（ｄ）において、前記フォトォトレジスト層により薄膜トランジスターのパターンを定めると同時に、第二導線領域に第二導線のパターンを定め、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第二導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去して第二導線領域に第二導線を形成し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第二導線領域における第二金属層の上方におけるパシベーション層に第三コンタクトホールを形成して第二金属層の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第二導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第三コンタクトホールを通して第二導線と電気的に接続する。
【００１５】
請求項５に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記遮蔽層は、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生するのを防ぐ。
【００１６】
請求項６に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記遮蔽層は、非晶質シリコンまたは金属により形成される。
【００１７】
請求項７に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記半導体層は、非晶質シリコンまたはポリシリコンにより形成される。
【００１８】
請求項８に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、薄膜トランジスターは、基板におけるトランジスター領域に製作されてあって、予め、
（ａ）基板の表面に第一金属層を積層し、
（ｂ）第一フォトリソグラフィープロセスにより、基板のトランジスター領域に第一金属層のパターンを定め、続いて第一エッチングプロセスにより、基板の薄膜トランジスターのゲート電極を形成し、
（ｃ）基板に対し透明絶縁層と、不透明絶縁層と、半導体層と、ドープシリコン層と、第二金属層とを順次積層して、パターン化された第一金属層を覆い、（ｄ）基板にフォトレジスト層を形成した後、第二フォトリソグラフィープロセスにより、トランジスター領域に薄膜トランジスターのパターンを定め、
（ｅ）フォトレジスト層をマスクとする第二エッチングプロセスにより、フォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、不透明絶縁層とを順次除去してトランジスター領域に薄膜トランジスターを形成し、
（ｆ）アッシングプロセスにより、フォトレジスト層の一部を除去して薄膜トランジスターにチャンネル領域を形成し、
（ｇ）残存している前記フォトレジスト層をマスクとしてチャンネル領域内の第二金属層及びドープシリコン層を除去し、チャンネル領域の両側に分離形成された第二金属層及びドープシリコン層をそれぞれ薄膜トランジスターのソース電極とドレイン電極とし、
（ｈ）ストリッピングプロセスにより、フォトレジスト層を除去し、
（ｉ）基板にパシベーション層を形成し、第三フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層に第一コンタクトホールを形成してドレイン電極の一部を露出させ、
（ｊ）基板に透明導電層を形成し、第四フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層の表面にパターン化された透明導電層を形成し、該透明電極層を第一コンタクトホールを通してドレイン電極と電気的に接続するステップを含んでなる。
【００１９】
請求項９に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板の表面は、コンデンサーを形成するために少なくも一つのコンデンサー領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、コンデンサー領域にコンデンサーの下電極を形成し、
前記ステップ（ｄ）において、前記フォトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、コンデンサー領域にコンデンサーのパターンを定め、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、コンデンサー領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、不透明絶縁層とを順次除去し、コンデンサー領域にコンデンサーを形成して第二金属層をコンデンサーの上電極とし、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層に第二コンタクトホールを形成してコンデンサーの上電極の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第二コンタクトホールを通してコンデンサーの上電極と電気的に接続する。
【００２０】
請求項１０に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第一導線を形成するために少なくも一つの第一導線領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第一導線領域に第一導線を形成し、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第一導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、不透明絶縁層とを除去し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層及び透明絶縁層に第四コンタクトホールを形成して第一導線の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第四コンタクトホールを通して第一導線と電気的に接続する。
【００２１】
請求項１１に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第二導線を形成するために少なくも一つの第二導線領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第二導線領域における第一金属層を除去し、
前記ステップ（ｄ）において、前記フォトトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、第二導線領域に第二導線のパターンを定め、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第二導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、第半導体層と、不透明絶縁層とを除去し、第二導線領域に第二導線を形成し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第二導線領域における第二金属層の上方におけるパシベーション層に第三コンタクトホールを形成して第二金属層の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第二導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第三コンタクトホールを通して第二導線と電気的に接続する。
【００２２】
請求項１２に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記不透明絶縁層が、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生するのを防ぐ。
【００２３】
請求項１３に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記不透明絶縁層は、ポリイミドにより形成される。
【００２４】
請求項１４に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項８の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記半導体層は、非晶質シリコンまたはポリシリコンにより形成される。
【００２５】
請求項１５に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、薄膜トランジスターは基板におけるトランジスター領域に製作されてあって、予め、
（ａ）基板の表面に第一金属層を積層し、
（ｂ）第一フォトリソグラフィープロセスにより、基板のトランジスター領域に第一金属層のパターンを定め、続いて第一エッチングプロセスにより、基板のトランジスター領域に薄膜トランジスターのゲート電極を形成し、
（ｃ）基板に対し第一絶縁層と、遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン層と、第二金属層とをそれぞれ順次積層して前記第一金属層を覆い、
（ｄ）基板にフォトレジスト層を形成し、第二フォトリソグラフィープロセスにより、トランジスター領域に薄膜トランジスターのパターンを定め、
（ｅ）フォトレジスト層をマスクとする第二エッチングプロセスにより、フォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを除去し、トランジスター領域に薄膜トランジスターを形成し、
（ｆ）アッシングプロセスにより、フォトレジスト層の一部を除去して薄膜トランジスターにチャンネル領域を定め、
（ｇ）残存している前記フォトレジスト層で覆われていない遮蔽層と、チャンネル領域内の第二金属層とドープシリコン層とを除去し、チャンネル領域の両側に分離形成された第二金属層及びドープシリコン層をそれぞれ薄膜トランジスターのソース電極とドレイン電極とし、
（ｈ）ストリッピングプロセスにより、フォトレジスト層を除去し、
（ｉ）基板にパシベーション層を形成し、第三フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層に第一コンタクトホールを形成してドレイン電極の一部を露出させ、
（ｊ）基板に透明導電層を形成し、第四フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層の表面にパターン化された透明導電層を形成し、該透明電極層を第一コンタクトホールを通してドレイン電極と電気的に接続するステップを含んでなる。
【００２６】
請求項１６に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板の表面は、コンデンサーを形成するために少なくも一つのコンデンサー領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、基板のコンデンサー領域にコンデンサーの下電極を形成し、
前記ステップ（ｄ）において、前記フォトトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、コンデンサー領域にコンデンサーのパターンを定め、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、コンデンサー領域内のフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを順次除去し、コンデンサー領域にコンデンサーを形成して第二金属層をコンデンサーの上電極とし、
前記ステップ（ｇ）において、同時にコンデンサー領域外の遮蔽層を除去し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層に第二コンタクトホールを形成してコンデンサーの上電極の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第二コンタクトホールを通してコンデンサーの上電極と電気的に接続する。
【００２７】
請求項１７に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第一導線を形成するために少なくも一つ第一導線領域を含んでなり、
前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第一導線領域に第一導線を形成し、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第一導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを順次除去し、
前記ステップ（ｇ）において、同時に第一導線領域における遮蔽層を除去し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層及び第一絶縁層に第四コンタクトホールを形成して第一導線の一部を露出させ、
前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第四コンタクトホールを通して第一導線と電気的に接続する。
【００２８】
請求項１８に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記基板は、第二導線を形成するために少なくも一つの第二導線領域を含んでなり、
前記ステップ（ｂ）において、第一金属層のパターンを定めると同時に、第二導線領域における第一金属層を除去し、
前記ステップ（ｄ）において、前記フォトレジスト層により薄膜トランジスターのパターンを定めると同時に、第二導線領域に第二導線のパターンを定め、
前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第二導線領域内のフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを順次除去して第二導線領域に第二導線を形成し、
前記ステップ（ｇ）において、同時に第二導線領域外の遮蔽層を除去し、
前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第二導線領域内の第二金属層の上方におけるパシベーション層に第三コンタクトホールを形成して第二金属層の一部を露出させ、
前記ステップ（ｊ）において、第四フォトエッチングプロセスを実行すると同時に、第二導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第三コンタクトホールを通して第二導線と電気的に接続する。
【００２９】
請求項１９に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記遮蔽層は、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生するのを防ぐ。
【００３０】
請求項２０に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記遮蔽層は、金属により形成される。
【００３１】
請求項２１に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、請求項１５の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記半導体層は、非晶質シリコンまたはポリシリコンにより形成される。
【００３２】
請求項２２に記載する薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法は、少なくも一つの薄膜トランジスターと、少なくも一つのコンデンサーと、少なくも一つの導線を含んでなり、前記薄膜トランジスターは、基板におけるトランジスター領域の表面に第一パターン化して形成された第一金属層と、第一パターン化された第一金属層に対しそれぞれ順次積み重ねられる第一パターン化された透明絶縁層と、第一パターン化された不透明絶縁層と、第一パターン化された半導体層と、第一パターン化されたドープシリコン層と、第一パターン化された第二金属層と、第一パターン化された第二金属層及びドープシリコン層を分離してそれぞれソース電極及びドレイン電極を形成するチャンネル領域と、第一パターン化された第二金属層及びチャンネル領域の表面を覆い、かつ第一コンタクトホールを有する第一パターン化されたパシベーション層と、ドレイン電極の上方における第一パターン化されたパシベーション層の表面を覆い、第一コンタクトホールを通してドレイン電極と電気的に接続する第一パターン化された透明導電層とを含んでなり、前記第一パターン化された不透明絶縁層は、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生することを防ぎ、前記コンデンサーは、基板におけるコンデンサー領域の表面に形成される第二パターン化された第一金属層と、第二パターン化された第一金属層に対しそれぞれ順次積層される第二パターン化された透明絶縁層と、第二パターン化された不透明絶縁層と、第二パターン化された半導体層と、第二パターン化されたドープシリコン層と、第二パターン化された第二金属層と、第二パターン化された第二金属層の表面を覆い、かつ第二コンタクトホールを有する第二パターン化されたパシベーション層と、第二パターン化されたパシベーション層の表面を覆い、かつ第二コンタクトホールを通して第二パターン化された第二金属層と電気的に接続する第二パターン化された透明導電層とを含んでなり、前記導線は、基板における導線領域表面に対しそれぞれ順次積層される第三パターン化された透明絶縁層と、第三パターン化された不透明絶縁層と、第三パターン化された半導体層と、第三パターン化されたドープシリコン層と、第三パターン化された第二金属層と、第三パターン化された第二金属層の表面を覆い、かつ第三コンタクトホールを有する第三パターン化されたパシベーション層と、第三パターン化されたパシベーション層の表面を覆い、第三コンタクトホールを通して第三パターン化された第二金属層と電気的に接続する第三パターン化された透明導電層とを含んでなる。
【００３３】
請求項２３に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記第一パターン化された第一金属層は、薄膜トランジスターのゲート電極をなす。
【００３４】
請求項２４に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記各不透明絶縁層は、ポリイミドにより形成される。
【００３５】
請求項２５に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記各不透明絶縁層にかえて、遮蔽層及び該遮蔽層の上に形成された絶縁層を形成している。
【００３６】
請求項２６に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記遮蔽層は、金属または非晶質シリコンにより形成される。
【００３７】
請求項２７に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、前記各半導体層は、ポリシリコンまたは非晶質シリコンにより形成される。
【００３８】
請求項２８に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記第二パターン化された第一金属層は、コンデンサーの下電極をなす。
【００３９】
請求項２９に記載する薄膜トランジスター液晶表示装置は、請求項２２の薄膜トランジスター液晶表示装置において、前記第二パターン化された第二金属層は、コンデンサーの上電極をなすことを特徴とする。
【００４０】
【発明の実施の形態】
この発明は、薄膜トランジスター液晶表示装置及びその薄膜トランジスターを製作する方法を提供するものであり、まず基板のトランジスター領域に薄膜トランジスターのゲート電極を形成してから、ゲート電極に第一絶縁層と、遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン層と、第二金属層とを順次積層する。続いてトランジスター領域に薄膜トランジスターのパターンを定めて食刻し、薄膜トランジスターにチャンネル領域を定めて第二金属層及びドープシリコン層を分離することで、それぞれ薄膜トランジスターのソース電極及びドレイン電極を形成する。最後にドレイン電極の上方にパシベーション層及び透明導電層を順次積層し、該透明導電層をパシベーション層における第一コンタクトホールを通してドレイン電極と電気的に接続する。
かかる薄膜トランジスター液晶表示装置の薄膜トランジスターを製作する方法の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【００４１】
【第１の実施例】
図７から図１２は、この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１の実施例を表わす説明図である。図７に示されるように、薄膜トランジスター液晶表示装置はガラス基板（５０）に製作されてあって、該基板（５０）の表面はトランジスター領域（５３）と、コンデンサー領域（５４）と、第一導線領域（５１）と、第二導線領域（５２）とを含んでなる。この発明による製作工程はまず基板（５０）の表面に第一金属層（図示されず）を形成してから、第一フォトリソグラフィープロセスを実行してトランジスター領域（５３）に第一金属層のパターンを定め、同時にコンデンサー領域（５４）及び第一導線領域（５１）にそれぞれコンデンサーのパターン及び第一導線（５６）のパターンを定める。続いて第一エッチングプロセスを行い、トランジスター領域（５３）と、コンデンサー領域（５４）と、第一導線領域（５１）とにそれぞれ薄膜トランジスターのゲート電極（５８）と、コンデンサーの下電極（６０）と、第一導線（５６）とを形成し、同時に第二導線領域（５２）における第一金属層を除去する。
【００４２】
続いて図８に示されるように、基板（５０）に第一絶縁層（６２）と、非晶質シリコンまたは金属などのような光を遮蔽もしくは吸収する材料により形成された遮蔽層（６４）と、第二絶縁層（６６）と、非晶質シリコンまたはポリシリコンにより形成された半導体層（６８）と、ドープシリコン層（７０）と、第二金属層（７２）とを順次積層することで、パターン化された第一金属層を覆う。続いて図９に示されるように、基板（５０）にフォトレジスト層（７４）を積層し、第二フォトリソグラフィープロセスを行い、第二導線領域（５２）と、トランジスター領域（５３）と、コンデンサー領域（５４）とにそれぞれ第二導線（５７）のパターンと、薄膜トランジスターのパターンと、コンデンサーのパターンとを定める。続いてフォトレジスト層（７４）をマスクとして利用しドライエッチングプロセスを行い、フォトレジスト層（７４）で覆われていない第二金属層（７２）と、ドープシリコン層（７０）と、半導体層（６８）と、第二絶縁層（６６）と、遮蔽層（６４）とを第一絶縁層（６２）の表面にまで除去し、第二導線領域（５２）と、トランジスター領域（５３）と、コンデンサー領域（５４）とにそれぞれ第二導線（５７）と、薄膜トランジスターと、コンデンサーとを形成する。コンデンサー領域（５４）における第二金属層（７２）はコンデンサーの上電極となる。また、フォトレジスト層（７４）は第一導線領域（５１）にパターンを定めていないため、第一導線領域（５１）における第二金属層（７２）と、ドープシリコン層（７０）と、半導体層（６８）と、第二絶縁層（６６）と、遮蔽層（６４）とは同時にドライエッチングプロセスにより完全に除去される。
【００４３】
続いて図１０に示されるように、アッシングプロセスを行い、フォトレジスト層（７４）の一部を除去し、薄膜トランジスターにチャンネル領域（７７）を定める。続いて残存のフォトレジスト層をマスクとして利用し、ドライエッチングプロセスまたはウェットエッチングプロセスを行い、チャンネル領域（７７）内の第二金属層（７２）及びドープシリコン層（７０）を除去し、チャンネル領域（７７）の両側に第二金属層（７２）及びドープシリコン層（７０）をそれぞれ分離することで、薄膜トランジスターのソース電極（７８）及びドレイン電極（８０）を形成する。続いてストリッピングプロセスを行い、残存しているフォトレジスト層を除去する。
【００４４】
図１１に示されるように、基板（５０）にパシベーション層（８２）を形成し、第三フォトエッチングプロセスを行い、ドレイン電極（８０）の上方におけるパシベーション層（８２）と、コンデンサーの上電極の上方におけるパシベーション層（８２）と、第二導線領域（５２）の第二金属層（５７）の上方におけるパシベーション層（８２）と、第一導線領域（５１）おけるパシベーション層（８２）と、第一絶縁層（６２）とにそれぞれ第一コンタクトホール（８４）と、第二コンタクトホール（８３）と、第三コンタクトホール（８５）と、第四コンタクトホール（８６）とを形成することで、ドレイン電極（８０）の一部と、コンデンサーの上電極の一部と、第二導線（５７）の一部と、第一導線（５６）の一部とを露出させる。
【００４５】
最後に図１２に示されるように、第四フォトエッチングプロセスを行い、ドレイン電極（８０）の上方におけるパシベーション層（８２）の表面と、コンデンサーの上電極の上方におけるパシベーション層（８２）の表面と、第二導線領域（５２）におけるパシベーション層（８２）の表面と、第一導線領域（５１）におけるパシベーション層（８２）の表面とにパターン化された透明導電層（９０）を形成する。透明導電層（９０）は第一コンタクトホール（８４）と、第二コンタクトホール（８３）と、第三コンタクトホール（８５）と、第四コンタクトホール（８６）とを通して、それぞれドレイン電極（８０）と、コンデンサーの上電極と、第二導線（５７）と、第一導線（５６）とを電気的に接続する。
【００４６】
この発明の第１の実施例において、第一導線領域（５１）及び第二導線領域（５２）に形成された第一導線（５６）及び第二導線（５７）は信号を制御するデータライン及びスキャンラインとして用いられ、第一導線（５６）及び第二導線（５７）は製作工程と回路設計の需要に応じて複数のボンディングパッドを含んでなることができ、もって外部駆動回路と電気的に接続する。
【００４７】
図１９はこの発明の第１実施例により製作された薄膜トランジスター液晶表示装置の構造を表わす説明図である。図１９によれば、薄膜トランジスター液晶表示装置の薄膜トランジスター（２１２）は基板（２００）におけるトランジスター領域（２０３）に製作されており、薄膜トランジスター（２１２）は第一金属層により形成されたゲート電極（２０８）と、第一絶縁層（２１８）と、非晶質シリコンまたは金属により形成された遮蔽層（２２０）と、第二絶縁層（２２２）と、非晶質シリコンまたはポリシリコンにより形成された半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）とを含んでなり、遮蔽層（２２０）は薄膜トランジスター液晶表示装置のバックライトを遮蔽かつ吸収することができる。薄膜トランジスター（２１２）はチャンネル領域（２３５）を更に含んでなり、チャンネル領域（２３５）は第二金属層（２２８）及びドープシリコン層（２２６）を分離形成することで、それぞれ薄膜トランジスター（２１２）のソース電極（２３４）及びドレイン電極（２３６）とする。第二金属層（２２８）及びチャンネル領域（２３５）の表面はパシベーション層（２３０）を含んでなり、ドレイン電極（２３６）の上方におけるパシベーション層（２３０）は透明導電層（２３２）を含んでなり、透明導電層（２３２）はコンタクトホールを通してドレイン電極（２３６）と電気的に接続する。
【００４８】
図１９における薄膜トランジスター液晶表示装置は、それぞれ基板（２００）におけるコンデンサー領域（２０４）、第一導線領域（２０１）、第二導線領域（２０２）に設けられたコンデンサー（２１６）と、第一導線（２０６）と、第二導線（２１４）とを含んでなる。コンデンサー（２１６）は第一金属層により形成された下電極（２１０）と、第一絶縁層（２１８）と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）により形成された上電極とを含んでなる。第二導線（２１４）は第一絶縁層（２１８）と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）とを含んでなる。第一導線（２０６）は第一金属層により形成され、第一金属層の上方に第一絶縁層（２１８）を含んでなる。コンデンサー（２１６）の表面と、第二導線（２１４）の表面と、第一導線（２０６）の表面とはパシベーション層（２３０）及び透明導電層（２３２）を含んでなり、透明導電層（２３２）はコンタクトホールを通してそれぞれコンデンサーの上電極と、第一導線（２０６）と、第二導線（２１４）と電気的に接続する。
【００４９】
【第２の実施例】
図示によれば、そのほか、遮蔽層（６４）も、チャンネル領域（７７）内の第二金属層（７２）及びドープシリコン層（７０）を除去するドライエッチングプロセスまたはウェットエッチングプロセスを利用することで除去することができ、この点がこの発明の第２の実施例である。例えば遮蔽層（６４）は金属により形成される場合、フォトレジスト層（７４）をマスクとして利用して行われたドライエッチングプロセスは、フォトレジスト層（７４）で覆われていない第二金属層（７２）と、ドープシリコン層（７０）と、半導体層（６８）と、第二絶縁層（６６）とを金属によって形成された遮蔽層（６４）にまで除去してから、アッシングプロセスを完成した後、薄膜トランジスターのチャンネル領域（７７）内における第二金属層（７２）及びドープシリコン層（７０）を除去するエッチングプロセスを行い、同時に露出された遮蔽層（６４）を除去する。
【００５０】
この発明の第２の実施例において、第一導線領域（５１）及び第二導線領域（５２）に形成された第一導線（５６）及び第二導線（５７）は信号を制御するデータライン及びスキャンラインとして用いられ、第一導線（５６）及び第二導線（５７）は製作工程と回路設計の需要に応じて複数のボンディングパッドを含んでなることができ、もって外部駆動回路と電気的に接続する。
【００５１】
図１９はこの発明の第２実施例により製作された薄膜トランジスター液晶表示装置の構造を表わす説明図でもあり、第１の実施例と兼用している。図１９によれば、薄膜トランジスター液晶表示装置の薄膜トランジスター（２１２）は基板（２００）におけるトランジスター領域（２０３）に製作されており、薄膜トランジスター（２１２）は第一金属層により形成されたゲート電極（２０８）と、第一絶縁層（２１８）と、非晶質シリコンまたは金属により形成された遮蔽層（２２０）と、第二絶縁層（２２２）と、非晶質シリコンまたはポリシリコンにより形成された半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）とを含んでなり、遮蔽層（２２０）は薄膜トランジスター液晶表示装置のバックライトを遮蔽かつ吸収することができる。薄膜トランジスター（２１２）はチャンネル領域（２３５）を更に含んでなり、チャンネル領域（２３５）は第二金属層（２２８）及びドープシリコン層（２２６）に分離することで、それぞれ薄膜トランジスター（２１２）のソース電極（２３４）及びドレイン電極（２３６）とする。第二金属層（２２８）及びチャンネル領域（２３５）の表面はパシベーション層（２３０）を含んでなり、ドレイン電極（２３６）の上方におけるパシベーション層（２３０）は透明導電層（２３２）を含んでなり、透明導電層（２３２）はコンタクトホールを通してドレイン電極（２３６）と電気的に接続する。
【００５２】
図１９における薄膜トランジスター液晶表示装置は、それぞれ基板（２００）におけるコンデンサー領域（２０４）、第一導線領域（２０１）、第二導線領域（２０２）に製作されたコンデンサー（２１６）と、第一導線（２０６）と、第二導線（２１４）とを含んでなる。コンデンサー（２１６）は第一金属層により形成された下電極（２１０）と、第一絶縁層（２１８）と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）により形成された上電極とを含んでなる。第二導線（２１４）は第一絶縁層（２１８）と、遮蔽層（２２０）と、第二絶縁層（２２２）と、半導体層（２２４）と、ドープシリコン層（２２６）と、第二金属層（２２８）とを含んでなる。第一導線（２０６）は第一金属層により形成され、第一金属層の上方は第一絶縁層（２１８）を含んでなる。コンデンサー（２１６）の表面と、第二導線（２１４）の表面と、第一導線（２０６）の表面とはパシベーション層（２３０）及び透明導電層（２３２）を含んでなり、透明導電層（２３２）はコンタクトホールを通してそれぞれコンデンサーの上電極と、第一導線（２０６）と、第二導線（２１４）と電気的に接続する。
【００５３】
【第３の実施例】
図１３から図１８は、この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３の実施例を表わす説明図である。図１３に示されるように、薄膜トランジスター液晶表示装置はガラス基板（１００）に製作されるものであって、基板（１００）の表面はトランジスター領域（１０３）と、コンデンサー領域（１０４）と、第一導線領域（１０１）と、第二導線領域（１０２）とを含んでなる。該製作工程はまず基板（１００）の表面に第一金属層（図示せず）を形成してから、第一フォトリソグラフィープロセスを実行してトランジスター領域（１０３）に第一金属層のパターンを定め、同時にコンデンサー領域（１０４）及び第一導線領域（１０１）にそれぞれコンデンサーのパターン及び第一導線（１０６）のパターンを定める。続いて第一エッチングプロセスを行い、トランジスター領域（１０３）と、コンデンサー領域（１０４）と、第一導線領域（１０１）とにそれぞれ薄膜トランジスターのゲート電極（１０８）と、コンデンサーの下電極（１１０）と、第一導線（１０６）とを形成し、同時に第二導線領域（１０２）における第一金属層を除去する。
【００５４】
続いて図１４に示されるように、基板（１００）に透明絶縁層（１１２）と、例えばポリイミドにより形成された不透明絶縁層（１１４）と、非晶質シリコンまたはポリシリコンにより形成された半導体層（１１６）と、ドープシリコン層（１１８）と、第二金属層（１２０）とを順次積層して、パターン化された第一金属層を覆う。続いて図１５に示されるように、基板（１００）にフォトレジスト層（１２２）を形成し、第二フォトリソグラフィープロセスを行い、第二導線領域（１０２）と、トランジスター領域（１０３）と、コンデンサー領域（１０４）とにそれぞれ第二導線（１０７）のパターンと、薄膜トランジスターのパターンと、コンデンサーのパターンとを定める。続いてフォトレジスト層（１２２）をマスクとして利用しドライエッチングプロセスを行い、フォトレジスト層（１２２）で覆われていない第二金属層（１２０）と、ドープシリコン層（１１８）と、半導体層（１１６）と、不透明絶縁層（１１４）とを透明絶縁層（１１２）の表面にまで除去し、第二導線領域（１０２）と、トランジスター領域（１０３）と、コンデンサー領域（１０４）とにそれぞれ第二導線（１０７）と、薄膜トランジスターと、コンデンサーとを形成する。コンデンサー領域（１０４）における第二金属層（１２０）はコンデンサーの上電極となる。また、フォトレジスト層（１２２）は第一導線領域（１０１）にパターンを定めていないため、第一導線領域（１０１）における第二金属層（１２０）と、ドープシリコン層（１１８）と、半導体層（１１６）と、不透明絶縁層（１１４）とは同時にドライエッチングプロセスにより完全に除去される。
【００５５】
続いて図１６に示されるように、アッシングプロセスを行い、フォトレジスト層（１２２）の一部を除去し、薄膜トランジスターにチャンネル領域（１２３）を定義する。残存のフォトレジスト層をマスクとして利用し、ドライエッチングプロセスまたはウェットエッチングプロセスを行い、チャンネル領域（１２３）内の第二金属層（１２０）及びドープシリコン層（１１８）を除去し、チャンネル領域（１２３）の両側に分離形成された第二金属層（１２０）及びドープシリコン層（１１８）をそれぞれ薄膜トランジスターのソース電極（１２４）及びドレイン電極（１２６）とする。続いてストリッピングプロセスを行い、残存しているフォトレジスト層を除去する。
【００５６】
図１７に示されるように、基板（１００）にパシベーション層（１２８）を形成し、第三フォトエッチングプロセスを行い、ドレイン電極（１２６）の上方におけるパシベーション層（１２８）と、コンデンサーの上電極の上方におけるパシベーション層（１２８）と、第二導線領域（１０２）の第二金属層（１０７）の上方におけるパシベーション層（１２８）と、第一導線領域（１０１）おけるパシベーション層（１２８）と、透明絶縁層（１１２）とにそれぞれ第一コンタクトホール（１３０）と、第二コンタクトホール（１２９）と、第三コンタクトホール（１３１）と、第四コンタクトホール（１３２）とを形成することで、ドレイン電極（１２６）の一部と、コンデンサーの上電極の一部と、第二導線（１０７）の一部と、第一導線（１０６）の一部とをそれぞれ露出させる。
【００５７】
最後に図１８に示されるように、第四フォトエッチングプロセスを行い、ドレイン電極（１２６）の上方におけるパシベーション層（１２８）の表面と、コンデンサーの上電極の上方におけるパシベーション層（１２８）の表面と、第二導線領域（１０２）におけるパシベーション層（１２８）の表面と、第一導線領域（１０１）におけるパシベーション層（１２８）の表面とにパターン化された透明導電層（１３４）を形成する。透明導電層（１３４）は第一コンタクトホール（１３０）と、第二コンタクトホール（１２９）と、第三コンタクトホール（１３１）と、第四コンタクトホール（１３２）とを通して、それぞれドレイン電極（１２６）と、コンデンサーの上電極と、第二導線（１０７）と、第一導線（１０６）とを電気的に接続する。
【００５８】
この発明の第３の実施例において、第一導線領域（１０１）及び第二導線領域（１０２）に形成された第一導線（１０６）及び第二導線（１０７）は信号を制御するデータライン及びスキャンラインとして用いられ、第一導線（１０６）及び第二導線（１０７）は製作工程と回路設計の需要に応じて複数のボンディングパッドを含んでなることができ、もって外部駆動回路と電気的に接続する。
【００５９】
図２０はこの発明の第３実施例により製作された薄膜トランジスター液晶表示装置の構造を表わす説明図である。図２０によれば、薄膜トランジスター液晶表示装置の薄膜トランジスター（３１２）は基板（３００）におけるトランジスター領域（３０３）に製作されており、薄膜トランジスター（３１２）は第一金属層により形成されたゲート電極（３０８）と、透明絶縁層（３１８）と、例えばポリイミドにより形成された不透明絶縁層（３２０）と、非晶質シリコンまたはポリシリコンにより形成された半導体層（３２２）と、ドープシリコン層（３２４）と、第二金属層（３２６）とを含んでなり、不透明絶縁層（３２０）は薄膜トランジスター液晶表示装置のバックライトからの照射光を遮蔽かつ吸収することができる。薄膜トランジスター（３１２）はチャンネル領域（３３３）を更に含んでなり、チャンネル領域（３３３）は第二金属層（３２６）及びドープシリコン層（３２４）を分離形成して、それぞれ薄膜トランジスター（３３３）のソース電極（３３２）及びドレイン電極（３３４）とする。第二金属層（３２６）及びチャンネル領域（３３３）の表面はパシベーション層（３２８）を含んでなり、ドレイン電極（３３４）の上方におけるパシベーション層（３２８）は透明導電層（３３０）を含んでなり、透明導電層（３３０）はコンタクトホール（図示せず）を通してドレイン電極（３３４）と電気的に接続する。
【００６０】
図２０における薄膜トランジスター液晶表示装置は、それぞれ基板（３００）におけるコンデンサー領域（３０４）、第一導線領域（３０１）、第二導線領域（３０２）に設けられたコンデンサー（３１６）と、第一導線（３０６）と、第二導線（３１４）とを含んでなる。コンデンサー（３１６）は第一金属層により形成された下電極（３１０）と、透明絶縁層（３１８）と、不透明絶縁層（３２０）と、半導体層（３２２）と、ドープシリコン層（３２４）と、第二金属層（３２６）により形成された上電極とを含んでなる。第二導線（３１４）は透明絶縁層（３１８）と、不透明絶縁層（３２０）と、半導体層（３２２）と、ドープシリコン層（３２４）と、第二金属層（３２６）とを含んでなる。第一導線（３０６）は第一金属層により形成され、第一金属層の上方に透明絶縁層（３１８）を含んでなる。コンデンサー（３１６）の表面と、第一導線（３０６）の表面と、第二導線（３１４）の表面とはパシベーション層（３２８）及びパターン化された透明導電層（３３０）を含んでなり、透明導電層（３３０）はコンタクトホール（図示せず）を通してそれぞれコンデンサーの上電極と、第一導線（３０６）と、第二導線（３１４）と電気的に接続する。
【００６１】
以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であっても、この発明の技術思想の下においてなされ、この発明に対して同等の効果を有するものは、いずれもこの発明の特許請求の範囲の範囲に属するものとする。
【００６２】
【発明の効果】
従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセス技術と比べて、この発明による液晶表示装置及びその薄膜トランジスター製作方法は、薄膜トランジスターのゲート電極及び半導体層との間に遮蔽層または不透明絶縁層を形成し、遮蔽層または不透明絶縁層は薄膜トランジスター液晶表示装置のバックライトからの照射光を遮蔽かつ吸収することができ、これによって薄膜トランジスターによる光誘起リーク電流が発生するのを有効的に防げる。また、この発明による製作方法はフォトエッチングプロセスの実行回数を増加させず、製作工程の単純化という長所を依然として維持できる。
【図面の簡単な説明】
【図１】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第一段階を表わす説明図である。
【図２】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第二段階を表わす説明図である。
【図３】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第三段階を表わす説明図である。
【図４】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第四段階を表わす説明図である。
【図５】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第五段階を表わす説明図である。
【図６】 従来の薄膜トランジスター液晶表示装置の四回フォトエッチングプロセスにおける第六段階を表わす説明図である。
【図７】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第一段階を表わす説明図である。
【図８】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第二段階を表わす説明図である。
【図９】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第三段階を表わす説明図である。
【図１０】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第四段階を表わす説明図である。
【図１１】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第五段階を表わす説明図である。
【図１２】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第１実施例における第六段階を表わす説明図である。
【図１３】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第一段階を表わす説明図である。
【図１４】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第二段階を表わす説明図である。
【図１５】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第三段階を表わす説明図である。
【図１６】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第四段階を表わす説明図である。
【図１７】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第五段階を表わす説明図である。
【図１８】 この発明による薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法の第３実施例における第六段階を表わす説明図である。
【図１９】 この発明の第１実施例及び第２実施例により製作された薄膜トランジスター液晶表示装置の構造を表わす説明図である。
【図２０】 この発明の第３実施例により製作された薄膜トランジスター液晶表示装置の構造を表わす説明図である。
【符号の説明】
１０ 基板
１１ 第一導線領域
１２ 第二導線領域
１３ トランジスター領域
１４ コンデンサー領域
１６ ゲート電極
１８ コンデンサーの下電極
２０ 第一導線
２１ 第二導線
２２ 絶縁層
２４ 半導体層
２６ ドープシリコン層
２８ 第二金属層
３０ フォトレジスト層
３１ チャンネル領域
３２ ソース電極
３４ ドレイン電極
３６ パシベーション層
４０、４１、４２、４３ コンタクトホール
４４ 透明導電層
５０、１００ 基板
５１、１０１ 第一導線領域
５２、１０２ 第二導線領域
５３、１０３ トランジスター領域
５４、１０４ コンデンサー領域
５６、１０６ 第一導線
５７、１０７ 第二導線
５８、１０８ ゲート電極
６０、１１０ コンデンサーの下電極
６２ 第一絶縁層
６４ 遮蔽層
６６ 第二絶縁層
６８、１１６ 半導体層
７０、１１８ ドープシリコン層
７２、１２０ 第二金属層
７４、１２２ フォトレジスト層
７７、１２３ チャンネル領域
７８、１２４ ソース電極
８０、１２６ ドレイン電極
８２、１２８ パシベーション層
８３、８４、８５、８６、１２９、１３０、１３１、１３２ コンタクトホール
９０、１３４ 透明導電層
１１２ 透明絶縁層
１１４ 不透明絶縁層
２００、３００ 基板
２０１、３０１ 第一導線領域
２０２、３０２ 第二導線領域
２０３、３０３ トランジスター領域
２０４、３０４ コンデンサー領域
２０６、３０６ 第一導線
２０８、３０８ ゲート電極
２１０、３１０ コンデンサーの下電極
２１２、３１２ トランジスター
２１４、３１４ 第二導線
２１６、３１６ コンデンサー
２１８ 第一絶縁層
２２０ 遮蔽層
２２２ 第二絶縁層
２２４、３２２ 半導体層
２２６、３２４ ドープシリコン層
２２８、３２６ 第二金属層
２３０、３２８ パシベーション層
２３２、３３０ 透明導電層
２３４、３３２ ソース電極
２３５、３３３ チャンネル領域
２３６、３３４ ドレイン電極
３１８ 透明絶縁層
３２０ 不透明絶縁層
Claims (29)
- 薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、薄膜トランジスターは、基板におけるトランジスター領域に製作されてあって、予め、（ａ）基板の表面に第一金属層を積層し、（ｂ）第一フォトリソグラフィープロセスにより、基板のトランジスター領域に第一金属層のパターンを定め、続いて第一エッチングプロセスにより、薄膜トランジスターのゲート電極を形成し、（ｃ）基板に対し第一絶縁層と、遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン層と、第二金属層とをそれぞれ順次積層して第一金属層を覆い、（ｄ）基板にフォトレジスト層を形成した後、第二フォトリソグラフィープロセスにより、トランジスター領域に薄膜トランジスターのパターンを定め、（ｅ）フォトレジスト層をマスクとする第二エッチングプロセスにより、フォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去してトランジスター領域に薄膜トランジスターを形成し、（ｆ）アッシングプロセスにより、フォトレジスト層の一部を除去して薄膜トランジスターにチャンネル領域を定め、（ｇ）残存している前記フォトレジスト層をマスクとして前記チャンネル領域内の第二金属層及びドープシリコン層を除去し、チャンネル領域の両側に分離された第二金属層及びドープシリコン層をそれぞれ薄膜トランジスターのソース電極とドレイン電極とし、（ｈ）ストリッピングプロセスにより、フォトレジスト層を除去し、（ｉ）基板にパシベーション層を形成し、第三フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層に第一コンタクトホールを形成してドレイン電極の一部を露出させ、（ｊ）基板に透明導電層を形成し、第四フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層の表面にパターン化された透明導電層を形成して、該透明電極層を第一コンタクトホールを通してドレイン電極と電気的に接続するステップを含んでなることを特徴とする薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記基板の表面はコンデンサーを形成するために少なくも一つのコンデンサー領域を含んでなり、前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、基板のコンデンサー領域にコンデンサーの下電極を形成し、前記ステップ（ｄ）において、前記フォトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、コンデンサー領域にコンデンサーのパターンを定め、前記ステップ（ｅ）において、前記二エッチングプロセスを実行すると同時に、コンデンサー領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去し、基板のコンデンサー領域にコンデンサーを形成して第二金属層をコンデンサーの上電極とし、前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層に第二コンタクトホールを形成してコンデンサーの上電極の一部を露出させ、前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第二コンタクトホールを通してコンデンサーの上電極と電気的に接続することを特徴とする請求項１に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記基板は、第一導線を形成するために少なくも一つの第一導線領域を含んでなり、前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第一導線領域に第一導線を形成し、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第一導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去し、前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層及び第一絶縁層に第四コンタクトホールを形成して第一導線の一部を露出させ、前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第四コンタクトホールを通して第一導線と電気的に接続することを特徴とする請求項１に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記基板は、第二導線を形成するために少なくも一つの第二導線領域を含んでなり、前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第二導線領域における第一金属層を除去し、前記ステップ（ｄ）において、前記フォトォトレジスト層により薄膜トランジスターのパターンを定めると同時に、第二導線領域に第二導線のパターンを定め、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第二導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層と、遮蔽層とを順次除去して第二導線領域に第二導線を形成し、前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第二導線領域における第二金属層の上方におけるパシベーション層に第三コンタクトホールを形成して第二金属層の一部を露出させ、前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第二導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第三コンタクトホールを通して第二導線と電気的に接続することを特徴とする請求項１に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記遮蔽層は、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生するのを防ぐことを特徴とする請求項１に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記遮蔽層は、非晶質シリコンまたは金属により形成されることを特徴とする請求項１に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記半導体層は、非晶質シリコンまたはポリシリコンにより形成されることを特徴とする請求項１に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、薄膜トランジスターは、基板におけるトランジスター領域に製作されてあって、予め、（ａ）基板の表面に第一金属層を積層し、（ｂ）第一フォトリソグラフィープロセスにより、基板のトランジスター領域に第一金属層のパターンを定め、続いて第一エッチングプロセスにより、基板の薄膜トランジスターのゲート電極を形成し、（ｃ）基板に対し透明絶縁層と、不透明絶縁層と、半導体層と、ドープシリコン層と、第二金属層とを順次積層して、パターン化された第一金属層を覆い、（ｄ）基板にフォトレジスト層を形成した後、第二フォトリソグラフィープロセスにより、トランジスター領域に薄膜トランジスターのパターンを定め、（ｅ）フォトレジスト層をマスクとする第二エッチングプロセスにより、フォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、不透明絶縁層とを順次除去してトランジスター領域に薄膜トランジスターを形成し、（ｆ）アッシングプロセスにより、フォトレジスト層の一部を除去して薄膜トランジスターにチャンネル領域を形成し、（ｇ）残存している前記フォトレジスト層をマスクとしてチャンネル領域内の第二金属層及びドープシリコン層を除去し、チャンネル領域の両側に分離形成された第二金属層及びドープシリコン層をそれぞれ薄膜トランジスターのソース電極とドレイン電極とし、（ｈ）ストリッピングプロセスにより、フォトレジスト層を除去し、（ｉ）基板にパシベーション層を形成し、第三フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層に第一コンタクトホールを形成してドレイン電極の一部を露出させ、（ｊ）基板に透明導電層を形成し、第四フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層の表面にパターン化された透明導電層を形成し、該透明電極層を第一コンタクトホールを通してドレイン電極と電気的に接続するステップを含んでなることを特徴とする薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記基板の表面がコンデンサーを形成するために少なくも一つのコンデンサー領域を含んでなり、前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、コンデンサー領域にコンデンサーの下電極を形成し、前記ステップ（ｄ）において、前記フォトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、コンデンサー領域にコンデンサーのパターンを定め、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、コンデンサー領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、不透明絶縁層とを順次除去し、コンデンサー領域にコンデンサーを形成して第二金属層をコンデンサーの上電極とし、前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層に第二コンタクトホールを形成してコンデンサーの上電極の一部を露出させ、前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第二コンタクトホールを通してコンデンサーの上電極と電気的に接続することを特徴とする請求項８に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記基板は、第一導線を形成するために少なくも一つの第一導線領域を含んでなり、前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第一導線領域に第一導線を形成し、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第一導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、不透明絶縁層とを順次除去し、前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層及び透明絶縁層に第四コンタクトホールを形成して第一導線の一部を露出させ、前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第四コンタクトホールを通して第一導線と電気的に接続することを特徴とする請求項８に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記基板は、第二導線を形成するために少なくも一つの第二導線領域を含んでなり、前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第二導線領域における第一金属層を除去し、前記ステップ（ｄ）において、前記フォトトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、第二導線領域に第二導線のパターンを定め、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第二導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、第半導体層と、不透明絶縁層とを順次除去し、第二導線領域に第二導線を形成し、前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第二導線領域における第二金属層の上方におけるパシベーション層に第三コンタクトホールを形成して第二金属層の一部を露出させ、前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第二導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第三コンタクトホールを通して第二導線と電気的に接続することを特徴とする請求項８に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記不透明絶縁層は、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生するのを防ぐことを特徴とする請求項８に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記不透明絶縁層は、ポリイミドにより形成されることを特徴とする請求項８に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記半導体層は、非晶質シリコンまたはポリシリコンにより形成されることを特徴とする請求項８に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法において、薄膜トランジスターは基板におけるトランジスター領域に製作されてあって、予め、（ａ）基板の表面に第一金属層を積層し、（ｂ）第一フォトリソグラフィープロセスにより、基板のトランジスター領域に第一金属層のパターンを定め、続いて第一エッチングプロセスにより、基板のトランジスター領域に薄膜トランジスターのゲート電極を形成し、（ｃ）基板に対し第一絶縁層と、遮蔽層と、第二絶縁層と、半導体層と、ドープシリコン層と、第二金属層とをそれぞれ順次積層して前記第一金属層を覆い、（ｄ）基板にフォトレジスト層を形成し、第二フォトリソグラフィープロセスにより、トランジスター領域に薄膜トランジスターのパターンを定め、（ｅ）フォトレジスト層をマスクとする第二エッチングプロセスにより、フォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを除去し、トランジスター領域に薄膜トランジスターを形成し、（ｆ）アッシングプロセスにより、フォトレジスト層の一部を除去して薄膜トランジスターにチャンネル領域を定め、（ｇ）残存している前記フォトレジスト層で覆われていない遮蔽層と、チャンネル領域内の第二金属層とドープシリコン層とを除去し、チャンネル領域の両側に分離形成された第二金属層及びドープシリコン層をそれぞれ薄膜トランジスターのソース電極とドレイン電極とし、（ｈ）ストリッピングプロセスにより、フォトレジスト層を除去し、（ｉ）基板にパシベーション層を形成し、第三フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層に第一コンタクトホールを形成してドレイン電極の一部を露出させ、（ｊ）基板に透明導電層を形成し、第四フォトエッチングプロセスにより、ドレイン電極の上方におけるパシベーション層の表面にパターン化された透明導電層を形成し、該透明電極層を第一コンタクトホールを通してドレイン電極と電気的に接続するステップを含んでなることを特徴とする薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記基板の表面は、コンデンサーを形成するために少なくも一つのコンデンサー領域を含んでなり、前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、基板のコンデンサー領域にコンデンサーの下電極を形成し、前記ステップ（ｄ）において、前記フォトトレジスト層を利用して薄膜トランジスターのパターンを定めると同時に、コンデンサー領域にコンデンサーのパターンを定め、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、コンデンサー領域内のフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを順次除去し、コンデンサー領域にコンデンサーを形成して第二金属層をコンデンサーの上電極とし、前記ステップ（ｇ）において、同時にコンデンサー領域外の遮蔽層を除去し、前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層に第二コンタクトホールを形成してコンデンサーの上電極の一部を露出させ、前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、コンデンサーの上電極の上方におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第二コンタクトホールを通してコンデンサーの上電極と電気的に接続することを特徴とする請求項１５に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記基板は、第一導線を形成するために少なくも一つ第一導線領域を含んでなり、前記ステップ（ｂ）において、前記第一金属層のパターンを定めると同時に、第一導線領域に第一導線を形成し、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第一導線領域にフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを順次除去し、前記ステップ（ｇ）において、同時に第一導線領域における遮蔽層を除去し、前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層及び第一絶縁層に第四コンタクトホールを形成して第一導線の一部を露出させ、前記ステップ（ｊ）において、前記第四フォトエッチングプロセスを実行すると同時に、第一導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第四コンタクトホールを通して第一導線と電気的に接続することを特徴とする請求項１５に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記基板は、第二導線を形成するために少なくも一つの第二導線領域を含んでなり、前記ステップ（ｂ）において、第一金属層のパターンを定めると同時に、第二導線領域における第一金属層を除去し、前記ステップ（ｄ）において、前記フォトレジスト層により薄膜トランジスターのパターンを定めると同時に、第二導線領域に第二導線のパターンを定め、前記ステップ（ｅ）において、前記第二エッチングプロセスを実行すると同時に、第二導線領域内のフォトレジスト層で覆われていない第二金属層と、ドープシリコン層と、半導体層と、第二絶縁層とを順次除去して第二導線領域に第二導線を形成し、前記ステップ（ｇ）において、同時に第二導線領域外の遮蔽層を除去し、前記ステップ（ｉ）において、前記第三フォトエッチングプロセスを実行すると同時に、第二導線領域内の第二金属層の上方におけるパシベーション層に第三コンタクトホールを形成して第二金属層の一部を露出させ、前記ステップ（ｊ）において、第四フォトエッチングプロセスを実行すると同時に、第二導線領域におけるパシベーション層の表面に、パターン化された透明導電層を形成し、該透明電極層を第三コンタクトホールを通して第二導線と電気的に接続することを特徴とする請求項１５に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記遮蔽層は、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生するのを防ぐことを特徴とする請求項１５に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記遮蔽層は、金属により形成されることを特徴とする請求項１５に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 前記半導体層は、非晶質シリコンまたはポリシリコンにより形成されることを特徴とする請求項１５に記載の薄膜トランジスター液晶表示装置の薄膜トランジスター製作方法。
- 少なくも一つの薄膜トランジスターと、少なくも一つのコンデンサーと、少なくも一つの導線を含んでなる薄膜トランジスター液晶表示装置において、前記薄膜トランジスターは、基板におけるトランジスター領域の表面に第一パターン化して形成された第一金属層と、第一パターン化された第一金属層に対しそれぞれ順次積み重ねられる第一パターン化された透明絶縁層と、第一パターン化された不透明絶縁層と、第一パターン化された半導体層と、第一パターン化されたドープシリコン層と、第一パターン化された第二金属層と、第一パターン化された第二金属層及びドープシリコン層を分離してそれぞれソース電極及びドレイン電極を形成するチャンネル領域と、第一パターン化された第二金属層及びチャンネル領域の表面を覆い、かつ第一コンタクトホールを有する第一パターン化されたパシベーション層と、ドレイン電極の上方における第一パターン化されたパシベーション層の表面を覆い、第一コンタクトホールを通してドレイン電極と電気的に接続する第一パターン化された透明導電層とを含んでなり、前記第一パターン化された不透明絶縁層は、薄膜トランジスター液晶表示装置のバックライトの照射光を遮蔽かつ吸収し、薄膜トランジスターが光誘起リーク電流を発生することを防ぎ、前記コンデンサーは、基板におけるコンデンサー領域の表面に形成される第二パターン化された第一金属層と、第二パターン化された第一金属層に対しそれぞれ順次積層される第二パターン化された透明絶縁層と、第二パターン化された不透明絶縁層と、第二パターン化された半導体層と、第二パターン化されたドープシリコン層と、第二パターン化された第二金属層と、第二パターン化された第二金属層の表面を覆い、かつ第二コンタクトホールを有する第二パターン化されたパシベーション層と、第二パターン化されたパシベーション層の表面を覆い、かつ第二コンタクトホールを通して第二パターン化された第二金属層と電気的に接続する第二パターン化された透明導電層とを含んでなり、前記導線は、基板における導線領域表面に対しそれぞれ順次積層される第三パターン化された透明絶縁層と、第三パターン化された不透明絶縁層と、第三パターン化された半導体層と、第三パターン化されたドープシリコン層と、第三パターン化された第二金属層と、第三パターン化された第二金属層の表面を覆い、かつ第三コンタクトホールを有する第三パターン化されたパシベーション層と、第三パターン化されたパシベーション層の表面を覆い、第三コンタクトホールを通して第三パターン化された第二金属層と電気的に接続する第三パターン化された透明導電層とを含んでなることを特徴とする薄膜トランジスター液晶表示装置。
- 前記第一パターン化された第一金属層は、薄膜トランジスターのゲート電極をなすことを特徴とする請求項２２に記載の薄膜トランジスター液晶表示装置。
- 前記各不透明絶縁層は、ポリイミドにより形成されることを特徴とする請求項２２に記載の薄膜トランジスター液晶表示装置。
- 前記各不透明絶縁層にかえて、遮蔽層及び該遮蔽層の上に形成された絶縁層を形成したことを特徴とする請求項２２に記載の薄膜トランジスター液晶表示装置。
- 前記遮蔽層は、金属または非晶質シリコンにより形成されることを特徴とする請求項２５に記載の薄膜トランジスター液晶表示装置。
- 前記各半導体層は、ポリシリコンまたは非晶質シリコンにより形成されることを特徴とする請求項２２に記載の薄膜トランジスター液晶表示装置。
- 前記第二パターン化された第一金属層は、コンデンサーの下電極をなすことを特徴とする請求項２２に記載の薄膜トランジスター液晶表示装置。
- 前記第二パターン化された第二金属層は、コンデンサーの上電極をなすことを特徴とする請求項２２に記載の薄膜トランジスター液晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091111376A TWI261135B (en) | 2002-05-28 | 2002-05-28 | Method for fabricating thin film transistors of a TFT-LCD |
| TW091111376 | 2002-05-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347555A JP2003347555A (ja) | 2003-12-05 |
| JP4612279B2 true JP4612279B2 (ja) | 2011-01-12 |
Family
ID=29729930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003020301A Expired - Fee Related JP4612279B2 (ja) | 2002-05-28 | 2003-01-29 | 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6987311B2 (ja) |
| JP (1) | JP4612279B2 (ja) |
| TW (1) | TWI261135B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI261135B (en) * | 2002-05-28 | 2006-09-01 | Chi Mei Optoelectronics Corp | Method for fabricating thin film transistors of a TFT-LCD |
| KR101216688B1 (ko) * | 2005-05-02 | 2012-12-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 |
| US20070254399A1 (en) * | 2006-04-27 | 2007-11-01 | Industrial Technology Research Institute | Low temperature direct deposited polycrystalline silicon thin film transistor structure and method for manufacturing the same |
| JP4626659B2 (ja) * | 2008-03-13 | 2011-02-09 | ソニー株式会社 | 表示装置 |
| KR101499226B1 (ko) * | 2008-07-25 | 2015-03-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN102881696A (zh) | 2008-09-19 | 2013-01-16 | 株式会社半导体能源研究所 | 显示装置 |
| CN201867561U (zh) * | 2010-11-09 | 2011-06-15 | 北京京东方光电科技有限公司 | 阵列基板和液晶显示器 |
| CN105185714B (zh) * | 2015-09-22 | 2018-09-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
| CN108573928B (zh) * | 2018-04-13 | 2020-12-29 | Tcl华星光电技术有限公司 | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 |
| GB2590428B (en) * | 2019-12-17 | 2024-08-14 | Flexenable Tech Limited | Semiconductor devices |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254759A (ja) * | 1989-03-28 | 1990-10-15 | Sumitomo Metal Ind Ltd | 薄膜半導体装置とその製造方法 |
| JPH0486891A (ja) * | 1990-07-31 | 1992-03-19 | Fuji Xerox Co Ltd | Ｅｌ発光装置 |
| JPH10221717A (ja) * | 1997-02-06 | 1998-08-21 | Semiconductor Energy Lab Co Ltd | 反射型表示装置および電子デバイス |
| JP2000164886A (ja) * | 1998-11-19 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ―基板及びその製造方法 |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP2002108250A (ja) * | 2000-09-29 | 2002-04-10 | Sharp Corp | アクティブマトリックス駆動型自発光表示装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644625B2 (ja) * | 1988-12-31 | 1994-06-08 | 三星電子株式会社 | アクティブマトリックス液晶表示素子用薄膜トランジスタ |
| US5153690A (en) * | 1989-10-18 | 1992-10-06 | Hitachi, Ltd. | Thin-film device |
| JPH06194687A (ja) | 1992-10-30 | 1994-07-15 | Nec Corp | 透過型アクティブマトリクス型液晶素子 |
| KR100294026B1 (ko) * | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
| US5668649A (en) | 1994-03-07 | 1997-09-16 | Hitachi, Ltd. | Structure of liquid crystal display device for antireflection |
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| US6504592B1 (en) * | 1999-06-16 | 2003-01-07 | Nec Corporation | Liquid crystal display and method of manufacturing the same and method of driving the same |
| TWI261135B (en) * | 2002-05-28 | 2006-09-01 | Chi Mei Optoelectronics Corp | Method for fabricating thin film transistors of a TFT-LCD |
-
2002
- 2002-05-28 TW TW091111376A patent/TWI261135B/zh not_active IP Right Cessation
-
2003
- 2003-01-29 JP JP2003020301A patent/JP4612279B2/ja not_active Expired - Fee Related
- 2003-05-28 US US10/250,017 patent/US6987311B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254759A (ja) * | 1989-03-28 | 1990-10-15 | Sumitomo Metal Ind Ltd | 薄膜半導体装置とその製造方法 |
| JPH0486891A (ja) * | 1990-07-31 | 1992-03-19 | Fuji Xerox Co Ltd | Ｅｌ発光装置 |
| JPH10221717A (ja) * | 1997-02-06 | 1998-08-21 | Semiconductor Energy Lab Co Ltd | 反射型表示装置および電子デバイス |
| JP2000164886A (ja) * | 1998-11-19 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ―基板及びその製造方法 |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP2002108250A (ja) * | 2000-09-29 | 2002-04-10 | Sharp Corp | アクティブマトリックス駆動型自発光表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI261135B (en) | 2006-09-01 |
| US20030232456A1 (en) | 2003-12-18 |
| US6987311B2 (en) | 2006-01-17 |
| JP2003347555A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7907226B2 (en) | Method of fabricating an array substrate for liquid crystal display device | |
| JP5302555B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| US20050170564A1 (en) | Thin film tansistor array panel and fabricating method thereof | |
| KR20160039040A (ko) | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치 | |
| JP6001336B2 (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| TW200807722A (en) | LTPS-LCD structure and method for manufacturing the same | |
| TWI464787B (zh) | 邊緣電場切換型液晶顯示面板之陣列基板及其製作方法 | |
| CN107068692B (zh) | 显示装置、阵列基板及其制造方法 | |
| KR970022448A (ko) | 액정표시장치의 구조 및 제조방법 | |
| JP4612279B2 (ja) | 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法 | |
| JP3868649B2 (ja) | 液晶表示装置およびその製造方法 | |
| CN113725157B (zh) | 阵列基板及其制作方法 | |
| KR100325668B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| CN116184730A (zh) | 阵列基板及其制备方法和显示装置 | |
| KR101159388B1 (ko) | 액정표시소자와 그 제조 방법 | |
| TW584908B (en) | Method of manufacturing IPS-LCD by using 4-mask process | |
| JP2005534959A (ja) | 薄膜トランジスタアレイ基板 | |
| WO2012073942A1 (ja) | 半導体装置およびその製造方法 | |
| TWI655477B (zh) | 主動元件基板的製造方法 | |
| KR100482162B1 (ko) | 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법 | |
| JP3662325B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| JP2001051297A (ja) | アレイ基板及びその製造方法 | |
| KR100583313B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100646172B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR20110070591A (ko) | 박막 트랜지스터 액정표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20030409 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100601 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100927 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |