CN205139543U - 一种阵列基板及显示装置 - Google Patents

一种阵列基板及显示装置 Download PDF

Info

Publication number
CN205139543U
CN205139543U CN201520977392.7U CN201520977392U CN205139543U CN 205139543 U CN205139543 U CN 205139543U CN 201520977392 U CN201520977392 U CN 201520977392U CN 205139543 U CN205139543 U CN 205139543U
Authority
CN
China
Prior art keywords
line
branch electrodes
pixel electrode
electrode
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520977392.7U
Other languages
English (en)
Inventor
程鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201520977392.7U priority Critical patent/CN205139543U/zh
Application granted granted Critical
Publication of CN205139543U publication Critical patent/CN205139543U/zh
Priority to PCT/CN2016/099721 priority patent/WO2017092485A1/zh
Priority to US15/539,770 priority patent/US10204929B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型提供一种阵列基板及显示装置，所述阵列基板包括形成在衬底基板上的栅线、数据线以及公共电极线，由相邻的数据线和相邻的栅线限定的显示单元，且所述显示单元内还包括薄膜晶体管、子像素电极以及公共电极线。其中，所述公共电极线包括：延伸方向与栅线延伸方向相同的主电极线，以及与该主电极线并联的分支电极线。本实用新型通过在公共电极线的主体(即主电极线)上设置并联的分支电极线，以降低公共电极线整体的阻值，从而有效降低公共电极信号的延迟现象，有助于提高显示面板的显示质量。

Description

一种阵列基板及显示装置
技术领域
本实用新型涉及液晶显示领域，特别是指一种阵列基板及显示装置。
背景技术
随着目前的显示屏越做越大，公共电极线也越来越长，这使得公共电极线的电阻也变得较大，导致公共电极信号的延迟现象变得越加严重，从而影响了画面的显示质量。
有鉴于此，本实用新型提供一种能够降低公共电极线整体阻值的技术方案。
实用新型内容
本实用新型的目的是降低阵列基板上的公共电线的阻值，从而解决公共电极线信号延迟的现象，提高画面显示质量。
为实现上述目的，一方面，本实用新型的实施例提供一种阵列基板，包括形成在衬底基板上的栅线、数据线，由相邻的数据线和相邻的栅线限定的显示单元，且所述显示单元内还包括：薄膜晶体管、子像素电极以及公共电极线；
所述公共电极线包括：
延伸方向与栅线延伸方向相同的主电极线，以及与该主电极线并联的分支电极线。
可选地，所述分支电极线包括：
至少两条延伸方向与数据线延伸方向相同的第一分支电极线；
至少一条延伸方向与栅线延伸方向相同的第二分支电极线，所述第二分支电极线连接所有第一分支电极线。
可选地，所述第一分支电极线为三条，其中两条分别设置于所述显示单元的两端区域，其中一条设置于显示单元的中间区域。
可选地，所述显示单元的子像素电极的区域中设置有一个第二分支电极线。
可选地，所述子像素电极与所述薄膜晶体管的漏极为不同层设置，并通过过孔与该薄膜晶体管的漏极连接，且所述过孔与其中一个第二分支电极线至少部分重叠设置。
可选地，所述显示单元的子像素电极不少于两个，所述显示单元的子像素电极相互连接，且至少一个子像素电极的区域中设置有一个第二分支电极线。
可选地，所述显示单元的子像素电极为两个，所述两个子像素电极相互间隔，且每个子像素电极均对应有一个薄膜晶体管，并分别通过其对应的过孔与其对应的薄膜晶体的漏极连接，其中每个过孔分别与不同的第二分支电极线至少部分重叠设置。
可选地，所述显示单元的子像素电极为两个，所述两个子像素电极相互间隔，且每个子像素电极均对应有一个薄膜晶体管，并分别通过其对应的过孔与其对应的薄膜晶体的漏极连接，其中每个过孔分别与不同的第二分支电极线至少部分重叠设置。
可选地，所述子像素电极为精细狭缝电极，所述子像素电极包括第一根茎部、第二根茎部、分支电极、狭缝，所述狭缝的将相邻的分支电极分隔开，所述显示区域的一个第二分支电极线与第二根茎部至少部分重叠。
可选地，所述公共电极线与栅线同层设置。
可选地，所述公共电极线还包括：
连接相邻显示单元的各个分支电极线的连接线。
另一方面，本实用新型还提供一种显示装置，包括上述的阵列基板。
本实用新型的上述技术方案的有益效果如下：
本实用新型通过设置与主电极线并联的分支电极线，以降低公共电极线整体的阻值，从而有效降低公共电极信号的延迟现象，有助于提高显示面板的显示质量。
附图说明
图1本实用新型的阵列基板在第一种实现方式中的结构示意图；
图2为图1中沿A1-A2方向上的截面结构示意图；
图3本实用新型的阵列基板在第二种实现方式中的结构示意图；
图4本实用新型的阵列基板在第三种实现方式中的结构示意图；
图5本实用新型的阵列基板在第四种实现方式中的结构示意图；
图6本实用新型的阵列基板在第五种实现方式中的结构示意图；
图7本实用新型的阵列基板在第六种实现方式中的结构示意图；
图8本实用新型的阵列基板在第七种实现方式中的结构示意图；
图9本实用新型的阵列基板在第八种实现方式中的结构示意图；
图10本实用新型的阵列基板在第九种实现方式中的结构示意图。
具体实施方式
为使本实用新型要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
针对现有阵列基板的公共电极线电阻大，使得公共电极信号延迟越来越严重的问题，本实用新型提供一种新的阵列基板，包括：
形成在衬底基板上的栅线、数据线，由相邻的数据线和相邻的栅线限定的显示单元，且所述显示单元内还包括薄膜晶体管、子像素电极以及公共电极线。
其中公共电极线包括：
延伸方向与栅线延伸方向相同的主电极线，以及与该主电极线并联的分支电极线。
本实用新型通过设置与主电极线并联的分支电极线，以降低公共电极线整体的阻值，从而解决公共电极信号延迟的问题，进而提高提高显示面板的显示质量。
下面结合几种实现方式，对本实用新型的阵列基板进行详细介绍。
实现方式一
如图1、2所示，本实现方式一的阵列基板包括形成在衬底基板1上的栅线10、数据线30，由相邻的数据线和相邻的栅线限定的显示单元，且所述显示单元内还包括薄膜晶体管、子像素电极50以及公共电极线20。其中，公共电极线20包括主电极线21和与该主电极线21并联的分支电极线构成。分支电极线包括延伸方向与数据线30延伸方向相同的第一分支电极线22a、22b，以及延伸方向与栅线10延伸方向相同的一个第二分支电极线23，该第二分支电极线23连接第一分支电极线22a、22b，使的由第一分支电极线22a、22b和第二分支电极线23组成的分支电极线能够与主电极线21形成并联。
在本实现方式一中，显示单元包括子像素电极50(图1中的子像素电极以粗体线框体现)，该子像素电极50通过薄膜晶体管与数据线30连接。
其中，薄膜晶体管包括：栅极10a、有源层25、源极31和漏极33。栅极10a为栅线10的凸出部，栅极绝缘层15位于栅极10a上，有源层25位于栅极绝缘层15上，源极31和漏极33位于有源层25上，钝化层35位于源极31和漏极33上，子像素电极50通过钝化层35上的过孔40连接漏极33，且源极31与数据线30连接。
具体地，栅极绝缘层15可以采用氮化硅或氧化硅；栅极绝缘层可以是单层结构或者多层结构，例如氧化硅\氮化硅。有源层25可以采用非晶硅，多晶硅，微晶硅或氧化物半导体。钝化层35可以采用无机物如氮化硅，或者采用有机绝缘层，如采用有机树脂材料。子像素电极50采用ITO，IZO或其他透明金属氧化物导电材料制备。
在本实现方式一中，第二分支电极线23与第一分支电极线22a、22b的连接位置不加限定。作为优选方案，第二分支电极线23与过孔40至少部分重叠。
实现方式二
参考图3，在本实现方式二中，公共电极线20包括：主电极线21、第一分支电极线22a、22b和第二分支电极线23a、23b。其中第二分支电极线23a与过孔40至少部分重叠设置。子像素电极50(图3中的子像素电极以粗体线框体现)通过过孔40与薄膜晶体管的漏极33连接。
需要给予说明的，本实现方式二中，第二分支电极线23b与第一分支电极线22a、22b的连接位置不加限定。例如在第一分支电极线22a、22b的长度相等的情况下，第二分支电极线23b可以与第一分支电极线22a、22b的端点分别连接。或者在第一分支电极线22a、22b的长度不等的情况下，第二分支电极线23b与第一分支电极线22a、22b中的长度较短者的端点连接，并与第一分支电极线22a、22b中的长度较长者的非端点部位连接。
实现方式三
参考图4，在本实现方式三中，公共电极线20包括：主电极线21、第一分支电极线22a、22b、22c以及第二分支电极线23a、23b。其中，第一分支电极线22a、22b、22c的延伸方向与数据线30的延伸方向相同，第二分支电极线23a、23b的延伸方向与栅线10的延伸方向相同，第二分支电极线23a、23b分别连接第一分支电极线22a、22b、22c。
具体地，在本实现方式三中，栅线10和数据线30限定有显示单元，上述第一分支电极线22a、22b分别设置在显示单元的两端区域，上述第一分支电极线22c设置于显示单元的中间区域。
此外，本实现方式三的显示单元内还设置有一个子像素电极50((图4中的子像素电极以粗体线框体现))，该子像素电极50通过过孔40与薄膜晶体管的漏极33连接。
与上述实现方式二不同的是，本实现方式三包括两个第二分支电极线，且第二分支电极线并不与过孔40至少部分重叠设置。
实现方式四
参考图5，在本实现方式四的阵列基板中，公共电极线20包括：主电极线21、第一分支电极线22a、22b以及第二分支电极线23a、23b、23c。
其中，由相邻数据线30和栅线10所限定显示单元内包括子像素电极51、52、53(图5中的子像素以粗体线框体现)。其中，子像素电极51通过连接部54与子像素电极52连接，子像素电极52通过连接部55与子像素电极53连接。子像素电极51、52、53与连接部54、55为一体成形。
作为示例性介绍，本实现方式四的子像素电极51、52、53的区域中分别设置有对应的一条第二分支电极线。如图5所示，子像素电极51对应设置有第二分支电极线23a,子像素电极52对应设置有第二分支电极线23b，子像素电极53对应设置有第二分支电极线23c。当然，作为其它可行方案，在本实现方式四也可以只有一部分子像素电极的区域上设置第二分支电极线，比如在子像素电极51和子像素电极52下方各设置一条第二分支电极线；或者在子像素电极51和子像素电极53下方各设置一条第二分支电极线；又或者在子像素电极52和子像素电极53下方各设置一条第二分支电极线，本文不再一一举例赘述。
在实施例四中，子像素电极51通过过孔40与薄膜晶体管的漏极33连接，从而使得子像素电极51、52、53共同加载来自漏极33上的数据线信号。
其中，作为优选方案，如图5所示，子像素电极51对应的第二分支电极线23a与过孔40至少部分重叠设置。
实现方式五
参考图6，与上述实现方式四不同的是，本实现方式五的子像素电极51、52、53(图6中的子像素电极以粗体线框表示)的主体可以为板状电极(plateelectrode)，板状电极的边缘形成有条状电极56。
其中，需要给予说明的是本实用新型的子像素电极不限于图1至图6所示的几种的形状。
实现方式六
参考图7，本实现方式六的阵列基板包括：栅线10i、10i+1，数据线30j、30j+1、30j+2。其中，栅线10i、10i+1与数据线30j、30j+1围成第一显示单元，在该第一显示单元内设置有子像素电极50i+1，j。同理，栅线10i、10i+1与数据线30j+1、30j+2围成与第一显示单元同行的第二显示单元，在该第二显示单元内设置有子像素电极50i+1，j+1。
此外，本实现方式六的阵列基板上还设置一公共电极线20，该公共电极线20包括主电极线21、以及分别对应第一显示单元和第二显示单元的分支电极线。
以第一显示单元的分支电极线进行介绍，该第一显示单元的分支电极线包括：延伸方向与数据线30j、30j+1、30j+2延伸方向相同的第一分支电极线22a、22b，以及延伸方向与栅线10i、10i+1延伸方向相同的第二分支电极线23a、23b。子像素电极50i+1，j通过过孔40与薄膜晶体管的漏极33连接。作为优选方案，第二分支电极线23a与过孔40至少部分重叠设置。
此外，如图7所示，本实现方式六为进一步降低公共电极线20的阻值，还通过一连接电极24连接第一显示单元和第二显示单元的分支电极线，其中连接电极24制作过程中与公共电极线20一体成形。
实现方式七
参考图8，本实现方式七的阵列基板包括：栅线10i-1、10i、10i+1，数据线30j、30j+1、30j+2、30j+3以及公共电极线20i、20i+1。其中，栅线10i-1、10i、10i+1与数据线30j、30j+1、30j+2、30j+3围成四个显示单元，每个显示单元均对应设置有上下相邻的两个子像素电极(图8中的子像素电极以粗体线框体现)，且公共电极线20i的主电极线21上针对左上和右上两个显示单元的区域分别延伸有分支电极线，公共电极线20i+1的主电极线21针对左下和右下两个显示单元的区域分别延伸有分支电极线。
以左下角的显示单元为例，公共电极线20i+1的分支电极线包括：
延伸方向与数据线30j、30j+1的延伸方向相同的第一分支电极线22a、22b，以及延伸方向与栅线10i、10i+1的延伸方向相同的第二分支电极线23a、23b。其中，左下角的显示单元具体包括：上下相邻子但相互间隔的像素电极50i，j、50i+1，j。其中，子像素电极50i+1，j通过过孔40a与下方的薄膜晶体管T1的漏极33连接，子像素电极50i，j通过过孔40b与上方的薄膜晶体管T2的漏极33连接。
对应地，第二分支电极线23a设置在子像素电极50i+1，j的区域内，并优选与过孔40a至少部分重叠设置。同理，第二分支电极线22b设置在子像素电极50i，j的区域内，并优选与过孔40b至少部分重叠设置。
示例性地，本实现方式七的子像素电极可以是边缘为条状电极60c的板状电极，每个条状电极60c之间形成有狭缝60d。
实现方式八
参考图9，本实现方式八的阵列基板包括：栅线10i-1、10i、10i+1，数据线30j、30j+1、30j+2、30j+3以及公共电极线20i、20i+1。其中，栅线10i-1、10i、10i+1与数据线30j、30j+1、30j+2、30j+3围成四个显示单元，每个显示单元均对应设置有上下相邻的两个子像素电极，且公共电极线20i的主电极线21上针对左上和右上两个显示单元的区域分别延伸有分支电极线，公共电极线20i+1的主电极线21针对左下和右下两个显示单元的区域分别延伸有分支电极线。
以左下角的显示单元为例，公共电极线20i+1的分支电极线包括：
延伸方向与数据线30j、30j+1的延伸方向相同的第一分支电极线22a、22b，以及延伸方向与栅线10i、10i+1的延伸方向相同的第二分支电极线23a、23b。其中，左下角的显示单元具体包括：上下相邻但相互间隔的子像素电极50i，j、50i+1，j。其中，子像素电极50i+1，j通过过孔40a与下方的薄膜晶体管T1的漏极33连接，子像素电极50i，j通过过孔40b与上方的薄膜晶体管T2的漏极33连接。
对应地，第二分支电极线23a设置在子像素电极50i+1，j的区域内，并优选与过孔40a至少一部分重叠。同理，第二分支电极线22b设置在子像素电极50i，j的区域内，并优选与过孔40b至少部分重叠。
其中，第一分支电极线22a、22b分别设置在子像素电极50i，j、50i+1，j的左右两侧，相邻两个子像素电极50i，j、50i+1，j之间的间隙的延伸方向与栅线延伸方向相同，其中一个第二分支电极线23a与所述间隙至少部分重叠设置。另一第二分支电极线23b连接第一分支电极线22a、22b的端点。
如图9所示，示例性地，本实现方式八的子像素电极具体为精细狭缝电极，包括第一根茎部71a、第二根茎部71b、分支电极71c、狭缝71d。其中，狭缝71d将相邻的分支电极71c分隔开。
此外，本实现方式八的阵列基板还包括与公共电极线20一体成形的连接电极24，连接不同显示区域内的分支电极线。
实现方式九
参考图10，本实现方式九的阵列基板包括：栅线10i-1、10i、10i+1，数据线30j、30j+1、30j+2、30j+3以及公共电极线20i、20i+1(公共电极线在图10以粗体线框体现)。其中，栅线10i-1、10i、10i+1与数据线30j、30j+1、30j+2、30j+3围成四个显示单元，每个显示单元均对应设置有上下相邻的两个子像素电极，且公共电极线20i的主电极线21上针对左上和右上两个显示单元的区域分别延伸有分支电极线，公共电极线20i+1的主电极线21针对左下和右下两个显示单元的区域分别延伸有分支电极线。
以左下角的显示单元为例，公共电极线20i+1的分支电极线包括：
延伸方向与数据线30j、30j+1的延伸方向相同的第一分支电极线22a、22b、22c，以及延伸方向与栅线10i、10i+1的延伸方向相同的第二分支电极线23a、23b、23C。其中，左下角的显示单元具体包括：上下相邻但相互间隔的子像素电极50i，j、50i+1，j。其中，子像素电极50i+1，j通过过孔40a与下方的薄膜晶体管T1的漏极33连接，子像素电极50i，j通过过孔40b与上方的薄膜晶体管T2的漏极33连接。
如图10所示，本实现方式九的子像素电极(例如子像素电极50i，j、50i+1，j,)具体为精细狭缝电极，包括第一根茎部71a、第二根茎部71b、分支电极71c、狭缝71d。其中，狭缝71d将相邻的分支电极71c分隔开。
其中，第一分支电极线22a、22b分别设置在子像素电极50i，j、50i+1，j的左右两侧，而第一分支电极线22c与第二根茎部71b至少部分重叠设置。此外，本实现方式九中，相邻两个子像素电极50i，j、50i+1，j之间的间隙的延伸方向与栅线的延伸方向相同，其中一个第二分支电极线23a与所述间隙至少部分重叠设置。第二分支电极线23b连接第一分支电极线22a、22b的端点，第二分支电极线23c与子像素50i+1，j的第一根茎部71a至少部分重叠设置。
这里需要给予说明的是，本实现方式九的阵列基板的公共电极线还可以包括更多的第一分支电极线以及第二分支电极线，且各个第一分支电极线之间或者各个第二分支电极线之间并不一定要长度或者宽度相等。
此外，本实用新型的另一实施例还提供一种包括上述阵列基板的显示装置，由于阵列基板上的公共电极线的整体阻值得到了降低，因此本实施例显示装置的公共电极信号的延迟现象较小，具有比现有显示装置更高的显示质量。
以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (12)

1.一种阵列基板，包括形成在衬底基板上的栅线、数据线，由相邻的数据线和相邻的栅线限定的显示单元，且所述显示单元内还包括
薄膜晶体管、子像素电极以及公共电极线，其特征在于，
所述公共电极线包括：
延伸方向与栅线延伸方向相同的主电极线，以及与该主电极线并联的分支电极线。
2.根据权利要求1所述的阵列基板，其特征在于，
所述分支电极线包括：
至少两条延伸方向与数据线延伸方向相同的第一分支电极线；
至少一条延伸方向与栅线延伸方向相同的第二分支电极线，所述第二分支电极线连接所有第一分支电极线。
3.根据权利要求2所述的阵列基板，其特征在于，
所述第一分支电极线为三条，其中两条分别设置于所述显示单元的两端区域，其中一条设置于显示单元的中间区域。
4.根据权利要求2所述的阵列基板，其特征在于，
所述显示单元的子像素电极的区域中设置有一个第二分支电极线。
5.根据权利要求2所述的阵列基板，其特征在于，
所述子像素电极与所述薄膜晶体管的漏极为不同层设置，并通过过孔与该薄膜晶体管的漏极连接，且所述过孔与其中一个第二分支电极线至少部分重叠设置。
6.根据权利要求2所述的阵列基板，其特征在于，
所述显示单元的子像素电极不少于两个，所述显示单元的子像素电极相互连接，且至少一个子像素电极的区域中设置有一个第二分支电极线。
7.根据权利要求2所述的阵列基板，其特征在于，
所述显示单元的子像素电极为两个，所述两个子像素电极相互间隔，且每个子像素电极均对应有一个薄膜晶体管，并分别通过其对应的过孔与其对应的薄膜晶体的漏极连接，其中每个过孔分别与不同的第二分支电极线至少部分重叠设置。
8.根据权利要求2所述的阵列基板，其特征在于，
所述显示单元的子像素电极为两个，所述两个子像素电极相互间隔，相邻两个子像素电极之间的间隙的延伸方向与栅线延伸方向相同，其中一个第二分支电极线与所述间隙至少部分重叠设置。
9.根据权利要求2所述的阵列基板，其特征在于，
所述子像素电极为精细狭缝电极，所述子像素电极包括第一根茎部、第二根茎部、分支电极、狭缝，所述狭缝的将相邻的分支电极分隔开，所述显示区域的一个第二分支电极线与第二根茎部至少部分重叠。
10.根据权利要求1所述的阵列基板，其特征在于，
所述公共电极线与栅线同层设置。
11.根据权利要求2所述的阵列基板，其特征在于，
所述公共电极线还包括：
连接同行的相邻显示单元的各个分支电极线的连接线。
12.一种显示装置，其特征在于，包括如权利要求10-11任一项所述的阵列基板。
CN201520977392.7U 2015-12-01 2015-12-01 一种阵列基板及显示装置 Active CN205139543U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201520977392.7U CN205139543U (zh) 2015-12-01 2015-12-01 一种阵列基板及显示装置
PCT/CN2016/099721 WO2017092485A1 (zh) 2015-12-01 2016-09-22 阵列基板及显示装置
US15/539,770 US10204929B2 (en) 2015-12-01 2016-09-22 Array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520977392.7U CN205139543U (zh) 2015-12-01 2015-12-01 一种阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN205139543U true CN205139543U (zh) 2016-04-06

Family

ID=55625319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520977392.7U Active CN205139543U (zh) 2015-12-01 2015-12-01 一种阵列基板及显示装置

Country Status (3)

Country Link
US (1) US10204929B2 (zh)
CN (1) CN205139543U (zh)
WO (1) WO2017092485A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106371256A (zh) * 2016-11-30 2017-02-01 京东方科技集团股份有限公司 像素结构、显示面板及显示装置
CN106773423A (zh) * 2017-02-23 2017-05-31 深圳市华星光电技术有限公司 像素结构、阵列基板和液晶显示面板
WO2017092485A1 (zh) * 2015-12-01 2017-06-08 京东方科技集团股份有限公司 阵列基板及显示装置
CN110764329A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板、显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108628045B (zh) * 2017-03-21 2022-01-25 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
WO2021196089A1 (zh) * 2020-04-01 2021-10-07 京东方科技集团股份有限公司 阵列基板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133761B1 (ko) * 2005-01-26 2012-04-09 삼성전자주식회사 액정 표시 장치
CN101424804A (zh) * 2007-11-02 2009-05-06 上海广电Nec液晶显示器有限公司 液晶显示装置
TWI485495B (zh) * 2011-01-26 2015-05-21 Innolux Corp 液晶顯示裝置
JP5377567B2 (ja) * 2011-04-25 2013-12-25 株式会社ジャパンディスプレイ 液晶表示装置
CN104360549B (zh) * 2014-11-17 2017-04-19 深圳市华星光电技术有限公司 一种阵列基板、显示装置
CN205139543U (zh) * 2015-12-01 2016-04-06 京东方科技集团股份有限公司 一种阵列基板及显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017092485A1 (zh) * 2015-12-01 2017-06-08 京东方科技集团股份有限公司 阵列基板及显示装置
US10204929B2 (en) 2015-12-01 2019-02-12 Boe Technology Group Co., Ltd. Array substrate and display device
CN106371256A (zh) * 2016-11-30 2017-02-01 京东方科技集团股份有限公司 像素结构、显示面板及显示装置
US10591782B2 (en) 2016-11-30 2020-03-17 Boe Technology Group Co., Ltd. Pixel structure, display panel and display device
CN106773423A (zh) * 2017-02-23 2017-05-31 深圳市华星光电技术有限公司 像素结构、阵列基板和液晶显示面板
CN106773423B (zh) * 2017-02-23 2020-05-19 深圳市华星光电技术有限公司 像素结构、阵列基板和液晶显示面板
CN110764329A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板、显示装置

Also Published As

Publication number Publication date
US20180012907A1 (en) 2018-01-11
WO2017092485A1 (zh) 2017-06-08
US10204929B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
CN205139543U (zh) 一种阵列基板及显示装置
CN207424484U (zh) 一种阵列基板及显示装置
CN104049799B (zh) 一种阵列基板、内嵌式触摸屏及显示装置
CN107221536A (zh) 阵列基板、异形显示器及显示装置
CN103885223B (zh) 一种触控显示面板、触控显示装置
CN209055780U (zh) 阵列基板及显示面板
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
JP2014056237A (ja) アレイ基板およびその製造方法、表示装置
CN103488012B (zh) 像素结构、像素结构的制作方法以及有源元件阵列基板
CN202159214U (zh) 阵列基板和液晶显示器
US11980068B2 (en) Display panel and display device with multiplexed photosensitive and display region
CN103309100B (zh) 液晶显示装置及其制造方法
CN105629591A (zh) 一种阵列基板、其制备方法及液晶显示面板
CN204270000U (zh) 一种阵列基板及液晶显示面板
CN104965367A (zh) 一种阵列基板、显示装置及制作方法
CN205427404U (zh) 阵列基板、显示装置
CN206248976U (zh) 阵列基板和显示装置
CN105068344A (zh) 显示面板及其像素阵列
CN106094272A (zh) 一种显示基板、其制作方法及显示装置
KR102582755B1 (ko) 화소 구조, 어레이 기판 및 표시 패널
CN106200167A (zh) 阵列基板及液晶显示器
CN103077944A (zh) 显示装置、阵列基板及其制作方法
CN104317115A (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN111708237B (zh) 一种阵列基板、显示面板及显示装置
CN103926768B (zh) 一种阵列基板、显示面板和显示装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant