CN103941498B - 一种tft阵列基板、显示面板和显示装置 - Google Patents

一种tft阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN103941498B
CN103941498B CN201310573642.6A CN201310573642A CN103941498B CN 103941498 B CN103941498 B CN 103941498B CN 201310573642 A CN201310573642 A CN 201310573642A CN 103941498 B CN103941498 B CN 103941498B
Authority
CN
China
Prior art keywords
pixel cell
electrode
tft array
shaped electric
electric poles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310573642.6A
Other languages
English (en)
Other versions
CN103941498A (zh
Inventor
王征
曹兆铿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai AVIC Optoelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201310573642.6A priority Critical patent/CN103941498B/zh
Priority to US14/228,210 priority patent/US9196634B2/en
Priority to DE102014104649.8A priority patent/DE102014104649B4/de
Publication of CN103941498A publication Critical patent/CN103941498A/zh
Application granted granted Critical
Publication of CN103941498B publication Critical patent/CN103941498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

本发明公开了一种TFT阵列基板，包括：多条扫描线；多条数据线；位于相邻扫描线和相邻数据线所围区域内的像素单元；其中，每一所述像素单元包括层叠并绝缘设置的第一电极和第二电极，所述第一电极为片状，所述第二电极包括沿第一方向延伸、沿第二方向排列多个条状电极；相邻的第一像素单元和第二像素单元构成一单元组；所述第一像素单元包括沿第一方向延伸的第一部分以及从所述第一部分的端部区域向所述第二像素单元延伸的第二部分；所述第二像素单元包括沿第一方向延伸的第三部分以及从所述第三部分的端部区域向所述第一像素单元延伸的第四部分；所述第二部分与所述第四部分错开排列。这样的设计不仅可以不用色阻补偿；而且透过率得到提高。

Description

一种TFT阵列基板、显示面板和显示装置
技术领域
本发明涉及平板显示领域，尤其涉及一种TFT阵列基板，以及包含该TFT阵列基板的显示面板和显示装置。
背景技术
平板显示器以其轻薄、省电等优点受到人们的欢迎，其中以液晶显示面板最为常见。液晶显示面板(Liquid Crystal Display Panel)按照其液晶的工作模式，主要包括如下几种：TN(Twisted Nematic，扭曲向列)型、IPS(In-plane Switching，平面转换)型、FFS(Fringe Field Switching，边缘场转换)型等。边缘场转换液晶显示技术被证明是一种良好的用于高分辨宽视角的显示液晶模式，特性超过同类型的水平电场驱动IPS模式，原因是边缘场显示可以自由地设计偶数或是奇数个液晶畴(domain)，此种设计摆脱了水平电场驱动IPS模式的偶数个液晶畴(domain)限制，对于高分辨率的液晶显示效果出色。
图1是现有技术的一种FFS型液晶显示面板的像素的俯视结构示意图，图2为图1中沿AA’的剖视结构示意图。从图1和图2可以看出，该FFS型液晶显示面板包括多条扫描线101；与扫描线101绝缘交叉(通常为垂直交叉)的多条数据线102；位于相邻扫描线101和相邻数据线102所围成的像素区域(图中虚线框所示)内的像素单元。该像素单元包括层叠并绝缘设置的公共电极104和像素电极105。公共电极104为片状；像素电极105为梳状，包括多个条状电极。该像素单元还包括设置于扫描线101和数据线102交叉处的TFT(Thin FilmTransistor)103，该TFT 103的栅极与扫描线101电连接，该TFT 103的源极(或漏极)与数据线102电连接，该TFT 103的漏极(或源极)与像素电极105电连接。图1和图2所示的像素结构中，像素电极105、公共电极104、数据线102彼此绝缘，但为了简便起见，它们之间设置的绝缘层并未在图中画出。另外，图1和图2所示的像素结构中，像素电极105位于公共电极104的上方。该像素结构还包括由片状公共电极104延伸出来、并覆盖数据线102的屏蔽电极106。
图3是现有技术的另一种FFS型液晶显示面板的像素的俯视结构示意图，图4为图3中沿BB’的剖视结构示意图。图3、图4所示的像素结构与图1、图2所示的像素结构相同之处不再重述，着重描述其区别之处。从图3和图4可以看出，公共电极104为梳状，包括多个条状电极；像素电极105为片状。公共电极104位于像素电极105的上方。该像素结构还包括由梳状公共电极104延伸出来、并覆盖数据线102的屏蔽电极106。
上述两个现有技术的FFS型液晶显示面板的像素结构中，各个像素的形状和大小等均相同，这给高分辨像素的小尺寸面板的设计带来困难。具体的说，由于曝光机的分辨率限制，条状电极(公共电极、屏蔽电极、像素电极)的宽度(即线宽)以及条状电极之间狭缝(slit)的间距(线距)会有最小设计要求，导致实际上的FFS型液晶显示面板中像素液晶畴个数的选择余地也受到限制。比如像5.3HD(High Definition)的产品，PPI(Pixel PerInch)达到280左右，每个像素最多只能包括3个狭缝。因为若选取每个像素超过3个狭缝的设计，例如4个狭缝，那么线宽和线距将超过曝光机的分辨率限制。而3个狭缝的像素设计由于狭缝的间距(线距)过大，会造成透过率的下降；如果进一步采用每个像素少于3个狭缝的设计，那么狭缝的间距(线距)进一步增大，会造成透过率进一步的下降。
为了解决上述现有技术FFS像素的设计中，狭缝的个数，或液晶畴的个数受到限制的问题，现有技术第三种FFS型液晶显示面板的像素结构如图5和图6所示。图5是现有技术的第三种FFS型液晶显示面板的像素的俯视结构示意图，图6为图5中沿CC’的剖视结构示意图。图5、图6所示的像素结构与图1、图2所示的像素结构相同之处不再重述，着重描述其区别之处。从图5和图6可以看出，相邻的像素单元中，狭缝的个数不同，导致像素的大小也不相同；相邻的两个像素单元在宽度方向上具有奇数个条状电极和狭缝。具体地说，像素单元11和12相邻，像素单元11中设置有3个条状电极和2个狭缝，像素单元12中设置有4个条状电极和3个狭缝；像素单元12的宽度大于像素单元11的宽度(宽度方向垂直于条状电极的延伸方向)。这样像素单元11和12中的线宽和线距都可以不超过工艺条件(特别是曝光机的分辨率)限制，满足最小设计要求；同时，狭缝的间距(线距)也不会过大，透过率得到提高。但由于像素单元11和12大小不相同，需要进行色阻补偿，并且其他显示特性(如闪烁)也需要采用特殊设计。
发明内容
本发明的实施例所要解决的一个技术问题是，现有技术FFS型像素结构中狭缝的个数受到限制，透过率不高；
本发明的实施例所要解决的另一个技术问题是，现有技术FFS型像素结构中像素的大小不相同，需要色阻补偿。
为了解决上述技术问题，本发明的实施例提供了一种TFT阵列基板，包括：多条扫描线；与所述多条扫描线绝缘交叉的多条数据线；位于相邻扫描线和相邻数据线所围成的像素区域内的像素单元；其中，每一所述像素单元包括层叠并绝缘设置的第一电极和第二电极，所述第一电极为片状，所述第二电极包括沿第一方向延伸、沿第二方向排列多个条状电极；相邻的第一像素单元和第二像素单元构成一单元组；所述第一像素单元包括沿第一方向延伸的第一部分以及从所述第一部分的端部区域向所述第二像素单元延伸的第二部分；所述第二像素单元包括沿第一方向延伸的第三部分以及从所述第三部分的端部区域向所述第一像素单元延伸的第四部分；所述第二部分与所述第四部分错开排列。
本发明的实施例还提供了一种包括上述TFT阵列基板的显示面板和显示装置。
相对于现有技术而言，本发明的实施例所提供的具有FFS型像素的TFT阵列基板、显示面板和显示装置中，由于相邻的第一像素单元和第二像素单元构成一单元组；所述第一像素单元包括沿第一方向延伸(条状电极的延伸方向)的第一部分以及从所述第一部分的端部区域向所述第二像素单元延伸的第二部分；所述第二像素单元包括沿第一方向延伸的第三部分以及从所述第三部分的端部区域向所述第一像素单元延伸的第四部分；所述第二部分与所述第四部分错开排列。简单地说，第一像素单元和第二像素单元均包括宽部和窄部，第一像素单元的宽部与第二像素单元的窄部对应匹配设置，第二像素单元的宽部与第一像素单元的窄部对应匹配设置。这样的设计不仅可以使得第一像素单元和第二像素单元的大小相等，不用色阻补偿；而且第一像素单元和第二像素单元构成的单元组在宽度方向上可以设置有奇数条条状电极和狭缝，透过率得到提高。
附图说明
图1为现有技术的一种FFS型液晶显示面板的像素的俯视结构示意图；
图2为图1中沿AA’的剖视结构示意图；
图3为现有技术的另一种FFS型液晶显示面板的像素的俯视结构示意图；
图4为图3中沿BB’的剖视结构示意图；
图5为现有技术的第三种FFS型液晶显示面板的像素的俯视结构示意图；
图6为图5中沿CC’的剖视结构示意图；
图7为本发明实施例一提供的TFT阵列基板中像素的俯视结构示意图；
图8为图7中沿DD’的剖视结构示意图；
图9为图7中沿EE’的剖视结构示意图；
图10为本发明实施例一提供的TFT阵列基板中像素的另一俯视结构示意图；
图11为本发明实施例二提供的TFT阵列基板中像素的俯视结构示意图；
图12为图11中沿FF’的剖视结构示意图；
图13为图11中沿GG’的剖视结构示意图；
图14为本发明实施例三提供的TFT阵列基板中像素的俯视结构示意图；
图15为图14中沿HH’的剖视结构示意图；
图16为图14中沿II’的剖视结构示意图；
图17为本发明实施例四提供的TFT阵列基板中像素的俯视结构示意图；
图18为本发明实施例五提供的显示面板结构示意图；
图19为本发明实施例六提供的显示装置结构示意图。
具体实施方式
本发明的核心思想是通过设计像素单元的形状和TFT阵列的排布，使得每一像素单元的大小相等，不用色阻补偿；而且相邻的两个像素单元构成的单元组在宽度方向上可以设置奇数条条状电极和狭缝，透过率得到提高。
具体的说，该像素单元的形状和TFT阵列的排布为：相邻的第一像素单元和第二像素单元构成一单元组；所述第一像素单元包括沿第一方向延伸(条状电极的延伸方向)的第一部分以及从所述第一部分的端部区域向所述第二像素单元延伸的第二部分；所述第二像素单元包括沿第一方向延伸的第三部分以及从所述第三部分的端部区域向所述第一像素单元延伸的第四部分；所述第二部分与所述第四部分错开排列。
实施例一
本发明实施例一提供的TFT阵列基板中像素的俯视结构示意图如图7所示(图7中仅示出了相邻的两个像素单元的局部结构)，图8为图7中沿DD’的剖视结构示意图，图9为图7中沿EE’的剖视结构示意图。从图7、8、9中可以看出，实施例一提供的TFT阵列基板，包括：
多条扫描线201(图中示出了两条相邻扫描线2011和2012)；
与多条扫描线201绝缘交叉的多条数据线202(图中示出了三条相邻数据线2021、2022和2023)；
位于相邻扫描线和相邻数据线所围成的像素区域内的像素单元(图中示出了两个相邻的像素单元PIX1和PIX2)。
其中，每一像素单元包括层叠并绝缘设置的第一电极和第二电极，第一电极为片状，第二电极包括沿第一方向延伸、沿第二方向排列多个条状电极(第一方向与第二方向交叉，通常相互垂直或基本垂直)；具体地说，像素单元PIX1包括层叠并绝缘设置的第一电极2051和第二电极2041，第一电极2051为片状，第二电极2041包括沿第一方向延伸，沿第二方向排列多个条状电极2041a、2041b、2041c(图中以三个条状电极为例)；像素单元PIX2包括层叠并绝缘设置的第一电极2052和第二电极2042，第一电极2052为片状，第二电极2042包括沿第一方向延伸，沿第二方向排列多个条状电极2042a、2042b、2042c(图中以三个条状电极为例)。
相邻的第一像素单元PIX1和第二像素单元PIX2构成一单元组，二者沿着第二方向排列；第一像素单元PIX1包括沿第一方向延伸的第一部分P1以及从第一部分P1的端部(图中为下端部)区域向第二像素单元PIX2延伸的第二部分P2；第二像素单元PIX2包括沿第一方向延伸的第三部分P3以及从第三部分P3的端部(图中为上端部)区域向第一像素单元PIX1延伸的第四部分P4；第二部分P2与第四部分P4错开排列(例如如图7所示的第二部分P2与第四部分P4沿着第一方向排列)。第一部分P1的形状可以有多种不同方案，如平行四边形、肩章形、矩形或正方形等。通常，第一部分P1沿着第一方向，其宽度保持不变或基本不变。图7中以第一部分P1矩形为例，其在第一方向的长度L1大于第二方向的宽度W1。同样的，第三部分P3的形状可以有多种不同方案，如平行四边形、肩章形、矩形或正方形等。通常，第三部分P3沿着第一方向，其宽度保持不变或基本不变。图7中以第三部分P3矩形为例，其在第一方向的长度L1大于第二方向的宽度W1。可选择的，第一部分P1和第三部分P3的形状相同或基本相同，且平行设置(如图二者均为矩形)。
另外，图7中第二部分P2从第一部分P1的下端部沿着第二方向向第二像素单元PIX2延伸，使得第一像素单元PIX1的下端部(即第二部分P2所在端部)在宽度方向(即第二方向上)的宽度为W2；第四部分P4从第三部分P3的上端部沿着第二方向向第一像素单元PIX1延伸，使得第二像素单元PIX2的上端部(即第四部分P4所在端部)在宽度方向(即第二方向上)的宽度为W2。该上端部和下端部分别为该单元组相对的两个端部。第二部分P2在第一方向的长度L2小于第一部分P1在第一方向的长度L1；同样的，第四部分P4在第一方向的长度L2小于第三部分P3在第一方向的长度L1。第二部分P2和第四部分P4相互向着相反的方向延伸，二者错开排列，使得二者沿着第一方向排列。第一部分P1与第二部分P2构成L形，第三部分P3与第四部分P4构成L形，第一像素单元PIX1的L型的内角与第二像素单元PIX2的L型的内角成对角设置。
需要说明的是，若第一部分P1和第三部分P3采取不同的形状设计，由第一像素单元PIX1和第二像素单元PIX2构成的单元组也可以由不同的形状，如平行四边形、肩章形、矩形或正方形等。图7中由于第一部分P1和第三部分P3均为矩形，因此整个单元组也为矩形。单元组沿第一方向的长度为L1(未计入扫描线201的宽度)，沿第二方向的宽度W＝W1+W2+数据线202的宽度。此时，第一像素单元PIX1的轮廓与第二像素单元PIX2的轮廓关于中心对称。
从另一角度描述实施例一，如图10所示。第一像素单元PIX1和第二像素单元PIX2均包括宽部和窄部；即第一像素单元PIX1包括沿第一方向排列的宽部Pd1和窄部Pu1，第二像素单元PIX2包括沿第一方向排列的宽部Pu2和窄部Pd2。宽部Pd1是第一像素单元PIX1下端部，即第二部分P2所在端部，宽度为W2(第一部分P1和第二部分P2宽度之和)；窄部Pu1是第一像素单元PIX1上端部，宽度为W1。宽部Pu2是第二像素单元PIX2上端部，即第四部分P4所在端部，宽度为W2(第三部分P3和第四部分P4宽度之和)；窄部Pd2是第二像素单元PIX2下端部，宽度为W1。
第一像素单元PIX1的宽部Pd1与第二像素单元PIX2的窄部Pd2对应匹配设置，即二者在下端部沿着第二方向排列；第二像素单元PIX2的宽部Pu2与第一像素单元PIX1的窄部Pu1对应匹配设置，即二者在上端部沿着第二方向排列。优选的，第一像素单元PIX1和第二像素单元PIX2的大小相等或基本相等、面积相同或基本相同。进一步地，第一像素单元PIX1的存储电容和第二像素单元PIX2的存储电容大小相同或基本相同(此时闪烁可以得到较好抑制)，或者说第一像素单元PIX1的第一电极2051与第二电极2041之间的交叠面积和第二像素单元PIX2的第一电极2052与第二电极2042之间的交叠面积大小相同或基本相同，这样在显示的时候，就不用对第一像素单元PIX1和第二像素单元PIX2进行色阻补偿。另外，第一像素单元PIX1和第二像素单元PIX2的形状也可以相同。
从图7、8、9中还可以看出，第二部分P2设置一条条状电极2041c；第四部分设置一条条状电极2042c。第一部分P1与第三部分P3均包括N条条状电极，N为大于或等于0的自然数。图7中以N＝2；即第一部分P1设置2条条状电极2041a和2041b，第三部分P3设置2条条状电极2042a和2042b为例。通常，N取0、1、2、3、4其中之一。这样，单元组对应第二部分P2的一端(即下端部)具有2N+1条条状电极，单元组对应第四部分P4的一端(即上端部)具有2N+1条条状电极；即单元组在宽度方向(第二方向)上具有奇数条条状电极。
另外，实施例一中，第一电极2051、2052为像素电极，第二电极2041、2042为公共电极并位于像素电极2051、2052上方。该TFT阵列基板还包括屏蔽电极206。该屏蔽电极206通常与公共电极2041、2042位于同一层且用相同材料制备，通常也具有公共电位。本实施例一中，屏蔽电极206包括分别位于第一像素单元PIX1与第二像素单元PIX2外侧的数据线2021、2023上方，并与数据线2021、2023绝缘且交叠的第一屏蔽电极2061、第三屏蔽电极2063。通常，第一屏蔽电极2061覆盖数据线2021、第三屏蔽电极2063覆盖数据线2023。屏蔽电极206还包括第二屏蔽电极2062，由公共电极2041、2042的条状电极延伸至第一像素单元PIX1与第二像素单元PIX2之间的数据线2022上方形成，并与数据线2022绝缘且交叠。通常，第二屏蔽电极2062覆盖数据线2022。具体地说，第二屏蔽电极2062由第二部分P2的条状电极2041c和第四部分P4的条状电极2042c延伸至第一像素单元PIX1和第二像素单元PIX2之间的数据线2022上方形成。当然，也可以是第二屏蔽电极2062由第二部分P2的条状电极2041c或第四部分P4的条状电极2042c延伸至第一像素单元PIX1和第二像素单元PIX2之间的数据线2022上方形成。第一像素单元PIX1和第二像素单元PIX2之间的数据线2022包括位于第二部分P2与第三部分P3之间的第一段2022a、位于第四部分P4与第一部分P1之间的第二段2022b、位于第二部分P2与第四部分P4之间的第三段2022c；第一段2022a，第二段2022b均沿着第一方向，第三段2022c位于第一段2022a与第二段2022b之间并连接第一段2022a与第二段2022b。相应的作为一种优选的方式，第四部分P4的条状电极2042c沿着第一方向延伸至第一段2022a上方形成第二屏蔽电极2062的第一段2062a，第二部分P2的条状电极2041c沿着第一方向延伸至第二段2022b上方形成第二屏蔽电极2062的第二段2062b，另外，第二屏蔽电极2062还包括连接第一段2062a和第二段2062b的第三段2062c，并覆盖数据线2022的第三段2022c。
进一步参考图7、8、9，假设各条状电极2041a、2041b、2041c、2042a、2042b、2042c的宽度均为a；屏蔽电极2061、2062、2063的宽度为b；相邻条状电极、相邻的条状电极和屏蔽电极之间具有宽度为c的狭缝，即2041a与2041b之间，2041b与2041c之间，2041c与2062之间，2062与2042c之间，2042c与2042b之间，2042b与2042a之间具有宽度为c的狭缝；单元组在第二方向上具有(2N+1)个条状电极，2个屏蔽电极2062和2063(或2061)，(2N+3)个狭缝；这样，单元组的宽度为(2N+1)*a+(2N+3)*c+2b，平均一个像素单元的宽度W＝(N+0.5)*a+(N+1.5)*c+b。考虑到制备TFT阵列基板的工艺条件(特别是曝光机的曝光极限)限制，所以a、b、c不能过小；考虑到TFT阵列基板的透过率，所以a、b、c不能过大。
下面通过对比图3和图4所示的现有技术与本发明实施例一提供的方案，说明本发明实施例一的有益效果。
假设a、b、c分别有最小值amin、bmin、cmin，a、b、c分别有最大值amax、bmax、cmax；即amin≤a≤amax，bmin≤b≤bmax，cmin≤c≤cmax。
若按照图3和图4所示的现有技术，每一个像素单元的宽度W’＝N*a+(N+1)*c+b,那么每一个像素单元的宽度W’满足N*amin+(N+1)*cmin+bmin≤W’≤N*amax+(N+1)*cmax+bmax。由于N为大于等于0的自然数，现有技术中每一个像素单元的宽度W’受到限制，某些宽度的像素单元无法用图3和图4所示的现有技术实现或实现的效果不好。例如，对于宽度为W’的像素单元，其宽度W’满足N*amax+(N+1)*cmax+bmax＜W’＜(N+1)*amin+(N+2)*cmin+bmin的话，该像素单元无法用图3和图4所示的现有技术实现或实现的效果不好。因为，W’＜(N+1)*amin+(N+2)*cmin+bmin，则该像素单元内无法在曝光机的曝光极限下制备N+1个条状电极；N*amax+(N+1)*cmax+bmax＜W’，则该像素单元内虽然可以设置N个条状电极，但透过率过低。另一方面，本发明实施例一中平均一个像素单元的宽度W＝(N+0.5)*a+(N+1.5)*c+b，满足(N+0.5)*amin+(N+1.5)*cmin+bmin≤W≤(N+0.5)*amax+(N+1.5)*cmax+bmax。只要本发明实施例一中平均一个像素单元的宽度W的取值范围(N+0.5)*amin+(N+1.5)*cmin+bmin≤W≤(N+0.5)*amax+(N+1.5)*cmax+bmax与N*amax+(N+1)*cmax+bmax＜W’＜(N+1)*amin+(N+2)*cmin+bmin有交集，那么发明实施例一所制备的像素单元不仅能够满足曝光机的曝光极限的要求，同时透过率较高。
下面进一步举出具体的实例来说明，通常取2μm≤a≤3μm(a优选值为2.5μm)，8.5μm≤b≤9.5μm，4μm≤c≤5μm(c优选值为4.5μm)；即amin＝2μm、bmin＝8.5μm、cmin＝4μm，amax＝3μm、bmax＝9.5μm、cmax＝5μm。那么此时，用图3和图4所示的现有技术所制备的像素单元的宽度W’满足：2Nμm+4(N+1)μm+8.5μm≤W’≤3Nμm+5(N+1)μm+9.5μm；即W’满足12.5μm≤W’≤14.5μm(N＝0)或18.5μm≤W’≤22.5μm(N＝1)或24.5μm≤W’≤30.5μm(N＝2)或30.5μm≤W’≤38.5μm(N＝3)。相对应的，对于宽度W’满足14.5μm＜W’＜18.5μm的像素单元，图3和图4所示的现有技术只能在一个像素单元内设置O个条状电极，此时透过率不高。对于宽度W’满足22.5μm＜W’＜24.5μm的像素单元，图3和图4所示的现有技术只能在一个像素单元内设置1个或O个条状电极，但同样地透过率不高。另一方面，本发明实施例一中平均一个像素单元的宽度W＝(N+0.5)*a+(N+1.5)*c+b，满足2(N+0.5)μm+4(N+1.5)μm+8.5μm≤W≤3(N+0.5)μm+5(N+1.5)μm+9.5μm；即W满足15.5μm≤W≤18.5μm(N＝0)或21.5μm≤W≤26.5μm(N＝1)或27.5μm≤W≤34.5μm(N＝2)或33.5μm≤W≤42.5μm(N＝3)。15.5μm≤W≤18.5μm(N＝0)与14.5μm＜W’＜18.5μm有交集15.5μm≤W＜18.5μm，即对于宽度W满足15.5μm≤W＜18.5μm的像素单元，本发明实施例一可以在一个像素单元内设置1个条状电极，此时既能满足曝光机的曝光极限要求，又能获得较高的透过率。同样的，21.5μm≤W≤26.5μm(N＝1)与22.5μm＜W’＜24.5μm有交集22.5μm＜W’＜24.5μm，即对于宽度W满足22.5μm＜W＜24.5μm的像素单元，本发明实施例一可以在一个像素单元内设置2个条状电极，此时既能满足曝光机的曝光极限要求，又能获得较高的透过率。
实施例二
本发明实施例二提供的TFT阵列基板中像素的俯视结构示意图如图11所示(图11中仅示出了相邻的两个像素单元的局部结构)，图12为图11中沿FF’的剖视结构示意图，图13为图11中沿GG’的剖视结构示意图。从图11、12、13中可以看出，实施例二与实施例一相似，二者相同之处不再重复阐述，着重介绍二者区别之处。相对于图7、8、9、10所示的实施例一，图11、12、13所示的实施例二的不同之处在于，数据线2021、2022、2023的上方没有设置屏蔽电极，即没有被屏蔽电极覆盖。因此，公共电极2041或2042就不会延伸出像素区域外的数据线上方。需要说明的是，图11、12、13中数据线2021、2022、2023均没有被屏蔽电极覆盖，但不能构成对本发明的限定。在其他实施例中，数据线2021、2022、2023可以是一部分被屏蔽电极覆盖。
进一步参考图11、12、13，假设各条状电极2041a、2041b、2041c、2042a、2042b、2042c的宽度均为a；相邻的像素单元内的条状电极之间在第二方向上的最小距离为b，即第一像素单元PIX1第一部分P1的条状电极2041b与第二像素单元PIX2第四部分P4的条状电极2042c之间的最小距离为b，第二像素单元PIX2第三部分P3的条状电极2042b与第一像素单元PIX1第二部分P2的条状电极2041c之间的最小距离为b，第一像素单元PIX1的条状电极与其左边的像素单元(未画出)的条状电极之间的最小距离为b，第二像素单元PIX2的条状电极与其右边的像素单元(未画出)的条状电极之间的最小距离为b；像素单元PIX1、PIX2内各条状电极之间具有宽度为c的狭缝，即2041a与2041b之间，2041b与2041c之间，2042c与2042b之间，2042b与2042a之间具有宽度为c的狭缝；单元组在第二方向上具有(2N+1)个条状电极，(2N-1)个宽度为c的狭缝，此时N为正整数；通常，N取1、2、3、4其中之一。这样，单元组的宽度为(2N+1)*a+(2N-1)*c+2b，平均一个像素单元的宽度W＝(N+0.5)*a+(N-0.5)*c+b。考虑到制备TFT阵列基板的曝光机有曝光极限，所以a、b、c不能过小；考虑到TFT阵列基板的透过率，所以a、b、c不能过大。
下面通过对比图1和图2所示的现有技术与本发明实施例二提供的方案，说明本发明实施例二的有益效果。
假设a、b、c分别有最小值amin、bmin、cmin，a、b、c分别有最大值amax、bmax、cmax；即amin≤a≤amax，bmin≤b≤bmax，cmin≤c≤cmax。
若按照图1和图2所示的现有技术，每一个像素单元的宽度W’＝N*a+(N-1)*c+b,那么每一个像素单元的宽度W’满足N*amin+(N-1)*cmin+bmin≤W’≤N*amax+(N-1)*cmax+bmax。由于N为正整数，现有技术中每一个像素单元的宽度W’受到限制，某些宽度的像素单元无法用图1和图2所示的现有技术实现或实现效果不好。例如，对于宽度为W’的像素单元，其宽度W’满足N*amax+(N-1)*cmax+bmax＜W’＜(N+1)*amin+N*cmin+bmin的话，该像素单元无法用图1和图2所示的现有技术实现或实现效果不好。因为，W’＜(N+1)*amin+N*cmin+bmin，则该像素单元内无法在曝光机的曝光极限下制备N+1个条状电极；N*amax+(N-1)*cmax+bmax＜W’，则该像素单元内虽然可以设置N个条状电极，但透过率过低。另一方面，本发明实施例二中平均一个像素单元的宽度W＝(N+0.5)*a+(N-0.5)*c+b，满足(N+0.5)*amin+(N-0.5)*cmin+bmin≤W≤(N+0.5)*amax+(N-0.5)*cmax+bmax。只要本发明实施例二中平均一个像素单元的宽度W的取值范围(N+0.5)*amin+(N-0.5)*cmin+bmin≤W≤(N+0.5)*amax+(N-0.5)*cmax+bmax与N*amax+(N-1)*cmax+bmax＜W’＜(N+1)*amin+N*cmin+bmin有交集，那么发明实施例二所制备的像素单元不仅能够满足曝光机的曝光极限的要求，同时透过率较高。
下面进一步举出具体的实例来说明，通常取2μm≤a≤3μm(a优选值为2.5μm)，8μm≤b≤10μm，4μm≤c≤5μm(c优选值为4.5μm)；即amin＝2μm、bmin＝8μm、cmin＝4μm，amax＝3μm、bmax＝10μm、cmax＝5μm。那么此时，用图1和图2所示的现有技术所制备的像素单元的宽度W’满足：2Nμm+4(N-1)μm+8μm≤W’≤3Nμm+5(N-1)μm+10μm；即W’满足10μm≤W’≤13μm(N＝1)或16μm≤W’≤21μm(N＝2)或22μm≤W’≤29μm(N＝3)。相对应的，对于宽度W’满足13μm＜W’＜16μm的像素单元，图1和图2所示的现有技术只能在一个像素单元内设置1个条状电极，此时透过率不高。对于宽度W’满足21μm＜W’＜22μm的像素单元，图1和图2所示的现有技术只能在一个像素单元内设置2或1个条状电极，但同样地透过率不高。另一方面，本发明实施例二中平均一个像素单元的宽度W＝(N+0.5)*a+(N-0.5)*c+b，满足2(N+0.5)μm+4(N-0.5)μm+8μm≤W≤3(N+0.5)μm+5(N-0.5)μm+10μm；即W满足13μm≤W≤17μm(N＝1)或19μm≤W≤25μm(N＝2)。13μm≤W≤17μm(N＝1)与13μm＜W’＜16μm有交集13μm＜W＜16μm，即对于宽度W满足13μm＜W＜16μm的像素单元，本发明实施例二可以在一个像素单元内设置2个条状电极，此时既能满足曝光机的曝光极限要求，又能获得较高的透过率。同样的，19μm≤W≤25μm(N＝2)与21μm＜W’＜22μm有交集21μm＜W＜22μm，即对于宽度W满足21μm＜W＜22μm的像素单元，本发明实施例二可以在一个像素单元内设置3个条状电极，此时既能满足曝光机的曝光极限要求，又能获得较高的透过率。
实施例三
本发明实施例三提供的TFT阵列基板中像素的俯视结构示意图如图14所示(图14中仅示出了相邻的两个像素单元的局部结构)，图15为图14中沿HH’的剖视结构示意图，图16为图14中沿II’的剖视结构示意图。从图14、15、16中可以看出，实施例三与实施例一、实施例二均有相同之处，也有不同之处。主要区别在于，实施例三中，像素电极为梳状，包括多个条状电极；公共电极为片状；像素电极位于公共电极上方并与公共电极绝缘。实施例三的TFT阵列基板还包括屏蔽电极，该屏蔽电极由片状的公共电极延伸到数据线上方，并覆盖数据线形成。具体阐述如下：
实施例三提供的TFT阵列基板，包括：
多条扫描线201(图中示出了两条相邻扫描线2011和2012)；
与多条扫描线201绝缘交叉的多条数据线202(图中示出了三条相邻数据线2021、2022和2023)；
位于相邻扫描线和相邻数据线所围成的像素区域内的像素单元(图中示出了两个相邻的像素单元PIX1和PIX2)。
其中，每一像素单元包括层叠并绝缘设置的第一电极和第二电极，第一电极为片状，第二电极包括沿第一方向延伸、沿第二方向排列多个条状电极(第一方向与第二方向交叉，通常相互垂直或基本垂直)；具体地说，像素单元PIX1包括层叠并绝缘设置的第一电极2041和第二电极2051，第一电极2041为片状，第二电极2051包括沿第一方向延伸，沿第二方向排列多个条状电极2051a、2051b、2051c(图中以三个条状电极为例)；像素单元PIX2包括层叠并绝缘设置的第一电极2042和第二电极2052，第一电极2042为片状，第二电极2052包括沿第一方向延伸，沿第二方向排列多个条状电极2052a、2052b、2052c(图中以三个条状电极为例)。
相邻的第一像素单元PIX1和第二像素单元PIX2构成一单元组，二者沿着第二方向排列；第一像素单元PIX1包括沿第一方向延伸的第一部分P1以及从第一部分P1的端部(图中为下端部)区域向第二像素单元PIX2延伸的第二部分P2；第二像素单元PIX2包括沿第一方向延伸的第三部分P3以及从第三部分P3的端部(图中为上端部)区域向第一像素单元PIX1延伸的第四部分P4；第二部分P2与第四部分P4错开排列。第一部分P1的形状可以有多种不同方案，如平行四边形、肩章形、矩形或正方形等。通常，第一部分P1沿着第一方向，其宽度保持不变或基本不变。图14中以第一部分P1矩形为例，其在第一方向的长度L1大于第二方向的宽度W1。同样的，第三部分P3的形状可以有多种不同方案，如平行四边形、肩章形、矩形或正方形等。通常，第三部分P3沿着第一方向，其宽度保持不变或基本不变。图14中以第三部分P3矩形为例，其在第一方向的长度L1大于第二方向的宽度W1。优选的，第一部分P1和第三部分P3的形状相同或基本相同，且平行设置(如图二者均为矩形)。
另外，图14中第二部分P2从第一部分P1的下端部沿着第二方向向第二像素单元PIX2延伸，使得第一像素单元PIX1的下端部(即第二部分P2所在端部)在宽度方向(即第二方向上)的宽度为W2；第四部分P4从第三部分P3的上端部沿着第二方向向第一像素单元PIX1延伸，使得第二像素单元PIX2的上端部(即第四部分P4所在端部)在宽度方向(即第二方向上)的宽度为W2。该上端部和下端部分别为该单元组相对的两个端部。第二部分P2在第一方向的长度L2小于第一部分P1在第一方向的长度L1；同样的，第四部分P4在第一方向的长度L2小于第三部分P3在第一方向的长度L1。第二部分P2和第四部分P4相互向着相反的方向延伸，二者错开排列，使得二者沿着第一方向排列。第一部分P1与第二部分P2构成L形，第三部分P3与第四部分P4构成L形，第一像素单元PIX1的L型的内角与第二像素单元PIX2的L型的内角成对角设置。
需要说明的是，若第一部分P1和第三部分P3采取不同的形状设计，由第一像素单元PIX1和第二像素单元PIX2构成的单元组也可以由不同的形状，如平行四边形、肩章形、矩形或正方形等。图14中由于第一部分P1和第三部分P3均为矩形，因此整个单元组也为矩形。单元组沿第一方向的长度为L1(未计入扫描线201的宽度)，沿第二方向的宽度W＝W1+W2+数据线202的宽度。此时，第一像素单元PIX1的轮廓与第二像素单元PIX2的轮廓关于中心对称。
优选的，第一像素单元PIX1和第二像素单元PIX2的大小相等或基本相等、面积相同或基本相同。进一步地，第一像素单元PIX1的存储电容和第二像素单元PIX2的存储电容大小相同或基本相同，或者说第一像素单元PIX1的第一电极2041与第二电极2051之间的交叠面积和第二像素单元PIX2的第一电极2042与第二电极2052之间的交叠面积大小相同或基本相同，这样在显示的时候，就不用对第一像素单元PIX1和第二像素单元PIX2进行色阻补偿。另外，第一像素单元PIX1和第二像素单元PIX2的形状也可以相同。
从图14、15、16中还可以看出，第二部分P2设置一条条状电极2051c；第四部分设置一条条状电极2052c。第一部分P1与第三部分P3均包括N条条状电极，N为正整数。图14中以N＝2；即第一部分P1设置2条条状电极2051a和2051b，第三部分P3设置2条条状电极2052a和2052b为例。通常，N取1、2、3、4其中之一。这样，单元组对应第二部分P2的一端(即下端部)具有2N+1条条状电极，单元组对应第四部分P4的一端(即上端部)具有2N+1条条状电极；即单元组在宽度方向(第二方向)上具有奇数条条状电极。
另外，实施例三中，第一电极2041、2042为公共电极，第二电极2051、2052为像素电极并位于公共电极2041、2042上方。该TFT阵列基板还包括屏蔽电极206。该屏蔽电极206通常与公共电极2041、2042位于同一层且用相同材料制备，通常也具有公共电位。本实施例三中，屏蔽电极206包括分别位于第一像素单元PIX1与第二像素单元PIX2外侧的数据线2021、2023上方，并与数据线2021、2023绝缘且交叠的第一屏蔽电极2061、第三屏蔽电极2063。通常，第一屏蔽电极2061覆盖数据线2021、第三屏蔽电极2063覆盖数据线2023。屏蔽电极206还包括第二屏蔽电极2062，由公共电极2041、2042延伸至第一像素单元PIX1与第二像素单元PIX2之间的数据线2022上方形成，并与数据线2022绝缘且交叠。通常，第二屏蔽电极2062覆盖数据线2022。
进一步参考图14、15、16，假设各条状电极2051a、2051b、2051c、2052a、2052b、2052c的宽度均为a；相邻的像素单元内的条状电极之间在第二方向上的最小距离为b，即第一像素单元PIX1第一部分P1的条状电极2051b与第二像素单元PIX2第四部分P4的条状电极2052c之间的最小距离为b，第二像素单元PIX2第三部分P3的条状电极2052b与第一像素单元PIX1第二部分P2的条状电极2051c之间的最小距离为b，第一像素单元PIX1的条状电极与其左边的像素单元(未画出)的条状电极之间的最小距离为b，第二像素单元PIX2的条状电极与其右边的像素单元(未画出)的条状电极之间的最小距离为b；像素单元PIX1、PIX2内各条状电极之间具有宽度为c的狭缝，即2051a与2051b之间，2051b与2051c之间，2052c与2052b之间，2052b与2052a之间具有宽度为c的狭缝；单元组在第二方向上具有(2N+1)个条状电极，(2N-1)个宽度为c的狭缝；这样，单元组的宽度为(2N+1)*a+(2N-1)*c+2b，平均一个像素单元的宽度W＝(N+0.5)*a+(N-0.5)*c+b。考虑到制备TFT阵列基板的曝光机有曝光极限，所以a、b、c不能过小；考虑到TFT阵列基板的透过率，所以a、b、c不能过大。
下面通过对比图1和图2所示的现有技术与本发明实施例三提供的方案，说明本发明实施例三的有益效果。
假设a、b、c分别有最小值amin、bmin、cmin，a、b、c分别有最大值amax、bmax、cmax；即amin≤a≤amax，bmin≤b≤bmax，cmin≤c≤cmax。
若按照图1和图2所示的现有技术，每一个像素单元的宽度W’＝N*a+(N-1)*c+b,那么每一个像素单元的宽度W’满足N*amin+(N-1)*cmin+bmin≤W’≤N*amax+(N-1)*cmax+bmax。由于N为正整数，现有技术中每一个像素单元的宽度W’受到限制，某些宽度的像素单元无法用图1和图2所示的现有技术实现或实现效果不好。例如，对于宽度为W’的像素单元，其宽度W’满足N*amax+(N-1)*cmax+bmax＜W’＜(N+1)*amin+N*cmin+bmin的话，该像素单元无法用图1和图2所示的现有技术实现或实现效果不好。因为，W’＜(N+1)*amin+N*cmin+bmin，则该像素单元内无法在曝光机的曝光极限下制备N+1个条状电极；N*amax+(N-1)*cmax+bmax＜W’，则该像素单元内虽然可以设置N个条状电极，但透过率过低。另一方面，本发明实施例三中平均一个像素单元的宽度W＝(N+0.5)*a+(N-0.5)*c+b，满足(N+0.5)*amin+(N-0.5)*cmin+bmin≤W≤(N+0.5)*amax+(N-0.5)*cmax+bmax。只要本发明实施例三中平均一个像素单元的宽度W的取值范围(N+0.5)*amin+(N-0.5)*cmin+bmin≤W≤(N+0.5)*amax+(N-0.5)*cmax+bmax与N*amax+(N-1)*cmax+bmax＜W’＜(N+1)*amin+N*cmin+bmin有交集，那么发明实施例三所制备的像素单元不仅能够满足曝光机的曝光极限的要求，同时透过率较高。
下面进一步举出具体的实例来说明，通常取2μm≤a≤3μm(a优选值为2.5μm)，8μm≤b≤10μm，4μm≤c≤5μm(c优选值为4.5μm)；即amin＝2μm、bmin＝8μm、cmin＝4μm，amax＝3μm、bmax＝10μm、cmax＝5μm。那么此时，用图1和图2所示的现有技术所制备的像素单元的宽度W’满足：2Nμm+4(N-1)μm+8μm≤W’≤3Nμm+5(N-1)μm+10μm；即W’满足10μm≤W’≤13μm(N＝1)或16μm≤W’≤21μm(N＝2)或22μm≤W’≤29μm(N＝3)。相对应的，对于宽度W’满足13μm＜W’＜16μm的像素单元，图1和图2所示的现有技术只能在一个像素单元内设置1个条状电极，此时透过率不高。对于宽度W’满足21μm＜W’＜22μm的像素单元，图1和图2所示的现有技术只能在一个像素单元内设置2或1个条状电极，但同样地透过率不高。另一方面，本发明实施例三中平均一个像素单元的宽度W＝(N+0.5)*a+(N-0.5)*c+b，满足2(N+0.5)μm+4(N-0.5)μm+8μm≤W≤3(N+0.5)μm+5(N-0.5)μm+10μm；即W满足13μm≤W≤17μm(N＝1)或19μm≤W≤25μm(N＝2)。13μm≤W≤17μm(N＝1)与13μm＜W’＜16μm有交集13μm＜W＜16μm，即对于宽度W满足13μm＜W＜16μm的像素单元，本发明实施例三可以在一个像素单元内设置2个条状电极，此时既能满足曝光机的曝光极限要求，又能获得较高的透过率。同样的，19μm≤W≤25μm(N＝2)与21μm＜W’＜22μm有交集21μm＜W＜22μm，即对于宽度W满足21μm＜W＜22μm的像素单元，本发明实施例三可以在一个像素单元内设置3个条状电极，此时既能满足曝光机的曝光极限要求，又能获得较高的透过率。
实施例四
本发明实施例四提供的TFT阵列基板中像素的俯视结构示意图如图17所示。如图17所示，该TFT阵列基板包括多个像素单元PIXU组构成。另外，该TFT阵列基板中位于同一列的相邻像素单元PIXa、PIXb的轮廓(见两个像素单元中的虚线框所示)关于中心对称。当然，其他实施例中，TFT阵列基板中位于同一行的相邻像素单元的轮廓也可以关于中心对称。
另外，需要说明的是，上述实施例一、二、三、四中，以条状电极的延伸方向与数据线的延伸方向相同为例进行阐述，但其他实施例中，条状电极的延伸方向也可以与扫描线的延伸方向相同，在此不再累述。
实施例五
本发明实施例五提供的显示面板10如图18所示。该显示面板包括相对设置的彩膜基板100和TFT阵列基板200，以及设置于彩膜基板100和TFT阵列基板200之间的液晶层300。该TFT阵列基板200可以采用上述实施例一、二、三、四中任意一个所述的TFT阵列基板。
实施例六
本发明实施例六提供的显示装置如图19所示。该显示装置包括实施例五所述的显示面板10。
需要说明的是，上述实施例中的像素单元还包括作为像素开关的TFT(薄膜晶体管)，由于是公知常识，并未在上述实施例及其附图中阐述。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图

Claims (20)

1.一种TFT阵列基板，包括：
多条扫描线；
与所述多条扫描线绝缘交叉的多条数据线；
位于相邻扫描线和相邻数据线所围成的像素区域内的像素单元；
其中，每一所述像素单元包括层叠并绝缘设置的第一电极和第二电极，所述第一电极为片状，所述第二电极包括沿第一方向延伸、沿第二方向排列多个条状电极；相邻的第一像素单元和第二像素单元构成一单元组；所述第一像素单元包括沿第一方向延伸的第一部分以及从所述第一部分的端部区域向所述第二像素单元延伸的第二部分；所述第二像素单元包括沿第一方向延伸的第三部分以及从所述第三部分的端部区域向所述第一像素单元延伸的第四部分；所述第二部分与所述第四部分错开排列，使得所述第二部分与所述第四部分沿所述第一方向排列。
2.根据权利要求1所述的TFT阵列基板，其特征在于，所述第二部分设置一条所述条状电极；所述第四部分设置一条所述条状电极。
3.根据权利要求2所述的TFT阵列基板，其特征在于，所述第一部分与所述第三部分均包括N条所述条状电极，所述单元组对应所述第二部分的一端具有2N+1条所述条状电极，所述单元组对应所述第四部分的一端具有2N+1条所述条状电极，N为大于或等于0的自然数。
4.根据权利要求3所述的TFT阵列基板，其特征在于，所述N取0、1、2、3、4其中之一。
5.根据权利要求3所述的TFT阵列基板，其特征在于，所述第一电极为像素电极，所述第二电极为公共电极并位于所述像素电极上方，所述TFT阵列基板还包括屏蔽电极，所述屏蔽电极由所述公共电极的条状电极延伸至所述数据线上方形成，并与所述数据线绝缘且交叠。
6.根据权利要求5所述的TFT阵列基板，其特征在于，所述屏蔽电极包括由所述第二部分的条状电极和/或所述第四部分的条状电极延伸至所述第一像素单元和所述第二像素单元之间的数据线上方形成的部分。
7.根据权利要求6所述的TFT阵列基板，其特征在于，所述第一像素单元和所述第二像素单元之间的数据线包括位于所述第二部分与所述第三部分之间的第一段、位于所述第四部分与所述第一部分之间的第二段、位于所述第二部分与所述第四部分之间的第三段；所述第三段位于所述第一段与所述第二段之间并连接所述第一段和第二段。
8.根据权利要求7所述的TFT阵列基板，其特征在于，所述第四部分的条状电极沿着所述第一方向延伸至所述第一段上方，所述第二部分的条状电极沿着所述第一方向延伸至所述第二段上方。
9.根据权利要求5所述的TFT阵列基板，其特征在于，各所述条状电极的宽度均为a；所述屏蔽电极的宽度为b；相邻所述条状电极之间、相邻的条状电极和屏蔽电极之间具有宽度为c的狭缝；所述单元组在所述第二方向上具有2N+1个所述条状电极，2个所述屏蔽电极，2N+3个所述狭缝；2μm≤a≤3μm，8.5μm≤b≤9.5μm，4μm≤c≤5μm。
10.根据权利要求3所述的TFT阵列基板，其特征在于，所述第一电极为公共电极，所述第二电极为像素电极并位于所述公共电极上方，所述TFT阵列基板包括屏蔽电极，所述屏蔽电极由所述片状的公共电极延伸至所述数据线上方形成，并与所述数据线绝缘且交叠。
11.根据权利要求10所述的TFT阵列基板，其特征在于，各所述条状电极的宽度均为a；像素单元内各所述条状电极之间具有宽度为c的狭缝；相邻的所述像素单元内的条状电极之间在第二方向上的最小距离为b，所述单元组在所述第二方向上具有2N+1个所述条状电极，2N-1个所述狭缝；2μm≤a≤3μm，8μm≤b≤10μm，4μm≤c≤5μm，N为正整数。
12.根据权利要求1所述的TFT阵列基板，其特征在于，所述第一像素单元的面积与所述第二像素单元的面积相同；和/或
所述第一像素单元的形状与所述第二像素单元的形状相同。
13.根据权利要求12所述的TFT阵列基板，其特征在于，所述第一像素单元的存储电容与所述第二像素单元的存储电容大小相同。
14.根据权利要求12所述的TFT阵列基板，其特征在于，所述第一像素单元的轮廓与所述第二像素单元的轮廓关于中心对称。
15.根据权利要求1所述的TFT阵列基板，其特征在于，所述第一部分和所述第三部分沿第二方向的宽度相同，所述第一部分与第二部分沿第二方向的宽度之和与所述第三部分和第四部分沿第二方向的宽度之和相同。
16.根据权利要求15所述的TFT阵列基板，其特征在于，每一所述单元组为矩形或平行四边形或肩章形。
17.根据权利要求1所述的TFT阵列基板，其特征在于，所述第一部分与所述第二部分构成L形，所述第三部分与所述第四部分构成L形。
18.根据权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板中位于同一列或同一行的相邻像素单元的轮廓关于中心对称。
19.一种显示面板，包括相对设置的彩膜基板和权利要求1-18任一项所述的TFT阵列基板。
20.一种显示装置，包括利要求19所述的显示面板。
CN201310573642.6A 2013-11-15 2013-11-15 一种tft阵列基板、显示面板和显示装置 Active CN103941498B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310573642.6A CN103941498B (zh) 2013-11-15 2013-11-15 一种tft阵列基板、显示面板和显示装置
US14/228,210 US9196634B2 (en) 2013-11-15 2014-03-27 TFT array substrate, display panel and display device
DE102014104649.8A DE102014104649B4 (de) 2013-11-15 2014-04-02 TFT-Array-Substrat, Anzeigefeld und Anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310573642.6A CN103941498B (zh) 2013-11-15 2013-11-15 一种tft阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN103941498A CN103941498A (zh) 2014-07-23
CN103941498B true CN103941498B (zh) 2016-12-14

Family

ID=51189226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310573642.6A Active CN103941498B (zh) 2013-11-15 2013-11-15 一种tft阵列基板、显示面板和显示装置

Country Status (3)

Country Link
US (1) US9196634B2 (zh)
CN (1) CN103941498B (zh)
DE (1) DE102014104649B4 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6415856B2 (ja) 2014-05-30 2018-10-31 株式会社ジャパンディスプレイ 液晶表示装置
CN104849923B (zh) 2015-05-07 2018-09-21 厦门天马微电子有限公司 一种像素单元阵列和液晶显示装置
CN105572935B (zh) 2015-12-16 2019-01-15 上海天马微电子有限公司 一种触控显示面板和显示装置
CN106773378B (zh) * 2017-01-20 2019-10-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN106990634B (zh) * 2017-05-20 2020-09-04 武汉华星光电技术有限公司 显示像素结构、阵列基板及显示装置
CN108051963B (zh) * 2018-02-01 2023-11-03 惠科股份有限公司 一种像素结构、显示面板及显示装置
CN108490705B (zh) * 2018-04-13 2021-08-27 上海中航光电子有限公司 阵列基板、液晶显示面板与显示装置
CN108732806A (zh) * 2018-05-29 2018-11-02 上海天马微电子有限公司 显示面板、显示装置和显示面板的制造方法
CN109638035B (zh) * 2018-11-13 2021-02-26 武汉华星光电半导体显示技术有限公司 像素排列结构及有机发光二极管显示装置
TWI694427B (zh) * 2019-02-27 2020-05-21 友達光電股份有限公司 顯示裝置
CN110376813A (zh) * 2019-07-09 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种像素结构及显示面板
US11175554B1 (en) * 2020-05-12 2021-11-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. LCD panel
CN113703234B (zh) * 2021-07-29 2024-01-26 惠科股份有限公司 显示面板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW554304B (en) * 2001-12-12 2003-09-21 Hannstar Display Corp Two-domain In-plane switching mode LCD
KR101251994B1 (ko) * 2005-07-01 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치
KR100849599B1 (ko) 2007-02-05 2008-07-31 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치
KR101066029B1 (ko) * 2008-06-25 2011-09-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
KR101492106B1 (ko) * 2008-11-25 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101599318B1 (ko) 2009-05-12 2016-03-04 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
EP2437109A4 (en) * 2009-05-29 2012-12-05 Sharp Kk LIQUID CRYSTAL DISPLAY ELEMENT, LIQUID CRYSTAL DISPLAY DEVICE AND DISPLAY METHOD FOR THE LIQUID CRYSTAL DISPLAY ELEMENT
JP5489267B2 (ja) * 2009-09-08 2014-05-14 株式会社ジャパンディスプレイ 液晶装置、電子機器
TWI447495B (zh) * 2010-02-12 2014-08-01 Japan Display West Inc 具有減少撓曲電效應的液晶顯示器
CN102566156B (zh) * 2010-12-29 2014-12-24 京东方科技集团股份有限公司 Tft-lcd的阵列基板及其制造方法
KR101925983B1 (ko) * 2011-12-14 2018-12-07 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101325068B1 (ko) * 2012-03-29 2013-11-05 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
TWI468826B (zh) * 2012-10-08 2015-01-11 Au Optronics Corp 畫素陣列基板

Also Published As

Publication number Publication date
DE102014104649A1 (de) 2015-05-21
US20150137130A1 (en) 2015-05-21
DE102014104649B4 (de) 2021-05-12
US9196634B2 (en) 2015-11-24
CN103941498A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN103941498B (zh) 一种tft阵列基板、显示面板和显示装置
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN104536215B (zh) 一种阵列基板及液晶显示面板
CN207424484U (zh) 一种阵列基板及显示装置
CN105572996B (zh) 一种双栅极阵列基板及显示装置
CN103488008B (zh) 阵列基板及其驱动方法、显示装置
CN105094437B (zh) 一种触控显示面板及其驱动方法、显示装置
CN104914630B (zh) 阵列基板、显示面板以及显示装置
CN207781596U (zh) 一种阵列基板及显示装置
CN206074968U (zh) 阵列基板及显示装置
CN206248976U (zh) 阵列基板和显示装置
CN105572935A (zh) 一种触控显示面板和显示装置
CN104950540B (zh) 阵列基板及其制作方法和显示装置
CN102636924B (zh) 液晶显示装置
CN206020892U (zh) 阵列基板、显示面板及显示装置
CN102937767A (zh) 阵列基板、显示装置和阵列基板的制作方法
CN204406004U (zh) 阵列基板和显示装置
CN205139543U (zh) 一种阵列基板及显示装置
CN206258650U (zh) 一种液晶显示面板及显示装置
CN104793419B (zh) 阵列基板、显示面板及显示装置
CN104375305A (zh) 一种显示基板和显示面板及其驱动方法
CN207408720U (zh) 一种阵列基板和显示装置
CN103645589A (zh) 显示装置、阵列基板及其制作方法
CN103323988B (zh) 透明电极、阵列基板和液晶显示装置
CN106886112A (zh) 阵列基板、显示面板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant