KR20000042086A - 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 Download PDF

Info

Publication number
KR20000042086A
KR20000042086A KR1019980058172A KR19980058172A KR20000042086A KR 20000042086 A KR20000042086 A KR 20000042086A KR 1019980058172 A KR1019980058172 A KR 1019980058172A KR 19980058172 A KR19980058172 A KR 19980058172A KR 20000042086 A KR20000042086 A KR 20000042086A
Authority
KR
South Korea
Prior art keywords
gate
layer
data
liquid crystal
thin film
Prior art date
Application number
KR1019980058172A
Other languages
English (en)
Other versions
KR100590749B1 (ko
Inventor
김동규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980058172A priority Critical patent/KR100590749B1/ko
Publication of KR20000042086A publication Critical patent/KR20000042086A/ko
Application granted granted Critical
Publication of KR100590749B1 publication Critical patent/KR100590749B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

먼저, 첫째 마스크를 이용하여 기판 위에 게이트선, 게이트 전극을 포함하는 게이트 배선을 가로 방향으로 형성하고, 게이트 절연막, 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층 및 데이터 금속층의 4중층을 차례로 적층하고 둘째 마스크를 이용하여 데이터 금속층을 패터닝하여 데이터 배선을 형성하고, 도핑된 비정질 규소층을 식각하여 접촉층을 형성한다. 보호막 및 감광막을 차례로 적층하고, 부분적으로 빛의 투과량을 조절할 수 있는 셋째 마스크를 이용하여 보호막, 반도체층 및 게이트 절연막과 함께 한꺼번에 식각하여 반도체 패턴을 완성하는 동시에 드레인 전극, 데이터 패드 및 게이트 패드를 드러낸다. 이때, 사용하는 마스크는 게이트 절연막을 균일한 두께로 남기기 위해 게이트 배선에 대응하는 부분에는 다른 부분보다 더욱 투과되는 빛을 줄이는 패턴을 가진다. 이는 게이트 배선의 반사도를 고려한 것이다. 여기서, 화소에는 게이트 절연막을 남길 수 있으며, 완전히 제거할 수도 있으며, 서로 이웃하는 두 데이터선이 전기적으로 연결되어 두 데이터선에 전달되는 신호의 간섭이 생기는 것을 방지하기 위하여 게이트선 상부에서 반도체층을 분리하는 것이 바람직하다. 이어, ITO막을 적층하고 넷째 마스크를 이용한 패터닝을 실시하여 드레인 전극과 연결되는 화소 전극, 데이터 패드와 연결되는 데이터용 전극 및 게이트 패드와 연결되는 게이트용 전극을 형성한다.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 단순화하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 박막 트랜지스터부 및 화소부의 단면도이고,
도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅲ-Ⅲ 선을 따라 잘라 도시한 게이트 패드부의 단면도이고,
도 4는 도 1에 도시한 박막 트랜지스터 기판을 IV-IV 선을 따라 잘라 도시한 데이터 패드부의 단면도이고,
도 5a, 6a, 7a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,
도 5b, 6b, 7b는 각각 도 5a, 6a, 7a에서 Vb-Vb, VIb-VIb, VIIb-VIIb 선을 따라 잘라 도시한 단면도이고,
도 5c, 6c, 7c는 도 5a, 6a, 7a에서 Vc-Vc, VIc-VIc, VIIc-VIIc 선을 따라 잘라 도시한 단면도이고,
도 5d, 6d, 7d는 각각 도 5a, 6a, 7a에서 Vd-Vd, VId-VId, VIId-VIId 선을 따라 잘라 도시한 단면도이고,
도 8은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 사용되는 셋째 마스크를 도시한 평면도이고,
도 9a 내지 도 9c는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이고,
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 사용하는 마스크의 평면도이고,
도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이고,
도 12는 본 발명의 제3 실시예에 따른 액정 표시 장치의 구조를 도시한 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고,
도 13은 도 12에서 XIII-XIII 선을 따라 잘라 도시한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 투과되는 빛의 세기를 부분적으로 다르게 조절하여 감광막을 부분적으로 다른 두께로 남기어 보호막 및 게이트 절연막과 함께 패터닝하여 반도체층을 형성할 때 게이트선 상부에 게이트 절연막을 남기도록 한다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는, 우선, 제1 방향의 게이트선 및 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하고 게이트 배선을 덮는 게이트 절연막, 반도체층, 도핑된 비정질 규소층 및 데이터 도체층을 차례로 적층한다. 이어, 데이터 도체층을 패터닝하여, 게이트 전극을 향하여 연장된 소스 전극을 포함하고 제2 방향으로 뻗어 게이트선과 교차하여 화소를 정의하는 데이터선, 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하고, 데이터 배선으로 가리지 않는 상기 도핑된 비정질 규소층을 식각한다. 데이터 배선 및 반도체층 상부에 보호막 및 감광막을 차례로 적층하고 게이트 배선에 대응하며 빛이 일부만 투과될 수 있는 첫째 부분과 데이터 배선에 대응하며 빛이 완전히 투과될 수 없는 둘째 부분과 드레인 전극 일부 및 화소에 대응하며 첫째 부분보다 많은 빛이 투과될 수 있는 셋째 부분을 포함하는 마스크를 이용한 사진 공정으로 감광막 패턴을 형성한다. 다음, 감광막 패턴을 마스크로 상기 보호막, 상기 반도체층 및 상기 게이트 절연막을 식각하여 상기 드레인 전극을 드러내는 보호막 패턴, 반도체 패턴 및 상기 게이트 배선을 덮는 게이트 절연막 패턴을 형성하고, 드레인 전극과 연결되는 화소 전극을 형성한다.
여기서, 감광막은 감광도가 다른 상부막 및 하부막으로 이루어진 이중막으로 형성할 수 있으며, 투과되는 빛의 세기를 조절하기 위한 마스크에는 모자이크 모양의 요철 또는 투명 및 반투명 패턴 및 슬릿 패턴을 형성할 수 있으며, 이러한 모양이 형성되어 있는 코팅막을 형성할 수도 있다. 이때, 패턴 또는 요철의 크기는 노광 단계에서 사용되는 광원의 분해능보다 작다.
한편, 게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하고, 보호막 및 게이트 절연막은 게이트 패드 및 데이터 패드를 노출시키는 접촉 구멍을 가지고 있으며, 이 경우 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 연결되며 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함할 수 있다.
여기서, 화소 전극은 기판의 상부에 형성할 수도 있으며, 게이트 절연막 상부에 형성할 수도 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 실시예에서는, 제조 공정을 단순화하기 위해 사진 공정에서 부분적으로 마스크를 투과하는 빛의 세기를 조절하여 감광막을 부분적으로 다른 두께로 남기어 선택적으로 식각하여 반도체층을 형성할 때 패드부를 드러내는 접촉 구멍을 형성한다.
도 1 내지 도 4를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다. 이러한 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조는 이후에 설명되는 4매 마스크를 이용한 제조 방법에 따라 제조된 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 박막 트랜지스터부 및 화소부의 단면도이고, 도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅲ-Ⅲ 선을 따라 잘라 도시한 게이트 패드부의 단면도이고, 도 4는 도 1에 도시한 박막 트랜지스터 기판을 IV-IV 선을 따라 잘라 도시한 데이터 패드부의 단면도이다.
절연 기판(10) 위에 알루미늄 또는 알루미늄 합금과 크롬, 몰리브덴 또는 몰리브덴 합금의 단일막 또는 이중막으로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가 받아 게이트선으로 전달하는 게이트 패드(26) 및 게이트선(22)의 분지인 박막 트랜지스터의 게이트 전극(24)을 포함한다.
기판(10) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24)을 덮고 있으며, 게이트 절연막(30)에는 게이트 패드(26)를 드러내는 접촉 구멍(36)이 형성되어 있다.
게이트 배선(22, 24) 상부의 게이트 절연막(30) 위에는 반도체층(42, 44)이 각각 형성되어 있으며, 도 4에서 보는 바와 같이, 데이터 패드부의 게이트 절연막(30) 상부에도 반도체층(46)이 형성되어 있다. 이때, 반도체층(42)은 도 1에서 보는 바와 같이, 게이트선(22)을 따라 형성되어 있다.
반도체층(44, 46)의 상부에는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 접촉층(52, 54, 56)이 각각 형성되어 있으며, 접촉층(52, 54, 56) 위에는 크롬(Cr)이나 몰리브덴-텅스텐 합금 따위로 이루어진 데이터 배선(62, 64, 66)이 형성되어 있다. 데이터 배선(62, 64, 66)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하며 게이트 전극(24)으로 뻗어 있는 소스 전극을 포함하는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는 데이터 패드(66), 데이터선(62)과 분리되어 있으며 게이트 전극(24)에 대하여 소스 전극의 반대쪽에 위치하는 드레인 전극(64)을 포함한다. 여기서, 접촉층(52, 54, 56)은 데이터 배선(62, 64, 66)과 동일한 형태를 형성되어 있으며, 데이터 패드(66) 하부의 반도체층(46)은 데이터 패드(66)와 동일한 모양으로 형성되어 있다.
데이터 배선(62, 64), 데이터 배선(62, 64)으로 가리지 않는 반도체층(44) 및 반도체층(42) 상부에는 반도체층(42, 44) 유사한 모양으로 게이트선(22) 및 데이터선(62)을 따라 보호막(72, 74)이 형성되어 있다.
화소부의 게이트 절연막(30) 위에는 보호막(74)으로 덮이지 않은 드레인 전극(64)과 연결되는 화소 전극(82)이 형성되어 있으며, 게이트 패드(26) 및 데이터 패드(66)를 덮는 게이트용 및 데이터용 전극(84, 86)이 각각 형성되어 있다.
여기서, 화소 전극(82)은 게이트선(22)과 중첩되어 유지 축전기를 이룬다.
이러한 구조에서, 반도체층(42, 44)이 서로 분리되어 있는데, 이는 소스 전극(62)과 드레인 전극(64)사이 이외의 반도체층에 게이트 전압으로 인하여 기생 채널이 형성되는 것을 방지하기 위해서이다. 또한, 서로 이웃하는 두 데이터선이 반도체층을 통하여 전기적으로 연결되어 있으면 기생 채널이 형성되어 반도체층에서 누설 전류가 발생하며, 이로 인하여 두 데이터선 사이에 신호의 간섭이 생기므로 이웃하는 두 데이터선 하부의 반도체층을 분리할 필요가 있다.
그러면, 이러한 제1 실시예에 따른 구조의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 내지 도 4와 도 5a 내지 도 7c를 참고로 하여 상세히 설명한다.
도 5a, 6a, 7a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이다. 도 5b, 6b, 7b는 각각 도 5a, 6a, 7a에서 Vb-Vb, VIb-VIb, VIIb-VIIb 선을 따라 잘라 도시한 도면으로서, TFT부, 화소부, 유지 용량부의 단면이다. 도 5c, 6c, 7c는 도 5a, 6a, 7a에서 Vc-Vc, VIc-VIc, VIIc-VIIc 선을 따라 잘라 도시한 도면으로서 게이트 패드부의 단면도이고, 도 5d, 6d, 7d는 각각 도 5a, 6a, 7a에서 Vd-Vd, VId-VId, VIId-VIId 선을 따라 잘라 도시한 도면으로서 데이터 패드부의 단면도이다.
먼저, 도 5a 내지 5d에 도시한 바와 같이, 첫째 마스크를 이용하여 기판(10) 위에 게이트선(22), 게이트 전극(24) 및 게이트 패드(26)를 포함하는 게이트 배선을 가로 방향으로 형성한다. 앞서 설명한 바와 같이, 게이트 배선(22, 24, 26)은 알루미늄 또는 알루미늄 합금 합금막과 몰리브덴, 몰리브덴 합금 또는 크롬의 단일막 또는 이중막으로 만들 수 있다.
다음, 도 6a 내지 6d에 도시한 바와 같이, 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층 및 크롬으로 이루어진 데이터용 금속층의 4중층을 연속하여 적층하고 둘째 마스크를 이용하여 데이터 금속층을 패터닝하여 데이터 배선(62, 64, 66)을 형성하고, 데이터 배선(62, 64, 66)으로 덮이지 않고 드러난 도핑된 비정질 규소층을 식각하여 데이터 배선(62, 64, 66) 하부에 접촉층(52, 54, 56)을 형성한다.
다음, 질화 규소 또는 산화 규소 또는 감광성 유기 절연막으로 이루어진 보호막(70) 및 감광막(1000)을 차례로 적층하고, 셋째 마스크를 이용한 사진 공정으로 보호막을 반도체층(40) 및 게이트 절연막(30)과 함께 한꺼번에 패터닝한다. 이때, 사용되는 셋째 마스크는 투과되는 빛의 세기를 부분적으로 다르게 할 수 있는 마스크를 사용하여 부분적으로 다른 두께를 가지는 감광막을 남긴 다음 건식 식각으로 식각한다. 이에 대하여 도면을 참조하여 상세하게 설명하면 다음과 같다,
도 8은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 사용되는 셋째 마스크를 도시한 평면도이다.
도 8에서 보는 바와 같이, 본 발명의 실시예에 따른 제조 공정에서 사용되는 셋째 마스크에는 소스 전극을 포함하는 데이터선(62, 도 6a 참조) 및 드레인 전극(64, 도 6a 참조) 일부에 대응하는 부분(A)은 빛이 투과되지 못하도록 어둡게 형성되고, 게이트 패드(26, 도 6a 및 도 6c 참조)에 대응하는 부분(B)은 빛의 대부분이 투과되도록 투명하게 형성되고, 나머지 부분(C)은 빛의 세기를 조절할 수 있도록 투명 및 불투명의 모자이크 패턴이 형성되어 있다.
이때, 투과되는 빛의 세기를 조절하기 위하여 모자이크 패턴을 형성하였지만, 마스크가 투명한 기판인 경우에는 빛을 회절 또는 분산시켜 빛의 세기를 감소시키기 위해 모자이크 요철을 형성할 수 있으며, 빛의 세기를 감소시킬 수 있는 반투명 막을 코팅할 수도 있다. 또한, 슬릿(slit) 패턴을 이용하여 빛의 세기를 조절할 수도 있다. 여기서, 패턴 및 요절의 크기 및 슬릿 패턴의 간격을 사진 공정시 사용되는 노광기의 분해능보다 작아야 한다.
이러한 마스크를 이용하여 노광 공정에서 양성의 감광성 레지스터를 도포하고 노광기로 빛을 조사하고 현상하면, 도 8의 A에 대응하는 부분은 양성의 감광성 레지스트를 두껍게 남으며, B에 대응하는 부분은 완전히 제거되고 화소를 포함하는 C에 대응하는 부분은 A 부분보다 얇게 남게 된다. 즉, 도 9a 내지 도 9c에서 보는 바와 같이, A에 대응하는 데이터선(62) 및 드레인 전극(64) 일부의 상부 및 게이트선(22) 상부의 보호막(70) 위에는 양성의 감광성 레지스트(1000)가 C에 대응하는 부분보다 두껍게 남게 되며, B에 대응하는 게이트 패드(26) 상부에는 양성의 감광성 레지스트가 제거된다.
이어, 감광성 레지스트(1000)와 보호막(70)에 대하여 식각비가 거의 비슷한 식각 조건을 적용하여 건식 식각을 실시하면, 도 7a 내지 도 7d에서 보는 바와 같이, 데이터선(62) 및 드레인 전극(64) 일부를 덮는 보호막(74) 및 그 하부의 반도체층(44)을 형성할 수 있으며, 게이트선(22) 상부의 보호막(72) 및 그 하부의 반도체층(42)을 형성할 수 있다. 또한, 게이트 패드(26)를 드러내는 게이트 절연막(30)의 접촉 구멍(36)을 형성하는 동시에 데이터 패드(66)를 드러내며 그 하부의 반도체층(46)을 형성한다.
여기서, 게이트선(22) 상부의 보호막(72) 및 반도체층(42)은 남기지 않을 수도 있으며, 게이트선(22)을 보호하기 위하여 이 실시예에서와 같이 남길 수도 있다. 이 실시예와 같이 게이트선(22) 상부에 보호막(72) 및 반도체층(42)을 남기는 경우에는, 서로 이웃하는 두 데이터선(62)이 전기적으로 연결되어 두 데이터선(62) 사이에 누설 전류에 의한 신호의 간섭이 생기기 때문에 이 실시예에서와 같이 반도체층(42, 44)을 분리해야 한다.
여기서는, 양성의 감광막을 사용하였지만, 음성의 감광성 레지스트를 사용할 수도 있다. 또한, 앞의 실시예에서는 단일의 감광막을 사용하여 두께를 서로 다르게 남겼지만 감광도가 서로 다른 감광막을 이중으로 형성하여 A에 대응하는 부분에는 이중의 감광막을 모두 남기고, C에 대응하는 부분에는 하부 포토레지스트만을 남길 수 있다. 이때, 상부의 감광막은 하부의 감광막보다 높은 감광도를 가지는 재료로 형성한다. 이렇게 하면 단일의 감광막을 사용하는 경우보다 C에 대응하는 부분에 균일한 두께로 하부의 감광막을 남길 수 있다.
다음, 도 1 내지 4에 도시한 바와 같이, ITO막을 적층하고 넷째 마스크를 이용한 패터닝을 실시하여 드레인 전극(64)과 연결되는 화소 전극(82), 게이트 절연막(30)의 접촉 구멍(36)을 통하여 게이트 패드(26)를 덮는 게이트용 전극(84) 및 데이터 패드(66)를 덮는 데이터용 전극(82)을 각각 형성한다.
이러한 본 발명에 따른 제1 실시예에서, 게이트 패드부의 구조는 상부막을 ITO막으로 하고 하부막은 크롬, 몰리브덴 또는 몰리브덴 합금으로 하는 이층 구조로 형성하는 것이 바람직하다.
앞에서 설명한 제1 실시예에서는, 도 8에서 보는 바와 같이 빛의 세기를 조절할 수 있는 부분(C)을 가지는 마스크를 사용하였지만, 이러한 마스크를 이용하여 노광하는 경우에도 C에 대응하는 부분의 감광막에 조사되는 빛의 세기가 달라져 현상 후에 C에 대응하는 부분에서도 감광막의 두께가 다르게 나타날 수 있다. 즉, 게이트 배선은 금속으로 형성되어 반사광이 발생하기 때문에 게이트 배선에 대응하는 감광막에는 다른 부분보다 조사되는 빛의 세기가 증가하게 되어 C에 대응하는 부분이라도 감광막 패턴은 불균일한 두께로 남게 된다. 또한, 감광막을 도포하는 경우에 평탄화가 이루어지기 때문에, 기판의 상부에서 게이트 배선과 같은 볼록한 요철이 있는 부분에서는 감광막의 두께가 다른 부분보다 상대적으로 얇아지게 된다. 이때, C 부분을 가지는 마스크를 이용하여 빛의 세기를 균일하게 조사하고 현상하면 게이트 배선에 대응하는 부분에는 다른 부분보다 감광막이 얇게 잔류하게 된다. 따라서, C에 대응하는 부분의 감광막에 조사되는 빛의 세기를 전체적으로 균일하게 하기 위하여 C 부분 중에 게이트 배선에 대응하는 부분에 빛의 세기를 더욱 줄일 수 있는 패턴이나 요철을 가지는 마스크를 사용하는 것이 좋다. 제2 실시예에서는 이러한 마스크를 이용한 본 발명의 제조 방법에 대하여 상세하게 설명하기로 한다.
본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법은 앞에서 설명한 본 발명의 제1 실시예에 따른 구조 및 그 제조 방법과 유사하므로 이에 대한 상세한 설명은 생략하고, 여기에서는 제2 실시예에 따른 제조 방법에서 사용되는 마스크의 구조와 게이트 배선과 대응하는 부분으로 투과되는 빛의 세기에 대해서만 설명하기로 한다.
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 사용되는 셋째 마스크를 도시한 평면도이다.
도 10에서 보는 바와 같이, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 사용되는 마스크(100)의 대부분은 제1 실시예의 마스크와 유사한 모양을 가진다.
하지만, 제1 실시예의 마스크와 다르게, 마스크(100)를 투과하는 빛의 세기를 조절할 수 있도록 불투명의 모자이크 패턴이 형성되어 있는 부분(C) 중에 게이트 배선에 대응하는 부분에만 빛의 세기를 더욱 줄일 수 있도록 패턴이 형성되어 있는 부분(C')이 형성되어 있다. C' 부분을 통하여 투과되는 빛의 세기를 줄이는 이유는 앞에서 설명한 바와 같이 게이트 배선에 대응하는 상부의 감광막에 조사되는 빛의 세기가 C 부분에 대응하는 다른 부분의 감광막에 조사되는 빛의 세기와 균일하지 않거나 균일하게 빛의 세기가 조사되더라도 게이트 배선과 같은 볼록한 요철로 인하여 게이트 배선의 상부에 잔류하는 감광막의 두께가 C에 대응하는 다른 부분보다 얇아지는 것을 방지하여 감광막의 두께를 균일하게 형성하기 위함이다. 이에 대하여 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 11은 도 10의 마스크를 이용한 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 마스크를 투고하는 빛을 세기를 설명하기 위한 단면도이다.
도 11에서 보는 바와 같이, 점선으로 나타난 C' 부분의 마스크(100)에는 마스크의 상부로부터 입사하는 빛의 세기를 줄이기 위해 C 부분에 형성되어 있는 슬릿 패턴(slit pattern, 110)의 폭보다 넓은 폭을 가지는 슬릿 패턴(111)이 형성되어 있다.
한편, C'에 대응하는 기판(10)의 상부에는 게이트 배선(22, 24)이 형성되어 있으며, 게이트 배선(22, 24)을 덮는 게이트 절연막(30), 반도체층(40) 및 보호막(70)이 차례로 형성되어 있고, 보호막(70) 위에는 감광막(1000)이 형성되어 있다.
이때, 마스크(100)의 상부에서 노광기를 이용하여 빛을 조사하면, 마스크(100)를 투과하는 빛의 세기는 슬릿 패턴(110, 111)의 밀도에 따라 달라진다. 즉, 슬릿 패턴(110)이 형성되어 있는 C 부분을 통과한 빛의 세기는 슬릿 패턴(110)보다 넓은 폭을 가지는 슬릿 패턴(111)이 형성되어 있는 C' 부분을 통과한 빛의 세기보다 크게 된다. 도면에서 화살표의 굵기는 빛의 세기를 나타낸다. 따라서, 상부로부터 조사되는 빛만을 고려한다면, C 부분에 대응하는 감광막은 C' 부분에 대응하는 감광막보다 강하게 빛에 조사된다. 하지만, C' 부분에 대응하는 감광막(1000)에는 게이트 배선(22, 24)에 의해 반사되는 빛이 조사된다. 따라서, 감광막(1000)에 조사되는 모든 빛을 고려한다면, 감광막(1000)은 제1 실시예보다 균일한 빛의 세기로 조사되며, 현상하면 제1 실시예보다 균일한 두께로 감광막(100)을 남길 수 있다. 도면에서 점선으로 표시된 부분은 현상 후에 남는 감광막(1000)의 두께를 표시한 것이다.
도 1 및 도 2를 참조하여 설명하면, 도 10에 도시한 마스크를 이용한 본 발명의 제2 실시예에 따른 제조 방법에서는 보호막(72, 74)으로 가리지 않는 게이트 배선(22, 24)을 덮는 게이트 절연막(30)의 두께를 균일하게 형성할 수 있다.
제1 및 제2 실시예에서는 게이트선(22)과 데이터선(62)으로 정의하는 화소에 대응하는 부분(C)에 빛의 세기를 조절할 수 있는 패턴을 가지는 도 8 및 도 10의 마스크를 이용하여 화소에 게이트 절연막(30)을 남기고, 그 위에 화소 전극(82)을 형성하였다 (도 2 참조). 이와 달리 제3 실시예에 따른 제조 방법에서는 기판(10) 위에 직접 화소 전극을 형성하며 게이트 배선(22, 24)을 덮는 게이트 절연막(30)만을 남길 수 있다. 이를 위해서는 화소에 대응하는 부분에는 도 8 및 도 10의 B 부분과 같이 빛을 완전히 투과시키도록 투명하고, 게이트 배선(22, 24)에 대응하는 도 10의 C' 부분과 같이 빛의 세기를 조절할 수 있는 패턴을 가지며, 남겨진 보호막(74, 72)에 대응하는 부분(A)에는 도 8 및 도 10과 같이 투과하는 빛을 차단하는 패턴을 가지는 마스크를 사용한다. 이러한 마스크는 게이트 배선(22, 24)을 완전히 덮는 게이트 절연막(30)을 형성하기 위하여 C' 부분에 인접하게 도 8 및 도 10의 C 부분과 같은 빛의 세기를 조절할 수 있는 패턴을 가지는 것이 좋다. 이러한 마스크를 이용한 제3 실시예에 따른 제조 공정에서 패터닝 공정이 끝나면, 제1 및 제2 실시예에 따른 제조 방법에서 알아본 바와 같이, A 에 대응하는 기판(10) 위에는 보호막(72, 74), 반도체층(44, 42) 및 게이트 절연막(30)이 모두 남고, C 또는 C'에 대응하는 기판(10) 위에는 게이트 절연막(30)만이 남고, B에 대응하는 부분에는 기판(10)이 드러난다. 이어, 제1 실시예와 같이, 화소 전극(82), 게이트용 전극(84) 및 데이터용 전극(82)을 형성하면, 도 12 및 도 13에 도시한 바와 같은 액정 표시 장치용 박막 트랜지스터 기판을 완성할 수 있다. 여기서, 게이트 패드 및 데이터 패드에 대한 상세한 설명은 생략하기로 한다.
도 12 및 도 13에서 보는 바와 같이, 대부분은 구조는 도 1 및 도 2의 구조와 유사하다.
하지만, 드레인 전극(64)과 연결되는 화소 전극(82)이 기판(10) 위에 형성되어 있으며, 게이트 절연막(30)은 게이트 배선(22, 24)의 모양을 따라 형성되어 게이트 배선(22, 24)을 덮고 있으며, 연장되어 반도체층(44, 42) 및 보호막(72, 74)의 모양을 따라 형성되어 있다.
본 발명에 따르면 반도체층을 형성할 때 패드부도 동시에 노출시킴으로써 제조 공정을 단순화하여 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로 제조 비용을 줄일 수 있다. 또한, 화소를 단위로 반도체층을 분리함으로써 신호의 간섭을 효과적으로 방지할 수 있다.

Claims (9)

  1. 절연 기판 위에 제1 방향의 게이트선 및 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 및 상기 기판 위에 게이트 절연막, 반도체층, 도핑된 비정질 규소층 및 데이터 도체층을 차례로 적층하는 단계,
    상기 데이터 도체층을 패터닝하여, 상기 게이트 전극을 향하여 연장된 소스 전극을 포함하고 제2 방향으로 뻗어 상기 게이트선과 교차하여 화소를 정의하는 데이터선, 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선으로 가리지 않는 상기 도핑된 비정질 규소층을 식각하는 단계,
    상기 데이터 배선 및 상기 반도체층 상부에 보호막 및 감광막을 차례로 적층하는 단계,
    상기 게이트 배선에 대응하며 빛이 일부만 투과될 수 있는 첫째 부분과 상기 데이터 배선에 대응하며 빛이 완전히 투과될 수 없는 둘째 부분과 상기 드레인 전극 일부 및 상기 화소에 대응하며 상기 첫째 부분보다 많은 빛이 투과될 수 있는 셋째 부분을 포함하는 마스크를 이용한 사진 공정으로 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 보호막, 상기 반도체층 및 상기 게이트 절연막을 식각하여 상기 드레인 전극을 드러내는 보호막 패턴, 반도체 패턴 및 상기 게이트 배선을 덮는 게이트 절연막 패턴을 형성하는 단계,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 마스크는 상기 게이트선에 대응하며 빛이 완전히 투과될 수 없는 넷째 부분을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 반도체 패턴 형성 단계에서 서로 이웃하는 상기 데이터선 하부의 상기 반도체층을 서로 분리하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제1항에서,
    상기 게이트 배선은 상기 게이트선과 연결되어 외부로부터 주사 신호를 인가받는 게이트 패드를 더 포함하고,
    상기 데이터 배선은 상기 데이터선과 연결되어 외부로부터 데이터 신호를 인가받는 데이터 패드를 더 포함하며,
    상기 보호막 패턴 및 상기 게이트 절연막 패턴은 상기 게이트 패드 및 상기 데이터 패드를 각각 노출시키는 접촉 구멍을 가지고 있으며,
    상기 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제1항에서,
    상기 셋째 부분에는 빛을 완전히 투과시키는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제1항에서,
    상기 감광막은 감광도가 다른 상부막 및 하부막으로 이루어진 이중막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제1항에서,
    상기 하부막의 감광도는 상기 상부막의 감광도보다 낮은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제1항에서,
    상기 마스크에는 빛의 세기를 줄이기 위하여 모자이크 모양의 요철 또는 투명 및 불투명 패턴 및 슬릿 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제1항에서,
    상기 마스크에는 빛의 세기를 줄이기 위하여 코팅막이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019980058172A 1998-12-24 1998-12-24 액정표시장치용박막트랜지스터기판및그제조방법 KR100590749B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058172A KR100590749B1 (ko) 1998-12-24 1998-12-24 액정표시장치용박막트랜지스터기판및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058172A KR100590749B1 (ko) 1998-12-24 1998-12-24 액정표시장치용박막트랜지스터기판및그제조방법

Publications (2)

Publication Number Publication Date
KR20000042086A true KR20000042086A (ko) 2000-07-15
KR100590749B1 KR100590749B1 (ko) 2006-09-12

Family

ID=19565331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058172A KR100590749B1 (ko) 1998-12-24 1998-12-24 액정표시장치용박막트랜지스터기판및그제조방법

Country Status (1)

Country Link
KR (1) KR100590749B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698043B1 (ko) * 2002-08-07 2007-03-23 엘지.필립스 엘시디 주식회사 액정 표시 장치의 형성 방법
KR100794470B1 (ko) * 2000-12-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100816334B1 (ko) * 2001-08-24 2008-03-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603852B1 (ko) * 1998-10-28 2006-10-24 엘지.필립스 엘시디 주식회사 회절 노광 기술을 이용한 액정 표시 장치 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794470B1 (ko) * 2000-12-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100816334B1 (ko) * 2001-08-24 2008-03-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100698043B1 (ko) * 2002-08-07 2007-03-23 엘지.필립스 엘시디 주식회사 액정 표시 장치의 형성 방법

Also Published As

Publication number Publication date
KR100590749B1 (ko) 2006-09-12

Similar Documents

Publication Publication Date Title
US7605875B2 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
JP4131297B2 (ja) 液晶表示装置の製造方法
KR100623977B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100309925B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR100560974B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR100560975B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100590749B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100601170B1 (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100635943B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100740927B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100283519B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100580402B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100670043B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20050009039A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20000067257A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20000026540A (ko) 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100635948B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120515

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee