CN102969282A - 阵列基板及其制造方法、显示装置 - Google Patents

Abstract

本发明属于显示技术领域，公开了一种阵列基板及其制造方法、显示装置。该阵列基板的制造方法对现有的以横向电场或多维电场作为驱动的TFT-LCD阵列基板制造工艺进行了改进，使得公共电极线与栅线不同层分布，从而在不影响光透过率的前提下，可以提高公共电极线的线宽，降低了公共电极线的阻抗，有利于公共电极电压的均匀性和电压波动的快速衰减。同时还使得数据线与公共电极线之间无交叠电容，且数据线与透明公共电极的间距变大，其耦合电容减小，显著降低了数据信号对公共电极网络电压的串扰，进而使公共电极电压均匀、稳定，大大提高了显示质量。

Description

阵列基板及其制造方法、显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板及其制造方法、显示装置。

背景技术

薄膜晶体管液晶显示器（Thin Film Transistor-Liquid CrystalDisplay，简称TFT-LCD）具有体积小，功耗低，无辐射等特点，近年来得到迅速发展，在当前的平板显示器市场中占据主导地位。TFT-LCD的主体结构包括对盒的阵列基板和彩膜基板，其中，阵列基板上形成有栅线、数据线、以及以矩阵形式排列的薄膜晶体管和像素电极。TFT-LCD的显示原理为：以薄膜晶体管作为开关对液晶施加驱动电场来控制液晶的旋转，从而控制TFT-LCD的显示过程。其中，驱动电场由像素电极和透明公共电极产生。根据驱动电场的方向将TFT-LCD分为以横向电场作为驱动电场的TFT-LCD（如：IPS型TFT-LCD）、以纵向电场作为驱动电场的TFT-LCD（如：TN型TFT-LCD和ITN型TFT-LCD）、以及以多维电场作为驱动电场的TFT-LCD（如：ADS型TFT-LCD）。

其中，ADS（或称AD-SDS，ADvanced Super Dimension Switch，高级超维场转换技术）主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。

对于以横向电场或多维电场作为驱动电场的TFT-LCD，其透明公共电极和公共电极线均形成在阵列基板上，透明公共电极和公共电极线相连接，共同形成公共电极阻抗网络。且由于公共电极线在工艺上一般与栅金属线同时形成，两者同层分布，之间有一定的间距，但为了尽量提高显示屏的透过率，公共电极线一般比较细，导致阻抗较大；同时公共电极线和数据线存在交叠电容，且数据线与透明公共电极之间还存在耦合电容，数据信号会对公共电极网络的电压产生串扰，影响公共电极网络电压的均匀性及稳定性，进而影响液晶上的实际电压差值，影响显示画面。

发明内容

（一）要解决的技术问题

本发明主要是提供一种阵列基板制造方法，用以解决以横向电场或多维电场作为驱动电场的TFT-LCD阵列基板上公共电极线与栅线同层分布，公共电极线较细，导致阻抗较大，且公共电极线和数据线之间存在交叠电容、数据线与透明公共电极之间存在耦合电容，导致数据信号对公共电极网络电压产生串扰的问题。

本发明还提供一种由上述阵列基板制造方法制造的阵列基板，因该阵列基板的公共电极线与栅线不同层分布，公共电极线较宽，自身阻抗小，同时数据线与公共电极线之间无交叠电容，且数据线与透明公共电极的间距变大，其耦合电容减小，使得公共电极网络电压均匀、稳定，提高了显示质量。

同时，本发明还提供一种包含上述阵列基板的显示装置，使得该显示装置的显示质量良好。

（二）技术方案

为了解决上述技术问题，本发明提供一种阵列基板的制造方法，包括以下步骤：

S1、在一衬底基板上形成包括透明公共电极图案和公共电极线图案；

S2、在完成步骤S1的衬底基板上形成一公共电极绝缘层薄膜；

S3、在完成步骤S2的衬底基板上形成包括栅极图案和栅线图案；

S4、在完成步骤S3的衬底基板上依次形成栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺形成包括有源层、源极、漏极和数据线的图案；

S5、在完成步骤S4的衬底基板上形成一钝化层薄膜，通过构图工艺形成包括钝化层过孔的图案，所述钝化层过孔位于所述漏极的上方；

S6、在完成步骤S5的衬底基板上形成包括像素电极图案，所述像素电极通过所述钝化层过孔与所述漏极连接。

如上所述的阵列基板的制造方法，优选的是，所述步骤S4具体包括：

在完成步骤S3的衬底基板上依次形成所述栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜；采用普通掩膜版通过一次构图工艺形成包括有源层图案；

在所述有源层图案上形成所述源漏金属层薄膜；采用普通掩膜版通过一次构图工艺在所述源漏金属层薄膜上形成包括数据线、源极和漏极的图案，以及在所述有源层上形成位于所述源极和漏极之间的沟道。

如上所述的阵列基板的制造方法，优选的是，所述步骤S4具体包括：

在完成步骤S3的衬底基板上依次形成所述栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜；

采用半色调或灰色调掩膜版通过一次构图工艺形成包括有源层、源极、漏极和数据线的图案，以及在所述有源层上形成位于所述源极和漏极之间的沟道。

如上所述的阵列基板的制造方法，优选的是，所述采用半色调或灰色调掩膜版通过一次构图工艺形成包括有源层、源极、漏极和数据线的图案，以及在所述有源层上形成位于所述源极和漏极之间的沟道包括：

在所述源漏金属层薄膜上涂覆一层光刻胶；

采用半色调或灰色调掩膜版曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶完全保留区域对应于所述源极、漏极和数据线的图案所在区域，光刻胶半保留区域对应于所述源极和漏极的图案之间的沟道区域，光刻胶完全去除区域对应于上述图案以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少；

通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属层薄膜、掺杂半导体层薄膜和半导体层薄膜，形成包括有源层的图案；

通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属层薄膜；

通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属层薄膜和掺杂半导体层薄膜，暴露出该区域的半导体层薄膜，形成位于所述源极和漏极之间的沟道；

剥离剩余的光刻胶，在所述源漏金属层薄膜上形成包括源极、漏极和数据线的图案。

如上所述的阵列基板的制造方法，优选的是，所述步骤S5具体为：

在完成步骤S4的衬底基板上形成钝化层薄膜，采用普通掩膜版通过一次构图工艺在所述钝化层薄膜上形成包括钝化层过孔的图案，所述钝化层过孔位于所述漏极的上方；

所述像素电极通过所述钝化层过孔与所述漏极连接。

如上所述的阵列基板的制造方法，优选的是，所述步骤S1具体包括：

在所述衬底基板上依次形成透明导电层薄膜和公共电极线金属层薄膜；

采用半色调或灰色调掩膜版通过一次构图工艺形成包括所述透明公共电极图案和公共电极线图案。

如上所述的阵列基板的制造方法，优选的是，所述采用半色调或灰色调掩膜版通过一次构图工艺形成包括所述透明公共电极图案和公共电极线图案包括：

在所述公共电极线金属层薄膜上涂覆一层光刻胶；

采用半色调或灰色调掩膜版曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶完全保留区域对应于所述公共电极线的图案所在区域，光刻胶半保留区域对应于所述透明公共电极图案所在的区域，光刻胶完全去除区域对应于上述图案以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少；

通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的公共电极线金属层薄膜和透明导电层薄膜；

通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的公共电极线金属层薄膜；

通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的公共电极线金属层薄膜，暴露出该区域的透明导电层薄膜，形成透明公共电极的图案；

剥离剩余的光刻胶，在所述公共电极线金属层薄膜上形成包括公共电极线的图案。

本发明还提供一种阵列基板，包括形成在衬底基板上的栅线、数据线、透明公共电极和公共电极线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，其中，所述公共电极线与所述栅线之间形成有公共电极绝缘层。

如上所述的阵列基板，优选的是，所述公共电极线与所述数据线在水平面上的交叠区域位于所述栅线两侧。

如上所述的阵列基板，优选的是，所述透明公共电极形成在所述公共电极线下方。

同时，本发明还提供一种显示装置，包括如上所述的阵列基板。

（三）有益效果

本发明所提供的阵列基板制造方法对现有的以横向电场或多维电场作为驱动的TFT-LCD阵列基板制造工艺进行了改进，使得公共电极线与栅线不同层分布，从而在不影响光透过率的前提下，可以提高公共电极线的线宽，降低了公共电极线的阻抗，有利于公共电极电压的均匀性和电压波动的快速衰减。同时还使得数据线与公共电极线之间无交叠电容，且数据线与透明公共电极的间距变大，其耦合电容减小，显著降低了数据信号对公共电极网络电压的串扰，进而使公共电极电压均匀、稳定，大大提高了显示质量。

附图说明

图1至图5为本发明实施例一中阵列基板的制造方法示意图；

图6为图5沿A-A的剖视图；

图7为图5沿B-B的剖视图

其中，1：透明公共电极；2：公共电极线；3：栅线；4：数据线；5：源极；6：漏极；7：像素电极；8：衬底基板；9：公共电极线绝缘层薄膜；10：栅绝缘层薄膜；11：半导体层薄膜；12：掺杂半导体层薄膜；13：钝化层薄膜；14：钝化层过孔；101：透明公共电极区域；102：公共电极线区域；103：数据线区域；104：源极区域；105：漏极区域；106：像素电极区域；107：沟道区域。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

实施例一

下面结合图1至图5，对本发明中阵列基板的制造方法进行详细说明。

本发明实施例中的阵列基板制造方法包括：

S1、在一衬底基板上形成包括透明公共电极图案和公共电极线图案；

如图6和图7所示，本发明实施例的阵列基板制造在一衬底基板8之上，衬底基板8通常是一玻璃基板、一石英基板或一透明树脂基板。

在衬底基板8上形成包括透明公共电极1的图案和公共电极线2的图案。具体的，首先，在衬底基板8上依次形成透明导电层薄膜（图中未示出）和公共电极线金属层薄膜（图中未示出），本实施例中可以采用沉积、涂敷或溅射等工艺在衬底基板8上依次形成该透明导电层薄膜和公共电极线金属层薄膜，其中，该透明导电层薄膜包含透明公共电极区域101，公共电极线金属层薄膜包含公共电极线区域102。为形成透明公共电极1，优选该透明导电层薄膜为透明金属氧化物材料，如：氧化铟锡、氧化铟锌；而公共电极线金属层薄膜则可以为一钨（W）层、一铬（Cr）层或其他导电金属层。

然后，通过构图工艺形成包括透明公共电极1的图案和公共电极线2的图案。

本实施例中优选采用半色调或灰色调掩膜版通过一次构图工艺形成包括透明公共电极1的图案和公共电极线2的图案。该构图工艺具体可以包括：

首先，在上述公共电极线金属层薄膜上涂覆一层光刻胶（图中未示出），一般是涂覆光敏胶（简称PR胶）。

接着，采用半色调或灰色调掩膜版进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶完全保留区域对应于公共电极线2的图案所在区域，光刻胶半保留区域对应于透明公共电极1的图案所在的区域，光刻胶完全去除区域对应于上述图案以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少，如：光刻胶半保留区域的光刻胶的曝光景深为50﹪，光刻胶完全保留区域的光刻胶的曝光景深为0，光刻胶完全去除区域的光刻胶的曝光景深为100﹪。

然后，进行第一次刻蚀工艺，优选通过湿刻法完全刻蚀掉光刻胶完全去除区域下方的公共电极线金属层薄膜和透明导电层薄膜。同时，第一道刻蚀工艺也对透明公共电极区域101和公共电极线区域102上方的光刻胶起到一个减薄过程。

之后，通过灰化工艺处理去除光刻胶半保留区域的光刻胶即透明公共电极区域101上残留的光刻胶，暴露出该区域的公共电极线金属层薄膜。

进行第二次刻蚀工艺，可以采用湿刻法刻蚀掉光刻胶半保留区域的透明公共电极区域101上方的公共电极线金属层薄膜，暴露出该区域的透明导电层薄膜，形成透明公共电极1的图案。

最后，剥离剩余的光刻胶，在公共电极线金属层薄膜上形成包括公共电极线2的图案。

另外，透明公共电极1图案和公共电极线2图案也可以采用普通掩模板通过两次构图工艺形成。该构图工艺具体为：通过涂覆光刻胶、曝光、显影、刻蚀、剥离光刻胶等工艺，以分别形成透明公共电极1和公共电极线2的图案。此种情况下，只要保证透明公共电极1的图案和公共电极线2的图案有直接接触搭接区域即可，而不必限定两者的上下位置关系。

优选的，透明公共电极1的结构为板状或者狭缝状。

S2、在完成步骤S1的衬底基板上形成一公共电极绝缘层薄膜；

在完成步骤S1的衬底基板8上形成一公共电极绝缘层薄膜9。其中，公共电极绝缘层薄膜9可以为氮化硅介电层或氧化硅介电层或氮化硅和氧化硅的复合介电层。

S3、在完成步骤S2的衬底基板上形成包括栅极图案和栅线图案；

在完成步骤S2的衬底基板上形成栅金属层薄膜（图中未示出），具体的，可以通过沉积、涂敷或溅射工艺在公共电极绝缘层薄膜9上形成该栅金属层薄膜，通过构图工艺在该栅金属层薄膜上形成栅极图案（图中未示出）和栅线图案3。其中，栅极可以位于栅线3上，也可以连接栅线3。本实施例中优选栅极为栅线3的一部分，且位于薄膜晶体管的沟道区域107下方。该构图工艺具体为：通过涂覆光刻胶、曝光、显影、刻蚀、剥离光刻胶等工艺，以形成包括栅线3和栅极的图案，优选采用湿刻法进行刻蚀。

其中，该栅金属层薄膜可以为一钨（W）层、一铬（Cr）层或其他导电金属层。

S4、在完成步骤S3的衬底基板上依次形成栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺形成包括有源层、源极、漏极和数据线的图案；

其中，有源层包括半导体层薄膜11和掺杂半导体层薄膜12，且掺杂半导体层薄膜12位于半导体层薄膜11上方，即半导体层11位于栅绝缘层薄膜10和掺杂半导体层薄膜12之间。并在有源层上形成包括薄膜晶体管沟道区域的图案，在源漏金属层薄膜上形成包括源极图案、漏极图案和数据线图案；

而数据线图案4、源极图案5、漏极图案6和沟道区域图案（图中未示出）可以通过多次构图工艺形成，也可以通过一次构图工艺形成，下面将分别介绍这两种构图工艺的具体过程。

通过多次构图工艺形成包括有源层图案、数据线4图案、源极5图案、漏极6图案和沟道区域图案的具体过程可以包括：

首先，可以采用等离子体增强化学气相沉积、涂敷、溅射等方法依次在完成步骤S3的衬底基板8上形成栅绝缘层薄膜（图中未示出）和半导体层薄膜11和掺杂半导体层薄膜12。

之后，采用普通掩膜版通过一次构图工艺形成包括有源层图案，其中，有源层包括半导体层和掺杂半导体层，并且有源层位于栅绝缘层薄膜10上并位于栅极的上方。具体的，首先在掺杂半导体层薄膜12上形成一光刻胶层（图中未示出），一般是通过涂覆光敏胶形成光刻胶层，然后采用普通掩膜版进行曝光，曝光后进行显影，显影结束后，可以采用干刻法完全刻蚀掉没有形成图案的区域下方的半导体层薄膜和掺杂半导体层薄膜，之后剥离PR胶，形成有源层图案。

然后，在有源层图案上形成源漏金属层薄膜（图中未示出），采用普通掩膜版通过一次构图工艺在源漏金属层薄膜上形成包括数据线4图案、源极5图案和漏极6图案，并且在有源层上形成位于源极5和漏极6之间的沟道。具体的，在源漏金属层薄膜上涂覆光敏胶，采用普通掩膜版进行曝光，没有形成图案区域和沟道区域107上方的光刻胶被完全去除掉，然后显影，显影结束后，可以采用湿刻法完全刻蚀掉没有形成图案区域下方的源漏金属层薄膜以及沟道区域107上方的源漏金属层薄膜，再通过干刻法刻蚀掉沟道区域107上方的掺杂半导体层12和一定厚度的半导体层11，形成沟道图案，然后剥离剩余的光刻胶胶，形成包括数据线4图案、源极5图案和漏极6图案，以及在有源层上形成沟道图案。其中，沟道图案位于有源层的沟道区域107，源极图案5位于有源层的源极区域104上方，漏极图案6位于有源层的漏极区域105上方。

通过一次构图工艺形成包括数据线4图案、源极5图案、漏极6图案和沟道区域图案的具体过程可以包括：

在完成步骤S3的衬底基板8上依次形成栅绝缘层薄膜10、半导体层薄膜11、掺杂半导体层薄膜12和源漏金属层薄膜，其中，掺杂半导体层薄膜12位于半导体层薄膜11上方，即掺杂半导体层薄膜12位于半导体层11薄膜和源漏金属层薄膜之间。具体的，首先可以采用等离子体增强化学气相沉积、涂敷、溅射等方法依次在完成步骤S3的衬底基板8上形成栅绝缘层薄膜10和半导体层薄膜11和掺杂半导体层薄膜12，然后可以采用磁控溅射或热蒸镀等方法在掺杂半导体层薄膜12上形成源漏金属层薄膜。其中，半导体层薄膜11和掺杂半导体层薄膜12包含源极区域104、漏极区域105和沟道区域107，源漏金属层薄膜包含数据线区域103。

接下来采用半色调或灰色调掩膜版通过一次构图工艺形成包括有源层图案、数据线4图案、源极5图案和漏极6图案，以及在有源层薄膜上形成位于源极5和漏极6之间的沟道。该构图工艺具体可以包括：

首先，在源漏金属层薄膜上涂覆形成一层光刻胶（图中未示出）。

接着，采用半色调或灰色调掩膜版进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶完全保留区域对应于源极5、漏极6和数据线4的图案所在区域，光刻胶半保留区域对应于源极5和漏极6的图案之间的沟道区域，光刻胶完全去除区域对应于上述图案以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少，如：光刻胶半保留区域光刻胶的曝光景深可以为50﹪，光刻胶完全保留区域光刻胶的曝光景深可以为0，光刻胶完全去除区域光刻胶的曝光景深为100﹪。

然后，进行第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域下方的源漏金属层薄膜和掺杂半导体层薄膜12和半导体层薄膜11。具体的，优选通过湿刻法先刻蚀掉没有光刻胶的区域下方的源漏金属层薄膜，再通过干刻法刻蚀掉其下的掺杂半导体层薄膜12和半导体层薄膜11，形成包括有源层的图案。同时，干刻法对光刻胶完全保留区域和光刻胶半保留区域的光刻胶起到一个减薄过程。

之后，通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属层薄膜。具体的，通过灰化处理去除光刻胶半保留区域即沟道区域107上方的光刻胶，暴露出位于光刻胶半保留区域下方的源漏金属层薄膜。

再通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属层薄膜、掺杂半导体层薄膜和一定厚度的半导体层薄膜，暴露出该区域的半导体层薄膜，形成位于源极5和漏极6之间的沟道图案。具体的，可以通过湿刻法刻蚀掉其上的源漏金属层薄膜，再通过干刻法刻蚀掉其上的掺杂半导体层薄膜12和一定厚度的半导体层薄膜11，形成沟道图案，其中，沟道图案位于有源层的沟道区域107。

最后，剥离剩余的光刻胶，在源漏金属层薄膜上形成包括数据线4图案、源极5图案和漏极6图案。其中，数据线4图案位于有源层的数据线区域103上方，源极图案5位于有源层的源极区域104上方，漏极图案6位于有源层的漏极区域105上方。

S5、在完成步骤S4的衬底基板上形成一钝化层薄膜，通过构图工艺形成包括钝化层过孔的图案，所述钝化层过孔位于所述漏极的上方；

首先可以通过等离子体增强化学气相沉积、涂敷等方法在源漏金属层薄膜上形成一钝化层薄膜13。然后采用普通掩膜版通过构图工艺在钝化层薄膜13上形成包括钝化层过孔14图案，其中，钝化层过孔图案14位于漏极6的上方。具体可以为：在钝化层薄膜13上涂覆一层光刻胶，采用普通掩膜版进行曝光、显影、刻蚀以及剥离光刻胶，以在钝化层薄膜13上形成包括钝化层过孔14的图案。

其中，钝化层薄膜13可以为氮化硅介电层或氧化硅介电层或氮化硅和氧化硅的复合介电层。

S6、在完成步骤S5的衬底基板上形成包括像素电极图案，所述像素电极通过所述钝化层过孔与所述漏极连接。

在完成步骤S5的衬底基板8上形成包括像素电极7图案具体可以包括：

首先，可以通过磁控溅射或热蒸镀等方法在完成步骤S5的衬底基板8上形成一像素电极层薄膜（图中未示出），其中，像素电极层薄膜包含像素电极区域106，且像素电极区域106位于钝化层过孔图案14上方。

然后，采用普通掩膜版通过构图工艺在像素电极层薄膜上形成像素电极图案7。具体的，在像素电极层薄膜上涂覆光刻胶，采用普通掩膜版进行曝光、显影、刻蚀，以及剥离光刻胶，以在像素电极层薄膜上形成像素电极7图案，其中，像素电极7位于像素电极区域106，并通过钝化层过孔14与漏极6连接。

优选的，像素电极7的结构为狭缝状。

由以上实施例可以看出，本发明所提供的阵列基板制造方法对现有的以横向电场或多维电场作为驱动的TFT-LCD阵列基板制造工艺进行了改进，使得公共电极线与栅线不同层分布，从而在不影响光透过率的前提下，可以提高公共电极线的线宽，降低了公共电极线的阻抗，有利于公共电极电压的均匀性和电压波动的快速衰减。同时还使得数据线与公共电极线之间无交叠电容，且数据线与透明公共电极的间距变大，其耦合电容减小，显著降低了数据信号对公共电极网络电压的串扰，进而使公共电极电压均匀、稳定，大大提高了显示质量。

实施例二

本发明实施例还提供一种阵列基板，包括形成在衬底基板上的栅线3、数据线4、透明公共电极1和公共电极线2，栅线3和数据线4限定的像素区域内形成像素电极7和薄膜晶体管，其中，公共电极线2与所述栅线3之间形成有公共电极绝缘层9，使得公共电极线2与栅线3不同层分布，从而可以提高公共电极线2的线宽，降低了公共电极线的阻抗，有利于公共电极电压的均匀性和电压波动的快速衰减。

其中，公共电极线2与数据线4在水平面上的交叠区域位于栅线3的两侧。上述结构使得数据线4与公共电极线2之间无直接交叠区域，因此公共电极线2和数据线4之间不存在交叠电容。

本实施例中优选透明公共电极1形成在公共电极线2下方，增大了数据线4与透明公共电极1的间距，减小数据线4与透明公共电极1之间的耦合电容，降低了公共电极线2的阻抗和数据信号对透明公共电极1电压的串扰，因此，显示质量得到了提高。

实施例三

本发明实施例还提供一种显示装置，其包括实施例二中的阵列基板，提高了显示装置的显示质量。

其中，显示装置可以为：液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (11)

1.一种阵列基板的制造方法，其特征在于，包括以下步骤：

S1、在一衬底基板上形成包括透明公共电极图案和公共电极线图案；

S2、在完成步骤S1的衬底基板上形成一公共电极绝缘层薄膜；

S3、在完成步骤S2的衬底基板上形成包括栅极图案和栅线图案；

S4、在完成步骤S3的衬底基板上依次形成栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺形成包括有源层、源极、漏极和数据线的图案；

S5、在完成步骤S4的衬底基板上形成一钝化层薄膜，通过构图工艺形成包括钝化层过孔的图案，所述钝化层过孔位于所述漏极的上方；

S6、在完成步骤S5的衬底基板上形成包括像素电极图案，所述像素电极通过所述钝化层过孔与所述漏极连接。

2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述步骤S4具体包括：

在完成步骤S3的衬底基板上依次形成所述栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜；采用普通掩膜版通过一次构图工艺形成包括有源层图案；

在所述有源层图案上形成所述源漏金属层薄膜；采用普通掩膜版通过一次构图工艺在所述源漏金属层薄膜上形成包括数据线、源极和漏极的图案，以及在所述有源层上形成位于所述源极和漏极之间的沟道。

3.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述步骤S4具体包括：

在完成步骤S3的衬底基板上依次形成所述栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜；

采用半色调或灰色调掩膜版通过一次构图工艺形成包括有源层、源极、漏极和数据线的图案，以及在所述有源层上形成位于所述源极和漏极之间的沟道。

4.根据权利要求3所述的阵列基板的制造方法，其特征在于，所述采用半色调或灰色调掩膜版通过一次构图工艺形成包括有源层、源极、漏极和数据线的图案，以及在所述有源层上形成位于所述源极和漏极之间的沟道包括：

在所述源漏金属层薄膜上涂覆一层光刻胶；

采用半色调或灰色调掩膜版曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶完全保留区域对应于所述源极、漏极和数据线的图案所在区域，光刻胶半保留区域对应于所述源极和漏极的图案之间的沟道区域，光刻胶完全去除区域对应于上述图案以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少；

通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属层薄膜、掺杂半导体层薄膜和半导体层薄膜，形成包括有源层的图案；

通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属层薄膜；

通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属层薄膜和掺杂半导体层薄膜，暴露出该区域的半导体层薄膜，形成位于所述源极和漏极之间的沟道；

剥离剩余的光刻胶，在所述源漏金属层薄膜上形成包括源极、漏极和数据线的图案。

5.根据权利要求1-4任一所述的阵列基板的制造方法，其特征在于，所述步骤S5具体为：

在完成步骤S4的衬底基板上形成钝化层薄膜，采用普通掩膜版通过一次构图工艺在所述钝化层薄膜上形成包括钝化层过孔的图案，所述钝化层过孔位于所述漏极的上方；

所述像素电极通过所述钝化层过孔与所述漏极连接。

6.根据权利要求1-4任一所述的阵列基板的制造方法，其特征在于，所述步骤S1具体包括：

在所述衬底基板上依次形成透明导电层薄膜和公共电极线金属层薄膜；

采用半色调或灰色调掩膜版通过一次构图工艺形成包括所述透明公共电极图案和公共电极线图案。

7.根据权利要求6所述的阵列基板的制造方法，其特征在于，所述采用半色调或灰色调掩膜版通过一次构图工艺形成包括所述透明公共电极图案和公共电极线图案包括：

在所述公共电极线金属层薄膜上涂覆一层光刻胶；

采用半色调或灰色调掩膜版曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域；光刻胶完全保留区域对应于所述公共电极线的图案所在区域，光刻胶半保留区域对应于所述透明公共电极图案所在的区域，光刻胶完全去除区域对应于上述图案以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少；

通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的公共电极线金属层薄膜和透明导电层薄膜；

通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的公共电极线金属层薄膜；

通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的公共电极线金属层薄膜，暴露出该区域的透明导电层薄膜，形成透明公共电极的图案；

剥离剩余的光刻胶，在所述公共电极线金属层薄膜上形成包括公共电极线的图案。

8.一种阵列基板，包括形成在衬底基板上的栅线、数据线、透明公共电极和公共电极线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，其特征在于，所述公共电极线与所述栅线之间形成有公共电极绝缘层。

9.根据权利要求8所述的阵列基板，其特征在于，所述公共电极线与所述数据线在水平面上的交叠区域位于所述栅线两侧。

10.根据权利要求8或9所述的阵列基板，其特征在于，所述透明公共电极形成在所述公共电极线下方。

11.一种显示装置，其特征在于，包括权利要求8-10任一所述的阵列基板。

Images