KR100615205B1 - 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법 - Google Patents
광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR100615205B1 KR100615205B1 KR1020040004990A KR20040004990A KR100615205B1 KR 100615205 B1 KR100615205 B1 KR 100615205B1 KR 1020040004990 A KR1020040004990 A KR 1020040004990A KR 20040004990 A KR20040004990 A KR 20040004990A KR 100615205 B1 KR100615205 B1 KR 100615205B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- display device
- electroluminescent display
- sinx
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 18
- 238000002834 transmittance Methods 0.000 title description 10
- 229910004205 SiNX Inorganic materials 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 213
- 239000011241 protective layer Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/85—Arrangements for extracting light from the devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은,
기판 일면 상부에 형성된, 반도체 활성층, 게이트 절연층, 게이트 전극 그리고 소스 및 드레인 전극을 포함하는 박막 트랜지스터와;
제 1 및 제 2 전극, 상기 제 1 및 제 2 전극 사이에 배치된 유기 발광부를 포함하는 유기 발광 소자;를 구비하는 유기 전계 발광 디스플레이 소자에 있어서,
상기 기판 일표면 상에 형성된 버퍼층과 상기 제 1 전극 사이의 층 중 하나 이상의 층은 상기 유기 발광 소자에 대응하는 개구 영역을 구비하되, 상기 버퍼층과 상기 제 1 전극 사이의 층들은 밀착 적층되는 것과, 상기 개구 영역이 형성되는 층에는 SiNx를 갖는 층이 하나 이상 포함되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자 및 이를 제조하는 방법을 제공한다.
Description
도 1a는 종래 기술에 따른 유기 전계 발광 디스플레이 소자의 개략적인 단면도,
도 1b 및 도 1c는 SiNx 층에 관한 두께 균일도와 파장별 광투과율의 균일도를 도시하는 선도,
도 2a 내지 도 2e는 본 발명의 일실시예들에 따른 유기 전계 발광 디스플레이 소자의 개략적인 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
201...기판 210...버퍼층
220...반도체 활성층 230...게이트 절연층
240...게이트 전극 250...중간층
260a,b...소스 및 드레인 전극 280...제 1 전극층
291...유기 발광부 295...제 2 전극층
본 발명은 유기 전계 발광 디스플레이 소자에 관한 것으로서, 특히 화소 영역에 개방된 구조의 유기 전계 발광 디스플레이 소자 및 이의 제조 방법에 관한 것이다.
화상을 표시하는데 있어, 수많은 종류의 디스플레이 장치가 사용되는데, 근래에는 종래의 브라운관, 즉 CRT(cathode ray tube, 음극선관)를 대체하는 다양한 평판 디스플레이 장치가 사용된다. 이러한 평판 디스플레이 장치는 발광 형태에 따라 자발광형(emissive)과 비자발광형(non-emissive)으로 분류할 수 있다. 자발광형 디스플레이 장치에는 평면 브라운관, 플라즈마 디스플레이 장치(plasma display panel device), 진공 형광 표시 장치(vacuum fluorescent display device), 전계 방출 디스플레이 장치(field emission display device), 유기 전계 발광 디스플레이 소자(organic electro-luminescent display device) 등이 있고, 비자발광형 디스플레이 장치에는 액정 디스플레이 장치(liquid crystal display device)가 있다. 그 중에서도, 유기 전계 발광 소자는 백라이트와 같은 별도의 발광 장치 필요없는 자발광형 소자로서, 저전력 및 고효율 작동이 가능하다는 점에서 근래에 각광을 받고 있는 평면 디스플레이 소자이다.
유기 전계 발광 디스플레이 소자는 유기물 박막에 음극과 양극을 통하여 주입된 전자와 정공(hole)이 재결합하여 여기자(exiton)를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생하는 현상을 이용하는 자발광형 디스플레이 장치이다. 유기 전계 발광 디스플레이 장치는 저전압으로 구동이 가능 하고, 경량의 박형이고, 시야각이 넓을 뿐만 아니라, 응답 속도 또한 빠르다는 장점을 구비한다.
이러한 유기 전계 발광 디스플레이 소자의 유기 발광 소자는 기판 상에 적층식으로 형성되는 양극으로서의 제 1 전극, 유기 발광부, 및 음극으로서의 제 2 전극으로 구성된다. 유기 발광부는 유기 발광층(EML, emitting layer)을 구비하는데, 이 유기 발광층에서 정공과 전자가 재결합하여 여기자를 형성하고 빛이 발생한다. 발광 효율을 보다 높이기 위해서는 정공과 전자를 유기 발광층으로 보다 원활하게 수송하여야 하고, 이를 위해 음극과 유기 발광층 사이에는 전자 수송층(ETL, electron transport layer)이 배치될 수 있고 양극과 유기 발광층 사이에는 정공 수송층(HTL, hole transport layer)이 배치될 수 있으며, 또한 양극과 정공 수송층 사이에 정공 주입층(HIL, hole injection layer)이 배치될 수도 있고, 음극과 전자 수송층 사이에 전자 주입층(EIL, electron injction layer)이 배치될 수도 있다.
한편, 유기 전계 발광 디스플레이 소자는 구동 방식에 따라, 수동 구동형(passive matrix)과 능동 구동형(active matrix)으로 분류될 수 있다. 수동 구동형 유기 전계 발광 디스플레이 소자는 라인-시퀀스 주사법(line-sequential scanning) 또는 정전류 구동법(constant current driving) 등에 의해 제어된다. 이러한 수동 구동형 유기 전계 발광 디스플레이 소자에 있어, 총천연색을 구현하는 경우 전류 밀도의 증가로 인한 소비 전력 증대 및 발광 효율 감소라는 문제점을 수반하기 때문에, 총천연색을 구현함에 있어서는 능동 구동형 유기 전계 발광 디스플레이 소자가 사용된다.
능동 구동형 유기 전계 발광 디스플레이 소자는 다양한 박막 트랜지스터를 사용하는데, 이들은 사용되는 박막 트랜지스터는 적층 순서에 따라, 상부 게이트 구조(top gate 또는 normal staggered)의 박막 트랜지스터와 하부 게이트 구조(bottom gate 또는 inverted staggered)의 박막 트랜지스터로 분류될 수 있다.
도 1a에는 종래 기술에 따른 상부 게이트 구조의 통상적인 박막 트랜지스터를 구비하는 능동 구동형 유기 전계 발광 디스플레이 소자의 개략적인 단면도가 도시되어 있다. 도시된 유기 전계 발광 디스플레이 소자는, 기판(101)의 일면에는 버퍼층(110)이 형성되고, 그 상부에는 반도체 활성층(120; 소스 및 드레인 영역, 채널 영역, 120a,b,c), 게이트 절연층(130), 게이트 전극(140), 중간층(150), 소스 및 드레인 전극(160a,b) 등으로 구성된 박막 트랜지스터와, 박막 트랜지스터의 일면 상에 형성된 페시베이션 층(170), 양극으로서의 제 1 전극층(180), 화소 정의 층(190), 유기 발광부(191) 및 제 2 전극층(195)을 구비한다. 제 1 전극층(180)은 화소영역에 대응하는데, 제 1 전극층(180)과 제 2 전극층(195)의 작용에 의해 사이에 배치된 유기 발광부(191)로부터 빛이 방출된다. 그런데, 도 1에 도시된 화소영역에 있어서 제 1 전극층(180)의 하부에는 페시베이션 층(170), 중간층(150) 및 게이트 절연층(130)이 형성되어 있다.
도시된 화소영역에서 제 1 전극층(180)의 하부에는 다양한 층들이 존재하는데, 유기 발광부(191)로부터 방출된 빛이 이들 층을 거치는 동안 광투과율이 상당히 저하된다.
이러한 문제점을 해결하기 위한 일 방안으로, 특허 공개 공보 제2003-85239호에는 화소 영역을 완전 노출시켜 제 1 전극을 기판의 일면 상에 밀착시킨 구조를 취하는 방안을 개시하고 있다. 여기에서는, 화소 영역의 제 1 전극 층 이하에 배치된 모든 층을 제거하여 취출 효율을 증대시키려는데 목적이 있다.
하지만, 이러한 방식은 제 1 전극 이하의 모든 층을 제거함에 있어 별도의 마스크 패턴화 공정이 요구되어, 공정적인 부담이 증가되고 불량이 추가적으로 발생하여 제품의 수율에도 나쁜 영향을 줄 수 있다. 또한 모든 층을 제거할 경우 제거되는 막의 두께가 1㎛를 초과할 수도 있어 제 1 전극의 스텝 커버리지(step coverage)에 심각한 문제를 야기할 수도 있다. 뿐만 아니라, 반도체 활성층을 형성하기에 앞서 패턴화가 이루어진다는 점에서, 차후 반도체 활성층을 형성하는 경우 원치 않는 불순물의 유입을 초래하여 박막 트랜지스터, 궁극적으로는 유기 전계 발광 디스플레이 소자의 제조 상의 치명적인 결함을 수반할 수도 있다는 문제점을 야기할 수도 있다.
한편, 화소 영역의 제 1 전극 이하의 층은 주로 SiO2 또는 SiNx로 이루어진 층들로 구성되는데, SiO2로 구성된 층은 표면 균일도에 있어 편차가 상당히 미미하여 빛의 파장별 광투과율 차이도 상당히 미미하다. 하지만, SiNx로 구성된 층의 경우에는 SiO2로 구성된 층의 경우와 다르다. 도 1b에는 SiNx로 구성된 층에 대한표면 균일도를 알 수 있는 두께 균일도(막두께 분포)가 도시되어 있다. 목표 두께가 6000Å로 설정된 층의 경우, 최고 6271Å에서 최소 5606Å이며, 평균 두께는 5966Å으로서 최고 및 최소 두께에 대하여 각각 5% 내지 6%의 두께 차이, 즉 표면 균일도 차이를 나타낸다. 이러한 표면 불균일은 표면에 대한 광투과율의 불균일을 초래한다. SiNx 층에서의 파장별 광투과율 균일도는 도 1c에 도시되어 있는데, SiNx 층에서의 광투과율 균일도가 파장별로 상당한 편차를 나타낸다는 것을 알 수 있다. 뿐만 아니라, SiO2 층은 자체적인 색을 구비하지 않는 반면, SiNx 층은 자체적인 색을 구비하므로, SiNx 층을 투과한 빛에서는 색좌표 전이도 유발된다. 즉, 유기 전계 발광 디스플레이 소자에 있어서, 화소 영역의 제 1 전극층 하부에 배치된 층 중 화면 품질을 저하시키는 원인은 SiNx를 포함하는 층이라는 것을 알 수 있다. 따라서, 주원인 층 이외의 다른 층을 제거함에 있어, 불필요한 공정의 추가로 인한 공정 시간 및 공정 설비의 증대로 인하여 생산 단가가 상당히 증가함과 아울러, 상기한 바와 같이 불필요한 공정으로 인하여 반도체 활성층을 형성함에 있어 불량률을 증대시킬 수도 있다.
본 발명은, 불필요한 공정을 거치지 않고 간단한 공정을 통하여 원하는 광투과율을 구비하는 유기 전계 발광 디스플레이 소자 및 이를 제조하는 방법을 제공함을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일면에 따르면, (i) 기판 일면 상부에 형성된, 반도체 활성층, 게이트 절연층, 게이트 전극 그리고 소스 및 드레인 전극을 포함하는 박막 트랜지스터와, (ii) 제 1 및 제 2 전극, 상기 제 1 및 제 2 전극 사이에 배치된 유기 발광부를 포함하는 유기 발광 소자;를 구비하는 유기 전계 발광 디스플레이 소자에 있어서,
상기 기판 일표면 상에 형성된 버퍼층과 상기 제 1 전극 사이의 층 중 하나 이상의 층은 상기 유기 발광 소자에 대응하는 개구 영역을 구비하되, 상기 버퍼층과 상기 제 1 전극 사이의 층들은 밀착 적층되는 것과, 상기 개구 영역이 형성되는 층에는 SiNx를 갖는 층이 하나 이상 포함되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자를 제공한다.
상기 기판 일표면 상에 형성된 버퍼층과 상기 제 1 전극 사이의 층 중 하나 이상의 층은 상기 유기 발광 소자에 대응하는 개구 영역을 구비하되, 상기 버퍼층과 상기 제 1 전극 사이의 층들은 밀착 적층되는 것과, 상기 개구 영역이 형성되는 층에는 SiNx를 갖는 층이 하나 이상 포함되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자를 제공한다.
본 발명의 다른 일면에 따르면, 상기 게이트 절연층은 상기 버퍼층의 일면 상에 형성되고, 상기 개구 영역이 형성되고 SiNx를 갖는 층에는 상기 게이트 절연층이 포함되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 게이트 전극과 상기 소스 및 드레인 전극 사이에는 중간층이 구비되고, 상기 개구 영역이 형성되고 SiNx를 갖는 층에는 상기 중간층이 포함되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 소스 및 드레인 전극 상에는 보호층이 구비되고, 상기 개구 영역이 형성되고 SiNx를 갖는 층에는 상기 보호층이 포함되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 제 1 전극의 하부 층 중 하나 이상을 이중층으로 구성하되, 상기 이중층 중의 적어도 한 층은 상기 개구 영역이 형성되고 SiNx를 갖는 층인 것을 특징으로 하는 유기 전계 발광 디스플레이 소자를 제 공한다.
본 발명의 또 다른 일면에 따르면, 기판 일면 상에 형성된, 반도체 활성층, 게이트 절연층, 게이트 전극 그리고 소스 및 드레인 전극을 포함하는 박막 트랜지스터와, 제 1 및 제 2 전극과 이들 사이에 배치된 유기 발광부를 포함하는 유기 발광 소자를 구비하는 유기 전계 발광 디스플레이 소자 제조 방법에 있어서, 상기 유기 발광 소자에 대응하는 영역으로 상기 기판의 일면 상에 형성된 버퍼층과 상기 제 1 전극 사이의 층 중 하나 이상의 층에 개구 영역을 형성하는 단계를 더 구비하는 것과, 상기 개구 영역이 형성되는 층에는 SiNx를 갖는 층이 하나 이상 포함되는 것과, 상기 개구 영역을 형성하는 단계는 개개의 층에 콘택홀을 형성하는 단계와 동시에 이루어지는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 개구 영역을 형성하는 단계는, 상기 버퍼층 상에 형성된 게이트 절연층, 상기 게이트 전극 상에 형성된 중간층, 및 상기 소스 및 드레인 전극 상에 형성된 보호층 중의 하나 이상의 층에서 실행되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 버퍼층과 상기 제 1 전극 사이의 층 중 하나 이상의 층은 적어도 하나의 층이 SiNx를 갖는 이중층으로 구성되고, 상기 개구 영역을 형성하는 단계는 상기 SiNx를 갖는 하나 이상의 이중층에서 실행되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자 제조 방법을 제공한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상 세히 설명한다 .
도 2a 및 도 2b에는 본 발명의 일실시예에 따른 유기 전계 발광 디스플레이 소자 제조 과정을 나타내는 개략적인 단면도가 도시되어 있다. 도 2a에서 기판(201)의 일면 상에는 먼저 버퍼층(210)이 형성된다. 버퍼층(210)은 통상적인 방법, 예를 들어 PECVD법 등을 통하여 SiO2 등으로 형성된다. 버퍼층(210)의 일면 상에는 반도체 활성층(220)이 형성되는데, 반도체 활성층(220)은 예를 들어 n+ 도핑에 의해 형성되는 소스 및 드레인 영역(220a,b)과 채널 영역(220c)으로 구성된다. 반도체 활성층(220)은 비정질 실리콘층(a-Si:H)로 구성될 수도 있고, 다결정 실리콘 층으로 형성될 수도 있으며, 특히 다결정 실리콘 층의 경우 반도체 활성층은 다결정 실리콘을 직접 증착함으로써 형성될 수도 있고, 비정질 실리콘 층을 다결정화시킴으로써 형성될 수도 있다.
반도체 활성층(220)의 일면 상에는 추후 형성되는 게이트 전극(240)과의 절연을 위한 게이트 절연층(230)이 형성되고, 그 상부로 반도체 활성층(220)의 채널 영역(220c)에 대응하는 위치에 게이트 전극(240)이 형성된다. 게이트 전극(240)을 구성하는 물질은, 차후 상부에 형성되는 층의 균일성을 고려한 표면 평탄성과 후속 공정으로 인한 화학적 분위기(chemical environment)에 대한 내성을 고려하여 선택되어야 하는데, 예를 들어 MoW 또는 AlNd 등의 합금 등으로 이루어질 수 있다.
게이트 전극(240)의 일면 상에는 하부 층들을 보호 및 전기적 절연을 위한 중간층(250)이 형성된다. 중간층(250)이 형성된 후, 차후에 형성되는 소스 및 드 레인 전극(260a,b)과 반도체 활성층(220)의 전기적인 소통을 위한 콘택홀(250a,b)이 형성된다. 게이트 절연층(230) 및/또는 중간층(250)이 SiNx를 갖는 층으로 형성되는 경우 도 2a에 도시된 바와 같이, 게이트 절연층(230) 및/또는 중간층(250)으로서 화소 영역에 해당하는 영역이 콘택홀(250a,b) 형성과 동시에 제거될 수 있다. 그런 후, 소스 및 드레인 전극(260a,b)의 일면 상에는 페시베이션 층(보호층, 270)이 더 구비될 수도 있다. 경우에 따라서는 페시베이션 층(270)이 더 구비될 수 있는데, 페시베이션 층(270)에는 콘택홀이 형성되고, 상부에 제 1 전극층(280)이 형성되는데, 제 1 전극층(280)은 콘택홀을 통하여 드레인 전극(260b)과 전기적으로 접촉한다. 한편, 페시베이션 층(270)은 외부 물리적인 손상이나 화학적 오염으로부터 하부에 형성된 층을 보호하도록 층 구조를 치밀하게 하기 위하여 SiNx를 갖는 층으로 구성될 수도 있다. 이 경우, 도 2b에 도시된 바와 같이 페시베이션 층(270)으로서 화소 영역에 해당하는 영역이 제거될 수도 있다.
게이트 절연층(230) 및/또는 중간층(250), 그리고 페시베이션 층(270)이 모두 SiNx로 구성되고, 도 2b에 도시된 바와 같이 이들 층의 화소 영역에 개구 영역이 형성된다면 화소 영역에 해당하는 제 1 전극층(280)의 일면의 일부는 버퍼층(210)의 일면과 접하게 된다. 그런 후, 도 2b에 도시된 바와 같이, 페시베이션 층(270)과 제 1 전극층(280)의 적어도 일부분 상에는 화소 영역을 정의하고 평탄화 층을 형성하기 위한 화소 정의 층(290)이 형성된다. 그런 후, 화소 영역으로 제 1 전극층(280)의 상부에는 유기 발광부(291)가 형성되고, 화소 정의 층(290) 및 유기 발광부(291)의 상부에는 음극으로서의 제 2 전극(295)이 형성된다. 즉, 화소 영역은 제 1 전극층(280) 중 화소 정의 층(290)에 의하여 노출되는 부분으로, 제 1 전극층(280)과 유기 발광부(291)와 제 2 전극(295)을 포함하는 유기 발광 소자에 대응하는 부분이다. 유기 발광 소자는 제 1 전극층(280), 유기 발광부(291) 및 제 2 전극(295)을 포함하는 부분이므로, 유기 발광 소자에 대응하는 부분이라고 함은 도 2b에서는 결국 제 1 전극층(280)에 대응하는 부분이라고 할 수도 있다. 여기서 제 1 전극층(280)에 대응한다고 함은 제 1 전극층(280)의 모든 면에 대응한다는 의미가 아니라 적어도 제 1 전극층(280)의 중앙부분에 대응한다는 의미이다. 이와 같이 본 실시예에 따르면, SiNx를 포함하는 층은, 화소 영역에 대응하는 부분에, 즉 유기 발광 소자에 대응하는 부분에, 즉 제 1 전극층(280)에 대응하는 부분에 개구를 갖는다. 이는 후술하는 실시예에 있어서도 동일하다.
본 발명의 또 다른 일실시예에 따르면, 도 2c에 도시된 바와 같이 보다 단순화된 공정을 위하여, 페시베이션 층(270) 만이 SiNx로 구성되고, 페시베이션 층에 콘택홀이 형성됨과 동시에 페시베이션 층(270)에 개구 영역이 형성된다면 화소 영역에 해당하는 제 1 전극층(280)의 일면의 일부는 중간층(250)의 일면과 접하게 된다.
또 한편, 각각의 층들은 어느 한 구성 요소로 구성된 단일층에 국한되지는 않는다. 예를 들어 도 2d에 도시된 바와 같이, 게이트 절연층(230)이 이중층(230a,b)으로 구성될 수도 있다. 즉, 반도체 활성층(220)의 일면 상에는 SiO2로 구성되는 제 1 게이트 절연층(230b)이 형성되고, 그 상부에 SiNx로 구성되는 제 2 게이트 절연층(230a)이 형성될 수도 있다. 소스 및 드레인 전극(260a,b)과 반도체 활성층(220)의 전기적 소통을 위한 콘택홀이 형성되는 경우 이와 동시에, SiNx로 구성된 제 2 게이트 절연층(230a)에 개구 영역이 형성될 수도 있다. 즉, 제 1 전극층(280)의 일면의 일부는 제 1 게이트 절연층(230b)의 일면(페시베이션 층도 제거되는 경우)과 접하게 된다. 이와 같은 구조를 갖도록 하여, 광경로 상에 SiNx를 갖는 층이 존재하지 않도록 함으로써 광투과율의 불균일을 방지할 수 있다.
본 발명에 따른 상기 실시예들은 본 발명을 설명하기 위한 것으로, 본 발명의 범위가 이에 한정되는 것은 아니고, 버퍼층과 제 1 전극 사이의 층 중 하나 이상의 층의 화소 영역에 개구 영역을 구비하되, 개구 영역이 형성되는 층이 SiNx를 갖는 층을 하나 이상 포함하는 범위에서 다양한 변형 실시예가 이루어질 수 있다. 예를 들어, 게이트 절연층(230) 및 중간층(250)이 SiNx로 구성되어 콘택홀 형성과 동시에 화소 영역에 개구 영역이 형성되고 페시베이션 층(280)에는 개구 영역이 형성되지 않아 페시베이션 층(280)의 일면이 버퍼층(210)의 일면과 접하게 되는 도 2e에 도시된 바와 같이, 본 발명에 따른 다양한 실시예가 구현될 수 있다.
상기한 바와 같은 본 발명에 따르면, 종래의 기술보다 단순화된 공정으로, 종래 기술로부터 문제되었던 반도체 활성층에 불순물이 유입되는 문제점을 해결하도록, 반도체 활성층이 형성된 이후에 화소 영역 하부의 SiNx를 갖는 층에 개구 영역이 형성되도록 하는, 유기 전계 발광 디스플레이 소자를 제공할 수 있다.
또한, 단순화된 공정을 통하여 보다 절감된 생산 원가로 원하는 광투과율을 구비하는 유기 전계 발광 디스플레이 소자를 제공할 수도 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
Claims (8)
- 기판 일면 상부에 형성된, 반도체 활성층, 게이트 절연층, 게이트 전극 그리고 소스 및 드레인 전극을 포함하는 박막 트랜지스터와;제 1 및 제 2 전극, 상기 제 1 및 제 2 전극 사이에 배치된 유기 발광부를 포함하는 유기 발광 소자;를 구비하는 유기 전계 발광 디스플레이 소자에 있어서,상기 기판 일표면 상에 형성된 버퍼층과 상기 제 1 전극 사이의 층 중 하나 이상의 층은 상기 유기 발광 소자에 대응하는 개구 영역을 구비하되, 상기 버퍼층과 상기 제 1 전극 사이의 층들은 밀착 적층되는 것과, 상기 개구 영역이 형성되는 층에는 SiNx를 갖는 층이 하나 이상 포함되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자.
- 제 1항에 있어서, 상기 게이트 절연층은 상기 버퍼층의 일면 상에 형성되고, 상기 개구 영역이 형성되고 SiNx를 갖는 층에는 상기 게이트 절연층이 포함되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자.
- 제 1항에 있어서, 상기 게이트 전극과 상기 소스 및 드레인 전극 사이에는 중간층이 구비되고, 상기 개구 영역이 형성되고 SiNx를 갖는 층에는 상기 중간층이 포함되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자.
- 제 1항에 있어서, 상기 소스 및 드레인 전극 상에는 보호층이 구비되고, 상기 개구 영역이 형성되고 SiNx를 갖는 층에는 상기 보호층이 포함되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자.
- 제 1항 내지 제 4항 중의 어느 한 항에 있어서, 상기 제 1 전극의 하부 층 중 하나 이상을 이중층으로 구성하되, 상기 이중층 중의 적어도 한 층은 상기 개구 영역이 형성되고 SiNx를 갖는 층인 것을 특징으로 하는 유기 전계 발광 디스플레이 소자.
- 기판 일면 상에 형성된, 반도체 활성층, 게이트 절연층, 게이트 전극 그리고 소스 및 드레인 전극을 포함하는 박막 트랜지스터와, 제 1 및 제 2 전극과 이들 사이에 배치된 유기 발광부를 포함하는 유기 발광 소자를 구비하는 유기 전계 발광 디스플레이 소자 제조 방법에 있어서,상기 유기 발광 소자에 대응하는 영역으로, 상기 기판의 일면 상에 형성된 버퍼층과 상기 제 1 전극 사이의 층 중 하나 이상의 층에 개구 영역을 형성하는 단계를 더 구비하는 것과,상기 개구 영역이 형성되는 층에는 SiNx를 갖는 층이 하나 이상 포함되는 것과,상기 개구 영역을 형성하는 단계는 개개의 층에 콘택홀을 형성하는 단계와 동시에 이루어지는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자 제조 방법.
- 제 6항에 있어서, 상기 개구 영역을 형성하는 단계는, 상기 버퍼층 상에 형성된 게이트 절연층, 상기 게이트 전극 상에 형성된 중간층, 및 상기 소스 및 드레인 전극 상에 형성된 보호층 중의 하나 이상의 층에서 실행되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자 제조 방법.
- 제 6항에 있어서, 상기 버퍼층과 상기 제 1 전극 사이의 층 중 하나 이상의 층은 적어도 하나의 층이 SiNx를 갖는 이중층으로 구성되고, 상기 개구 영역을 형성하는 단계는 상기 SiNx를 갖는 하나 이상의 이중층에서 실행되는 것을 특징으로 하는 유기 전계 발광 디스플레이 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040004990A KR100615205B1 (ko) | 2004-01-27 | 2004-01-27 | 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040004990A KR100615205B1 (ko) | 2004-01-27 | 2004-01-27 | 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050077371A KR20050077371A (ko) | 2005-08-02 |
| KR100615205B1 true KR100615205B1 (ko) | 2006-08-25 |
Family
ID=37264871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040004990A KR100615205B1 (ko) | 2004-01-27 | 2004-01-27 | 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100615205B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100931875B1 (ko) * | 2007-06-08 | 2009-12-15 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 박막 트랜지스터 및 이의 제조 방법 |
-
2004
- 2004-01-27 KR KR1020040004990A patent/KR100615205B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100931875B1 (ko) * | 2007-06-08 | 2009-12-15 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 박막 트랜지스터 및 이의 제조 방법 |
| US8030654B2 (en) | 2007-06-08 | 2011-10-04 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050077371A (ko) | 2005-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456811B2 (en) | Organic electro-luminescent display device and method of manufacturing the same | |
| KR100573149B1 (ko) | 전계 발광 디스플레이 장치 및 이의 제조 방법 | |
| KR100592273B1 (ko) | 평판 디스플레이 장치 | |
| KR100615222B1 (ko) | 전계 발광 디스플레이 장치 및 이의 제조 방법 | |
| US8040055B2 (en) | Organic light emitting diode display device having organic layers of varying thickness | |
| US9780319B2 (en) | Organic light emitting diode display device | |
| KR20040037889A (ko) | 유기 전계 발광 표시 장치의 제조 방법 | |
| WO2018090444A1 (zh) | Oled基板及其制作方法 | |
| JP4315902B2 (ja) | 有機電界発光装置 | |
| KR100573154B1 (ko) | 전계 발광 디스플레이 장치 및 이의 제조 방법 | |
| US20060214564A1 (en) | Organic electroluminescent display and method for fabricating the same | |
| KR20080108062A (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR100611155B1 (ko) | 유기 전계 발광 표시 장치 및 그의 제조 방법 | |
| KR100615205B1 (ko) | 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법 | |
| KR100825384B1 (ko) | 백색 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| KR100564198B1 (ko) | 일렉트로 루미네센스 표시 장치 | |
| KR20180061777A (ko) | 유기발광다이오드 표시장치 | |
| KR100573138B1 (ko) | 평판 표시 장치 | |
| KR100417921B1 (ko) | 캔리스 유기 전계 발광 디스플레이 | |
| KR100603335B1 (ko) | 유기 전계 발광 표시장치 및 그 제조방법 | |
| KR100563065B1 (ko) | 전계 발광 디스플레이 장치 및 이의 제조 방법 | |
| CN112802879B (zh) | 一种显示面板及其制备方法、显示装置 | |
| KR100739579B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20100013522A (ko) | 유기전계발광표시장치의 제조방법 | |
| KR100669708B1 (ko) | 유기 전계 발광 표시 장치와, 이를 제조하기 위한 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 14 |