KR20100013522A - 유기전계발광표시장치의 제조방법 - Google Patents

유기전계발광표시장치의 제조방법 Download PDF

Info

Publication number
KR20100013522A
KR20100013522A KR1020080075084A KR20080075084A KR20100013522A KR 20100013522 A KR20100013522 A KR 20100013522A KR 1020080075084 A KR1020080075084 A KR 1020080075084A KR 20080075084 A KR20080075084 A KR 20080075084A KR 20100013522 A KR20100013522 A KR 20100013522A
Authority
KR
South Korea
Prior art keywords
layer
cathode
forming
light emitting
metal layer
Prior art date
Application number
KR1020080075084A
Other languages
English (en)
Inventor
명노훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080075084A priority Critical patent/KR20100013522A/ko
Publication of KR20100013522A publication Critical patent/KR20100013522A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예는, 기판 상에 게이트, 소오스 및 드레인을 포함하는 트랜지스터를 형성하는 단계; 트랜지스터 상에 소오스 또는 드레인에 연결되는 캐소드를 형성하는 단계; 캐소드 상에 캐소드보다 얇은 금속층을 형성하는 단계; 금속층 상에 금속층의 일부가 노출되도록 뱅크층을 형성하는 단계; 뱅크층을 통해 노출된 금속층을 제1식각 방법으로 제거하여 캐소드의 일부를 노출시키는 단계; 캐소드 상에 유기 발광층을 형성하는 단계; 및 유기 발광층 상에 애노드를 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
유기전계발광표시장치, 금속층, 식각

Description

유기전계발광표시장치의 제조방법{Manufacturing Method for Organic Light Emitting Display}
본 발명은 유기전계발광표시장치의 제조방법에 관한 것이다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다.
또한, 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.
이러한 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.
여기서, 서브 픽셀은 기판 상에 위치하는 트랜지스터와, 트랜지스터 상에 위치하는 유기 발광다이오드가 포함된다. 유기 발광다이오드의 경우 트랜지스터 상에 애노드, 유기 발광층 및 캐소드가 형성된 노말(Normal) 형과 트랜지스터 상에 캐소 드, 유기 발광층 및 애노드가 형성된 인버티드(Inverted) 형이 있다.
한편, 유기 발광다이오드가 인버티드 형인 종래 유기전계발광표시장치는 캐소드를 구성하는 전극을 증착할 때, 전극의 계면이 산화되어 소자의 신뢰성 및 수명 등이 저하하는 문제가 있어 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 캐소드의 계면이 산화되는 문제를 해결하여 소자의 신뢰성 및 수명을 향상시킬 수 있는 유기전계발광표시장치의 제조방법을 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명의 실시예는, 기판 상에 게이트, 소오스 및 드레인을 포함하는 트랜지스터를 형성하는 단계; 트랜지스터 상에 소오스 또는 드레인에 연결되는 캐소드를 형성하는 단계; 캐소드 상에 캐소드보다 얇은 금속층을 형성하는 단계; 금속층 상에 금속층의 일부가 노출되도록 뱅크층을 형성하는 단계; 뱅크층을 통해 노출된 금속층을 제1식각 방법으로 제거하여 캐소드의 일부를 노출시키는 단계; 캐소드 상에 유기 발광층을 형성하는 단계; 및 유기 발광층 상에 애노드를 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
금속층의 두께는, 10Å ~ 100Å로 형성할 수 있다.
금속층은, 몰리(Mo), 크롬(Cr), 텅스텐(W), 티타늄(Ti)을 포함할 수 있다.
캐소드 형성 단계 이후, 챔버의 진공이 파괴되지 않는 분위기에서 금속층 형성 단계를 실시할 수 있다.
캐소드 노출 단계 이후, 챔버의 진공이 파괴되지 않는 분위기에서 유기 발광층 형성 단계를 실시할 수 있다.
제1식각 방법은, 아르곤(Ar), 질소(N2)를 포함하는 불활성 가스를 이용한 스퍼터 방법 또는 4불화탄소(CF4), 염소(Cl2)를 포함하는 반응성 가스를 이용한 스퍼터 방법일 수 있다.
뱅크층 형성 단계 이후, 뱅크층 상에 포토레지스터를 형성하는 단계를 더 포함하며, 뱅크층 상에 포토레지스터가 형성된 경우, 금속층이 노출되도록 포토레지스터를 패터닝하고, 노출된 금속층을 제1식각 방법으로 제거하여 캐소드를 노출하고 포토레지스터를 제거한 후, 유기 발광층 형성 단계와 애노드 형성 단계를 실시할 수 있다.
본 발명의 실시예는, 캐소드의 계면이 산화되는 문제를 해결하여 소자의 신뢰성 및 수명을 향상시킬 수 있는 유기전계발광표시장치의 제조방법을 제공하는 효과가 있다. 또한, 캐소드의 계면이 산화되는 문제를 방지함으로써 전자주입 효율 향상을 도모하여 표시품질을 향상시킬 수 있는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법의 개략적인 흐름도이고, 도 2 내지 도 9는 도 1의 설명을 돕기 위한 도면이다.
먼저, 도 1 및 도 2에 도시된 바와 같이, 기판(110) 상에 게이트(112), 소오스(115a) 및 드레인(115b)을 포함하는 트랜지스터를 형성하는 단계(S101)를 실시한다.
기판(110)은 소자를 형성하기 위한 재료로 기계적 강도나 치수 안정성이 우수한 것을 선택할 수 있다. 기판(110)의 재료로는, 유리판, 금속판, 세라믹판 또는 플라스틱판(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있다.
기판(110) 상에 위치하는 트랜지스터는 다음과 같을 수 있다.
기판(110) 상에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 기판(110)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성할 수 있다. 버퍼층(111)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용할 수 있다.
버퍼층(111) 상에는 게이트(112)가 위치할 수 있다. 게이트(112)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(112)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(112)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
게이트(112) 상에는 제1절연막(113)이 위치할 수 있다. 제1절연막(113)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
제1절연막(113) 상에는 액티브층(114)이 위치할 수 있다. 액티브층(114)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(114)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(114)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.
액티브층(114) 상에는 소오스(115a) 및 드레인(115b)이 위치할 수 있다. 소오스(115a) 및 드레인(115b)은 단일층 또는 다중층으로 이루어질 수 있으며, 소오스(115a) 및 드레인(115b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소오스(115a) 및 드레인(115b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
소오스(115a) 및 드레인(115b) 상에는 제2절연막(116a)이 위치할 수 있다. 제2절연막(116a)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제2절연막(116a)은 패시베이션막일 수 있다.
제2절연막(116a) 상에는 쉴드 금속(128)이 위치할 수 있다. 쉴드 금속(128)은 소오스(115a) 또는 드레인(115b)에 접촉하여 전기적 간섭이 나타나는 현상을 방지할 수 있다. 그러나, 쉴드 금속(128)은 생략할 수도 있다.
제2절연막(116a) 상에는 표면의 평탄도를 높이기 위한 제3절연막(116b)이 위치할 수 있다. 제3절연막(116b)은 평탄화막일 수 있다.
이상은 기판(110) 상에 위치하는 트랜지스터가 바탐 게이트 형인 것을 일례로 설명하였다. 그러나, 트랜지스터는 탑 게이트 형으로도 형성할 수 있다.
다음, 도 1 및 도 2에 도시된 바와 같이, 트랜지스터 상에 소오스(115a) 또는 드레인(115b)에 연결되는 캐소드(118)를 형성하는 단계(S103)를 실시한다.
캐소드(118)는 트랜지스터의 상부인 제3절연막(116b) 상에 서브 픽셀별로 구분되어 위치할 수 있다. 캐소드(118)는 제3절연막(116b) 상에 위치하며 트랜지스터의 소오스(115a) 또는 드레인(115b)에 연결될 수 있다. 캐소드(118)는 알루미늄(Al) 또는 알루미늄 합금(AlNd) 등으로 형성될 수 있으나 이에 한정되지 않는다.
다음, 도 1 및 도 2에 도시된 바와 같이, 캐소드(118) 상에 캐소드(118)보다 얇은 금속층(119)을 형성하는 단계(S105)를 실시한다.
금속층(119)은 서브 픽셀별로 구분되어 위치하는 캐소드(118) 상에 위치할 수 있다. 금속층(119)의 두께는 캐소드(118)의 두께보다 얇게 위치할 수 있다.
금속층(119)은 고융점 금속 재료로 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 및 텅스텐(W)을 포함할 수 있으나 이에 한정되지 않는다. 금속층(119)의 두께는 10Å ~ 100Å로 형성될 수 있다. 여기서, 금속층(119)의 두께를 10Å ~ 100Å으로 형성하면, 캐소드(118)의 계면이 외기에 의해 산화하는 것을 방지할 수 있다. 또한, 금속층(119)의 일부를 제거한 후 보조전극 등의 역할을 할 수 있다.
한편, 금속층 형성 단계(S105)는 캐소드 형성 단계(S103) 이후, 챔버의 진공이 파괴되지 않는 분위기에서 실시할 수 있다. 즉, 캐소드(118)를 형성한 이후 챔버의 진공을 파괴하지 않고 금속층(119)을 연속으로 증착할 수 있다.
다음, 도 1 및 도 3에 도시된 바와 같이, 금속층(119) 상에 금속층(119)의 일부가 노출되도록 뱅크층(120)을 형성하는 단계(S107)를 실시한다.
뱅크층(120)은 금속층(119)을 노출하도록 패턴될 수 있다. 뱅크층(120)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다.
다음, 도 1 및 도 4에 도시된 바와 같이, 뱅크층(120)을 통해 노출된 금속층(119)을 제1식각 방법(PL)으로 제거하여 캐소드(118)를 노출시키는 단계(S109)를 실시한다.
제1식각 방법(PL)은, 아르곤(Ar), 질소(N2)를 포함하는 불활성 가스를 이용한 스퍼터 방법 또는 4불화탄소(CF4), 염소(Cl2)를 포함하는 반응성 가스를 이용한 스퍼터 방법을 사용할 수 있으나 이에 한정되지 않는다.
한편, 캐소드(118)를 노출시키기 위한 방법을 진행할 때 필요에 따라서는 도 5에 도시된 바와 같은 방법을 실시할 수도 있다. 도 5를 참조하면, 뱅크층 형성 단계(S107) 이후, 뱅크층(120) 상에 포토레지스터(PR)를 형성하는 단계를 더 실시할 수 있다.
이와 같이, 뱅크층(120) 상에 포토레지스터(PR)가 형성된 경우, 포토레지스터(PR)를 통해 금속층(119)이 노출되도록 포토레지스터(PR)를 패터닝하고, 노출된 금속층(119)을 제1식각 방법(PL)으로 제거하여 캐소드(118)를 노출하고 포토레지스터(PR)를 제거할 수 있다.
여기서, 도 5와 같이 포토레지스터(PR)를 이용하여 금속층(119)을 제거하면 뱅크층(120) 등의 표면이 손상되는 문제를 방지할 수 있다.
이상, 제1식각 방법(PL)으로 금속층(119)을 제거하면 도 6에 도시된 바와 같이 캐소드(118)의 일부가 노출된다.
다음, 도 1 및 도 7에 도시된 바와 같이, 캐소드(118) 상에 유기 발광층(121)을 형성하는 단계(S111)를 실시한다.
캐소드(118) 상에 위치하는 유기 발광층(121)은 적색, 녹색 및 청색을 포함할 수 있다.
도 8을 참조하여 유기 발광층(121)에 대해 더욱 자세히 설명한다.
유기 발광층(121)은 전자주입층(121a), 전자수송층(121b), 발광층(121c), 정공수송층(121d) 및 정공주입층(121e)를 포함할 수 있다.
전자주입층(121a)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다.
전자수송층(121b)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
발광층(121c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다.
발광층(121c)이 적색인 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
발광층(121c)이 녹색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8- hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
발광층(121c)이 청색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
정공수송층(121d)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
정공주입층(121e)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
여기서, 본 발명은 도 8에 한정되는 것은 아니며, 전자주입층(121a), 전자 수송층(121b), 정공수송층(121d), 정공주입층(121e) 중 적어도 어느 하나가 생략될 수도 있다.
한편, 유기 발광층 형성 단계(S111)는 금속층 제거 단계(S109) 이후, 챔버의 진공이 파괴되지 않는 분위기에서 실시할 수 있다. 즉, 금속층(119)을 제거한 이후 챔버의 진공을 파괴하지 않고 유기 발광층(121)을 연속으로 증착할 수 있다.
다음, 도 1 및 도 7에 도시된 바와 같이, 유기 발광층(121) 상에 애노드(122)를 형성하는 단계(S113)를 실시한다.
유기 발광층 상에는 애노드(122)가 위치할 수 있다. 애노드(122)는 투명한 재료로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(ZnO doped Al2O3) 등과 같이 투명한 재료를 사용할 수 있으나 이에 한정되지 않는다.
이상, 본 발명의 일 실시예와 같이 캐소드(118) 상에 금속층(119)을 형성하고 유기 발광층(121)을 형성하기 전에 금속층(119)을 제거한 후 유기 발광층(121)을 형성하면 다음과 같은 효과를 얻을 수 있다.
첫째, 캐소드(118)가 산소 등에 취약한 특성을 갖는 재료(예: 알루미늄)로 형성된 경우, 유기물 증착 전 캐소드(118)가 대기에 장시간 노출되어 산화에 따른 전자주입 특성 저하 등의 문제를 예방할 수 있다. 둘째, 뱅크층(120)의 하부에 잔존하는 금속층(119)으로 뱅크층(120) 주변의 빛샘 문제 방지와 아울러 반사율을 향상시킬 수 있다. 셋째, 뱅크층(120)의 하부에 잔존하는 금속층(119)으로 캐소드(118)의 보조전극 역할을 할 수 있다. 이 밖에 금속층(119)은 캐소드(118)가 산화되는 문제를 방지함으로써 전자주입 효율을 향상시킬 수 있다.
이상 앞서 설명한 단계에 따라, 기판(110) 상에는 트랜지스터와, 트랜지스터 상에 위치하는 캐소드(118), 유기 발광층(121) 및 애노드(122)를 포함하는 유기 발광다이오드를 포함하는 서브 픽셀이 매트릭스형태로 위치하게 된다.
기판(110) 상에 매트릭스형태로 위치하는 서브 픽셀은 소자의 특성상 수분이나 산소에 취약하다.
그러므로, 이후에는 도 9에 도시된 바와 같이, 기판(110)과 대응하는 밀봉기판(140)을 구비하고, 기판(110)과 밀봉기판(140)을 접착부재(150)로 밀봉하는 단계를 실시할 수 있다. 도시하지는 않았지만, 기판(110)과 밀봉기판(140)을 이용하여 밀봉을 실시할 때, 기판(110)과 밀봉기판(140) 사이에는 흡습재 등을 개재할 수도 있다.
이에 따라, 매트릭스형태로 위치하는 서브 픽셀(P)을 포함하는 표시부(130)는 수분이나 산소 등으로부터 보호될 수 있다.
이후에는, 기판(110) 상에 구동부(160)를 형성할 수 있다. 구동부(160)는 표시부(130)에 위치하는 서브 픽셀(P)에 스캔 신호 및 데이터 신호 등을 공급하는 스캔 구동부 및 데이터 구동부를 포함할 수 있다.
이상과 같은 제조방법으로 제조된 유기전계발광표시장치는 구동부(160)로부터 스캔 신호 및 데이터 신호 등이 공급되면 표시부(130)에 포함된 서브 픽셀(P)이 발광함으로써 특정 영상을 표현할 수 있게 된다.
이상 본 발명의 일 실시예는 캐소드의 계면이 산화되는 문제를 해결하여 소 자의 신뢰성 및 수명을 향상시킬 수 있는 유기전계발광표시장치의 제조방법을 제공하는 효과가 있다. 또한, 캐소드의 계면이 산화되는 문제를 방지함으로써 전자주입 효율 향상을 도모하여 표시품질을 향상시킬 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법의 개략적인 흐름도.
도 2 내지 도 9는 도 1의 설명을 돕기 위한 도면.
<도면의 주요 부분에 관한 부호의 설명>
110: 기판 112: 게이트
114: 액티브층 115a: 소오스
115b: 드레인 118: 캐소드
119: 금속층 120: 뱅크층
121: 유기 발광층 122: 애노드
PR: 포토레지스트 140: 밀봉기판
150: 접착부재 160: 구동부

Claims (7)

  1. 기판 상에 게이트, 소오스 및 드레인을 포함하는 트랜지스터를 형성하는 단계;
    상기 트랜지스터 상에 상기 소오스 또는 드레인에 연결되는 캐소드를 형성하는 단계;
    상기 캐소드 상에 상기 캐소드보다 얇은 금속층을 형성하는 단계;
    상기 금속층 상에 상기 금속층의 일부가 노출되도록 뱅크층을 형성하는 단계;
    상기 뱅크층을 통해 노출된 금속층을 제1식각 방법으로 제거하여 상기 캐소드의 일부를 노출시키는 단계;
    상기 캐소드 상에 유기 발광층을 형성하는 단계; 및
    상기 유기 발광층 상에 애노드를 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법.
  2. 제1항에 있어서,
    상기 금속층은,
    10Å ~ 100Å로 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  3. 제1항에 있어서,
    상기 금속층은,
    몰리(Mo), 크롬(Cr), 텅스텐(W), 티타늄(Ti)을 포함하는 유기전계발광표시장치의 제조방법.
  4. 제1항에 있어서,
    상기 캐소드 형성 단계 이후,
    챔버의 진공이 파괴되지 않는 분위기에서 상기 금속층 형성 단계를 실시하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  5. 제1항에 있어서,
    상기 캐소드 노출 단계 이후,
    챔버의 진공이 파괴되지 않는 분위기에서 상기 유기 발광층 형성 단계를 실시하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  6. 제1항에 있어서,
    상기 제1식각 방법은,
    아르곤(Ar), 질소(N2)를 포함하는 불활성 가스를 이용한 스퍼터 방법 또는
    4불화탄소(CF4), 염소(Cl2)를 포함하는 반응성 가스를 이용한 스퍼터 방법인 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  7. 제1항에 있어서,
    상기 뱅크층 형성 단계 이후,
    상기 뱅크층 상에 포토레지스터를 형성하는 단계를 더 포함하며,
    상기 뱅크층 상에 포토레지스터가 형성된 경우, 상기 금속층의 일부가 노출되도록 상기 포토레지스터를 패터닝하고, 노출된 금속층을 상기 제1식각 방법으로 제거하여 상기 캐소드를 노출하고 상기 포토레지스터를 제거하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
KR1020080075084A 2008-07-31 2008-07-31 유기전계발광표시장치의 제조방법 KR20100013522A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080075084A KR20100013522A (ko) 2008-07-31 2008-07-31 유기전계발광표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080075084A KR20100013522A (ko) 2008-07-31 2008-07-31 유기전계발광표시장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20100013522A true KR20100013522A (ko) 2010-02-10

Family

ID=42087506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075084A KR20100013522A (ko) 2008-07-31 2008-07-31 유기전계발광표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20100013522A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3444847A4 (en) * 2016-04-15 2020-01-15 Boe Technology Group Co. Ltd. SENSOR AND PRODUCTION METHOD THEREFOR AND ELECTRONIC DEVICE
US11258041B2 (en) 2019-01-04 2022-02-22 Samsung Display Co., Ltd. Display apparatus, method of manufacturing the same, and electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3444847A4 (en) * 2016-04-15 2020-01-15 Boe Technology Group Co. Ltd. SENSOR AND PRODUCTION METHOD THEREFOR AND ELECTRONIC DEVICE
US11258041B2 (en) 2019-01-04 2022-02-22 Samsung Display Co., Ltd. Display apparatus, method of manufacturing the same, and electronic device

Similar Documents

Publication Publication Date Title
KR101254748B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR101254746B1 (ko) 유기전계발광표시장치의 제조방법과 유기전계발광표시장치
KR101352237B1 (ko) 유기전계발광표시장치의 제조방법
KR101469486B1 (ko) 유기 발광 표시 장치
KR101365909B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR101002004B1 (ko) 유기전계발광표시장치
KR20090031148A (ko) 전계발광소자
KR101577833B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR20100013522A (ko) 유기전계발광표시장치의 제조방법
KR20100043517A (ko) 금속산화물전극의 제조방법과 이를 이용한 유기전계발광표시장치
KR20100010816A (ko) 유기전계발광표시장치와 이의 제조방법
KR20100006465A (ko) 유기전계발광표시장치와 이의 제조방법
US20240040853A1 (en) Display panels, manufacturing methods thereof, and display devices
KR20100027902A (ko) 유기전계발광표시장치와 이의 제조방법
KR101678206B1 (ko) 유기전계발광표시장치
KR101613730B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR20100008179A (ko) 유기전계발광표시장치와 이의 제조방법
KR20100071708A (ko) 박막 트랜지스터 기판과 이를 이용한 유기전계발광표시장치
KR20100077474A (ko) 유기전계발광표시장치와 이의 제조방법
KR101464752B1 (ko) 유기전계발광표시장치
KR100615205B1 (ko) 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법
KR20100059394A (ko) 유기전계발광소자와 이를 이용한 유기전계발광표시장치
KR20090127015A (ko) 유기전계발광표시장치와 이의 제조방법
KR101475076B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR20100045294A (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid