KR101613730B1 - 유기전계발광표시장치와 이의 제조방법 - Google Patents

유기전계발광표시장치와 이의 제조방법 Download PDF

Info

Publication number
KR101613730B1
KR101613730B1 KR1020090105369A KR20090105369A KR101613730B1 KR 101613730 B1 KR101613730 B1 KR 101613730B1 KR 1020090105369 A KR1020090105369 A KR 1020090105369A KR 20090105369 A KR20090105369 A KR 20090105369A KR 101613730 B1 KR101613730 B1 KR 101613730B1
Authority
KR
South Korea
Prior art keywords
layer
organic
light emitting
organic insulating
forming
Prior art date
Application number
KR1020090105369A
Other languages
English (en)
Other versions
KR20110048688A (ko
Inventor
김민기
전애경
이종균
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090105369A priority Critical patent/KR101613730B1/ko
Publication of KR20110048688A publication Critical patent/KR20110048688A/ko
Application granted granted Critical
Publication of KR101613730B1 publication Critical patent/KR101613730B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/04Sealing arrangements, e.g. against humidity
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 기판 상에 캐소드전극, 유기 발광층 및 애노드전극을 포함하는 서브 픽셀들을 매트릭스형태로 형성하는 단계; 서브 픽셀들의 애노드전극 상에 비플라즈마 조건에서 유기절연막을 형성하는 단계; 및 유기절연막 상에 무기층과 유기층이 교번 적층되어 복층으로 구성된 멀티보호막을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
유기전계발광표시장치, 유기절연막, 플라즈마

Description

유기전계발광표시장치와 이의 제조방법{Organic Light Emitting Display Device and Manufacturing Method thereof}
본 발명은 유기전계발광표시장치와 이의 제조방법에 관한 것이다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 두 개의 전극 사이에 발광층이 형성된 자발광소자이다. 유기전계발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
유기전계발광소자를 이용한 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 및 양면발광(Dual-Emission) 등이 있고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어진다.
유기전계발광표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다. 서브 픽셀들에 포함된 유기 발광다이오드의 경우 애노드전 극, 유기 발광층 및 캐소드전극 순으로 형성된 노말(Normal)형과 캐소드전극, 유기 발광층 및 애노드전극 순으로 형성된 인버티드(Inverted)형이 있다. 인버티드형 유기 발광다이오드를 이용한 유기전계발광표시장치 중 일부는 무기물과 유기물을 이용하여 서브 픽셀들 상에 멀티보호막을 형성한다. 그런데, 종래 방법으로 멀티보호막을 형성할 경우 스퍼터 방법에 의한 플라즈마와 기판 사이에 걸리는 전위 차로 소자에 전기적 손상이 발생하는 문제가 있어 이를 해결하기 위한 방안이 모색되어야 할 것이다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은, 소자의 전기적 손상을 방지하면서 스퍼터 방법으로 멀티보호막을 형성할 수 있는 인버티드형 유기 발광다이오드를 이용한 유기전계발광표시장치를 제조하는 방법을 제공하는 것이다. 본 발명은 소자의 수명 향상과 더불어 유연한 유기전계발광표시장치를 구현하는 것이다.
상술한 과제 해결 수단으로 본 발명은, 기판 상에 캐소드전극, 유기 발광층 및 애노드전극을 포함하는 서브 픽셀들을 매트릭스형태로 형성하는 단계; 서브 픽셀들의 애노드전극 상에 비플라즈마 조건에서 유기절연막을 형성하는 단계; 및 유기절연막 상에 무기층과 유기층이 교번 적층되어 복층으로 구성된 멀티보호막을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
유기절연막을 형성하는 단계는, 열증착 방법을 이용할 수 있다.
유기절연막을 형성하는 단계는, 유기절연막이 서브 픽셀들을 모두 덮도록 형성할 수 있다.
멀티보호막을 형성하는 단계는, 스퍼터 방법을 이용할 수 있다.
멀티보호막을 형성하는 단계는, 멀티보호막이 유기절연막을 모두 덮도록 형성할 수 있다.
서브 픽셀들을 형성하는 단계는, 기판과 캐소드전극 사이에 위치하는 트랜지스터부를 형성하는 단계를 포함할 수 있다.
또한, 다른 측면에서 본 발명은, 기판 상에 위치하는 캐소드전극, 유기 발광층 및 애노드전극을 포함하며 매트릭스형태로 형성된 서브 픽셀들; 서브 픽셀들의 애노드전극 상에 위치하는 유기절연막; 및 유기절연막 상에 위치하며 무기층과 유기층이 교번 적층되어 복층으로 구성된 멀티보호막을 포함하는 유기전계발광표시장치를 제공한다.
유기절연막은, 서브 픽셀들을 모두 덮도록 형성될 수 있다.
멀티보호막은 유기절연막을 모두 덮도록 형성될 수 있다.
기판과 캐소드전극 사이에 위치하는 트랜지스터부를 포함할 수 있다.
본 발명은, 소자의 커패시턴스 특성을 차단할 수 있는 유기절연막 구조를 적용하여 소자의 전기적 손상을 방지하면서 스퍼터 방법으로 멀티보호막을 형성할 수 있는 인버티드형 유기 발광다이오드를 이용한 유기전계발광표시장치를 제조하는 방법을 제공할 수 있는 효과가 있다. 또한, 본 발명은 소자의 수명 향상과 더불어 유연한 유기전계발광표시장치를 구현할 수 있는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명 한다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도 이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 매트릭스형태로 배치된 서브 픽셀들(SP)을 포함하는 패널(PNL), 서브 픽셀들(SP)의 스캔배선(SL1..SLm)에 스캔신호를 공급하는 스캔구동부(SDRV) 및 서브 픽셀들(SP)의 데이터배선(DL1..DLn)에 데이터신호를 공급하는 데이터구동부(DDRV)를 포함한다. 서브 픽셀들(SP)은 수동매트릭스형(Passive Matrix) 또는 능동매트릭스형(Active Matrix)으로 형성된다. 서브 픽셀들(SP)이 능동매트릭스형으로 형성된 경우, 이는 스위칭 트랜지스터, 구동 트랜지스터, 커패시터 및 유기 발광다이오드를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되거나 트랜지스터 및 커패시터가 더 추가된 구조로 구성될 수도 있다.
2T1C 구조의 경우, 하나의 서브 픽셀(SP)에 포함된 소자들은 다음과 같이 연결될 수 있다. 스위칭 트랜지스터(S1)는 스캔신호가 공급되는 스캔배선(SL1)에 게이트가 연결되고 데이터신호가 공급되는 데이터배선(DL1)에 일단이 연결되며 제1노드(A)에 타단이 연결된다. 구동 트랜지스터(T1)는 제1노드(A)에 게이트가 연결되고 제2노드(B)에 일단이 연결되며 저 전위의 전원이 공급되는 제2전원 배선(VSS)에 연결된 제3노드(C)에 타단이 연결된다. 커패시터(Cst)는 제1노드(A)에 일단이 연결되고 제3노드(C)에 타단이 연결된다. 유기 발광다이오드(D)는 고 전위의 전원이 공급되는 제1전원 배선(VDD)에 애노드전극이 연결되고 제2노드(B) 및 구동 트랜지스 터(T1)의 일단에 캐소드전극이 연결된다.
위의 설명에서는 하나의 서브 픽셀(SP)에 포함된 트랜지스터들(S1, T1)이 N-Type으로 구성된 것을 일례로 설명하였으나 본 발명의 실시예는 이에 한정되지 않는다. 그리고 제1전원 배선(VDD)을 통해 공급되는 고 전위의 전원은 제2전원 배선(VSS)을 통해 공급되는 저 전위의 전원보다 높을 수 있으며, 제1전원 배선(VDD) 및 제2전원 배선(VSS)을 통해 공급되는 전원의 레벨은 구동방법에 따라 스위칭이 가능하다.
앞서 설명한 서브 픽셀(SP)은 다음과 같이 동작할 수 있다. 스캔배선(SL1)을 통해 스캔신호가 공급되면 스위칭 트랜지스터(S1)가 턴온된다. 다음, 데이터배선(DL1)을 통해 공급된 데이터신호가 턴온된 스위칭 트랜지스터(S1)를 거쳐 제1노드(A)에 공급되면 데이터신호는 커패시터(Cst)에 데이터전압으로 저장된다. 다음, 스캔신호가 차단되고 스위칭 트랜지스터(S1)가 턴오프되면 구동 트랜지스터(T1)는 커패시터(Cst)에 저장된 데이터전압에 대응하여 구동된다. 다음, 제1전원 배선(VDD)을 통해 공급된 고 전위의 전원이 제2전원 배선(VSS)을 통해 흐르게 되면 유기 발광다이오드(D)는 빛을 발광하게 된다. 그러나 이는 구동방법의 일례에 따른 것일 뿐, 본 발명의 실시예는 이에 한정되지 않는다.
이하, 본 본 발명의 일 실시예에 따른 유기전계발광표시장치에 대해 더욱 자세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 평면도이고, 도 4는 도 3에 도시된 A1-A2 영역의 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 매트릭스형태로 형성된 서브 픽셀들(SP)에 의해 표시영역(AA)이 정의된 기판(110)과 기판(110) 상에 형성된 서브 픽셀들(SP)을 수분이나 산소로부터 보호하기 위한 멀티보호막(140)을 포함한다. 기판(110)은 패널을 유연하게 구현할 수 있는 재료 예컨대, 플라스틱, 유리, 필름 및 SUS(Steel Use Stainless) 등이 사용될 수 있으나 이에 한정되지 않는다. 멀티보호막(140)은 무기층과 유기층이 교번 적층되어 무기층(140a)/유기층(140b)/무기층(140c) 순의 복층으로 구성된다. 멀티보호막(140)은 단위소자(AA) 상에 형성된 유기절연막(130) 상에 형성된다.
한편, 도시된 유기전계발광표시장치는 외부로부터 각종 신호나 전원을 공급받도록 기판(110)의 외곽에 패드부(170)가 마련되고, 하나의 칩으로 구성된 구동장치(160)에 의해 기판(110) 상에 형성된 소자들이 구동되는 것을 일례로 한 것이다. 구동장치(160)는 데이터구동부와 스캔구동부를 포함하는 구조로 도시하였으나, 스캔구동부의 경우 비표시영역(NA)에 구분되어 형성될 수도 있다.
이하, 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법에 대해 설명한다.
도 5는 본 발명의 일 실시예에 따른 서브 픽셀의 단면 예시도 이고, 도 6은 유기 발광층의 계층도 이다.
도 5 및 도 6에 도시된 바와 같이, 기판(110) 상에 버퍼층(111)을 형성한다. 버퍼층(111)은 기판(110)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성할 수 있다. 버퍼층(111)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등을 사용할 수 있다.
버퍼층(111) 상에 게이트전극(112)을 형성한다. 게이트전극(112)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트전극(112) 상에 제1절연막(113)을 형성한다. 제1절연막(113)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
제1절연막(113) 상에 액티브층(114)을 형성한다. 액티브층(114)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(114)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(114)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.
액티브층(114) 상에 소오스전극(115a) 및 드레인전극(115b)을 형성한다. 소오스전극(115a) 및 드레인전극(115b)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스전극(115a) 및 드레인전극(115b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달 리, 소오스전극(115a) 및 드레인전극(115b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
소오스전극(115a) 및 드레인전극(115b) 상에 제2절연막(116)을 형성한다. 제2절연막(116)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제2절연막(116)은 패시베이션막일 수 있다.
제2절연막(116) 상에 제3절연막(117)을 형성한다. 제3절연막(117)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제3절연막(117)은 평탄화막일 수 있다.
이상은 기판(110) 상에 바탐 게이트형 구동 트랜지스터가 포함된 트랜지스터부를 제조하는 방법에 대한 설명이다. 이하에서는 트랜지스터부 상에 위치하는 유기 발광다이오드의 제조방법에 대해 설명한다.
제3절연막(117) 상에 캐소드전극(119)을 형성한다. 캐소드전극(119)은 알루미늄(Al)이나 알루미늄네오디뮴(AlNd) 등으로 형성될 수 있다.
캐소드전극(119) 상에는 캐소드전극(119)의 일부를 노출하는 개구부를 갖는 뱅크층(120)을 형성한다. 뱅크층(120)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다.
뱅크층(120)의 개구부 내에 유기 발광층(121)을 형성한다. 유기 발광층(121)은 도 6과 같이, 전자주입층(121a), 전자수송층(121b), 발광층(121c), 정공수송 층(121d) 및 정공주입층(121e)을 포함한다. 전자주입층(121a)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, LiF, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다. 전자수송층(121b)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(121c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 적어도 두 개의 호스트(Host)와 적어도 하나의 도판트(Dopant)를 포함한다. 발광층(121c)이 적색을 발광하는 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(121c)이 녹색을 발광하는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(121c)이 청색을 발광하 는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 정공수송층(121d)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 정공주입층(121e)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 본 발명의 실시예는 도 6에 한정되는 것은 아니며, 전자주입층(121a), 전자수송층(121b), 정공수송층(121d) 및 정공주입층(121e) 중 적어도 어느 하나가 생략되거나 기타 다른 기능층들이 더 포함될 수도 있다.
유기 발광층(121) 상에 애노드전극(122)을 형성한다. 애노드전극(122)은 투명한 재료 예컨대, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 사용할 수 있으나 이에 한정되지 않는다.
위와 같은 공정에 의해 기판(110) 상에는 스위칭 트랜지스터, 구동 트랜지스 터 및 커패시터를 포함하는 트랜지스터부와 트랜지스터부 상에 위치하는 유기 발광다이오드를 포함하는 서브 픽셀들(SP)이 매트릭스형태로 형성된다.
이하에서는 서브 픽셀들(SP) 상에 유기절연막과 멀티보호막을 형성하는 방법에 대해 설명한다.
도 7은 서브 픽셀의 애노드전극 상에 유기절연막을 형성하는 방법을 설명하기 위한 도면이고, 도 8은 유기절연막 상에 멀티보호막을 형성하는 방법을 설명하기 위한 도면이다.
먼저, 도 7에 도시된 바와 같이 서브 픽셀들(SP)의 애노드전극(122) 상에 비플라즈마 조건에서 유기절연막(130)을 형성한다. 유기절연막(130)은 열증착 방법을 이용하여 애노드전극(122) 상에 형성된다. 유기절연막(130)은 애노드전극(122)은 물론 서브 픽셀들(SP)을 모두 덮도록 형성한다. 유기절연막(130) 형성시, 서브 픽셀들(SP)을 모두 덮도록 하면 외부로부터의 수분 투습율을 낮출 수 있게 된다. 실시예에서 사용되는 유기절연막(130)은 열증착 방법으로 형성할 수 있는 재료면 가능하다. 유기절연막(130)을 열증착 방법으로 형성하면 애노드전극(122)의 표면이 손상되는 문제를 방지할 수 있게 된다. 또한, 이후의 공정에서 스퍼터 방법으로 멀티보호막(140)을 형성할 때, DC 플라즈마에 의해 소자가 손상되는 문제를 방지할 수 있게 된다. 즉, 유기절연막(130)은 애노드전극(122)의 표면을 미손상 시키면서 서브 픽셀들(SP)에 포함된 소자(캐소드전극/유기 발광층/애노드전극)에 의한 커패시턴스 특성을 차단하는 역할을 한다. 이로 인해, 스퍼터 방법으로 멀티보호막(140) 형성시, DC 플라즈마와 기판(110) 간의 전위 차가 발생하더라도 유기절연 막(130)이 서브 픽셀들(SP)에 포함된 소자의 커패시턴스 특성을 차단할 수 있기 때문에 소자가 전기적인 손상을 받는 것을 방지할 수 있게 된다. 한편, 유기절연막(130)은 재료에 따라 소자의 커패시턴스 특성을 차단하는 역할뿐만 아니라 소자를 보호하는 캡핑(capping) 역할과 더불어 수분 흡습 특성을 발휘할 수도 있다.
다음, 도 8에 도시된 바와 같이 유기절연막(130) 상에 무기층(140a)/유기층(140b)/무기층(140c) 순의 복층으로 구성된 멀티보호막(140)을 형성한다. 실시예에서 사용되는 멀티보호막(140)은 스퍼터 방법으로 형성할 수 있는 재료면 가능하다. 멀티보호막(140) 또한 유기절연막(130)을 모두 덮도록 형성한다. 멀티보호막(140) 형성시, 유기절연막(130)을 모두 덮도록 형성하면 복층으로 구성된 멀티보호막(140)이 수분의 침투 경로를 차단하거나 침투 시간을 지연시킬 수 있어 소자의 수명 향상을 더욱 높일 수 있다. 한편, 멀티보호막(140)의 경우 소자의 유연성을 증가시키고 스트레스를 완화하기 위해 무기층(140a)/유기층(140b)/무기층(140c) 간의 두께를 달리할 수 있다. 또한, 멀티보호막(140)을 구성하는 층의 두께를 얇게 하는 대신 더 많은 층 예컨대, 무기층/유기층/무기층/유기층/무기층/유기층/무기층과 같은 다층의 구조로 형성할 수 있다.
이상 본 발명은 소자의 커패시턴스 특성을 차단할 수 있는 유기절연막 구조를 적용하여 소자의 전기적 손상을 방지하면서 스퍼터 방법으로 멀티보호막을 형성할 수 있는 인버티드형 유기 발광다이오드를 이용한 유기전계발광표시장치를 제조하는 방법을 제공할 수 있는 효과가 있다. 또한, 본 발명은 소자의 수명 향상과 더 불어 유연한 유기전계발광표시장치를 구현할 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 블록도.
도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도.
도 3은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 평면도.
도 4는 도 3에 도시된 A1-A2 영역의 단면도.
도 5는 본 발명의 일 실시예에 따른 서브 픽셀의 단면 예시도.
도 6은 유기 발광층의 계층도.
도 7은 서브 픽셀의 애노드전극 상에 유기절연막을 형성하는 방법을 설명하기 위한 도면.
도 8은 유기절연막 상에 멀티보호막을 형성하는 방법을 설명하기 위한 도면.
<도면의 주요 부분에 관한 부호의 설명>
110: 기판 119: 캐소드전극
121: 유기 발광층 122: 애노드전극
130: 유기절연막 140: 멀티보호막

Claims (10)

  1. 기판 상에 캐소드전극, 유기 발광층 및 애노드전극을 포함하는 서브 픽셀들을 매트릭스형태로 형성하는 단계;
    상기 서브 픽셀들의 상기 애노드전극 상에 비플라즈마 조건에서 유기절연막을 형성하는 단계; 및
    상기 유기절연막 상에 무기층과 유기층이 교번 적층되어 복층으로 구성된 멀티보호막을 형성하는 단계를 포함하며,
    상기 유기절연막을 형성하는 단계는 상기 유기절연막이 상기 서브 픽셀들을 모두 덮도록 열증착 방법을 이용하고,
    상기 멀티보호막을 형성하는 단계는 상기 멀티보호막이 상기 유기절연막을 모두 덮도록 스퍼터 방법을 이용하며,
    상기 멀티보호막을 구성하는 상기 무기층과 상기 유기층의 두께는 다른 유기전계발광표시장치의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판 상에 위치하는 캐소드전극, 유기 발광층 및 애노드전극을 포함하며 매트릭스형태로 형성된 서브 픽셀들;
    상기 서브 픽셀들의 상기 애노드전극 상에 위치하는 유기절연막; 및
    상기 유기절연막 상에 위치하며 무기층과 유기층이 교번 적층되어 복층으로 구성된 멀티보호막을 포함하며,
    상기 유기절연막은 상기 서브 픽셀들을 모두 덮도록 열증착 방법에 의해 형성되고,
    상기 멀티보호막은 상기 유기절연막을 모두 덮도록 스퍼터 방법에 의해 형성되며,
    상기 멀티보호막을 구성하는 상기 무기층과 상기 유기층의 두께는 다른 유기전계발광표시장치.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020090105369A 2009-11-03 2009-11-03 유기전계발광표시장치와 이의 제조방법 KR101613730B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090105369A KR101613730B1 (ko) 2009-11-03 2009-11-03 유기전계발광표시장치와 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090105369A KR101613730B1 (ko) 2009-11-03 2009-11-03 유기전계발광표시장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110048688A KR20110048688A (ko) 2011-05-12
KR101613730B1 true KR101613730B1 (ko) 2016-04-19

Family

ID=44359953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090105369A KR101613730B1 (ko) 2009-11-03 2009-11-03 유기전계발광표시장치와 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101613730B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617230A (zh) * 2015-01-29 2015-05-13 合肥鑫晟光电科技有限公司 封装胶结构及其制造方法和显示基板的封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004145878A (ja) * 2002-10-01 2004-05-20 Sony Corp 表示装置およびその製造方法
JP2006228570A (ja) * 2005-02-17 2006-08-31 Sanyo Electric Co Ltd エレクトロルミネッセンス素子及びエレクトロルミネッセンスパネル
JP2008181828A (ja) 2007-01-26 2008-08-07 Ulvac Japan Ltd 有機el素子、有機el素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004145878A (ja) * 2002-10-01 2004-05-20 Sony Corp 表示装置およびその製造方法
JP2006228570A (ja) * 2005-02-17 2006-08-31 Sanyo Electric Co Ltd エレクトロルミネッセンス素子及びエレクトロルミネッセンスパネル
JP2008181828A (ja) 2007-01-26 2008-08-07 Ulvac Japan Ltd 有機el素子、有機el素子の製造方法

Also Published As

Publication number Publication date
KR20110048688A (ko) 2011-05-12

Similar Documents

Publication Publication Date Title
KR101320655B1 (ko) 유기전계발광표시장치
KR101258259B1 (ko) 유기전계발광표시장치
US8003417B2 (en) Organic electroluminescent display device and method of manufacturing the same
US20170169760A1 (en) Organic Light-Emitting Display Device
US8314435B2 (en) Organic light emitting diode display
KR101352237B1 (ko) 유기전계발광표시장치의 제조방법
KR101577832B1 (ko) 유기전계발광표시장치와 섀도마스크
KR101367000B1 (ko) 유기전계발광표시장치
KR101411745B1 (ko) 유기전계발광표시장치 및 이의 구동방법
KR101613730B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR101560409B1 (ko) 유기전계발광표시장치
KR101679066B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR20160090780A (ko) 유기전계발광표시장치
KR101577819B1 (ko) 유기전계발광표시장치
KR101446344B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101678206B1 (ko) 유기전계발광표시장치
KR101739127B1 (ko) 유기전계발광표시장치
KR101572264B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR101596967B1 (ko) 유기전계발광표시장치
KR20100010816A (ko) 유기전계발광표시장치와 이의 제조방법
KR101424272B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR101464752B1 (ko) 유기전계발광표시장치
KR101596958B1 (ko) 유기전계발광표시장치
KR101696455B1 (ko) 유기전계발광표시장치
KR20110053568A (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 4