JP4646912B2 - 薄膜回路の接合構造 - Google Patents

薄膜回路の接合構造 Download PDF

Info

Publication number
JP4646912B2
JP4646912B2 JP2006519436A JP2006519436A JP4646912B2 JP 4646912 B2 JP4646912 B2 JP 4646912B2 JP 2006519436 A JP2006519436 A JP 2006519436A JP 2006519436 A JP2006519436 A JP 2006519436A JP 4646912 B2 JP4646912 B2 JP 4646912B2
Authority
JP
Japan
Prior art keywords
electrode layer
alloy
thin film
junction
alloy electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006519436A
Other languages
English (en)
Other versions
JPWO2005093505A1 (ja
Inventor
高史 久保田
宜範 松浦
真 池田
和照 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of JPWO2005093505A1 publication Critical patent/JPWO2005093505A1/ja
Application granted granted Critical
Publication of JP4646912B2 publication Critical patent/JP4646912B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、表示デバイスを構成する薄膜回路に関するものであり、特に、液晶ディスプレイのような透明電極とAl合金電極とを備える薄膜回路の接合構造に関する。
情報機器、AV機器、家電製品等の表示デバイスとして、例えば、薄膜トランジスター(Thin Film Transistor、以下、TFTと略称する)を採用したディスプレイが、現在、幅広く利用されている。このようなディスプレイには、TFTを代表とするアクティブマトリックス方式による液晶表示(LCD)や自己発光型の有機EL(OELD)、或いはパッシブマトリックス方式による有機EL等、様々な素子構造が提案されており、これらの素子は、薄膜により形成された薄膜回路により構成され、その表示の制御が行われている。
このような各種表示デバイスの素子構造では、ITO電極を代表とする透明電極と、配線用の導電性電極とを備えることが多い。このような薄膜回路の構造は、表示デバイスの品質、電力消費、製品コストのような要因に直接影響をするものであり、その構造改善が日々要求されているのが現状である。
この薄膜回路の構造については、液晶表示(LCD)を例にすると、具体的には、以下に説明するようなことが改善事項として要望されている。
表示デバイスの中心を占める傾向にある液晶表示(LCD)では、高精細化、低コスト化は目覚ましく、その薄膜回路としてはTFTの素子構造が広く採用されつつある。そして、その薄膜回路の配線材料としては、アルミニウム(Al)合金が用いられてきている。このTFTなどの薄膜回路においては、配線又は電極を構成する電極層を形成する際に、アルミニウム合金薄膜が使用されることが多いが、それは従来使用されてきたタンタル、クロム、チタンやそれら合金等の高融点材料の比抵抗が高すぎる等の理由より、代替材料として、比抵抗が低く、配線加工が容易なアルミニウムが着目された結果による。
しかしながら、このアルミニウム合金薄膜により電極層(Al合金電極層)を形成する場合、LCDにおけるITO電極層などの透明電極とのコンタクト部分において次のような現象を生じることが知られている。それは、Al合金電極層とITO電極層とを直接接合すると、その両層の電気化学的特性の相違により、その接合界面において電気化学的反応を生じ、接合界面の破壊や抵抗値の増加を生じるのである。そのため、液晶表示素子にAl合金電極層を使用する場合には、MoやCrなどから形成される、いわゆるキャップ層(或いは、コンタクトバリアー層。以下、「キャップ層」という用語には、コンタクトバリアー層を含む概念として用いる)と呼ばれるものが形成される(例えば、非特許文献1参照)。
[非特許文献1]内田龍男 編著,「次世代液晶ディスプレイ技術」,初版,株式会社工業調査会,1994年11月1日,p.36−38
このようにAl合金電極層を備えるTFTでは、Cr、Mo等を主材料としたキャップ層が設けられることになる。アルミニウム合金薄膜をTFT構成材料に使用する場合、キャップ層は不可避的に形成する必要があるため、その積層構造は複雑になり、生産コストの増加に繋がるのである。また、最近では、このキャップ層を構成する材料の中で、Crの使用を排除する市場動向があり、キャップ層を形成する技術に大きな制約が生じ始めたという事情もある。
ところで、最近のTFT製造技術においては、上述したキャップ層を省略できるようにする製造技術がいくつか提唱されている。例えば、特許文献1には、ITO電極層と直接接合させることを想定したAl配線膜及びそのためのスパッタターゲットが開示されている。この特許文献1では、Alと金属間化合物を形成する元素或いはAlより標準電極電位が高い元素と、C、O、N、Hとを、Alに所定量含有させたAl配線膜が、キャップ層の省略を可能とするものとして記載されている。
[特許文献1]国際公開WO97/13885
また、特許文献2には、アルミニウム合金膜と透明電極が直接コンタクトすることを可能とし、バリアメタルの省略を可能とするアルミニウム合金膜を用いた表示デバイスとその製造技術が開示されている。この特許文献2では、アルミニウム合金膜と画素電極とが直接接触した界面において、アルミニウム合金膜を構成する合金成分の一部または全部が、析出物もしくは濃化層として存在していると、バリアメタル(キャップ層)を省略できることが記載されている。
[特許文献2]特開2004−214606
これらの先行技術は、基本的にアルミニウム合金中の合金元素或いは析出物(例えば金属間化合物)に着目し、直接接合の可能性があるアルミニウム合金を多数例示している。
しかしながら、アルミニウム合金の各種組成や、アルミニウム合金中の析出物(金属間化合物)存在ついては、従来から知られていることであり、上記特許文献1及び特許文献2についても、各種合金元素や金属間化合物の存在が直接接合に寄与しているものと推定して確認しているにすぎない。つまり、これら先行技術においても、アルミニウム合金中の合金元素或いは析出物などが、どのような要因により直接接合した際の界面反応を抑制するか、その現象的な解明は特に明示されていない。
そのため、キャップ層の省略可能な液晶表示素子の開発においては、直接接合の界面反応を抑制できることを示す具体的な指標がないため、各種組成のアルミニウム合金を検証しなければならないのが現状である。また、界面反応を抑制できるアルミニウム合金組成であっても、液晶表示素子のトータルな特性、いわゆるオーミック接合に対応する電流−電圧特性、接合抵抗性、配線抵抗性、耐熱性などを満足する、実用的な液晶表示素子の構造を見出すことは、未だ困難なのが実状である。
そして、この液晶表示素子のように直接接合を可能とする接合構造は、その他の有機EL(OELD)、或いはパッシブマトリックス方式による有機EL等の薄膜回路でも、同様に要求されているのが実状である。
本発明は、以上のような事情を背景になされたものであり、透明電極層と、Al合金電極層とを備える薄膜回路において、キャップ層を省略しても、界面反応を生じることなく、オーミック接合が可能となり、優れた接合特性を有する薄膜回路の接合構造を提供するものである。また、薄膜回路として液晶表示素子を採用した場合、ITO電極層を代表とする透明電極層と直接接合しても、界面反応の抑制を確実にし、オーミック接合特性、低接合抵抗、配線膜抵抗、耐熱性などのトータルな液晶表示素子特性を満足できる、実用的で、極めて好適な薄膜回路の接合構造を提供するものである。
上記課題を解決するため、本発明者らは、種々のアルミニウム合金を透明電極と直接接合して、その界面反応の現象を鋭意研究した結果、直接接合した接合界面に、所定の酸化還元電位を有する析出物が存在すれば、直接接合の界面反応を抑制でき、オーミック接合も可能にするという現象を見出し、本発明を想到するに至った。
本発明は、透明電極層と、当該透明電極層に直接接合されるAl合金電極層と、を備えた薄膜回路の接合構造において、Al合金電極層には、−1.2V〜−0.6Vの範囲内にある酸化還元電位を有する析出物が分散していることを特徴とするものである。
本発明者らの研究によると、Al合金電極層中に、透明電極層の酸化還元電位値に近い電位、いわゆる同程度の酸化還元電位を有する析出物が存在していると、透明電極層とAl合金電極層との電気化学的反応が抑制され、接合界面における破壊現象や、抵抗増加を引き起こさず、優れた接合特性を実現できることを見出したのである。尚、この「酸化還元電位」とは、ある反応物の酸化還元反応において、その酸化速度と還元速度とが等しくなり平衡する際の電位、いわゆる平衡電位のことをいう。
析出物の酸化還元電位が−1.2Vよりも卑な電位値であると、接合界面における破壊現象が生じやすくなる傾向があり、−0.6Vよりも貴な電位値になると、Al合金電極層自体の抵抗値が上昇する傾向となる。−1.2V〜−0.6Vの範囲内にある酸化還元電位を有する析出物で、界面反応を確実に抑制できるものとしては、代表的にはAlを含む金属間化合物が挙げられる。例えば、Ni、Co、Fe、Nd、Y、Pdなどの元素とAlとの金属間化合物があり、具体的には、AlNi、AlCo、AlFe、AlNdNi、AlCoNi、AlPd、Alが好ましい。
また、本発明の薄膜回路の接合構造では、Al合金電極層の混成電位が−1.4V〜−0.6Vであることが望ましい。この混成電位とは、Al合金電極層全体の電位であり、析出物を含んだ状態のAl合金電極層の電位であり、上記酸化還元電位と測定法は同じである。この混成電位が−1.4Vよりも卑な電位値であると、薄膜回路を形成するための、いわゆるパターン形成工程における現像処理を行う際、アルカリ性の現像液などを使用すると、電池化学反応が発生して透明電極層の変色等の不具合を生じやすくなる。また、−0.6Vよりも貴な電位値になると、Al合金電極層中の析出物量が増加し、Al合金電極層中に貴な電位の部分と、卑な電位の部分を生じ、いわゆるパターン形成工程におけるエッチング処理を行うと、Al自体が溶解してしまい、回路形成が困難になる傾向となる。
本発明の薄膜回路の接合構造では、透明電極層はインジウム系酸化物を含む膜からなり、当該透明電極とAl合金電極層との接合抵抗値が1〜200Ω/□10μmであることが望ましい。200Ω/□10μmを超える接合抵抗値であると、液晶表示素子としての実用性がなくなるためである。このインジウム系酸化物を含む膜としては、いわゆる酸化インジウム系透明電極(ITO膜(Indium Tin Oxide)、IZO膜(Indium Zinc Oxide))がある。また、この接合抵抗値とは、いわゆるケルビン素子を構成して測定されるもので、本発明で規定する接合抵抗値は10μm角の接触面において測定した値である。
さらに、本発明に係る薄膜回路の接合構造ではAl合金電極層は、300℃、1時間の熱処理後の比抵抗値が3.5〜35μΩcmであることが望ましく、また、Al合金電極層は、300℃、1時間の熱処理後のAl合金電極層表面に形成されるディンプル発生率が3.0%以下であることが望ましい。比抵抗値が35μΩcmを超えると、実用的な薄膜回路を形成できなくなり、より好ましくは10μΩcm以下、さらに好ましくは5.0μΩcm以下である。また、ディンプルとは、熱処理後のAl合金電極層表面に形成される窪み状の欠陥であり、ヒロックのような突起とは逆に、体積収縮によって生じるものをいう。そして、ディンプル発生率は、熱処理後のAl合金電極層表面を走査電子顕微鏡(SEM:1万倍)で観察し、表面に観察される窪み状部の面積を測定し、その観察した全体視野面積に対して窪み状部の面積が占める割合により算出されるものである。このディンプル発生率が3.0%を超えると、透明電極層を直接接合した際に良好な接合状態を実現できなくなる傾向となる。
上述した本発明の液晶表示素子の接合構造では、Al合金電極層は、ニッケルを0.5〜25at%含有するものが好ましく、コバルトおよび/または鉄を0.1〜7.0at%含有するものであるものが望ましい。そして、さらにネオジウムを0.1〜3.0at%含有させたものでもよい。これらの元素であれば、上記したAlを含む金属間化合物である析出物がAl合金電極層中に存在することになり、界面反応が抑制され、透明電極層との直接接合が確実に実現できるものとなる。
ニッケルを含有させたAl合金電極層では、ニッケルが0.5at%未満であると、析出物量が減少し、界面反応の抑制が不十分となる。25at%を超えると配線抵抗値が大きくなり過ぎて実用的な接合構造でなくなる。また、コバルトまたは鉄についても、ニッケルと同様に0.1at%未満であると、析出物量が減少しすぎ、界面反応の抑制が不十分となり、7.0at%を超えると配線抵抗値が大きくなり過ぎて実用的でなくなる。そして、ネオジウムをさらに含有する場合、0.1at%未満であると、ディンプルを発生する傾向となり、3.0at%を超えると、透明電極層と直接接合した際に、その接合耐久性が低下する傾向となる。
また、本発明の液晶表示素子の接合構造では、Al合金電極層に炭素を0.1〜3.0at%含有することが望ましい。この炭素は、ヒロックやディンプルの発生を防止するという耐熱特性を向上させる作用を有する。また、本発明者等の研究によると、炭素を含有させると、Al合金電極中の析出物による界面反応の抑制効果を向上させる作用を奏するものと推定している。この炭素含有量は、0.1at%未満になると、ディンプルの発生がし易くなる傾向となり、3.0at%を超えるとAl合金電極層の比抵抗値が増加する傾向となる。
本発明に係る薄膜回路の接合構造においては、薄膜回路が液晶表示素子であるとともに透明電極層がITO電極層であり、析出物が透明電極層の酸化還元電位値±0.2Vの範囲内にある酸化還元電位を有するAl系金属間化合物であるであることが、特に望ましい。従来の液晶表示素子で採用されていたキャップ層を省略しても、界面反応を生じることなく、オーミック接合を実現できる液晶表示素子を構成することができる。
また、本発明を液晶表示素子に採用する場合、析出物であるAl系金属間化合物はAlNiであることが特に望ましい。そして、このAl系金属間化合物は、平均粒径10〜150nmであることが好ましく、透明電極層であるITO電極層とAl合金電極層の析出物であるAl系金属間化合物との界面に形成される接合拡散層は3〜20nmの厚みであることが望ましい。このような接合構造であれば、液晶表示素子として、低接合抵抗特性、高接合耐久特性を実現できるからである。
本発明を液晶表示素子の接合構造に採用する場合、Al合金電極層は、0.5〜7.0at%のニッケルと、0.1〜3.0at%の炭素と、残部がアルミニウムである組成であることが特に望ましい。このような組成であると、透明電極と直接接合をした接合構造としても、界面反応が確実に抑制され、オーミック接合を実現し、優れた接合抵抗性、接合耐久性を備え、ヒロックやディンプルの発生がない配線を形成した、実用上、液晶表示素子に要求されるトータルな特性をすべて満足したものとすることができる。
[図1]実施例のAl合金電極層とSi層との接合部断面をTEMにより観察した写真。
[図2]実施例のAl合金電極層とITO電極層との接合部断面をTEMにより観察した写真。
[図3]図2の接合部断面の拡大写真。
[図4]ITO電極層とAl合金電極層とをクロスして積層した試験サンプル概略斜視図。
[図5]実施例の場合の電流−電圧特性を測定したグラフ。
[図6]比較例の場合の電流−電圧特性を測定したグラフ。
[図7]接合耐久特性を測定したアレニウスプロットグラフ。
[図8]電極層に加わる応力と熱処理温度との関係を示すグラフ。
[図9]接合抵抗とITO電位差の関係を示すグラフ。
[図10]熱処理後のAl合金電極層表面のSEM観察写真。
[図11]IZO電極層との寿命耐久試験の結果を示す接合抵抗値グラフ。
以下、本発明における最良の実施形態について説明する。
第一実施形態:この第一実施形態では、ニッケル(Ni)及び炭素(C)を含有するアルミニウム合金薄膜をAl合金電極層として用いた場合について説明する。また、比較として、ネオジウム(Nd)の含有するアルミニウム合金薄膜をAl合金電極層として用いた場合を例としている。ここでの実施例1及び比較例1のAl合金電極層の各組成を表1に示す。
Figure 0004646912
また、各電極層を形成する際の薄膜形成は、投入電力3.0Watt/cm、アルゴンガス流量100ccm、アルゴン圧力0.5Paの条件でマグネトロン・スパッタリング装置により行った。
まず、始めに、本発明に係る液晶表示素子の接合構造について説明する。図1〜3には、ITO電極層と実施例1のAl合金電極層との接合構造について、その接合部の観察をした結果を説明する。図1には、本実施例1のAl合金電極層とSi層との接合部を、及び図2、3には本実施例1のAl合金電極層とITO電極層との接合部を、透過型電子顕微鏡(TEM)にて観察した写真を示している。
図1は、n形Si基板(写真中、下半分の黒い部分)表面にp形a−Si層(写真中、中央部分にある約80nm厚の白い部分)を積層し、そのp形a−Si層の表面に実施例1のAl合金電極層(写真中、上半分の約200nm厚の部分)を形成したサンプルを準備し、温度250℃、1時間の熱処理を行い、FIBによりサンプル断面を観察できるように加工し、TEM(倍率10万倍)により観察した写真である。また、断面の数カ所を電子線回折像により結晶構造を特定してその部分の組織を同定した。図1の断面観察より、実施例1のAl合金電極層をSi層に接合して熱処理を行うと、Al合金電極層とSi層との界面に、AlNi(写真中符号4の部分)の金属間化合物が析出していることが判明した。
図2は、ITO(In−10wt%SnO)電極層(写真中、中央下側の約150nm厚の黒っぽい部分)表面に実施例1のAl合金電極層(写真中、中央上側の約200nm厚の白っぽい部分)を形成したサンプルを準備し、温度300℃、1時間の熱処理を行い、FIBによりサンプル断面を観察できるように加工し、TEM(倍率10万倍)により観察した写真である。図3は、図2の接合部界面を拡大(倍率100万倍)した写真である。図3の拡大写真により、ITO電極層側(写真中、下側の黒い部分)とAl合金電極層側(写真中、上側の白い部分)との間にコブ状の析出物が確認された。この析出物は、図1で確認されたAlNiの金属間化合物であることが判明した。
図1〜図3の観察結果より、本実施例1のAl合金電極層をITO電極層に直接接合すると、その後の熱処理によって界面に約10〜150nm粒径のAlNiの金属間化合物(図1中の符号4)を析出していることが判明した。また、図3の拡大観察により、本実施例1のAl合金電極層とITO電極層との接合界面に析出したAlNiの金属間化合物の付近には、拡散接合している状態の部分、約3〜20nm厚みの層状の拡散部分が見受けられた。
次に、本実施例1と比較例1とのAl合金電極層について、ITO電極層と接合した際の電流−電圧特性を調べた結果について説明する。この接合耐久試験は、図4に示す試験サンプルを作成して行ったものである。試験サンプルは、いわゆるケルビン素子と呼ばれる構造のもので、図4のようにITO(In−10wt%SnO)電極層(0.2μm厚)の上に、Al合金電極層(0.2μm厚)を直交するように形成し、矢印部分の端子部(10、40)から通電を行えるようにしたものである。この電流−電圧特性は、端子間に電圧を印加した際に、端子間に流れる電流を測定することで行った。尚、接合部の面積は、100μm(10μm×10μm)である。
図5及び図6に、実施例1と比較例1のAl合金電極層とITO電極とにおける電流−電圧特性を測定した結果を示す。図5が実施例1、図6が比較例1の測定結果である。また、各測定結果グラフにおいて、実線が熱処理なし(as−depo)の場合、破線が250℃、1時間の熱処理を施した場合を示している。
図5を見ると判るように、実施例1のAl合金電極層の場合、熱処理の有り無しに関わらず、電流−電圧特性は線形的な関係で有ることが確認された。このことから、本実施例1のAl合金電極層とITOとはオーミック接合が実現されていることが判明した。一方、図6を見ると判るように、比較例1のAl合金電極層では、熱処理した際に非線形状の電流−電圧関係が生じていた。これは、比較例1のAl合金電極層とITOとの接合が整流作用を有する構造となっていることを示すものであり、いわゆるプール・フレンケル機構で説明されている金属−絶縁体−金属の構造(MIM構造)と同じものと予想された。即ち、比較例1のAl合金電極層の場合、熱処理によりITOとの接合界面にアルミナの酸化皮膜が形成されていると推測された。尚、ここで示す電流−電圧特性は、図4に示したように二端子間(図4中符号10、40)で電流、電圧を測定しているため、直交して形成された接合部分以外の配線部分(Al合金電極層とITO)における配線抵抗を含めた状態で得られた結果である。
続いて、ITO電極との接合耐久試験を行った結果について説明する。この接合耐久試験は、上記で説明した図4に示す試験サンプルを作成して行ったものである。試験サンプルは、上記と同様にITO(In−10wt%SnO)電極層(0.2μm厚)の上に、Al合金電極層(0.2μm厚)を直交するように形成し、矢印部分の端子部から通電を行えるようにしたものである。通電耐久特性は、この端子間抵抗を測定して、その端子間抵抗が変化するまでの通電時間を測定することにより行った。電極層としては、実施例1と比較例1及び、従来の例として、純Al電極層と透明電極と間に、キャップ層の構成材料の一つであるCr膜(0.05μm厚)を形成した構造の3種類について行った。測定法は、測定環境を大気雰囲気中で行い、電流値を10μA、3mAの2種類とし、接合部の抵抗値が初期値の100倍になる時点を寿命とした。そして、通電時の温度は85℃、100℃、150℃、200℃、250℃として行った。
図7には、各温度における接合部の抵抗上昇(初期値の100倍になる時点)が生じた時間を測定し、通電時保持温度の逆数に対してその寿命時間をアレニウスプロットしたグラフを示している。図7では、縦軸が寿命時間で、横軸は1000/絶対温度を示している。このアレニウスプロットしたグラフより外挿された一次直線の傾きから、接合部の抵抗上昇が起こる活性化エネルギーを算出したところ、実施例1では1.35eVであり、比較例1では0.42eVであることが判明した。この結果より、実施例1のAl合金電極層が比較例1よりも約3.3倍の活性化エネルギーを有することが確認できた。また、実施例1の場合は、85℃で約7万時間の耐久性があると推測され、従来の例として行ったCr膜を介在させた電極層の場合と近い結果になった。
次に、実施例1のAl合金電極層についてのヒロック特性について調査した結果を説明する。このヒロックとは、スパッタリングによりウェハー基板上にアルミニウム合金膜を形成して配線加工した後、CVD法により絶縁膜を形成する際に配線加工したアルミニウム合金膜に300〜400℃の熱が加わると、アルミニウム合金膜の表面に生じるコブ状の突起をいう。このことから、ヒロックは熱処理によりアルミニウム合金膜にかかる応力を原因として発生すると考えられている。そこで、純Al電極層と実施例1のAl合金電極層とを、それぞれSiウェハー基板上に形成し、熱を加えた際に電極層に生じる応力がどのような変化を生じるかを調査した。具体的には、φ100mmのSiウェハー基板に、厚み0.2μmの電極層をスパッタリングにより積層したサンプルを作成した。そして、レーザー式応力測定装置FLX−2320(KLA TENCOR社製:窒素ガスフロー(5L/min)、固体レーザー670nm)によりレーザーにて電極層に生じる応力の測定を行った。その測定結果を図8に示す。
図8は、室温から500℃まで昇温し、続いて500℃から100℃まで降温した際の各温度における電極層の応力状態を測定した結果である(昇温・降温速度5℃/min)。負の応力値は、電極層に圧縮応力が加わっている状態であり、正の応力値は、電極層に引張応力が加わっている状態であることを示す。太線で示しているのが実施例1の場合で、細線で示しているのが純Alの場合である。純Alの応力状態を見ると判るように、昇温時の180℃辺りから400℃ぐらいまでに、−100MPaの応力値が連続しているが、これは純Alの電極層に圧縮応力が加わった際に、ヒロックが発生してその圧縮応力を緩和している現象が生じていることを示している。一方、実施例1の場合、昇温時の200℃近傍で大きく負の応力が緩和されている状態が見られるが、これは実施例1のAl合金電極層にAlNiの金属間化合物が析出したことによるものである。つまり、実施例の場合、AlNiの金属間化合物が析出することにより、ヒロックを発生することなくAl合金電極層に加わる圧縮応力を緩和していることが確認された。
さらに、実施例1、比較例1、キャップ層の構成材料であるCr、Mo、ITO膜、AlNiの酸化還元電位を測定した結果について説明する。この酸化還元電位の測定は、各組成による所定厚み(0.2μm)の薄膜を、スパッタリング装置によりガラス基板上に形成し、そのガラス基板を切り出すことで電位測定サンプルとした。そして、1cmに相当する面積を露出させるように電位測定サンプル表面をマスキングして、測定用電極を形成した。酸化還元電位は、3.5%塩化ナトリウム水溶液(液温27℃)を用い、参照電極は銀/塩化銀を使用して測定した。また、ITO膜は、In−10wt%SnOの組成のものを使用した。その結果を表2に示す。
Figure 0004646912
表2に示すように、実施例1の酸化還元電位がITO膜のそれと非常に近いものであることが確認された。また、金属間化合物であるAlNiは、Crと同様にITO膜の酸化還元電位値に非常に近い値であることが判明した。
続いてITO電極層との接合抵抗評価について説明する。図9には、各電極層をそれぞれITO電極層に接合して抵抗値を測定した結果を、各電極層の酸化還元電位値とITOの酸化還元電位値との差を求めてプロットしたグラフである。測定方法は、図7で示す試験サンプルを作成し、熱処理無し(as−depo)、熱処理有り(200℃、250℃、300℃の各温度で、1時間のアニール後)のサンプルで測定した抵抗値である。
接合抵抗値の測定は図4で示した試験サンプルにより行ったもので、ITO(In−10wt%SnO)電極層40(0.2μm厚)の上に、電極層10(0.2μm厚)をクロスするように形成し、矢印部分の端子部から通電して抵抗を測定し、膜の重なった部分(10μm×10μm)の接合抵抗を算出した。電極層としては、表1で示した実施例1及び比較例1、純Al膜とCr膜とを積層した構造の3種の電極層について行った。この積層構造の電極層は、Cr膜0.03μmの上に純Al膜を0.2μm形成したものである。また、表2で示した酸化還元電位値によりITOと各電極層の電位差を算出して、それを横軸にして、測定した各接合抵抗値をプロットした(図9)。
図9を見ると判るように、ITOの酸化還元電位と殆ど同じレベルの電位を有するCr膜を介在した電極の場合、接合抵抗は非常に低いことが確認された。実施例1と比較例1とのAl合金電極層の場合、ITOとの電位差があまり大きくない実施例1の方が接合抵抗は低く、比較例1のAl合金電極層では熱処理を行うとその接合抵抗が著しく大きくなることが確認された。尚、上記接合抵抗の測定は、ITO電極層の上に、Al合金電極層を形成した場合を例にしているが、Al合金電極層の上にITO電極層を形成した逆の構造とした場合であっても同様な接合抵抗特性が得られることを確認している。
以上の結果より、実施例1のAl合金電極層は、その酸化還元電位自体がITOのそれと近い値を有するので、ITO電極層と直接接合した際の接合抵抗も低く、さらに熱処理を行うことによって接合界面にAlNiの金属間化合物が析出することで、優れた接合特性を実現したものと考えられる。その理由は、AlNiの酸化還元電位がITOのそれと極めて近い値となるため、ITOとの電気化学的反応が起こりにくくなり、接合部の破壊等を引き起こさなくなるためであると推測される。
このことから、ITO膜の透明電極と直接接合をするAl合金電極層を形成する際、ITO電極における酸化還元電位値±200mVの範囲内にある酸化還元電位を有するAl系金属間化合物(AlNi)を、ITO電極層とAl合金電極層との界面に析出させた接合構造であれば優れた接合特性を実現できることが判明した。また、そのAl系金属間化合物(AlNi)平均粒径10〜150nmで、界面に析出したAl系金属間化合物により形成される接合拡散層が3〜20nmの厚みであることが望ましいものと推測された。
第二実施形態:次に、この第二実施形態では、ニッケル、コバルト、鉄、ネオジウム、炭素を用い、各種の組成のAl合金電極層を形成して、液晶表示素子の特性を調査した結果について説明する。表3に、この第二実施形態で検討したAl合金電極層の組成を示す。この表3に示す各合金膜については、第一実施形態で示した成膜条件と同様にして形成したものである。
Figure 0004646912
Figure 0004646912
表3には、実施例2〜13、比較例2〜3の各組成の合金膜と、その合金膜中の析出物、その析出物の酸化還元電位、また、その合金膜の混成電位を測定した結果を示している。電位測定方法は、表2で説明した方法と同様である。
続いて、表3中の実施例2〜9、比較例2〜3の各組成の合金膜について、その比抵抗、耐熱性、ディンプル特性を調べた結果を表4に示す。
Figure 0004646912
Figure 0004646912
比抵抗値は、各合金膜の単膜(厚み約0.3μm)をガラス基板上に形成し、300℃、1時間の熱処理後の膜について、4端子抵抗測定装置により測定した結果である。また、ヒロック耐熱性は、各合金膜の単膜(厚み約0.3μm)をガラス基板上に形成し、100℃、200℃、300℃、400℃の各温度で、1時間の熱処理後、走査電子顕微鏡(SEM)によって膜表面を観察して、サブμm以上の突起物の存在が確認された温度を表4に示している。また、ディンプル発生率は、比抵抗測定と同じサンプルにより、300℃、1時間の熱処理後、膜表面をSEM(1万倍)で観察して、表面に観察される窪み状部分(径0.3μm〜0.5μm)を特定し、観察視野に存在する窪み状部分の総面積を測定し、その全体視野面積に対して窪み状部分の総面積が占める割合を算出したものである。そして、表4には、各膜表面の異なる5カ所より算出されたサンプル発生率値を平均したものを示している。
表4より、実施例2〜6の合金薄膜では、400℃未満ではヒロックの発生がなく、ディンプルも発生しないものであった。しかし、実施例7〜9の合金膜では、ディンプルが発生する傾向が認められた。これは、実施例2〜4、6の組成に炭素が含有されていること、実施例6の組成にネオジウムが含有されていることによるものであり、この炭素、ネオジウムにより、ヒロックやディンプルの発生を防止できることが判明した。
更に、表3中の実施例2〜9、比較例2〜3の各組成の合金膜について、ITO電極層と直接接合した際の電圧−電流特性、接合特性(コンタクト抵抗、接合耐久性)を調べた結果を表5に示す。尚、この第二実施形態における接合特性を調べた試験サンプルは、良好な接合状態とするために、透明電極層と各合金膜層とを直接接合した後に、所定の熱処理(不活性ガス(窒素、アルゴン)雰囲気中、300℃、60分間)を行ったものを用いた。
Figure 0004646912
表5に示す電流−電圧特性は、第一実施形態の図5、6で説明した方法と同様にして測定し、各電流−電圧特性グラフを作成し、そのグラフにより、整流作用が生じているか否かを判断した結果を示している。
また、接合特性の調査は、各合金膜を形成し、その膜上にITO膜を形成した場合を接合特性1とし、ITO電極層の上に各合金膜を形成した場合を接合特性2としている。そして、接合特性の接合抵抗値は、第一実施形態における電流−電圧特性の測定と同様なケルビン素子を形成し、250℃、1時間の熱処理後、3mAの電流を流し、電圧の急激な変化をした時点の接合抵抗値を示している。尚、接合特性1の測定を行ったケルビン素子の作製は、まず、基板上にスパッタリングにより合金膜を形成し、この合金膜をエッチングして直線回路を形成した。そして、その表面にアモルファスのITO膜を形成し、下地にある合金膜の直線回路を溶解しない弱酸の蓚酸系エッチング液により、ITO膜のみエッチングすることにより、下地にある合金膜の直線回路と直交するように、ITO膜の直線回路を形成して作製したものである。
接合耐久性は、第一実施形態の図7で示したアレニウスプロットのグラフをそれぞれ作製し、印可電流3mA、10μAにおけるアレニウスプロットの傾きから、その活性化エネルギーを見積もり、85℃における接合耐久時間を示したものである(この接合耐久性の測定は、JIS−C−5003電子部品の故障率試験法、JIS−C−0021加熱試験法を参考にして行ったものである)。
この表5の結果より、実施例2の場合は、Cr膜と比較すると接合抵抗値が若干高い値であったが、キャップ層として用いられるCrと同程度の接合特性を備えていることが判明した。また、実施例3及び4、実施例6〜9の場合、接合抵抗値及び接合耐久性の両方について、実用上満足できる特性を備えることが判明した。実施例5の場合、接合特性2の接合耐久性が良好でない結果となったが、これは直接接合の構造を形成する過程の相違が影響したものと考えられる。
第三実施形態:次に、この第三実施形態では、実施例4(Al−0.3at%C−5.0at%Ni)のAl合金電極層について、接合抵抗特性と熱処理との関係を調査した結果について説明する。
接合抵抗の測定は、上記第二実施形態の表5において説明した接合特性1(ITO膜上にAl合金電極層を接合)と同様にして行った。但し、第三実施形態における接合抵抗値を測定した試験サンプルは、透明電極層(ITO膜)とAl合金電極層とを直接接合した後に、不活性ガス(窒素)雰囲気中、250℃、300℃、350℃の3つの温度で、熱処理(60分間)を行ったものを用いた。その結果を表6に示す。
Figure 0004646912
また、図10には、ガラス基板上にスパッタリング(投入電力3.0Watt/cm、アルゴンガス流量100ccm、アルゴン圧力0.5Pa)により、0.2μm厚のAl合金電極層を形成した試験サンプルを作製し、この試験サンプルを、窒素ガス雰囲気中で1時間の熱処理(200℃〜400℃)をして、熱処理後の試験サンプル表面を走査電子顕微鏡(SEM:10000倍)で観察した結果を示している。
表6を見ると判るように、接合後の熱処理温度が高くなると、接合抵抗値が小さくなることが確認された。また、図10で示すように、300℃〜400℃(D、E、F)の熱処理では、形成したAl合金電極層中にAl金属間化合物(AlNi)の析出物(各観察写真中に白く見える斑点の部分)が存在していることが明確に確認でき、高温度になるほど、その析出物が大きくなっていることも確認された。また、図10のB(200℃)、C(250℃)では析出物が明確には現れていないが、第一実施形態で示した図1の結果を考慮すると、Al合金電極層中にAl金属間化合物(AlNi)が析出しているものである。
表6及び図10の結果より、接合抵抗値を200Ω/□10μm以下となるような接合状態を実現するには、280℃以上の熱処理を行うことが有効と考えられた。これは、ある程度の熱処理を行うことによって、Al合金電極層中に適度なAl金属間化合物が分散して存在するとともに、その析出したAl金属間化合物がある程度凝集して適度な粒径となり、良好な接合状態を実現できるようになると考えられるからである。また、この熱処理の上限温度は、Al合金電極層の耐熱性や各種素子の製造条件等を考慮した場合に、400〜500℃とすることが実用的なものと考えられる。
第四実施形態:最後に、この第四実施形態では、上記した実施例2、実施例4、実施例5、比較例2の組成のAl合金電極層について、透明電極としてIZO電極層と接合した場合における接合特性を調査した結果について説明する。
この第四実施形態では、上記第二実施形態における接合特性1に関して調査した。つまり、各合金膜を形成し、各合金膜上にIZOターゲット(In−10.7wt%ZnO)によりIZO膜を形成したものである。この場合の試験サンプルの製造条件、接合特性1の測定方法は上記第二実施形態と同様である。但し、この第四実施形態の接合特性1を調査した試験サンプルは、ケルビン素子を構成した際の接合面積を2500μm(50μm×50μm)として行った。接合抵抗値の測定結果を表7に、寿命耐久試験結果を図11に示す。表7、図11に示す接合抵抗値は、試験サンプル作製後、不活性ガス(窒素)雰囲気中、250℃で熱処理(60分間)を行ったものを測定した結果である。
Figure 0004646912
表7に示す結果より、実施例2、実施例4、実施例5及び比較例2の場合のすべてにおいて、IZO電極層との接合では、良好な接合抵抗値を示すことが判明した。しかしながら、図11の寿命耐久試験結果を見ると判るように、実施例2、実施例4、実施例5の場合では、耐久時間200時間を超えても、接合抵抗値に大きな変化は見られなかった。一方、比較例2の場合では、約20時間を過ぎたあたりから急激に接合抵抗値の増大が見られ、接合部分の破壊が生じたことが確認された。
以上のように、本発明によれば、透明電極層と、Al合金電極層とを備える薄膜回路において、キャップ層を省略しても、界面反応を生じることなく、オーミック接合が可能となり、優れた接合特性を有する薄膜回路を構成できる。また、薄膜回路として液晶表示素子を採用した場合、ITO電極層を代表とする透明電極層と直接接合しても、界面反応の抑制を確実にし、オーミック接合特性、低接合抵抗、配線膜抵抗、耐熱性などのトータルな液晶表示素子特性を満足できる、実用的で、極めて好適な薄膜回路とすることができる

Claims (8)

  1. 透明電極層と、当該透明電極層に直接接合されるAl合金電極層と、を備えた薄膜回路の接合構造において、
    Al合金電極層には、−1.2V〜−0.6Vの範囲内にある酸化還元電位を有し、かつ平均粒径10nm〜150nmの金属間化合物が析出しており、当該Al合金電極層は、300℃、1時間の熱処理後の比抵抗値が3.5〜35μΩcmであるとともに、300℃、1時間の熱処理後のAl合金電極層表面に形成されるディンプル発生率が3.0%以下であり、
    透明電極層はインジウム系酸化物を含む膜からなり、当該透明電極とAl合金電極層との接合抵抗値が1〜200Ω/□10μmであることを特徴とする薄膜回路の接合構造。
  2. 透明電極層とAl合金電極層との界面部分に透明電極の酸化還元電位±0.2V以内の酸化還元電位を有し、かつ平均粒径10nm〜150nmの金属間化合物が析出している請求項1に記載の薄膜回路の接合構造。
  3. 透明電極層とAl合金電極層とを直接接合した後に280℃〜500℃の熱処理を施されたものである請求項1または請求項2に記載の薄膜回路の接合構造。
  4. 金属間化合物と透明電極層との界面に、厚さ3nm〜20nmの接合拡散層が存在している請求項1〜請求項3いずれかに記載の薄膜回路の接合構造。
  5. 透明電極層とAl合金電極層とを直接接合させた後に不活性ガス雰囲気で熱処理を施されたものである請求項1〜請求項4いずれかに記載の薄膜回路の接合構造。
  6. Al合金電極層の混成電位が−1.4V〜−0.6Vである請求項1〜請求項5いずれかに記載の薄膜回路の接合構造。
  7. 金属間化合物が、少なくともCo、Fe、Nd、Y、Pdを含む請求項1〜請求項6いずれかに記載の薄膜回路の接合構造。
  8. 金属間化合物が、Alを含む請求項1〜請求項7いずれかに記載の薄膜回路の接合構造。
JP2006519436A 2004-03-25 2005-03-22 薄膜回路の接合構造 Active JP4646912B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004090316 2004-03-25
JP2004090316 2004-03-25
JP2004329554 2004-11-12
JP2004329554 2004-11-12
PCT/JP2005/005118 WO2005093505A1 (ja) 2004-03-25 2005-03-22 薄膜回路の接合構造

Publications (2)

Publication Number Publication Date
JPWO2005093505A1 JPWO2005093505A1 (ja) 2008-02-14
JP4646912B2 true JP4646912B2 (ja) 2011-03-09

Family

ID=35056341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006519436A Active JP4646912B2 (ja) 2004-03-25 2005-03-22 薄膜回路の接合構造

Country Status (4)

Country Link
JP (1) JP4646912B2 (ja)
KR (1) KR100781434B1 (ja)
TW (2) TWI298351B (ja)
WO (1) WO2005093505A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817630B1 (ko) 2006-04-14 2008-03-27 비오이 하이디스 테크놀로지 주식회사 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
JP4728170B2 (ja) * 2006-05-26 2011-07-20 三菱電機株式会社 半導体デバイスおよびアクティブマトリクス型表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250494A (ja) * 1995-03-08 1996-09-27 Ibm Japan Ltd 配線材料、金属配線層の形成方法
WO1997013885A1 (en) * 1995-10-12 1997-04-17 Kabushiki Kaisha Toshiba Wiring film, sputter target for forming the wiring film and electronic component using the same
JPH11284195A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250494A (ja) * 1995-03-08 1996-09-27 Ibm Japan Ltd 配線材料、金属配線層の形成方法
WO1997013885A1 (en) * 1995-10-12 1997-04-17 Kabushiki Kaisha Toshiba Wiring film, sputter target for forming the wiring film and electronic component using the same
JPH11284195A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置

Also Published As

Publication number Publication date
TWI298351B (en) 2008-07-01
TW200624568A (en) 2006-07-16
WO2005093505A1 (ja) 2005-10-06
KR20060012627A (ko) 2006-02-08
JPWO2005093505A1 (ja) 2008-02-14
TW200536944A (en) 2005-11-16
KR100781434B1 (ko) 2007-12-03

Similar Documents

Publication Publication Date Title
KR101230758B1 (ko) 표시 장치용 구리 합금막
US7531904B2 (en) Al-Ni-B alloy wiring material and element structure using the same
CN102741449B (zh) 显示装置用Al合金膜
US20040022664A1 (en) Aluminum alloy thin film and wiring circuit having the thin film and target material for forming the tin film
KR20060127794A (ko) 디스플레이 장치
TWI248978B (en) Ag-based interconnecting film for flat panel display, Ag-base sputtering target and flat panel display
KR20110065564A (ko) 표시 장치용 Al 합금막, 표시 장치 및 스퍼터링 타깃
WO2010053183A1 (ja) 有機elディスプレイ用の反射アノード電極および配線膜
KR20130063535A (ko) Al 합금막, Al 합금막을 갖는 배선 구조 및 Al 합금막의 제조에 사용되는 스퍼터링 타깃
JP3979605B2 (ja) Al−Ni−B合金配線材料及びそれを用いた素子構造
JP2013060655A (ja) 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP2004363556A (ja) 半導体素子
TWI424570B (zh) 具有銅電極之tft電晶體
JP4646912B2 (ja) 薄膜回路の接合構造
JP2011232654A (ja) 表示装置用Al合金膜
WO2006117884A1 (ja) Al-Ni-B合金配線材料及びそれを用いた素子構造
KR20080068906A (ko) 표시 디바이스의 소자 구조 및 그 제조 방법
JP4264397B2 (ja) フラットパネルディスプレイ用Ag基合金配線電極膜およびAg基合金スパッタリングターゲット、並びにフラットパネルディスプレイ
KR101200949B1 (ko) 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판
JP5234892B2 (ja) 薄膜トランジスタ基板および表示デバイス
JP4684367B2 (ja) Al−Ni系合金配線電極材料
CN100417993C (zh) 薄膜电路的接合结构
JP2006215279A (ja) 表示デバイス及びその製造方法
JP2007186779A6 (ja) Al−Ni−B合金配線材料及びそれを用いた素子構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4646912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250