KR19990076546A - 박막 트랜지스터, 이 박막 트랜지스터의 제조방법 및 티에프티어레이 기판을 사용한 액정표시장치 - Google Patents
박막 트랜지스터, 이 박막 트랜지스터의 제조방법 및 티에프티어레이 기판을 사용한 액정표시장치 Download PDFInfo
- Publication number
- KR19990076546A KR19990076546A KR1019980051373A KR19980051373A KR19990076546A KR 19990076546 A KR19990076546 A KR 19990076546A KR 1019980051373 A KR1019980051373 A KR 1019980051373A KR 19980051373 A KR19980051373 A KR 19980051373A KR 19990076546 A KR19990076546 A KR 19990076546A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- pure
- film
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 18
- 239000010408 film Substances 0.000 claims abstract description 138
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 47
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 15
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 239000012528 membrane Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 34
- 239000000463 material Substances 0.000 abstract description 9
- 229910045601 alloy Inorganic materials 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 181
- 239000007789 gas Substances 0.000 description 56
- 230000000694 effects Effects 0.000 description 31
- 229910052782 aluminium Inorganic materials 0.000 description 27
- 238000004544 sputter deposition Methods 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 15
- 239000007772 electrode material Substances 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- OJGMBLNIHDZDGS-UHFFFAOYSA-N N-Ethylaniline Chemical compound CCNC1=CC=CC=C1 OJGMBLNIHDZDGS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910016909 AlxOy Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- HDZGCSFEDULWCS-UHFFFAOYSA-N monomethylhydrazine Chemical compound CNN HDZGCSFEDULWCS-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
저저항인 Al 배선재료를 사용하여, 생산비용의 저하 및 생산성의 향상을 꾀할 수 있는 고성능의 TFT와 그 제조방법 및 액정표시장치를 제공하기 위해, 본 발명의 박막 트랜지스터는, 투명 절연성 기판 상에 형성된 제 1 전극인 게이트, 소스 및 드레인과, 이 제 1 전극 및 상기 투명 절연성 기판을 덮어 형성된 절연막과, 상기 절연막 상에 형성된 제 2 전극을 적어도 포함하고, 상기 제 1 전극이 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 하층의 제 1 층과, 순수한 Al 및 Al 합금 중 어느 하나에 N, O, Si 및 C 중 적어도 하나로 이루어진 불순물을 첨가하여 이루어진 제 2 층으로 이루어지고, 상기 제 2 전극이 투명막 전극으로 이루어지며, 상기 제 2 전극과 상기 제 1 전극의 제 2 층이 전기적으로 접속되어 이루어진다.
Description
본 발명은, 박막 트랜지스터(Thin Film Transistor, 이하, TFT라 칭한다)와 그 제조방법 및 TFT 어레이 기판을 사용한 액정표시장치에 관한 것이다.
매트릭스형 액정표시장치는, 통상 반도체 박막(이하, 반도체막이라 칭한다) 등으로 이루어진 TFT 등이 설치된 TFT 어레이 기판과 대향기판의 2장의 기판 사이에 액정 등의 표시재료가 사이에 끼워지고, 이 표시재료에 대해, 화소마다 선택적으로 전압이 인가되도록 하여 구성된다. 대향기판 상에는, 대향전극, 칼라필터 및 블랙 매트릭스(black matrix) 등이 설치된다. 이러한 TFT 어레이 기판을 사용한 액정표시장치(Liquid Crystal Display, 이하, LCD로 약칭한다)를 이하에서는 TFT-LCD라 칭한다.
TFT 어레이 기판은, 유리 등으로 이루어진 절연성 기판 상에 각 소자마다 어레이 형태로 게이트 전극, 소스 전극, 드레인 전극 및 반도체막으로 이루어진 TFT과 함께 화소전극이 적어도 설치되고, 그 이외에, 배향막이나 필요에 따라서 축적용량 등이 설치되는 동시에, 각 화소끼리의 사이에는 게이트 배선이나 소스 배선 등의 신호선이 각각 서로 나란하게 복수개씩 설치되어 표시영역이 구성되어 있다. 더구나, 표시영역의 바깥쪽에, 각 신호선에 대응하여 각각 입력단자나, TFT를 구동하는 구동회로 등이 설치된다.
이러한 TFT 어레이 기판을 사용한 액정장치를 제조하는데에는 유리기판 상에 TFT, 게이트(게이트 전극과 게이트 배선을 합쳐서 간단하게 게이트라 한다), 소스/드레인(소스 전극과 소스 배선을 합쳐서 간단하게 소스라 하고, 또한, 드레인 전극을 간단하게 드레인이라고도 한다. 더욱이, 소스 및 드레인을 소스/드레인으로 나타낸다) 및 그 밖의 공통배선을 어레이 형태로 제조하여, 표시영역으로 하는 동시에, 입력단자, 예비 배선 및 구동회로 등을 표시영역의 주변에 배치한다. 이때, 각각의 기능을 발현시키기 위해 도전성 박막(이하, 도전막이라 칭한다)이나 절연성 박막(이하, 절연막이라 칭한다)을 필요에 따라 설치한다. 또한, 대향기판 상에는 대향전극을 설치하는 동시에 칼라필터, 블랙 매트릭스를 설치한다.
TFT 어레이 기판과 대향기판을 제조한 후, 2장의 기판 사이에 액정재료가 주입될 수 있도록 원하는 간극을 갖는 상태로 하여 양기 판을 그 주위에서 서로 부착한 후, 2장의 기판 간극에 액정재료를 주입하여 LCD를 제조한다.
LCD에 사용되는 TFT 어레이 기판이나 대향기판에는, 박막기술을 이용하여 여러가지의 반도체장치 등이 설치된다. 이들 반도체장치에는, 반도체막이나 절연막, 도전막이 형성되어 있고, 층 사이의 전기적 접속을 이루기 위해 층간절연막이나 반도체막을 관통하는 콘택홀이 다시 형성된다.
TFT-LCD에 있어서는, 대형화 혹은 고선명화에 따르는, 게이트 배선이나 소스/드레인 배선에는 신호의 지연을 방지하기 위해, 순수한 Al 또는 Al을 주성분으로 하는 전기적으로 저저항인 합금재료를 사용하는 것이 특성상 및 프로세스상으로는 바람직하다. 그러나, 투명성의 화소전극이 되는 ITO 등으로 이루어진 제 2 전극과, 이들 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극을 콘택시키면, 그것의 콘택저항은 1E10∼1E12Ω으로 매우 높아져, 양호한 콘택 특성을 얻는 것은 불가능하였다.
따라서, 절연막에 개구된 콘택홀을 통해 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극과, 화소전극이 되는 ITO 등의 투명성 도전막으로 이루어진 제 2 전극을 직접 콘택(접속)하는 것과 같은 TFT 어레이 기판을 실현하는 것은 불가능하였다.
이 문제를 해결하는 방법으로서, 종래에는 양호한 콘택을 얻기 위해서 제 1 전극은, 예를 들면 일본국 특개평 4-253342, 4-305627 및 8-18058호 공보에서 볼 수 있듯이, 순수한 Al 또는 Al 합금 위에 Cr, Ti, Mo, Cu, Ni 등을 막형성하는 2층 구조로 하고 있었다.
이와 같이 종래의 제조방법에 있어서는, ITO 등으로 이루어진 제 2 전극과 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극의 콘택저항이 1×10E10∼1×10E12Ω로서 매우 높아, 양호한 콘택저항을 얻을 수 없었다. 또한, 양호한 콘택을 얻기 위해 제 1 전극을 재료가 다른 2층 구조로 한 경우에는, 동일한 약액 및 동시에칭은 불가능하고, 2종류의 약액에 의한 2번의 에칭공정을 필요로 하기 때문에, 공정의 복잡화를 초래하고 있었다. 본 발명은, 제 2 전극과 제 1 전극의 콘택부에 있어서, 양호한 콘택저항을 얻는 동시에, 제 1 전극을 동일한 약액에 의한 동시에칭이 가능한 2층 구조로 하는 것으로, 저저항인 Al 배선재료를 사용하고, 또한 생산비용의 저하 및 생산성의 향상을 꾀할 수 있는 고성능의 TFT와 그 제조방법 및 액정표시장치를 제공하는 것이다.
도 1은 본 발명의 실시예 1에 관한 TFT부 및 단자부의 구조를 나타낸 단면 설명도,
도 2는 본 발명의 실시예 1에 관한 TFT부 및 단자부의 구조를 나타낸 단면 설명도,
도 3은 본 발명의 실시예 1에 관한 TFT부 및 단자부의 구조를 나타낸 단면 설명도,
도 4는 본 발명의 실시예 3에 관한 TFT부 및 단자부의 구조를 나타낸 단면 설명도,
도 5는 본 발명의 실시예 9에 관한 TFT의 구조를 나타낸 단면 설명도,
도 6은 본 발명의 실시예 11에 관한 TFT의 구조를 나타낸 단면 설명도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 투명성 절연기판 2,7 : 제 1 전극의 제 1 층
3,8 : 제 1 전극의 제 2 층 4 : 게이트 절연막
5 : 반도체층 a-si막 6 : 반도체층 n+a-Si막
9 : 층간절연막 10 : 콘택홀
11 : 화소전극
12 : 게이트 전극에 있어서 콘택부의 제 2 층
13 : 소스/드레인 전극에 있어서 콘택부의 제 2 층
14 : 게이트 절연막의 제 1 층 15 : 게이트 절연막의 제 2 층
16 : 층간절연막의 제 1 층 17 : 층간절연막의 제 2 층
18 : 화소전극의 제 1 층 19 : 화소전극의 제 2 층
42 : 제 1 전극
본 발명의 일면에 관한 박막 트랜지스터의 제조방법은, (1) 투명 절연성 기판 상에 순수한 Al 및 Al 합금 중 어느 하나를 사용하여, 게이트, 소스 및 드레인 중 적어도 하나인 제 1 전극을 형성하는 공정과,
(2) N, O, Si 및 C 중 적어도 하나로 이루어진 불순물을 상기 제 1 전극의 상층에 첨가하여 상기 불순물을 첨가한 제 2 층과 상기 불순물을 첨가하지 않은 제 1 층을 형성하는 공정과,
(3) 상기 제 1 전극 및 상기 기판을 덮고 절연막을 막형성하는 공정과,
(4) 이 절연막에 패터닝을 수행하여 콘택홀을 형성하는 공정과,
(5) 상기 절연막 상에 투명막 전극으로 이루어진 제 2 전극을 형성하여 이 제 2 전극과 제 1 전극을 상기 콘택홀을 통해 전기적으로 접속하는 공정을 포함하는 것이다.
본 발명의 일면에 관한 박막 트랜지스터는, 투명 절연성 기판 상에 형성된 제 1 전극인 게이트, 소스 및 드레인과, 이 제 1 전극 및 상기 투명 절연성 기판을 덮어 형성된 절연막과, 이 절연막 상에 형성된 제 2 전극을 적어도 포함하고, 상기 제 1 전극이 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 하층의 제 1 층과, 순수한 Al 및 Al 합금 중 어느 하나에 N, O, Si 및 C 중 적어도 하나로 이루어진 불순물을 첨가하여 이루어진 제 2 층으로 이루어지고, 상기 제 2 전극이 투명막 전극으로 이루어지며, 상기 제 2 전극과 상기 제 1 전극의 제 2 층이 전기적으로 접속되어 이루어진 것이다.
본 발명의 또 다른 일면에 관한 박막 트랜지스터는, 상기 불순물의 조성 프로파일(profile)이 상기 제 1 층과 상기 제 2 층의 계면에서 연속분포하여 이루어진 것이다.
본 발명에 또 다른 일면에 관한 박막 트랜지스터는, 상기 제 1 층과 상기 제 2 층이 동시에칭 가능한 층인 것이다.
본 발명에 또 다른 일면에 관한 박막 트랜지스터는, 상기 투명막 전극이 산화인듐, 산화주석, 산화인듐주석 및 산화아연 중에서 어느 하나로 이루어진 것이다.
본 발명에 관한 액정표시장치는, 투명 절연성 기판 상에 형성된 제 1 전극인 게이트, 소스 및 드레인과, 이 제 1 전극 및 상기 투명 절연성 기판을 덮어 형성된 절연막과, 이 절연막 상에 형성된 제 2 전극을 적어도 포함하고, 상기 제 1 전극이 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 하층의 제 1 층과, 순수한 Al 및 Al 합금 중 어느 하나에 N, O, Si 및 C 중 적어도 하나로 이루어진 불순물이 첨가되어 이루어진 제 2 층으로 이루어지고, 상기 제 2 전극이 투명막 전극으로 이루어지며, 상기 제 2 전극과 상기 제 1 전극의 제 2 층이 전기적으로 접속되어 이루어진 박막 트랜지스터가 적어도 포함된 TFT 어레이 기판을 적어도 구비한 것이다.
상기 제 2 층이, Ar + N2의 혼합가스 스퍼터링에 의해 형성되어 이루어진 것이다.
상기 제 2 층이, Ar + N2+ CO2및 Ar + N2+ CF4중 어느 하나의 혼합가스 스퍼터링에 의해 형성되어 이루어진 것이다.
상기 제 2 층이, 적어도 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 제 1 층 막형성 후, N2의 이온을 주입함으로써 형성되어 이루어진 것이다.
상기 제 2 층이, 상기 (4)의 공정 후, N2의 이온을 주입함으로써 콘택부 표면에만 형성되어 이루어지는 것이다.
상기 제 2 층이, 제 1 층 형성 후, 질화가스 분위기 중에서의 어닐링에 의해 형성되어 이루어진 것이다.
상기 제 2 층이, 상기 (4)의 공정 후, 질화가스 분위기 중에서의 어닐링에 의해 콘택부 표면에만 형성되어 이루어진 것이다.
상기 제 2 층이, 제 1 층 형성 후, N2플라즈마에 의해 형성되어 이루어진 것이다.
상기 제 2 층이, 상기 (4)의 공정 후, N2플라즈마에 의해 콘택부 표면에만 형성되어 이루어진 것이다.
상기 제 2 층에 대한 불순물 첨가방법으로서 N 대신에 O를 포함하는 가스, Si을 포함하는 가스 및 C를 포함하는 가스 중 어느 하나가 사용되어 이루어진 것이다.
상기 제 2 층이, Ar + NH3의 혼합가스 스퍼터링에 의해 형성되어 이루어진 것이다.
상기 제 2 층이, 제 1 층 형성 후, 이 제 1 층을 형성한 투명 절연성 기판을 NH4OH에 침지시키고, 그 후 어닐링 처리를 실시함으로써 형성되어 이루어진 것이다.
청구항 제 1항 기재의 공정 (3)의 절연막 형성공정에 있어서, 이 절연막을 질화실리콘으로 하고, 확산에 의해 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 제 1 전극 표면에 Si 및 N을 불순물로서 갖는 제 2 층을 형성한다.
상기 절연막의 질화실리콘막을 SiN4, H2, NH3및 N2의 혼합가스를 사용한 화학적기상성장법을 사용하여 성장함으로써 제 1 층의 표면에 Si 및 N을 확산시켜 제 2 층을 형성한다.
상기 절연막의 질화실리콘을 적어도 2층 구조로 하고, 특히 처음 단의 질화실리콘막을 SiH4, H2, NH3및 N2+ CF4로 이루어진 혼합가스를 사용한 화학적기상성장법으로 형성한다.
청구항 제 1항 기재의 공정 (3)의 절연막 형성공정에 있어서, 이 절연막을 SiO2로 하고, 확산에 의해 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 제 1 전극 표면에 Si 및 O를 불순물로서 갖는 제 2 층을 형성한다.
청구항 제 1항 기재의 공정 (5)의 투명막 전극으로 이루어진 제 2 전극 형성공정에 있어서, 이 제 2 전극을, 적어도 Ar 가스만에 의한 스퍼터링법으로 형성한 제 1 층과, Ar + O2의 혼합가스에 의한 스퍼터링법으로 형성한 제 2 층으로 형성하고, 또한 이 제 2 전극의 제 1 층과 상기 제 1 전극의 제 2 층으로 전기적으로 접속한다.
이하, 첨부도면을 참조하면서, 본 발명의 실시예에 대해 상세히 설명한다.
실시예 1
도 1, 도 2 및 도 3은 본 발명에 관한 TFT 어레이 기판의 TFT부 및 단자부를 제조공정 순으로 나타낸 공정 단면 설명도이다. 도 1, 도 2 및 도 3에 있어서, 21은 TFT부이고, 22는 단자부이며, 1은 투명성 절연기판이고, 2는 제 1 전극(TFT부의 제 1 전극은 게이트 전극)의 제 1 층이며, 3은 제 1 전극의 제 2층이고, 4는 게이트 절연막이며, 5는 반도체층 a-Si막이고, 6은 반도체층 n+a - Si막이며, 7은 제 1 전극(TFT부의 제 1 전극은 소스/드레인 전극)의 제 1 층이고, 8은 제 1 전극의 제 2 층이며, 9는 층간절연막이고, 10은 콘택홀이며, 11은 제 2 전극(화소전극)이다. TFT부(21)는, TFT 어레이 기판 상의 서로 직교하는 게이트 배선과 소스 배선(모두 도시하지 않음)의 교차부 근방에 설치되고, 액정을 구동하는 스위칭소자를 구성하는 부분이며, 단자부(22)는 게이트 배선을 연장하여 표시패널의 외측에 배치되고, 게이트 전극에 외부에서 신호를 입력하기 위한 부분이다.
본 실시예를 제조순서에 따라 설명한다. 투명성 절연기판(1) 상에 스퍼터링법 등을 사용하여 순수한 Al 또는 Al 합금(제 1 전극재료)을 막형성하고, 포토리소 그래픽법으로 레지스트 패터닝을 행한 후에 인산, 질산 및 초산계의 에칭액을 사용하여 에칭하고, 게이트 배선(미도시) 및 게이트 전극(제 1 전극)과 함께 단자부를 형성한다(도 1a 참조). 하층막인 제 1 전극(게이트 전극)의 제 1 층(2)과, 상층막인 제 1 전극(게이트 전극)의 제 2 층(3)에 대해서는, 본 발명의 특징으로 상세한 형성방법은 후술한다. 다음에 화학적기상성장법(이하, CVD라 칭한다) 등을 사용하여 질화실리콘(SiNx) 또는 산화실리콘(SiO2)으로 이루어진 게이트 절연막(4)을 두께 약 4000Å으로 형성하고, 이어서, 게이트 절연막 상에 반도체층을 막형성하고, 반도체층을 패터닝하여 반도체층 a-Si막(5)(두께 약 1500Å), 저저항의 반도체층 n+a-Si막(6)(두께 약 300Å)을 순차 형성한다(도 1b 참조).
더구나, 스퍼터링법을 사용하여 다시 제 1 전극재료인 순수한 Al 또는 Al 합금을 약 3000Å 막형성하고, 패터닝을 행하여 트랜지스터의 채널부와 함께 소스/드레인 전극부를 형성한다. 여기에서, 하층막인 제 1 전극(소스/드레인 전극)의 제 1 층(7)과 상층막인 제 1 전극(소스/드레인 전극)의 제 2 층(8)의 2층 구성에 대해서는, 본 발명의 특징으로, 형성방법은 후술한다(도 2a 참조).
다음에, 층간절연막(9)을 형성한 후, 패터닝을 행하여 콘택홀(10)을 형성한다. 콘택홀은 게이트 단자부 및 TFT의 드레인 전극부에 형성한다. 여기에서, 층간절연막(9)은, 예를 들면 CVD법에 의한 질화실리콘막, 또는 아크릴계의 투명성수지 등의 어느 하나, 또는 양쪽의 조합으로 형성할 수 있다(도 2b 참조).
마지막으로, 투명도전막으로서 스퍼터링법을 사용하여 ITO막(산화인듐주석)을 두께 약 1000Å으로 막형성하고, 패터닝하여 화소전극(제 2 전극)(11)을 형성하여 TFT 어레이 기판을 얻는다. 화소전극(11)은 층간절연막의 콘택홀(10)을 통해 제 1 전극재료로 이루어진 게이트 전극, 소스/드레인 전극의 각각의 상층막, 즉 제 1 전극(게이트 전극)의 제 2 층(3), 제 1 전극(소스/드레인 전극)의 제 2 층(8)과 전기적으로 접속되어 있다.
본 실시예에 있어서는, 스퍼터링법을 사용하여 제 1 전극재료의 순수한 Al 또는 Al 합금을 사용하여 게이트 전극 및 단자부를 형성할 때, 먼저 순수한 Ar 가스를 사용하여 제 1 전극의 제 1 층(2)을 약 2000Å의 두께로 막형성하고, 다음에 연속하여 Ar + N2혼합가스를 사용하여 제 1 전극의 제 2 층(3)을 약 250Å 막형성하였다. 이 제 2 층째의 Al막은, N2가스에 의한 반응성 스퍼터링을 위해, 질소(N) 원소가 첨가된 막이 형성되어 있다. 소스/드레인 전극의 경우에도 동일한 방법으로, 순수한 Al 또는 Al 합금의 하층막인 제 2 전극의 제 1 층(7)(약 2000Å)과, 이것에 질소(N) 원소가 첨가된 상층막인 제 2 전극의 제 2 층(8)(약 250Å)이 형성된다.
본 실시예에 적용된 막형성 조건을 표 1에 나타내었다. 이와 같이 하여 제조된 TFT 어레이 기판의 콘택홀(10)에 있어서 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극과, ITO 등의 투명 도전막으로 이루어진 제 2 전극의 콘택 표면부의 전기저항값(콘택저항값)은, 콘택 표면부 약 50㎛□ 면적당 약 350Ω(얻어진 최소값)으로 낮아 양호한 값을 나타내었다.
또한, 본 TFT 어레이 기판에 250℃×60분의 열처리를 행한 후의 동일한 콘택저항값은 약 750Ω, 더구나 300℃×60분의 열처리를 행한 후에도 동일한 콘택저항값은 약 800Ω으로, 종래기술의 경우인 1E10∼1E12Ω에 비하면 매우 낮아, 우수한 내열성을 갖고 있었다.
또한, 표 1에 있어서 막형성 조건의 파라미터 값은, 장치에 따라 각각 고유하게 최적화되는 것으로, 이 값에 한정되는 것은 아니다. 단, 파라미터 값에 대한 콘택저항값의 경향으로서, 제 2 층의 막형성 압력이 높을수록 콘택저항값은 작아지는 경향이 나타났다.
또한, 양호한 콘택저항을 얻기 위한 제 1 전극의 제 2 층의 막두께는 본 실시예에서는 250Å으로 하였지만, 이것에 한정되지 않고 50∼1000Å이면 된다. 이것은 50Å 이하에서는 ITO와 Al 계면에서의 산소(O)의 확산을 억제하는 것이 어려운 것과, 또한 1000Å 이상에서는 전극 전체의 저항값이 높아져, Al을 사용하는 것에 의한 배선의 저저항화의 장점을 누릴 수 없기 때문이다. 더구나, 100∼500Å이 보다 바람직하다.
| 제 1 층 | 제 2 층 | |
| 막형성 압력 (Pa) | 0.27 | 0.2∼0.68 |
| 유량(sccm) | 40 | Ar : 20∼80N2: 10∼40 |
| 막형성 전력 (KW) | 10 | 1∼10 |
| 막형성 온도 (℃) | 175 | 175 |
| 막형성 막두께 (Å) | 2000∼3000 | 100∼500 |
또한, 본 실시예에서는, 스퍼터링법을 사용하여 제 1 전극재료의 순수한 Al 또는 Al 합금을 사용하여 게이트 전극 및 단자부와 함께 소스/드레인 전극을 형성할 때에, 먼저, Ar 가스를 사용하여 제 1 층째를 막형성하고, 계속해서 Ar + N2혼합가스를 사용해서 제 2 층째를 막형성하는 2단계 스퍼터링으로 하였지만, 초기의 가스를 순수한 Ar으로 하고, 서서히 N2가스의 첨가량을 증가시켜 가는 연속 스퍼터링으로 형성해도 좋다. 이 경우에는 Al막의 상층부(제 2 전극의 콘택 표면부)로 향할수록 질소(N) 원소 첨가량이 많아지는 연속된 조성 프로파일을 갖는 막이 된다.
더욱이, 제 1 전극재료의 모체가 되는 Al으로서는, 순수한 Al 이외에, Al을 주성분으로 하여 Al 합금을 사용할 수 있다. Al 합금에 첨가하는 원소는, 힐록(hillock) 억제나 내식성의 향상이라는 점에서 Cu나 Si, 또는 희토류 원소가 바람직하지만, Al의 전기적 저저항이라는 장점을 살리기 위해, 그것의 첨가량은 비저항이 10μΩ cm을 초과하지 않는 정도로 억제하는 것이 바람직하다.
단, 본 실시예와 같이, Ar + N2혼합가스 스퍼터링에 의해 막의 상층부가 부분적으로 질화알루미늄(AlNx)이 형성된 막으로 캡핑된(capped) 2층 구조막인 경우에는, 동시에칭이 가능하며 순수한 Al을 사용한 경우에도 힐록의 발생을 방지할 수 있고, 또한 내식성도 향상되는 효과를 갖는다. 이 때문에 특히 내힐록성에 뛰어난 Al 합금을 사용하지 않더라도 매우 신뢰성이 높은 TFT 어레이를 실현하는 것이 가능한 것도 본 실시예의 큰 이점이다.
이하, 실시예 2∼10은, 실시예 1에 있어서, 제 1 전극재료의 Al막과 제 2 전극재료의 ITO 막의 저콘택저항을 얻기 위해, 제 1 전극 Al의 제 2 층을 형성하는 방법 이외의 프로세스와 함께 그 발명의 효과는 어느 것도 실시예 1과 마찬가지이다. 따라서, 제 1 전극 Al의 제 2 층째의 형성방법의 설명에 그친다.
실시예 2
도 1, 도 2 및 도 3의 TFT 어레이 제조 프로세스에 있어서, 제 1 전극은, 순수한 Al 또는 Al 합금을 스퍼터링법을 사용하여 순수한 Ar 가스 중에서 막형성한 후, 이온도핑법 또는 이온주입법을 사용하여 질소(N)이온을 주입하고 N을 첨가한 제 2 층째, 즉 제 1 전극의 제 2 층(3), 및 제 2 전극의 제 2 층(8)을 형성하고 나서 패터닝을 수행하여 전극을 형성한다. 또한, 도우즈량은 5E16∼1E17개/cm3으로 하였다.
또한, 이온 종류를 B 이온, P 이온으로 한 경우에도, N 이온의 경우만큼 현저하지 않지만 동일한 콘택 감소효과가 얻어진다.
실시예 3
도 4는 본 실시예에 관한 TFT부 및 단자부의 구조를 나타낸 단면 설명도이다. 도 4에 있어서, 12는 게이트 전극에 있어서 콘택부의 제 2 층이고, 13은 소스/드레인 전극에 있어서 콘택부의 제 2 층이며, 42 및 47은 제 1 전극이고, 그 밖의 부호는 도 1과 공통이다. 도 1의 TFT 어레이 제조 프로세스에 있어서, 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극을 순수한 Ar 가스를 사용한 스퍼터링법에 의해 막형성한 후, 패터닝에 의해 형성한다. 층간절연막(9)을 형성하고, 콘택홀(10)을 개구한 도 1a의 다음에, 이온도핑법을 사용하여 N 이온을 주입하고, 각각의 제 1 전극의 콘택 표면에 N 이온을 첨가한 제 2 층째를 형성한다. 따라서, 본 실시예에서는 도 2에 나타낸 것 같이 제 1 전극의 제 2 층째 즉, 게이트 전극에 있어서 콘택부의 제 2 층(12) 및, 소스/드레인 전극에 있어서 콘택부의 제 2 층(13)은 제 2 전극 ITO 막으로 이루어진 화소전극(11)과 접속되는 콘택 부분에만 형성된 구조가 된다.
실시예 4
실시예 2 및 실시예 3의 TFT 제조 프로세스에 있어서, 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극의 제 2 층째를 이온도핑이 아니고, 질화가스 분위기 중에서 열처리(어닐링)함으로써 형성하였다.
열처리는 온도 300∼450℃, 시간 30∼90분의 조건에서 행하고, 질화가스로서 N2가스 또는 NH3가스를 사용하였다. 이 이외에도 메틸히드라진(methylhydrazine), 히드라진(hydrazine) 및 에틸아닐린(ethylaniline) 등의 가스를 사용할 수 있고, 이 경우에는 낮은 온도 또한 단시간의 열처리로 효율적으로 AlNx가 형성된 제 2 층째를 형성하는 것이 가능하다.
실시예 5
실시예 2 및 실시예 3의 TFT 제조 프로세스에 있어서, 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극의 제 2 층째를, 이온도핑이 아니고, N2플라즈마 처리에 의해 형성하였다. 플라즈마 처리조건은, PE 또는 RIE 모드에서 Power 500W, N2가스 압력 7∼500Pa, 처리시간은 15∼60초로 하였다. 또한, 본 막형성 조건의 파라미터값도, 처리하는 장치에 따라 각각 고유하게 최적화되는 것으로, 이 값에 한정되는 것은 아니다.
실시예 6
실시예 2 및 실시예 3의 TFT 제조 프로세스에 있어서, 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극의 제 2 층째를, TFT 어레이 기판을 암모니아수 NH4OH에 침지시켜 제 1 전극을 NH4OH에 담그는 것에 의해 형성한다. 또한, NH4OH에 침지한 후, 실시예 4와 마찬가지로 질화가스 분위기 중에서 열처리를 행해도 좋다.
실시예 7
실시예 1에 도시된 TFT 제조 프로세스에 있어서, 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극의 형성에 있어서, 먼저 순수한 Ar가스를 사용한 스퍼터링법을 사용하여 제 1 층째를 막형성하고, 다음에 Ar + NH3혼합가스를 사용한 반응성 스퍼터링에 의해 제 2 층을 막형성한 후에, 패터닝을 행하여 전극을 형성하였다.
또한, 이 이외에도 제 2 층째를 막형성할 때의 혼합가스로서, Ar + 02, Ar + N2+ CO2, Ar + N2+ CF4를 사용한 경우 또는 이들 가스에 다시 SiH4를 첨가한 경우에도 저콘택 저항효과가 얻어졌다. 따라서, 제 2 층째의 Al에 N, O 또는 N + C + O + Si가 불순물로서 첨가된 경우에도 본 발명의 효과를 충분히 얻을 수 있다.
실시예 8
실시예 1에 도시된 TFT 제조 프로세스에 있어서, 순수한 Ar 가스를 사용한 스퍼터링법에 의해 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극(게이트 전극, 소스/드레인 전극)에 있어서, 각각 제 1 전극 상에 형성하는 게이트 절연막 및 층간절연막으로서, 플라즈마 CVD법으로 SiH4+ H2+ NH3+ N2혼합가스를 사용하여 질화실리콘막을 막형성하고, 계면확산을 이용하여 Si 및 N 원소를 첨가하는 것에 의해 제 1 전극의 제 2 층째를 형성하였다.
실시예 9
도 5는, 본 발명의 실시예 9에 관한 TFT부 및 단자부의 단면 설명도로서, 14는 게이트 절연막의 제 1 층이고, 15는 게이트 절연막의 제 2 층이며, 16은 층간절연막의 제 1 층이고, 17은 층간절연막의 제 2 층이며, 그 밖의 부호는 도 1∼도 4와 공통이다.
실시예 8에 있어서, 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극 상에 형성하는 질화실리콘막을 적어도 도 5에 나타낸 것 같이 2 층 이상으로 하고, 특히 초기의 막형성을 플라즈마 CVD 법으로 SiH4+ H2+ NH3 + N2혼합가스에 다시 CF4를 가한 혼합가스로 행한다. CF4가스를 혼합함으로써, N 원소 리치에서 화학적으로 불안정한 질화실리콘막으로서 게이트 절연막의 제 1 층(14) 및 게이트 절연막의 제 2 층(16)을 형성할 수 있기 때문에, Si 및 N 원소가 확산하기 쉽고, 효율적으로 Si 및 N 원소를 첨가한 제 1 전극의 제 2 층째를 형성하는 것이 가능하다.
실시예 10
실시예 8의 TFT 어레이 제조 프로세스에 있어서, 게이트 절연막 및 층간절연막을 산화실리콘 SiO2로 하고, 계면확산에 의해 Si 및 O 원소를 첨가하여 제 1 전극의 제 2 층째를 형성하더라도 동일한 콘택저항 감소효과를 얻을 수 있다.
실시예 11
도 6은, 본 발명의 실시예 11에 관한 TFT부 및 단자부의 단면 설명도로서, 18은 ITO로 이루어진 화소전극의 제 1 층이고, 19는 ITO로 이루어진 화소전극의 제 2 층이며, 그 밖의 부호는 도 1∼도 5와 공통이다. 도 1에 나타낸 실시예 1의 TFT 어레이 제조 프로세스에 있어서, 도 1c의 ITO막과 같은 투명성 도전 산화막으로 이루어진 제 2 전극인 화소전극(11)을 2층 구조로 하고, 화소전극의 제 1 층(18)을 순수한 Ar 가스만을 사용한 스퍼터링법으로 약 500Å 막형성하고, 그후 Ar + O2가스를 사용한 종래의 방법을 사용하여 화소전극의 제 2 층(19)을 두께 약 500Å으로 막형성하였다.
이와 같이 순수한 Al 또는 Al 합금으로 이루어진 제 1 전극에 접촉하는 초기의 ITO 막의 O 원소량을 적게 해 줌으로써, O 원소 확산에 의한 제 1 전극 계면에서의AlxOy 형성을 억제할 수 있어, 수 100∼수 킬로 Ω의 저콘택 저항값을 실현할 수 있다.
또한, ITO 등으로 이루어진 제 2 전극의 제 1 층의 막두께는 100∼500Å 정도가 바람직하다. 이것은, 100Å 미만이면 콘택 감소효과는 충분하지 않고, 또한 O 원소가 적은 ITO막은 비저항이 높고 또한 투과율도 낮기 때문에, 너무 두껍게 하면 TFT 어레이에 있어서 빛의 투과율이 떨어져, 특성을 열화시켜 버리기 때문이다.
또한, 이상의 실시예 1∼11에서는, 제 1 전극재료로서 순수한 Al 또는 Al 합금, 그리고 제 2 전극재료로서 ITO 막을 사용한 경우에 대해 설명했지만, 본 발명에 관한 효과는 이들 전극재료에 한정되는 것은 아니고, 예를 들면 제 1 전극재료로서 Ta, 그리고 제 2 전극재료로서 In2O3, SnO2, ZnO2등 중에서 어느 하나를 베이스로 한 다른 투명성 산화 도전막을 사용한 경우에도 동일한 효과를 나타낸다.
실시예 12
이상 설명한 실시예 1∼11의 어느 것에 의해서 형성된 TFT 어레이 기판을 사용하여, 이것과 대향전극과 칼라필터 등을 갖는 대향기판을 서로 부착하고, 다시 액정재료를 주입하고 사이에 끼워 TFT 액티브 매트릭스형의 액정표시장치(TFT-LCD 장치)를 얻었다. 즉, 본 실시예에 따르면, TFT 어레이 기판의 배선이나 전극에 저저항 배선인 Al이 사용되고, 또한 Al 이외를 주성분으로 하는 별도 금속층을 설치하지 않고 ITO 투명막으로 이루어진 화소전극이 Al과 직접 콘택한 구조를 갖고 있기 때문에, 고개구율이고 고성능을 가지며, 또한 종래의 장치보다도 생산성이 높게 낮은 비용으로 실시할 수 있는 우수한 액정표시장치를 얻을 수 있었다.
본 발명의 일면에 관한 박막 트랜지스터의 제조방법은, (1) 투명 절연성 기판 상에, 순수한 Al 및 Al 합금 중 어느 하나를 사용하여, 게이트, 소스 및 드레인 중 적어도 하나인 제 1 전극을 형성하는 공정과,
(2) N, O, Si 및 C 중 적어도 하나로 이루어진 불순물을 상기 제 1 전극의 상층에 첨가하여 상기 불순물을 첨가한 제 2 층과 상기 불순물을 첨가하지 않은 제 1 층을 형성하는 공정과,
(3) 상기 제 1 전극 및 상기 기판을 덮어 절연막을 막형성하는 공정과,
(4) 이 절연막에 패터닝을 수행하여 콘택홀을 형성하는 공정과,
(5) 상기 절연막 상에 투명막 전극으로 이루어진 제 2 전극을 형성하여 이 제 2 전극과 제 1 전극을 상기 콘택홀을 통해 전기적으로 접속하는 공정을 적어도 포함하는 것이기 때문에, ITO 등과 직접적으로 저콘택 저항을 실현할 수 있는 박막 트랜지스터를 용이하게 얻는다는 효과를 나타낸다.
본 발명에 일면에 관한 박막 트랜지스터는, 투명 절연성 기판 상에 형성된 제 1 전극인 게이트, 소스 및 드레인과, 이 제 1 전극 및 상기 투명 절연성 기판을 덮어 형성된 절연막과, 이 절연막 상에 형성된 제 2 전극을 적어도 포함하고, 상기 제 1 전극이 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 하층의 제 1 층과, 순수한 Al 및 Al 합금 중의 어느 하나에 N, O, Si 및 C 중 적어도 하나로 이루어진 불순물을 첨가하여 이루어진 제 2 층으로 이루어지고, 상기 제 2 전극이 투명막 전극으로 이루어지며, 상기 제 2 전극과 상기 제 1 전극의 제 2 층이 전기적으로 접속되어 이루어진 것이기 때문에, ITO 등과 직접적으로 저콘택 저항을 실현할 수 있는 박막 트랜지스터를 얻는다는 효과를 나타낸다.
본 발명의 또 다른 일면에 관한 박막 트랜지스터는, 상기 불순물의 조성 프로파일이 상기 제 1 층과 상기 제 2 층의 계면에서 연속분포하여 이루어진 것이기 때문에, ITO 등과 직접적으로 저콘택 저항을 실현할 수 있는 박막 트랜지스터를 얻는다고 하는 효과를 나타낸다.
본 발명의 또 다른 일면에 관한 박막 트랜지스터는, 상기 제 1 층과 상기 제 2 층이 동시에칭 가능한 층인 것이기 때문에, ITO 등과 직접적으로 저콘택 저항을 실현할 수 있는 박막 트랜지스터를 얻는다고 하는 효과를 나타낸다. 또한, Al만을 사용할 수가 있고 패터닝시의 에칭이 1회로 끝나기 때문에, 막형성(배선재료 종류의 저감) 및 에칭공정의 간략화(→ 생산성 향상/비용 저감)라고 하는 효과를 나타낸다.
본 발명의 또 다른 일면에 관한 박막 트랜지스터는, 상기 투명막 전극이 산화인듐, 산화주석, 산화인듐주석 및 산화아연 중 어느 하나로 이루어진 것이기 때문에, ITO 등과 직접적으로 저콘택 저항을 실현할 수 있는 박막 트랜지스터를 용이하게 얻는다고 하는 효과를 나타낸다.
본 발명의 또 다른 일면에 관한 액정표시장치는, 투명 절연성 기판 상에 형성된 제 1 전극인 게이트, 소스 및 드레인과, 이 제 1 전극 및 상기 투명 절연성 기판을 덮어 형성된 절연막과, 이 절연막 상에 형성된 제 2 전극을 적어도 포함하고, 상기 제 1 전극이 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 하층의 제 1 층과, 순수한 Al 및 Al 합금 중 어느 하나에 N, O, Si 및 C 중 적어도 하나로 이루어진 불순물이 첨가되어 이루어진 제 2 층으로 이루어지고, 상기 제 2 전극이 투명막 전극으로 이루어지며, 상기 제 2 전극과 상기 제 1 전극의 제 2 층이 전기적으로 접속되어 이루어진 박막 트랜지스터가 적어도 포함되는 TFT 어레이 기판을 적어도 갖는 것이기 때문에, ITO 등과 직접적으로 저콘택 저항을 실현할 수 있는 박막 트랜지스터를 사용하여 고개구율이고 고성능의 표시특성을 가지며, 또한 종래장치보다도 생산성이 좋고 낮은 비용으로 실현할 수 있는 우수한 액정표시장치를 얻는다고 하는 효과를 나타낸다.
상기 제 2 층이, Ar + N2의 혼합가스 스퍼터링에 의해 형성되어 이루어진 것이기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다. 또한, 다시, 동일한 스퍼터링 장치를 사용하여 동일 프로세스 중에 가스 종류를 변화시키는 것 뿐으로 본 발명의 2층 구조 전극을 형성할 수가 있기 때문에, 공정이 간략화되고 생산성이 향상된다고 하는 효과를 나타낸다.
상기 제 2 층이, Ar + N2+ CO2및 Ar + N2+ CF4중 어느 하나의 혼합가스 스퍼터링에 의해 형성되어 이루어진 것이기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다. 또한, 다시, 동일한 스퍼터링 장치를 사용하여 동일 프로세스 중에 가스 종류를 변화시키는 것 만으로 본 발명의 2층 구조 전극을 형성할 수가 있기 때문에, 공정이 간략화되고 생산성이 향상된다고 하는 효과를 나타낸다.
상기 제 2 층이, 적어도 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 제 1 층 막형성 후, N2의 이온을 주입함으로써 형성되어 이루어진 것이기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
상기 제 2 층이, 상기 (4)의 공정 후, N2의 이온을 주입함으로써 콘택부 표면에만 형성되어 이루어진 것이기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
상기 제 2 층이, 제 1 층 형성 후, 질화가스 분위기 중에서의 어닐링에 의해 형성되어 이루어진 것이기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
상기 제 2 층이, 상기 (4)의 공정 후, 질화가스 분위기 중에서의 어닐링에 의해 콘택부 표면에만 형성되어 이루어진 것이기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
상기 제 2 층이, 제 1 층 형성 후, N2플라즈마에 의해 형성되어 이루어진 것이기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
상기 제 2 층이, 상기 (4)의 공정 후, N2플라즈마에 의해 콘택부 표면에만 형성되어 이루어진 것이기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
상기 제 2 층에 대한 불순물 첨가방법으로서 N 대신에 O를 포함하는 가스, Si를 포함하는 가스 및 C를 포함하는 가스 중 어느 하나가 사용되어 이루어진 것이기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
상기 제 2 층이, Ar + NH3의 혼합가스 스퍼터링에 의해 형성되어 이루어진 것이기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다. 또한, 다시, 동일한 스퍼터링 장치를 사용하여 동일한 프로세스 중에 가스 종류를 변화시키기는 것 만으로 본 발명의 2층 구조 전극을 형성할 수가 있기 때문에, 공정이 간략화되고 생산성이 향상된다고 하는 효과를 나타낸다.
상기 제 2 층이, 제 1 층 형성 후, 이 제 1층을 형성한 투명 절연성 기판을 NH4OH에 침지시켜, 그후 어닐링 처리를 실시함으로써 형성되어 이루어진 것이기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다. 또한, 다시, 동일한 스퍼터링 장치를 사용하여 동일한 프로세스 중에 가스 종류를 변화시키는 것 만으로 본 발명의 2층 구조 전극을 형성할 수가 있기 때문에, 공정이 간략화되고 생산성이 향상된다고 하는 효과를 나타낸다.
청구항 제 1항 기재의 공정 (3)의 절연막 형성공정에 있어서, 이 절연막을 질화실리콘으로 하고, 확산에 의해 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 제 1 전극 표면에 Si 및 N을 불순물로서 갖는 제 2 층을 형성하기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
상기 절연막의 질화실리콘막을 SiN4, H2, NH3및 N2의 혼합가스를 사용한 화학적기상성장법을 사용하여 성장함으로써 제 1 층의 표면에 Si 및 N을 확산시켜 제 2 층을 형성하기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
상기 절연막의 질화실리콘을 적어도 2층 구조로 하고, 특히 처음 단의 질화실리콘막을 SiH4, H2, NH3및 N2+ CF4로 이루어진 혼합가스를 사용한 화학적기상성장법으로 형성하기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
청구항 제 1항 기재의 공정 (3)의 절연막 형성공정에 있어서, 이 절연막을 SiO2로 하고, 확산에 의해 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 제 1 전극 표면에 Si 및 O를 불순물로서 갖는 제 2 층을 형성하기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
청구항 제 1항 기재의 공정 (5)의 투명막 전극으로 이루어진 제 2 전극 형성공정에 있어서, 이 제 2 전극을, 적어도 Ar 가스 만에 의한 스퍼터링법으로 형성한 제 1 층과, Ar + O2의 혼합가스에 의한 스퍼터링법으로 형성한 제 2 층으로 형성하고, 또한 이 제 2 전극의 제 1 층과 상기 제 1 전극의 제 2 층에 전기적으로 접속하기 때문에, ITO/Al의 저콘택을 실현할 수 있는 박막 트랜지스터를 얻는 효과를 나타낸다.
Claims (3)
- (1) 투명 절연성 기판 상에, 순수한 Al 및 Al 합금 중 어느 하나를 사용하여, 게이트, 소스 및 드레인 중 적어도 하나인 제 1 전극을 형성하는 공정과,(2) N, O, Si 및 C 중 적어도 하나로 이루어진 불순물을 상기 제 1 전극의 상층에 첨가하여 상기 불순물을 첨가한 제 2 층과 상기 불순물을 첨가하지 않은 제 1 층을 형성하는 공정과,(3) 상기 제 1 전극 및 상기 기판을 덮어 절연막을 막형성하는 공정과,(4) 이 절연막에 패터닝을 수행하여 콘택홀을 형성하는 공정과,(5) 상기 절연막 상에 투명막 전극으로 이루어진 제 2 전극을 형성하고 이 제 2 전극과 제 1 전극을 상기 콘택홀을 통해 전기적으로 접속하는 공정을 적어도 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 투명 절연성 기판 상에 형성된 제 1 전극인 게이트, 소스 및 드레인과, 이 제 1 전극 및 상기 투명 절연성 기판을 덮어 형성된 절연막과, 이 절연막 상에 형성된 제 2 전극을 적어도 포함하고, 상기 제 1 전극이 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 하층의 제 1 층과, 순수한 Al 및 Al 합금 중 어느 하나에 N, O, Si 및 C 중 적어도 하나로 이루어진 불순물을 첨가하여 이루어진 제 2 층으로 이루어지며, 상기 제 2 전극이 투명막 전극으로 이루어지고, 상기 제 2 전극과 상기 제 1 전극의 제 2 층이 전기적으로 접속되어 이루어진 것을 특징으로 하는 박막 트랜지스터.
- 투명 절연성 기판 상에 형성된 제 1 전극인 게이트, 소스 및 드레인과, 이 제 1 전극 및 상기 투명 절연성 기판을 덮어 형성된 절연막과, 이 절연막 상에 형성된 제 2 전극을 적어도 포함하고, 상기 제 1 전극이 순수한 Al 및 Al 합금 중 어느 하나로 이루어진 하층의 제 1 층과, 순수한 Al 및 Al 합금 중 어느 하나에 N, O, Si 및 C 중 적어도 하나로 이루어진 불순물을 첨가하여 이루어진 제 2 층으로 이루어지며, 상기 제 2 전극이 투명막 전극으로 이루어지고, 상기 제 2 전극과 상기 제 1 전극의 제 2 층이 전기적으로 접속되어 이루어진 박막 트랜지스터가 적어도 포함되는 TFT 어레이 기판을 적어도 구비한 것을 특징으로 하는 액정표시장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP86292 | 1998-03-31 | ||
| JP086292 | 1998-03-31 | ||
| JP08629298A JP4663829B2 (ja) | 1998-03-31 | 1998-03-31 | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990076546A true KR19990076546A (ko) | 1999-10-15 |
| KR100322377B1 KR100322377B1 (ko) | 2002-10-25 |
Family
ID=13882773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980051373A KR100322377B1 (ko) | 1998-03-31 | 1998-11-27 | 박막트랜지스터,이박막트랜지스터의제조방법및티에프티어레이기판을사용한액정표시장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6252247B1 (ko) |
| JP (1) | JP4663829B2 (ko) |
| KR (1) | KR100322377B1 (ko) |
| TW (1) | TW495630B (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473225B1 (ko) * | 2001-12-31 | 2005-03-08 | 엘지.필립스 엘시디 주식회사 | 알루미늄 금속층과 투명도전성 금속층의 접촉구조와 그를 위한 제조방법 |
| KR100740937B1 (ko) * | 2001-05-23 | 2007-07-19 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100783696B1 (ko) * | 2000-12-27 | 2007-12-07 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100786835B1 (ko) * | 2002-01-21 | 2007-12-20 | 삼성에스디아이 주식회사 | 액정 표시 소자와 이의 제조 방법 |
| KR101156330B1 (ko) * | 2007-02-13 | 2012-06-13 | 미쓰비시덴키 가부시키가이샤 | 표시 장치 및 그 제조 방법 |
Families Citing this family (96)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100303446B1 (ko) * | 1998-10-29 | 2002-10-04 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| US6537427B1 (en) * | 1999-02-04 | 2003-03-25 | Micron Technology, Inc. | Deposition of smooth aluminum films |
| KR100333273B1 (ko) * | 1999-08-02 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
| JP4190118B2 (ja) * | 1999-12-17 | 2008-12-03 | 三菱電機株式会社 | 半導体装置、液晶表示装置および半導体装置の製造方法 |
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| US6885064B2 (en) * | 2000-01-07 | 2005-04-26 | Samsung Electronics Co., Ltd. | Contact structure of wiring and a method for manufacturing the same |
| KR100344777B1 (ko) * | 2000-02-28 | 2002-07-20 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터를 포함하는 소자 제조방법 |
| JP2001281698A (ja) * | 2000-03-30 | 2001-10-10 | Advanced Display Inc | 電気光学素子の製法 |
| JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
| JP4777500B2 (ja) * | 2000-06-19 | 2011-09-21 | 三菱電機株式会社 | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 |
| KR100751185B1 (ko) * | 2000-08-08 | 2007-08-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| TW521352B (en) * | 2000-09-11 | 2003-02-21 | Hannstar Display Corp | Method of preventing corrosion of metal wire |
| KR100843472B1 (ko) * | 2001-03-20 | 2008-07-03 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| KR100495702B1 (ko) * | 2001-04-13 | 2005-06-14 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| JP4920140B2 (ja) * | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| US6525342B2 (en) * | 2001-05-23 | 2003-02-25 | International Business Machines Corporation | Low resistance wiring in the periphery region of displays |
| JP2003017706A (ja) * | 2001-07-02 | 2003-01-17 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法 |
| TWI245071B (en) * | 2002-04-24 | 2005-12-11 | Mitsubishi Chem Corp | Etchant and method of etching |
| JP3992569B2 (ja) * | 2002-08-30 | 2007-10-17 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置 |
| JP2006339666A (ja) * | 2002-12-19 | 2006-12-14 | Kobe Steel Ltd | アルミニウム合金膜形成用スパッタリングターゲット |
| JP3940385B2 (ja) * | 2002-12-19 | 2007-07-04 | 株式会社神戸製鋼所 | 表示デバイスおよびその製法 |
| KR100904524B1 (ko) | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| TWI233178B (en) * | 2003-01-16 | 2005-05-21 | Chi Mei Optoelectronics Corp | Gate layer having no hillock and its manufacturing method |
| US7598593B2 (en) * | 2003-07-16 | 2009-10-06 | Showa Denko K.K. | N-type ohmic electrode for n-type group III nitride semiconductor, semiconductor light-emitting device with the electrode, and method for forming n-type ohmic electrode |
| JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
| CN1918672B (zh) | 2004-03-09 | 2012-10-03 | 出光兴产株式会社 | 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法 |
| JP4660667B2 (ja) * | 2004-03-09 | 2011-03-30 | 出光興産株式会社 | Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法 |
| US7172913B2 (en) * | 2004-03-19 | 2007-02-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN100417993C (zh) * | 2004-03-25 | 2008-09-10 | 三井金属鉱业株式会社 | 薄膜电路的接合结构 |
| KR100781434B1 (ko) * | 2004-03-25 | 2007-12-03 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 박막회로의 접합 구조 |
| JP2005303003A (ja) | 2004-04-12 | 2005-10-27 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
| JP4541787B2 (ja) * | 2004-07-06 | 2010-09-08 | 株式会社神戸製鋼所 | 表示デバイス |
| KR101112538B1 (ko) | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7417249B2 (en) * | 2004-08-20 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a wiring including an aluminum carbon alloy and titanium or molybdenum |
| JP4330517B2 (ja) * | 2004-11-02 | 2009-09-16 | 株式会社神戸製鋼所 | Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ |
| KR20060042425A (ko) * | 2004-11-09 | 2006-05-15 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20060059565A (ko) * | 2004-11-29 | 2006-06-02 | 삼성전자주식회사 | 다층 배선, 이의 제조 방법 및 이를 갖는 박막트랜지스터 |
| JP4579709B2 (ja) * | 2005-02-15 | 2010-11-10 | 株式会社神戸製鋼所 | Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット |
| JP4117001B2 (ja) | 2005-02-17 | 2008-07-09 | 株式会社神戸製鋼所 | 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット |
| JP2006316339A (ja) * | 2005-04-12 | 2006-11-24 | Kobe Steel Ltd | Ａｌ系スパッタリングターゲット |
| JP4542008B2 (ja) * | 2005-06-07 | 2010-09-08 | 株式会社神戸製鋼所 | 表示デバイス |
| JP2007081385A (ja) * | 2005-08-17 | 2007-03-29 | Kobe Steel Ltd | ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス |
| US7411298B2 (en) | 2005-08-17 | 2008-08-12 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices |
| US7683370B2 (en) | 2005-08-17 | 2010-03-23 | Kobe Steel, Ltd. | Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices |
| KR100796592B1 (ko) * | 2005-08-26 | 2008-01-21 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| JP2007109916A (ja) * | 2005-10-14 | 2007-04-26 | Mitsui Mining & Smelting Co Ltd | 素子の製造方法 |
| KR20070071324A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
| US7867636B2 (en) * | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| CN101395296B (zh) | 2006-03-06 | 2012-03-28 | 陶斯摩有限公司 | 溅射靶 |
| WO2007102988A2 (en) * | 2006-03-06 | 2007-09-13 | Tosoh Smd, Inc. | Electronic device, method of manufacture of same and sputtering target |
| JP4728170B2 (ja) | 2006-05-26 | 2011-07-20 | 三菱電機株式会社 | 半導体デバイスおよびアクティブマトリクス型表示装置 |
| US7781767B2 (en) | 2006-05-31 | 2010-08-24 | Kobe Steel, Ltd. | Thin film transistor substrate and display device |
| JP2008098611A (ja) | 2006-09-15 | 2008-04-24 | Kobe Steel Ltd | 表示装置 |
| JP4280277B2 (ja) * | 2006-09-28 | 2009-06-17 | 株式会社神戸製鋼所 | 表示デバイスの製法 |
| KR101043508B1 (ko) | 2006-10-13 | 2011-06-23 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 기판 및 표시 디바이스 |
| JP2008127623A (ja) * | 2006-11-20 | 2008-06-05 | Kobelco Kaken:Kk | Ａｌ基合金スパッタリングターゲットおよびその製造方法 |
| JP4377906B2 (ja) | 2006-11-20 | 2009-12-02 | 株式会社コベルコ科研 | Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法 |
| JP4170367B2 (ja) | 2006-11-30 | 2008-10-22 | 株式会社神戸製鋼所 | 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット |
| JP4355743B2 (ja) | 2006-12-04 | 2009-11-04 | 株式会社神戸製鋼所 | Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット |
| JP4705062B2 (ja) * | 2007-03-01 | 2011-06-22 | 株式会社神戸製鋼所 | 配線構造およびその作製方法 |
| JP2009004518A (ja) | 2007-06-20 | 2009-01-08 | Kobe Steel Ltd | 薄膜トランジスタ基板、および表示デバイス |
| JP2009010052A (ja) * | 2007-06-26 | 2009-01-15 | Kobe Steel Ltd | 表示装置の製造方法 |
| US20090001373A1 (en) * | 2007-06-26 | 2009-01-01 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) | Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit |
| JP2009008770A (ja) | 2007-06-26 | 2009-01-15 | Kobe Steel Ltd | 積層構造およびその製造方法 |
| JP5143649B2 (ja) | 2007-07-24 | 2013-02-13 | 株式会社コベルコ科研 | Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法 |
| CN101548343A (zh) * | 2007-09-05 | 2009-09-30 | 株式会社村田制作所 | 透明导电膜及透明导电膜的制造方法 |
| JP4611417B2 (ja) | 2007-12-26 | 2011-01-12 | 株式会社神戸製鋼所 | 反射電極、表示デバイス、および表示デバイスの製造方法 |
| JP4469913B2 (ja) | 2008-01-16 | 2010-06-02 | 株式会社神戸製鋼所 | 薄膜トランジスタ基板および表示デバイス |
| JP5231282B2 (ja) * | 2008-02-22 | 2013-07-10 | 株式会社神戸製鋼所 | タッチパネルセンサー |
| US20110008640A1 (en) * | 2008-03-31 | 2011-01-13 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) | Display device, process for producing the display device, and sputtering target |
| JP5432550B2 (ja) * | 2008-03-31 | 2014-03-05 | 株式会社コベルコ科研 | Ａｌ基合金スパッタリングターゲットおよびその製造方法 |
| JP5139134B2 (ja) | 2008-03-31 | 2013-02-06 | 株式会社コベルコ科研 | Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法 |
| JP5475260B2 (ja) | 2008-04-18 | 2014-04-16 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| KR20100127290A (ko) | 2008-04-23 | 2010-12-03 | 가부시키가이샤 고베 세이코쇼 | 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃 |
| CN102077323A (zh) | 2008-07-03 | 2011-05-25 | 株式会社神户制钢所 | 配线结构、薄膜晶体管基板及其制造方法、以及显示装置 |
| US20110158845A1 (en) * | 2008-07-07 | 2011-06-30 | Mitsui Mining & Smelting Co., Ltd. | Al-Ni ALLOY WIRING ELECTRODE MATERIAL |
| JP4885914B2 (ja) * | 2008-07-16 | 2012-02-29 | 三菱電機株式会社 | 表示装置 |
| JP5393071B2 (ja) * | 2008-07-16 | 2014-01-22 | 三菱電機株式会社 | 電子デバイス、及びその製造方法、並びに電子機器 |
| JP2010065317A (ja) * | 2008-08-14 | 2010-03-25 | Kobe Steel Ltd | 表示装置およびこれに用いるＣｕ合金膜 |
| JP4567091B1 (ja) | 2009-01-16 | 2010-10-20 | 株式会社神戸製鋼所 | 表示装置用Ｃｕ合金膜および表示装置 |
| JP5355117B2 (ja) * | 2009-02-02 | 2013-11-27 | 三菱電機株式会社 | 半導体装置及びその製造方法、並びに表示装置 |
| WO2011013683A1 (ja) | 2009-07-27 | 2011-02-03 | 株式会社神戸製鋼所 | 配線構造および配線構造を備えた表示装置 |
| KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| WO2011043218A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5445207B2 (ja) * | 2010-02-17 | 2014-03-19 | 三菱電機株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP5096522B2 (ja) * | 2010-05-27 | 2012-12-12 | 株式会社神戸製鋼所 | 表示デバイス |
| CN102828149A (zh) * | 2011-06-13 | 2012-12-19 | 鸿富锦精密工业（深圳）有限公司 | 镀膜件及其制造方法 |
| WO2013038646A1 (ja) * | 2011-09-16 | 2013-03-21 | シャープ株式会社 | 薄膜トランジスタ基板及びそれを用いた表示装置 |
| JP2013084907A (ja) | 2011-09-28 | 2013-05-09 | Kobe Steel Ltd | 表示装置用配線構造 |
| JP5411236B2 (ja) * | 2011-11-15 | 2014-02-12 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| CN103700629B (zh) * | 2013-12-30 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN103779358A (zh) * | 2014-01-27 | 2014-05-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR102223139B1 (ko) | 2014-09-02 | 2021-03-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 표시 패널 |
| CN105070727B (zh) | 2015-08-21 | 2019-01-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、其制作方法及显示装置 |
| CN109565115B (zh) * | 2016-08-17 | 2021-03-09 | 夏普株式会社 | 扫描天线用液晶单元及扫描天线用液晶单元的制造方法 |
| CN109119762B (zh) * | 2017-06-22 | 2021-10-22 | 群创光电股份有限公司 | 可调制微波装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01223750A (ja) * | 1988-03-02 | 1989-09-06 | Nec Corp | 半導体装置 |
| JPH01255829A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | アルミニウムとｉｔｏとの多層配線 |
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| JPH04186838A (ja) * | 1990-11-21 | 1992-07-03 | Toshiba Corp | 半導体装置の製造方法 |
| US5202274A (en) * | 1991-06-14 | 1993-04-13 | Samsung Electronics Co., Ltd. | Method of fabricating thin film transistor |
| US5495121A (en) * | 1991-09-30 | 1996-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JPH05341323A (ja) * | 1992-06-11 | 1993-12-24 | Canon Inc | 液晶表示装置 |
| JP2733006B2 (ja) * | 1993-07-27 | 1998-03-30 | 株式会社神戸製鋼所 | 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット |
| JPH0777706A (ja) | 1993-09-09 | 1995-03-20 | Hitachi Ltd | 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置 |
| KR950021758U (ko) * | 1993-12-31 | 1995-07-28 | 튜너의 중간 주파수 변환회로 | |
| JPH07263447A (ja) * | 1994-03-17 | 1995-10-13 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| US5691782A (en) * | 1994-07-08 | 1997-11-25 | Sanyo Electric Co., Ltd. | Liquid-crystal display with inter-line short-circuit preventive function and process for producing same |
| US5534462A (en) * | 1995-02-24 | 1996-07-09 | Motorola, Inc. | Method for forming a plug and semiconductor device having the same |
| JPH0927493A (ja) * | 1995-07-10 | 1997-01-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH09115906A (ja) * | 1995-10-24 | 1997-05-02 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR0186206B1 (ko) * | 1995-11-21 | 1999-05-01 | 구자홍 | 액정표시소자 및 그의 제조방법 |
| GB9610878D0 (en) * | 1996-05-24 | 1996-07-31 | Philips Electronics Nv | Electronic device manufacture |
| JPH1079510A (ja) * | 1996-09-02 | 1998-03-24 | Sharp Corp | 半導体装置およびその製造方法 |
| GB9710514D0 (en) * | 1996-09-21 | 1997-07-16 | Philips Electronics Nv | Electronic devices and their manufacture |
-
1998
- 1998-03-31 JP JP08629298A patent/JP4663829B2/ja not_active Expired - Lifetime
- 1998-10-08 US US09/168,091 patent/US6252247B1/en not_active Expired - Lifetime
- 1998-11-27 KR KR1019980051373A patent/KR100322377B1/ko not_active IP Right Cessation
- 1998-11-27 TW TW087119723A patent/TW495630B/zh not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100783696B1 (ko) * | 2000-12-27 | 2007-12-07 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100740937B1 (ko) * | 2001-05-23 | 2007-07-19 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100473225B1 (ko) * | 2001-12-31 | 2005-03-08 | 엘지.필립스 엘시디 주식회사 | 알루미늄 금속층과 투명도전성 금속층의 접촉구조와 그를 위한 제조방법 |
| KR100786835B1 (ko) * | 2002-01-21 | 2007-12-20 | 삼성에스디아이 주식회사 | 액정 표시 소자와 이의 제조 방법 |
| KR101156330B1 (ko) * | 2007-02-13 | 2012-06-13 | 미쓰비시덴키 가부시키가이샤 | 표시 장치 및 그 제조 방법 |
| US8405091B2 (en) | 2007-02-13 | 2013-03-26 | Mitsubishi Electric Corporation | Display device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW495630B (en) | 2002-07-21 |
| US6252247B1 (en) | 2001-06-26 |
| JP4663829B2 (ja) | 2011-04-06 |
| KR100322377B1 (ko) | 2002-10-25 |
| JPH11284195A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100322377B1 (ko) | 박막트랜지스터,이박막트랜지스터의제조방법및티에프티어레이기판을사용한액정표시장치 | |
| US6420282B1 (en) | Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD | |
| KR101412761B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP3587537B2 (ja) | 半導体装置 | |
| US7943519B2 (en) | Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant | |
| US6600524B1 (en) | Active matrix type liquid crystal display apparatus with silicon oxide at different portions | |
| KR100812954B1 (ko) | 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치 | |
| US20070069211A1 (en) | Display apparatus and manufacturing method thereof | |
| JPH11133452A (ja) | 半導体デバイスおよびその製造方法 | |
| KR20070121594A (ko) | Ｔｆｔ 어레이 기판 및 그 제조 방법 | |
| US6492681B2 (en) | Semiconductor device | |
| KR20060081470A (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| JPS615577A (ja) | 薄膜半導体装置 | |
| KR20060051517A (ko) | 전기광학장치, 액정표시장치 및 그것들의 제조 방법 | |
| KR100480368B1 (ko) | 박막트랜지스터및그의제조방법 | |
| JP4472745B2 (ja) | 薄膜トランジスタが含まれるｔｆｔアレイ基板を有する液晶表示装置およびその製法 | |
| US20030183820A1 (en) | Liquid crystal display for preventing galvanic phenomenon | |
| JP4885914B2 (ja) | 表示装置 | |
| JP2010232682A (ja) | 薄膜トランジスタの製造方法 | |
| KR100817630B1 (ko) | 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법 | |
| JP2005317579A (ja) | 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置 | |
| JP2000216158A (ja) | Ａｌ配線形成方法 | |
| KR100294777B1 (ko) | 박막트랜지스터및그제조방법 | |
| KR100509221B1 (ko) | 표시장치 | |
| KR20010066349A (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20131218 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20161219 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20171219 Year of fee payment: 17 |
|
| EXPY | Expiration of term |