TW427034B - Thin film transistor substrate using aluminum as the low resistance wire and the liquid crystal display using the same - Google Patents

Thin film transistor substrate using aluminum as the low resistance wire and the liquid crystal display using the same Download PDF

Info

Publication number
TW427034B
TW427034B TW088112719A TW88112719A TW427034B TW 427034 B TW427034 B TW 427034B TW 088112719 A TW088112719 A TW 088112719A TW 88112719 A TW88112719 A TW 88112719A TW 427034 B TW427034 B TW 427034B
Authority
TW
Taiwan
Prior art keywords
film
aluminum
transistor substrate
oxide film
film transistor
Prior art date
Application number
TW088112719A
Other languages
English (en)
Inventor
Gee-Sung Chae
Original Assignee
Lg Philips Lcd Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Philips Lcd Co Ltd filed Critical Lg Philips Lcd Co Ltd
Application granted granted Critical
Publication of TW427034B publication Critical patent/TW427034B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

4 270 3 A7 —____B7 五、發明說明(1 ) 〔發明所屬之技術領域〕 本發明係關於薄膜電晶體基板及使用其之液晶顯示裝 置’特別是關於使用鋁作爲低電阻配線之薄膜電晶體基板 及使用其之液晶顯示裝置。 〔習知之技術〕 作爲配管材料之鋁具有低電阻之優點,在電子機器上 被廣泛應用於基板上之配線或電極等。 圖6係顯示一般的薄膜電晶體型液晶顯示裝置之薄膜 電晶體部份之槪略圖。 此薄膜電晶體8 2係在透明基板8 3上設置閘極電極 8 4 ’覆蓋此閘極電極8 4地設置閘極絕緣膜8 5。在閘 極電極8 4上方之閘極絕緣膜8 5上設置由非晶矽(a -S i )形成之半導體主動膜8 6,透過由包含憐等之η型 不純物之非晶矽(η 型a — S i )形成之歐姆接觸層8 7 ,由半導體主動膜8 6橫跨閘極絕緣膜8 5上,設置源極 電極8 8以及汲極電極8 9。而且,設置覆蓋以這些源極 電極8 8、汲極電極8 9、鬧極電極8 4等構成之薄膜電 晶體8 2之鈍化膜9 0,在汲極電極8 9上之鈍化膜9 0 設置接觸孔9 1。再者,設置由通過此接觸孔9 1 ,與汲 極電極8 9電氣連接之銦錫氧化物(以下,略記爲I τ 0 )等之透明性導電膜形成之像素電極9 2。 又,圖6左側之部份係顯示位於顯示領域外之閘極配 線端部之閘極端子襯墊部9 3之剖面構造。在由透明基板 本紙張尺度適用t國國家標準(CNS)A4規格(210x297公釐)_4 - <請先閱讀背面之注意事項再填寫本頁)
-----丨—訂---I I 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 牛k第8 8 u 2 7丨9 號專利申請案 中文說明書修正頁 民國89年1 五、發明說明(2) 8 3上之閘極配線材料形成之下部襯墊層9 4上,設置貫 穿閘極絕緣膜8 5以及鈍化膜9 0之接觸孔9 5 ,設置由 與通過此接觸孔9 5與下部襯墊層9 4電氣連接之像素電 極9 2相同之透明性導電膜形成之上部襯墊層9 6。又, 源極配線端部也爲類似之構造。 如上述般地,於薄膜電晶體中,構成閘極端子、源極 端子以及像素電極之透明性導電膜,與構成閘極配線,源 極配線以及汲極配線之配線用金屬直接被連接地構成之。 〔發明欲解決之課題〕 然而,於此種之液晶顯示裝置中,在降低配線電阻之 目的下’在使用I TO作爲透明性導電膜,使用鋁作爲配 線用金屬之情形,如使I T〇與鋁直接接觸,I TO之氧 與鋁產生氧化,其結果,接觸部份之電氣電阻上升。 又,在使用鋁作爲配線材料之情形,會有產生突起之 問題。所謂突起係在鋁之表面產生之針狀突起,此突起穿 破被堆積在鋁上之絕緣膜,會有與其它之導電層短路 > 引 起絕緣不良之虞。 有鑑於上述之問題點,本發明之目的在於提供:解決 上述之2個的問題點,即由於鋁與I TO之接觸所產生之 電氣電阻値上升以及由於突起所產生之短路不良、絕緣不 良,使用鋁作爲配線材料之薄膜電晶體基板及使用其之液 晶顯示裝置。 本纸張尺度適用111國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂---------線------- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 2 7 0 : κι __Β7 五、發明說明(3 ) 〔解決課題用之手段〕 本發明之薄膜電晶體基板之特徵爲:在基板上依序堆 積由與構成閘極端子、源極端子以及像素電極之銦錫氧化 膜可以電氣連接之金屬形成之底層金屬膜,及構成閘極配 線,源極配線以及汲極配線之鋁膜,及鋁氧化膜,以及絕 緣膜,由絕緣膜表面通過絕緣膜與鋁氧化膜與鋁膜,形成 到達底層金屬膜之接觸孔,在絕緣膜上以及接觸孔內形成 銦錫氧化膜,接觸孔內形成之銦錫氧化膜與底層金屬膜電 氣地連接著。 即於薄膜電晶體基板中,由銦錫氧化膜形成之閘極端 子、源極端子、像素電極等與由鋁膜形成之閘極配線,源 極配線,汲極配線等有必要使其電氣地連接。於本發明中 1不使銦錫氧化膜與鋁膜直接接觸,使閘極配線,源極配 線,汲極電極之部份爲底層金屬膜與鋁膜之2層構造,使 形成於其上之絕緣膜之接觸孔去除至鋁膜爲止,使底層金 屬膜表面露出,以使銦錫氧化膜與底層金屬膜直接連接。 在此情形,在底層金屬膜使用可以與銦錫氧化膜電氣連接 之金屬之故,可以沒有困難地連接閘極端子、源極端子、 像素電極與閘極配線、源極配線、汲極電極。 形成此底層金屬膜之金屬可以合適使用Μο、 Τι、 C r等。例如,鋁與I Τ Ο之接觸電阻雖然爲1 0 2至 10 2 Ω, c m 2,但是鉬與I Τ Ο之接觸電阻爲1 〇 4 至1 0 7 Ω · c m 2,藉由使用鉬,可以降低接觸電阻。 又,在鋁膜之表面設置鋁氧化膜,在鋁膜表面形成阻 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) _ 6 - {請先閱讀背面之注意事項再填寫本頁) ill---—訂--------線 427〇34 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(4 ) 障層,由於之後之熱處理等之鋁膜表面突起之成長被抑制 之故,可以有效防止由於突起所致之短路或絕緣不良。 因此,依據本發明,可以同時解決:閘極端子、源極 端子、像素電極與閘極配線、源極配線、汲極電極之接觸 部份之電阻之增大,以及起因於鋁膜之突起之短路不良、 絕緣不良之產生之2個問題。其結果,可以獲得電氣特性 良好,良率高之薄膜電晶體基板。 上述之鋁氧化膜雖然可以藉由種種之方法形成之,但 是簡單之方法可以藉由使用臭氧水之鋁膜之氧化處理以形 成之,藉由在氧氣環境中之對鋁膜之紫外線照射以形成之 也沒有問題。或倂用這2個手段也沒有關係。 又,本發明之液晶顯示裝置之特徵爲:在相向配置之 一對基板之間包夾液晶,一對基板之其中一方爲上述薄膜 電晶體基板者。 利用使用鋁作爲低電阻配線之薄膜電晶體基板之液晶 顯示裝置,具有:起因於配線電阻之信號電壓下降或配線 延遲不易產生1具有容易實現最適合於配線變長,大面積 之顯示或配線變細,高精細顯示之顯示裝置之優點。 〔發明之實施形態〕 以下,依據圖面,詳細說明本發明,但是本發明並不 只限定於這些之實施形態例。 圖1係本實施形態之薄膜電晶體基板1之部份剖面圖 。標號A之部份微薄膜電晶體(F T F )、B之部份爲位 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) (請先閱讀背面之注意事項再填寫本頁) !1 訂-----! 經濟部智慧財產局員工消費合作社印製 4270 3 4 A7 _B7 五、發明說明(5 ) 於T F T矩陣外側之源極配線之端子部、C之部份爲閘極 配線之端子部。又,這些3部份在實際之液晶顯示裝置中 ,爲互相分開之地方,本來在剖面圖上並非同時顯示者, 但是爲了圖示方便上,使之接近而表示之。 首先,說明薄膜電晶體部A之部份。 在薄膜電晶體部A於基板2上設置由膜厚5 0 0人程 度之鉬形成之底層金屬膜3以及由膜厚2 0 0 0 A程度之 鋁膜4形成之閘極電極5,在其之上設置膜厚1〇〇至 2 0 0 Λ程度之鋁氧化膜6。在其之上設置閘極絕緣膜7 ,在此閘極絕緣膜7上設置由非晶矽(a _ S i )形成之 半導體膜8,再者,於此半導體膜8上設置η +型a - S 1 層9 ,在其上設置由膜厚200至500A程度之鉬形成 之底層金屬膜1 0與由膜厚1 5 0 0至2 Ο 0 0A程度之 鋁膜1 1 1形成之源極電極1 2 1以及由底層金屬膜1 0 與鋁膜1 4形成之汲極電極1 5。在鋁膜1 1以及鋁膜 1 4上設置膜厚1 0 0至2 0 0A程度之鋁氧化膜1 6。 又,在源極電極1 2或汲極電極1 5之上方形成將其 覆蓋之鈍化膜1 7 (絕緣膜),在此鈍化膜1 7形成貫穿 鋁氧化膜1 6與鋁膜1 4,到達底層金屬膜1 0之接觸孔 1 8。而且,沿著接觸孔1 8之內壁面以及底面,形成成 爲像素電極之I T 0層1 9。通過此接觸孔1 8,汲極電 極1 5與I TO層1 9 (像素電極)電氣地被連接。 接著,關於源極配線之端子部B,在閘極絕緣膜7上 形成由底層金屬膜1 0與鋁膜1 1形成之下部襯墊層,在 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) _8- - - - --------农----j 丨—訂 I---I (諳先閱讀背面之汍意事項再填寫本頁) 427 427 A7 B7 修正 五、發明說明(6 ) 其上形成鋁氧化膜1 6與鈍化膜1 7,形成貫穿此2層之 接觸孔2 0。而且,沿著接觸孔2 0之內壁面以及底面, 形成由I TO形成之上部襯墊層2 1 。通過此接觸孔2 〇 ,下部襯墊層與上部襯墊層21電氣地被連接。 接著,關於閘極配線之端子部C ’在基板2上形成由 底層金屬膜3與鋁膜4形成之下部襯墊層’在其上形成鋁 氧化膜6與鈍化膜17 ,形成貫穿此2層之接觸孔2 2。 而且,沿著接觸孔2 2之內壁面以及底面,形成由I T〇 形成之上部襯墊層2 3。通過此接觸孔2 2 ,下部襯墊層 與上部襯墊層2 3電氣地被連接。 如此構成下,I TO層與鋁層透過由可與I TO電氣 連接之金屬形成之底層金屬膜而被連接之故,不會引起由 於互相直接接觸所導致之電阻値的上升。 上述鈍化膜之例,可以舉出:a (非晶質)_ SiNx:H、a — SiNx、a — Si〇2,Si〇2 寺。 接著,利用圖2說明本實施形態之薄膜電晶體基板1 之製造工程。又,圖2之4個圖係顯示圖1之薄膜電晶體 部A之製造工程之槪略圖。 首先,橫跨基板2上之全體,利用濺鍍法依序形成底 層金屬膜3、鋁膜4後,如圖2A所示般地,藉由乾式法 或併用乾式法與濕式法蝕刻此2膜,形成閘極圖案。之後 ,氧化處理鋁膜4之表面,形成鋁氧化膜6。此際,可以 採用利用臭氧水之氧化處理,也可以採用在氧氣環境中之 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------I---裝*-------訂-------I 線 {靖先閱讀背面之注寺?事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 4270 A7 B7 五、發明說明(7 ) 利用紫外線照射之氧化處理。或是倂用此2手段也可以。 接著’在基板2之上面全體利用c V D法,形成閘極 絕緣膜7、半導體膜8、11+型3-3丨層Θ後,殘留成爲 T F T之通道部之鋁氧化膜6之上方部份地蝕刻半導體膜 8 ' 11^型3 — 31層9。而且,如圖2B所示般地’依序 形成底層金屬膜1 〇與鋁膜1 1 ( 1 4 )。 接著,如圖2 C所示般地,藉由乾式法或倂用乾式法 與濕式法蝕刻鋁氧化膜6上方之鋁氧化膜1 6、鋁膜1 1 (14)、底層金屬膜1〇,形成源極汲極圖案。接著 ’氧化處理鋁膜1 1 ( 1 4 )之表面,形成鋁氧化膜1 6 。此際,可以採用利用臭氧水之氧化處理,也可以採用在 氧氣環境中之利用紫外線照射之氧化處理。或是倂用此2 手段也可以。 之後’藉由乾式法或倂用乾式法與濕式法蝕刻n '型a 一Si層9 ,形成通道24。 接著,在鋁氧化膜1 6上形成鈍化膜1 7,如圖2 D 所示般地’藉由乾式法或併用乾式法與濕式法蝕刻鈍化膜 1 7、鋁氧化膜1 6、鋁膜1 4,形成接觸孔1 8。 接著,全面形成I T 0層後,藉由形成圖案,如圖丄 所示般地,涵蓋接觸孔1 8之底面以及內壁面、鈍化膜 17之上面,形成IT ◦層19。 源極配線之端子部B、阐極配線之端子部C.也相同j:也 ,在鋁氧化膜1 6、6上形成鈍化膜1 7後,藉由乾式法 或倂用乾式法與濕式法蝕刻鈍化膜1 7、鋁氧化膜i 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) I!! — 訂·! 線 經濟部智慧財產局員工消費合作社印製 10 經濟部智慧財產局員工消費合作社印製 4270、 A7 __B7 五、發明說明(8 ) 6、鋁膜1 1、4 ,形成接觸孔2 0、2 2 (但是,在閘 極配線端子部C中,上述膜之外’再者,閘極絕緣膜7也 蝕刻也,形成接觸孔2 2 )。全面形成ϊ T 0層後,藉由 形成圖案,如圖1所示般地,涵蓋接觸孔2 0、2 2之底 面以及內壁面、鈍化膜17之上面’形成上部襯墊層21 、2 3 ° 以如此之順序,可以製造本實施形態之薄膜電晶體基 板。 圖3係顯示使用本實施形態之薄膜電晶體基板之反射 型液晶顯示裝置之一例之槪略圖。 此反射型液晶顯示裝置在包夾液晶層5 9互相面對之 上側以及下側之玻璃基板5 1、5 2之上側玻璃基扳5 1 之內面側,由上側玻璃基板5 1側依序設置上側透明電極 層5 5、上側定向膜5 7,在下側玻璃基板5 2之內側面 ,由下側玻璃基板5 2側依序設置下側透明電極層5 6、 下側定向膜5 8。 液晶層5 9被配置於上側與下側之定向膜5 7、5 8 間,在上側玻璃基板5 1之外面側設置上側偏光板6 0, 在下側玻璃基板5 2之外面側設置下側偏光板6 1 ’再者 ,在下側偏光板6 1之外面側,反射板6 2使反射膜6 4 之凹凸面向著下側偏光板6 1側被安裝著。反射板6 2例 如,在表面形成隨機之凹凸面之聚酯膜6 3之凹凸面上’ 以蒸鍍等形成由鋁或銀等形成之金屬反射膜6 4而形成之 ,係在表面具有隨機凹凸面6 5者。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -11- --------II—— ^ · I I--- --訂------ {請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 427034 A7 __B7____ 五、發明說明(9 ) 此反射型液晶顯示裝置中,玻璃基板5 2係相當於本 實施形態例之薄膜電晶體基板1之基板2、下側透明電極 層5 6係相當於I T ◦層(像素電極)1 9。 於本實施形態之薄膜電晶體基板中,可以具有如下之 效果。即在鋁膜之下被堆積之底層金屬膜與I TO層連接 之故,不會使接觸電阻上升,可以電氣連接I T 0層與鋁 膜。又,在鋁膜之表面設置鋁氧化膜,在產生於鋁膜表面 之突起之表面可以形成鋁氧化膜之所謂的阻障層’可以防 止因突起所導致之短路或絕緣不良。 又,本發明之技術範圍並不限定於上述實施形態者’ 例如,關於鋁膜、鋁氧化膜、底層金屬膜、鈍化膜等之膜 厚、形狀等,在不脫離本發明之要旨之範圍內,可以有種 種之變更。 〔實施例〕 以下,藉由實施例具體說明本發明,但是本發明並不 只限定於這些實施例。 首先,就鋁表面之突起以臭氧水處理、臭氧水與紫外 線處理,如何產生變化,進行實驗。
在3片之基板形成1 7 0 0 A之鋁膜。熱處理各基板 ,在鋁膜之表面使之形成突起。3片之基板之中’ 1片以 臭氧水5分鐘處理鋁膜之表面,1片以臭氧水與紫外線5 分鐘處理鋁膜之表面,使之形成鋁氧化膜。剩餘之1片不 做表面處理。利用原子間力顯微鏡(A F Μ ) 5 1 2 X 本紙張尺度適用中國國家標準<CNS)A4規格(210x 297公釐) -12 - (請先閱讀背面之注意事項再填寫本頁) '^i —---II 訂·!--線 427034 A7 B7 經濟部智慧財產局員工湞费合作社印製 五、發明說明(10) 5 1 2點掃描各基板之銘膜表面之1 5 0 四方形,測 定突起高度與密度。結果顯示於圖4。圖4中,▲以及粗 實線爲未處理之iS膜、參以及虛線爲以臭氧水5分鐘處理 之鋁膜、以及細的實線爲以臭氧水與紫外線5分鐘處理 之鋁膜。 由圖4可以明白地,以臭氧水處理之鋁膜比未處理之 鋁膜 > 或以臭氧水與紫外線處理之鋁膜比以臭氧水處理之 鋁膜,突起之高度、密度皆減少。即臭氧水處理、紫外線 處理不單在鋁膜表面形成氧化膜,也使突起本身變小,確 認具有使錫膜表面平滑化之效果。又’倂用臭氧水處理與 紫外線處理,可見到效果之更提升。 接著,關於使鋁膜以臭氧水與紫外線處理之際之對絕 對耐壓之影響,進行實驗。 在3片之基板形成厚度1300A之鋁膜。在鋁膜之 表面以臭氧水與紫外線,第1片之基板爲1分鐘、第2片 之基板爲5分鐘、第3片之基板爲20分鐘處理之,形成 鋁氧化膜。在個別之氧化膜上依序形成成爲絕緣層之厚度 1000A之S 11^、層、導電層,製作試料。各試料皆於 複數地方測定鋁膜與導電層之間之絕緣耐壓。 圖5係顯示3種類之試料之鋁膜與導電層之間之絕緣 耐壓,及顯示其之絕緣耐壓測定點之度數之圖。 以臭氧水與紫外線1分鐘處理之試料爲〇至8程度, 絕緣耐壓低,氧化條件不充分’判斷爲氧化膜並沒有成長 到完全抑制鋁膜表面之突起之產生。 --------------------—訂--------線 <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) ^ - 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(11) 以臭氧水與紫外線5分鐘處理之試料與1分鐘處理之 試料相比,耐壓1 〇 V之點多,圖表大幅向右移動,判斷 氧化膜充分成長’抑制了突起之產生,試料之耐壓提升。 以臭氧水與紫外線2 0分鐘處理之試料與5分鐘處理 之試料相比’圖表稍稍向左側移動,判斷延長處理時間, 試料之耐壓沒有提升,反而有降低傾向。 由上述實驗’在絕緣耐壓提升之觀點而言,結論爲以 臭氧水與紫外線處理鋁膜之最適合時間爲5分鐘。 〔發明之效果〕 如以上詳細說明般地,本發明之薄膜電晶體基板連接 在鋁膜之下被堆積之底層金屬膜與I TO層之故,不會使 接觸電阻上升’可以電氣連接銦錫氧化膜與鋁膜。又,在 鋁膜之表面設置鋁氧化膜,在鋁膜表面形成阻障層,因其 之後之熱處理所產生之突起之成長被抑制,可以防止因突 起所導致之短路或絕緣不良。 又,利用使用鋁作爲低電阻配線之薄膜電晶體基板之 液晶顯示裝置,可以使起因於配線電阻之信號電壓下降或 配線延遲不易產生,容易實現最適合於配線變長,大面積 之顯示或配線變細,高精細顯示之顯示裝置。 面 剖 份 部 之 一—^ 板 基 τφιη 晶 電 膜 薄 之 例 態 J 形 明施 說實 單本 簡係 之 1 面圖 圖 。 [ 圖 -----------I^i---!| 訂·111!!線 (諝先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) _ 14 - 427 03 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明說明(12) 圖2係顯示本實施形態例之薄膜電晶體基板1之製造 工程槪略圖。 圖3係顯示利用本實施形態例之薄膜電晶體基板之反 射形液晶顯示裝置之一例之槪略圖。 圖4係就未處理之鋁膜、以臭氧水處理之鋁膜、以臭 氧水與紫外線處理之鋁膜,測定表面之突起之高度與密度 之圖表。 圖5係顯示就變更氧化條件之3種類的試料,在鋁膜 與導電層之間附加電壓及該電壓之導通數之圖表。 圖6係顯示一般的薄膜電晶體型液晶顯示裝置之薄膜 電晶體部份之槪略圖。 〔標號之說明〕 1 :薄膜電晶體基板,2 :基板,3 :底層金屬膜, 4 :鋁膜,5 :閘極電極,6 :鋁氧化膜,7 :阐極絕緣 膜’ 8 半導體膜,9 . η 型a_S i層,1〇 :底層金 屬膜,11:鋁膜’ 12:源極電極,14:鋁膜,15 :汲極電極,1 6 :鋁氧化膜,1 7 :鈍化膜,1 8 :接 觸孔,1 9 : I T ◦層(像素電極),2 0 :接觸孔, 21 :上述襯墊層,22 :接觸孔,23 :上述襯墊層。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 15 <請先閲讀背面之注音華項再填寫本頁} ^•1 —----—訂· ---

Claims (1)

  1. 4 2 7 Ο 3 八 Α8 Β8 C8 D8 六、申請專利範圍 ---------^-- (請先閱讀背面之注意事項再填寫本頁) 1 · 一種薄膜電晶體基板,其特徴爲:在基板上依序 堆積由與構成閘極端子、源極端子以及像素電極之銦錫氧 化膜可以電氣連接之金屬形成之底層金屬膜,及構成閘極 配線、源極配線以及汲極電極之鋁膜,及鋁氧化膜,以及 絕緣膜,由上述絕緣膜表面通過上述絕緣膜與上述鋁氧化 膜與上述鋁膜,形成到達上述底層金屬膜之接觸孔,在上 述絕緣膜上以及上述接觸孔內形成銦錫氧化膜,上述接觸 孔內形成之銦錫氧化膜與上述底層金屬膜電氣地建接。 2 .如申請專利範圍第1項記載之薄膜電晶體基板, 其中上鋁氧化膜係藉由使用臭氧水之上述鋁膜之氧化處理 而形成者。 3 .如申請專利範圍第1項記載之薄膜電晶體基板, 其中上述鋁氧化膜係藉由在氧化環境中之對上述鋁膜之紫 外線照射而形成者。 4 . 一種液晶顯示裝置,其特徵爲:在相向配置之一 對基板之間包夾液晶,一對基板之其中一方爲如申請專利 範圍第1項記載之薄膜電晶體基板者。 經濟部智慧財產局員工消費合作杜印製 -16- 本紙張尺度逋用中國國家標準(CNS) A4规格(2丨0X297公釐)
TW088112719A 1998-09-02 1999-07-27 Thin film transistor substrate using aluminum as the low resistance wire and the liquid crystal display using the same TW427034B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24882998A JP4363684B2 (ja) 1998-09-02 1998-09-02 薄膜トランジスタ基板およびこれを用いた液晶表示装置

Publications (1)

Publication Number Publication Date
TW427034B true TW427034B (en) 2001-03-21

Family

ID=17184052

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088112719A TW427034B (en) 1998-09-02 1999-07-27 Thin film transistor substrate using aluminum as the low resistance wire and the liquid crystal display using the same

Country Status (4)

Country Link
US (1) US6407780B1 (zh)
JP (1) JP4363684B2 (zh)
KR (1) KR100434310B1 (zh)
TW (1) TW427034B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472056B2 (ja) * 1999-07-23 2010-06-02 株式会社半導体エネルギー研究所 エレクトロルミネッセンス表示装置及びその作製方法
JP2001272929A (ja) * 2000-03-24 2001-10-05 Toshiba Corp 平面表示装置用アレイ基板の製造方法
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100751185B1 (ko) 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100729764B1 (ko) * 2000-11-15 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR100471394B1 (ko) * 2000-12-30 2005-02-21 비오이 하이디스 테크놀로지 주식회사 접촉저항을 감소시킨 액정 디스플레이 제조방법
US6757031B2 (en) * 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
KR100799463B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100799465B1 (ko) * 2001-03-26 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100443829B1 (ko) * 2001-06-05 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자용 어레이기판 및 그 제조방법
US6888586B2 (en) 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR20030016051A (ko) * 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100853207B1 (ko) * 2001-08-27 2008-08-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100572824B1 (ko) * 2001-11-15 2006-04-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7638800B2 (en) * 2002-01-15 2009-12-29 Samsung Electronics Co., Ltd. Wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same
KR100864490B1 (ko) * 2002-06-07 2008-10-20 삼성전자주식회사 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100864608B1 (ko) * 2002-08-31 2008-10-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2005215279A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP4191641B2 (ja) * 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
GB0409439D0 (en) * 2004-04-28 2004-06-02 Koninkl Philips Electronics Nv Thin film transistor
US20050260804A1 (en) * 2004-05-24 2005-11-24 Tae-Wook Kang Semiconductor device and method of fabricating the same
JP4802462B2 (ja) * 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
WO2006030937A1 (en) * 2004-09-15 2006-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100675895B1 (ko) * 2005-06-29 2007-02-02 주식회사 하이닉스반도체 반도체소자의 금속배선구조 및 그 제조방법
US7601566B2 (en) * 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101365673B1 (ko) * 2006-11-24 2014-02-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법
KR101373735B1 (ko) 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
TWI351765B (en) * 2007-08-29 2011-11-01 Au Optronics Corp Display element and method of manufacturing the sa
CN101621037B (zh) * 2008-07-03 2011-10-05 中芯国际集成电路制造(上海)有限公司 Tft sas存储单元结构
KR101499227B1 (ko) * 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2010103363A (ja) * 2008-10-24 2010-05-06 Nec Electronics Corp 液浸露光装置の洗浄方法、ダミーウェハ、及び液浸露光装置
KR102420689B1 (ko) 2010-02-26 2022-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2012002972A (ja) * 2010-06-16 2012-01-05 Seiko Epson Corp 偏光素子及びその製造方法、液晶装置、電子機器
JP2012002971A (ja) 2010-06-16 2012-01-05 Seiko Epson Corp 偏光素子及びその製造方法、液晶装置、電子機器
KR101764902B1 (ko) 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN103217843B (zh) * 2013-03-25 2016-02-17 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶面板
KR102054369B1 (ko) 2013-05-30 2019-12-11 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
US9455337B2 (en) * 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0388141B1 (en) * 1989-03-14 1995-03-08 Sharp Kabushiki Kaisha Ferroelectric liquid crystal device
JPH03240027A (ja) * 1990-02-19 1991-10-25 Mitsubishi Electric Corp 表示装置
KR0178998B1 (ko) * 1991-01-19 1999-04-15 문정환 반도체 소자의 금속 배선막 형성방법
JPH04293021A (ja) * 1991-03-22 1992-10-16 Toshiba Corp アクティブマトリックス型液晶表示素子の製造方法
US5427962A (en) * 1991-11-15 1995-06-27 Casio Computer Co., Ltd. Method of making a thin film transistor
JP3281167B2 (ja) * 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
JPH08250746A (ja) 1995-03-13 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
JP3182351B2 (ja) * 1996-10-29 2001-07-03 松下電器産業株式会社 薄膜トランジスタの製造方法
JPH11109406A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 表示装置とその製造方法
TW441133B (en) * 2000-02-25 2001-06-16 Hannstar Display Corp Manufacturing method of thin-film transistor with three photomask processes

Also Published As

Publication number Publication date
KR100434310B1 (ko) 2004-06-05
JP2000077669A (ja) 2000-03-14
JP4363684B2 (ja) 2009-11-11
KR20000022732A (ko) 2000-04-25
US6407780B1 (en) 2002-06-18

Similar Documents

Publication Publication Date Title
TW427034B (en) Thin film transistor substrate using aluminum as the low resistance wire and the liquid crystal display using the same
TW522570B (en) Manufacturing method of thin film transistor array substrate and its structure
US8405811B2 (en) Liquid crystal display and method of manufacturing the same
JP4240424B2 (ja) エッチング剤及びこれを用いた電子機器用基板の製造方法
JP5133468B2 (ja) 薄膜トランジスタ基板及びその製造方法
TWI223121B (en) Active matrix addressing liquid-crystal display device
TWI383504B (zh) 形成薄膜電晶體(tft)陣列面板的裝置及其方法
TW511294B (en) Active matrix substrate, display device and method for manufacturing active matrix substrate
TW578123B (en) Pixel having transparent structure and reflective structure
JPH0248639A (ja) 透過型アクティブマトリクス液晶表示装置
TWI228630B (en) TFT array substrate, producing method thereof, and liquid crystal display device utilizing the substrate
CN105319792B (zh) 阵列基板及液晶显示面板
TW536828B (en) Bottom gate type thin film transistor, its manufacturing method and liquid crystal display device using the same
TW200523613A (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
CN103715135B (zh) 一种过孔及其制作方法、阵列基板
KR20100012353A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
TW574540B (en) Pixel structure of TFT LCD
US6791651B2 (en) Array substrate for IPS mode liquid crystal display device and fabricating method for the same
US6858479B2 (en) Low resistivity copper conductor line, liquid crystal display device having the same and method for forming the same
JP2011090288A (ja) 薄膜トランジスタアレイパネル及びその製造方法
TW514760B (en) Thin film transistor and its manufacturing method
TW200428086A (en) LCD device and manufacturing method thereof
US9459505B2 (en) Display device and manufacturing method thereof
CN103576401A (zh) 一种阵列基板及其制备方法、显示装置
JP4427842B2 (ja) 半導体装置及び表示装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent