CN103576401A - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103576401A
CN103576401A CN201210285258.1A CN201210285258A CN103576401A CN 103576401 A CN103576401 A CN 103576401A CN 201210285258 A CN201210285258 A CN 201210285258A CN 103576401 A CN103576401 A CN 103576401A
Authority
CN
China
Prior art keywords
data line
transparent electrode
electrode
common transparent
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210285258.1A
Other languages
English (en)
Other versions
CN103576401B (zh
Inventor
李鑫
唐磊
张莹
裴扬
王振伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201210285258.1A priority Critical patent/CN103576401B/zh
Priority to US13/963,336 priority patent/US9488855B2/en
Publication of CN103576401A publication Critical patent/CN103576401A/zh
Application granted granted Critical
Publication of CN103576401B publication Critical patent/CN103576401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明一种阵列基板,包括:栅极、半导体层、像素透明电极、第一数据线和第一公共透明电极,第一公共透明电极位于像素透明电极上,与像素透明电极之间形成电场;其特征在于,还包括:设置于非开口区域的第二数据线、第二公共透明电极和设置于绝缘层上的过孔;所述第二数据线与像素透明电极的延伸部相连,并通过绝缘层上的过孔与第二公共透明电极相连。本发明还同时公开了一种阵列基板的制备方法、显示装置,本发明可实现对TFT开关特性进行测试。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及液晶显示器的阵列基板技术领域,尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
在现有薄膜场效应晶体管(TFT)-液晶显示器(LCD)的制造工艺中,高级超维场转换技术(ADvanced Super Dimension Switch,AD-SDS,简称ADS)通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
图1为现有ADS模式LCD中阵列基板的结构示意图,其成膜的先后顺序为:栅极1、半导体层2、像素透明电极3、第一数据线4和第一公共透明电极6,第一公共透明电极位于像素透明电极上,与像素透明电极之间形成电场;第一公共透明电极为狭缝状电极,像素透明电极为平即板状电极或狭缝状电极,此处,“之上”指位置关系,并不表示两者接触。图2为图1沿A-B切线的截面图,如图2所示,像素透明电极金属层3和与之相连的部分第一数据线金属层4都没有露在表面,被绝缘层7所覆盖,因此无法测试TFT的开关特性。
由于其像素透明电极不在表面层,所以不能获得像素透明电极的信号电压,也就无法测量像素单元中TFT的开关特性,因此,给测试及分析研究工作带来了很大不便。
发明内容
有鉴于此,本发明的主要目的在于提供一种阵列基板及其制备方法、显示装置,可实现对TFT开关特性进行测试。
为达到上述目的,本发明的技术方案是这样实现的:
本发明提供了一种阵列基板,包括:栅极、半导体层、像素透明电极、第一数据线和第一公共透明电极,第一公共透明电极位于像素透明电极上,与像素透明电极之间形成电场;还包括:设置于非开口区域的第二数据线、第二公共透明电极和设置于绝缘层上的过孔;
所述第二数据线与像素透明电极的延伸部相连,并通过绝缘层上的过孔与第二公共透明电极相连。
其中,所述像素透明电极与第二数据线相连的延伸部位于非开口区域。
其中,所述第二数据线的图形为正方形、矩形或菱形。
其中,所述过孔的图形与第二数据线的图形相同。
其中,所述第二公共透明电极的图形与第二数据线的图形相同。
本发明还提供了一种阵列基板的制备方法,该方法包括:
通过构图工艺在基板上顺序形成栅极、半导体层和像素透明电极的图形;
过构图工艺形成第一数据线、源漏电极、第二数据线的图形,所述第二数据线与所述透明像素透明电极连接;
通过构图形成绝缘层,并在绝缘层上形成过孔;
通过构图工艺形成第一公共透明电极、第二公共透明电极的图形;所述第二公共透明电极通过绝缘层上的过孔与所述第二数据线连接。
其中,通过构图工艺在基板上顺序形成栅极、半导体层和像素透明电极金属层的图形具体为:
在基板上通过沉积形成栅极金属层,并通过光刻和刻蚀的构图工艺形成栅极的图形;通过沉积形成半导体层,并通过光刻和刻蚀的构图工艺形成半导体层的图形;通过沉积形成像素透明电极金属层,并通过光刻和刻蚀的构图工艺形成像素透明电极的图形。
其中,所述通过构图工艺形成第一数据线、源漏电极、第二数据线的图形具体为:
通过沉积形成第一数据线金属层和第二数据线金属层,并通过光刻和刻蚀的构图工艺形成第一数据线的图形和第二数据线的图形。
其中,所述通过构图形成绝缘层,并在绝缘层上形成过孔具体为:
通过沉积形成一层绝缘层,并通过光刻和刻蚀的构图工艺形成设置有过孔的绝缘层的图形;所述过孔的图形与第二数据线的图形相同。
其中,过构图工艺形成第一公共透明电极、第二公共透明电极的图形具体为:
通过沉积形成第一公共透明电极金属层和第二公共透明电极金属层,并通过光刻和刻蚀的构图工艺形成第一公共透明电极金属层的图形和第二公共透明电极金属层的图形。
本发明还提供了一种显示装置,其特征在于,包括如上所述的阵列基板。
本发明提供的阵列基板及其制备方法、显示装置,在阵列基板的非开口区域设置与像素透明电极相连的第二数据线,并设置第二公共透明电极,所述第二数据线通过绝缘层的过孔与第二公共透明电极相连。本发明通过测试露在过孔处的第二公共透明电极,就可以测试到与第二数据线连接的像素透明电极的电极信号,从而可以测试TFT的开关特性,以便测试及分析研究。
此外,因所述第二数据线和第二公共透明电极设置于非开口区域,所以本发明不会影响开口率的特性。
附图说明
图1为现有ADS模式LCD中阵列基板的结构示意图;
图2为图1沿A-B切线的截面图;
图3为本发明ADS模式LCD中阵列基板的结构示意图;
图4为本发明阵列基板制备方法的流程示意图;
图5为本发明形成像素透明电极后的结构示意图;
图6为本发明形成数据线和过孔后的结构示意图;
图7为图3沿A-B切线的截面图。
附图标记说明:
1、栅极;2、半导体层;3、像素透明电极;4、第一数据线;5、过孔;6、第一公共透明电极;7、绝缘层;8、第二数据线;9、第二公共透明电极。
具体实施方式
本发明的基本思想是:在阵列基板的非开口区域设置与像素透明电极相连的第二数据线,并设置第二公共透明电极,所述第二数据线通过绝缘层的过孔与第二公共透明电极相连。
下面结合附图及具体实施例对本发明作进一步详细说明。
图3为本发明ADS模式LCD中阵列基板的结构示意图,在原有阵列基板的非开口区域设置与像素透明电极3相连的第二数据线和第二公共透明电极9,两者通过绝缘层上设置的过孔5相连,所述第二数据线被第二公共透明电极9所覆盖,在图3中未体现。下面具体介绍该阵列基板的制备方法,如图4所示,包括如下步骤:
步骤401:通过构图工艺在基板上顺序形成栅极、半导体层和像素透明电极的图形;
具体为:首先,在基板上通过沉积形成栅极金属层,并通过光刻和刻蚀的构图工艺形成栅极1的图形;然后,通过沉积形成半导体层,并通过光刻和刻蚀的构图工艺形成半导体层2的图形;再次,通过沉积形成像素透明电极金属层,并通过光刻和刻蚀等工艺形成像素透明电极金属层3的图形,如图5所示。这里,所述栅极金属层上设置有栅极绝缘层,与现有相同,图5中未体现。
本步骤中,所述栅极金属层和半导体层的图形与现有技术相同,其形成方法可采用现有实现方法,此处不再阐述。与现有技术相比,所述像素透明电极的图形在水平方向向栅极金属层有所延伸,但在垂直方向上不覆盖栅极,所述延伸部用于与第二数据线相连;所述延伸部的大小可根据实际情况决定,该部分位于非开口区域。
步骤402:通过构图工艺形成第一数据线、源漏电极、第二数据线的图形;
具体为:首先,通过沉积形成数据线金属层,并通过光刻和刻蚀等构图工艺形成数据线金属层、源漏电极的图形,如图6所示,所述数据线的图形除包括第一数据线4的图形,即现有的图形外,本发明还在阵列基板的非开口区域设置与像素透明电极3相连的第二数据线8的图形。
这里,所述非开口区域为阵列基板中不透光的区域,如图6所示,所述第二数据线8也可设置于靠近半导体层2的位置,即可设置于当前位置与半导体层2之间的任何位置;所述第二数据线的图形可为矩形、菱形或正方形等等多种形状。
步骤403:通过构图形成绝缘层,并在绝缘层上形成过孔;
具体为:通过沉积形成一层绝缘层,并通过光刻和刻蚀等构图工艺形成设置有过孔5的绝缘层的图形,所述过孔5的形状可与第二数据线8的图形的形状相同,也可不同,只要能露出第二数据线8即可,如图6所示,绝缘层未在图6中体现。
步骤404:通过构图工艺形成第一、第二公共透明电极的图形;
具体为:通过沉积形成第一公共透明电极金属层和第二公共透明电极金属层,并通过光刻和刻蚀等构图工艺形成第一公共透明电极6的图形,即现有的公共透明电极金属层的图形和第二公共透明电极9的图形,即本发明新设置的公共透明电极金属层的图形。所述第二公共透明电极9通过步骤403中设置的过孔5与步骤402中第二数据线8相连,本步骤后最终形成图3中所示的阵列基板结构。所述第二公共透明电极9的图形可与第二数据线8的图形相同或不同。
这里,所述第二公共透明电极金属层的图形的面积尽量大些,便于后期测量时,能与探针更好地接触,当然以不遮挡透光区为前提。
图7为图3沿A-B切线的截面图,结合图3和图7,所述第二数据线8与像素透明电极3相连,所述第二公共透明电极9通过绝缘层7上设置的过孔5与第二数据线线8相连。
本发明通过测试露在过孔5处的第二公共透明电极9,就可以测试到与第二数据线8连接的像素透明电极3的电极信号,从而可以测试TFT开关特性。此外,因所述第二数据线和第二公共透明电极设置于非开口区域,所以本发明不会影响开口率的特性。
当然,本发明还适用于除ADS模式LCD外其它无法测试TFT开关特性的LCD。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。

Claims (11)

1.一种阵列基板,包括:栅极、半导体层、像素透明电极、第一数据线和第一公共透明电极,第一公共透明电极位于像素透明电极上,与像素透明电极之间形成电场;其特征在于,还包括:设置于非开口区域的第二数据线、第二公共透明电极和设置于绝缘层上的过孔;
所述第二数据线与像素透明电极的延伸部相连,并通过绝缘层上的过孔与第二公共透明电极相连。
2.根据权利要求1所述的阵列基板,其特征在于,所述像素透明电极与第二数据线相连的延伸部位于非开口区域。
3.根据权利要求1或2所述的阵列基板,其特征在于,所述第二数据线的图形为正方形、矩形或菱形。
4.根据权利要求3所述的阵列基板,其特征在于,所述过孔的图形与第二数据线的图形相同。
5.根据权利要求3所述的阵列基板,其特征在于,所述第二公共透明电极的图形与第二数据线的图形相同。
6.一种阵列基板的制备方法,其特征在于,该方法包括:
通过构图工艺在基板上顺序形成栅极、半导体层和像素透明电极的图形;
过构图工艺形成第一数据线、源漏电极、第二数据线的图形,所述第二数据线与所述透明像素透明电极连接;
通过构图形成绝缘层,并在绝缘层上形成过孔;
通过构图工艺形成第一公共透明电极、第二公共透明电极的图形;所述第二公共透明电极通过绝缘层上的过孔与所述第二数据线连接。
7.根据权利要求6所述的阵列基板的制备方法,其特征在于,通过构图工艺在基板上顺序形成栅极、半导体层和像素透明电极金属层的图形具体为:
在基板上通过沉积形成栅极金属层,并通过光刻和刻蚀的构图工艺形成栅极的图形;通过沉积形成半导体层,并通过光刻和刻蚀的构图工艺形成半导体层的图形;通过沉积形成像素透明电极金属层,并通过光刻和刻蚀的构图工艺形成像素透明电极的图形。
8.根据权利要求6所述的阵列基板的制备方法,其特征在于,所述通过构图工艺形成第一数据线、源漏电极、第二数据线的图形具体为:
通过沉积形成第一数据线金属层和第二数据线金属层,并通过光刻和刻蚀的构图工艺形成第一数据线的图形和第二数据线的图形。
9.根据权利要求6所述的阵列基板的制备方法,其特征在于,所述通过构图形成绝缘层,并在绝缘层上形成过孔具体为:
通过沉积形成一层绝缘层,并通过光刻和刻蚀的构图工艺形成设置有过孔的绝缘层的图形;所述过孔的图形与第二数据线的图形相同。
10.根据权利要求6所述的阵列基板的制备方法,其特征在于,过构图工艺形成第一公共透明电极、第二公共透明电极的图形具体为:
通过沉积形成第一公共透明电极金属层和第二公共透明电极金属层,并通过光刻和刻蚀的构图工艺形成第一公共透明电极金属层的图形和第二公共透明电极金属层的图形。
11.一种显示装置,其特征在于,包括权利要求1至5任一所述的阵列基板。
CN201210285258.1A 2012-08-10 2012-08-10 一种阵列基板及其制备方法、显示装置 Active CN103576401B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210285258.1A CN103576401B (zh) 2012-08-10 2012-08-10 一种阵列基板及其制备方法、显示装置
US13/963,336 US9488855B2 (en) 2012-08-10 2013-08-09 Array substrate, method for fabricating the same and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210285258.1A CN103576401B (zh) 2012-08-10 2012-08-10 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103576401A true CN103576401A (zh) 2014-02-12
CN103576401B CN103576401B (zh) 2018-05-08

Family

ID=50048484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210285258.1A Active CN103576401B (zh) 2012-08-10 2012-08-10 一种阵列基板及其制备方法、显示装置

Country Status (2)

Country Link
US (1) US9488855B2 (zh)
CN (1) CN103576401B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104090393A (zh) * 2014-07-04 2014-10-08 深圳市华星光电技术有限公司 一种液晶盒晶体管电性测试方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024812A (zh) * 2016-08-05 2016-10-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109061914B (zh) * 2018-08-07 2021-08-17 京东方科技集团股份有限公司 显示基板的制造方法、显示基板、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256326A (zh) * 2008-02-26 2008-09-03 上海广电光电子有限公司 一种易于测量tft特性的阵列基板
US20100259714A1 (en) * 2009-04-14 2010-10-14 Hannstar Display Corp. Array substrate for ffs type lcd panel and method for manufacturing the same
CN102236179A (zh) * 2010-05-07 2011-11-09 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102629060A (zh) * 2012-02-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN102629046A (zh) * 2011-06-29 2012-08-08 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶显示器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
CN101770122B (zh) * 2008-12-31 2012-09-26 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法和测试方法
CN101852953B (zh) * 2009-03-30 2013-05-22 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法和液晶显示面板
CN202033562U (zh) * 2011-04-29 2011-11-09 京东方科技集团股份有限公司 液晶显示器阵列基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256326A (zh) * 2008-02-26 2008-09-03 上海广电光电子有限公司 一种易于测量tft特性的阵列基板
US20100259714A1 (en) * 2009-04-14 2010-10-14 Hannstar Display Corp. Array substrate for ffs type lcd panel and method for manufacturing the same
CN102236179A (zh) * 2010-05-07 2011-11-09 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102629046A (zh) * 2011-06-29 2012-08-08 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶显示器件
CN102629060A (zh) * 2012-02-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104090393A (zh) * 2014-07-04 2014-10-08 深圳市华星光电技术有限公司 一种液晶盒晶体管电性测试方法
CN104090393B (zh) * 2014-07-04 2017-06-06 深圳市华星光电技术有限公司 一种液晶盒晶体管电性测试方法

Also Published As

Publication number Publication date
US9488855B2 (en) 2016-11-08
CN103576401B (zh) 2018-05-08
US20140042465A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
CN102944959B (zh) 阵列基板、其制作方法、其测试方法及显示装置
CN105632959B (zh) 一种阵列基板及其制备方法和显示装置
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN103730475B (zh) 一种阵列基板及其制造方法、显示装置
CN103309095B (zh) 一种阵列基板及其制作方法、显示装置
CN102790051B (zh) 阵列基板及其制备方法、显示装置
CN104749842B (zh) 液晶显示设备及其制造方法
CN101089711A (zh) 液晶显示装置及其制造方法
CN103311310A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN102654703B (zh) 一种阵列基板及其制造方法、以及显示设备
CN103226272A (zh) 一种阵列基板及其制备方法、显示装置
CN103278979B (zh) 平面式液晶显示器的阵列基板及其制造方法
WO2014146349A1 (zh) 阵列基板及显示装置
CN102629060B (zh) 阵列基板及其制造方法、显示装置
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN104932152A (zh) 液晶显示面板及液晶显示面板的制造方法
CN103728803A (zh) 一种阵列基板及其制造方法、显示装置
CN103346159B (zh) 一种阵列基板及其制造方法、显示装置
CN202975549U (zh) 一种阵列基板及显示装置
CN104090389B (zh) 测试元件组、阵列基板、显示装置和测试方法
CN105810690A (zh) 显示基板及其制造方法和显示装置
CN103576401A (zh) 一种阵列基板及其制备方法、显示装置
CN204945589U (zh) 一种阵列基板及显示装置
CN104992947B (zh) 一种氧化物半导体tft阵列基板及其制备方法
CN203720505U (zh) 一种阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant