JPH021367B2 - - Google Patents
Info
- Publication number
- JPH021367B2 JPH021367B2 JP56182654A JP18265481A JPH021367B2 JP H021367 B2 JPH021367 B2 JP H021367B2 JP 56182654 A JP56182654 A JP 56182654A JP 18265481 A JP18265481 A JP 18265481A JP H021367 B2 JPH021367 B2 JP H021367B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- film
- substrate
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000011521 glass Substances 0.000 claims description 31
- 230000003746 surface roughness Effects 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 8
- 238000002441 X-ray diffraction Methods 0.000 claims description 5
- 238000010894 electron beam technology Methods 0.000 claims description 5
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- 239000010408 film Substances 0.000 description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 29
- 229910052720 vanadium Inorganic materials 0.000 description 16
- 239000007789 gas Substances 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 12
- 230000005669 field effect Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005169 Debye-Scherrer Methods 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Weting (AREA)
Description
本発明は、電界効果薄膜トランジスタ等の半導
体素子に関し、更に詳しくは、動作特性、信頼性
及び安定性の高い、多結晶シリコン薄膜半導体層
でその主要部を構成した半導体素子に関する。 最近、画像読取用としての、長尺化一次元フオ
トセンサや大面積化二次元フオトセンサ等の画像
読取装置の走査回路部、或いは液晶（LCと略記
する）や、エレクトロクローミー材料（ECと略
記する）或いはエレクトロルミネツセンス材料
（ELと略記する）を利用した画像表示デバイスの
駆動回路部を、これ等の表示部の大面積に伴つて
所定の基板上に形成したシリコン薄膜を素材とし
て電界効果薄膜トランジスタを形成することで構
成することが提案されている。 斯かるシリコン薄膜は、より高速化、より高機
能化された大型の画像読取装置や画像表示装置の
実現さら、非晶質であるよりも多結晶であること
が望まれている。その理由の１つとして上記の如
きの高速、高機能の読取装置の走査回路部や画像
表示装置の駆動回路部を形成する為の素材となる
シリコン薄膜の実効キヤリア移動度（effective
carrier mobility）μeffとしては、大きいことが
要求されるが、通常の放電分解法で得られる非晶
質シリコン薄膜に於いては精々0.1cm3／Ｖ・sec程
度であつて、単結晶シリコンに較べて遥かに劣
り、又、デバイス駆動による経時変化が著しいた
め所望の要求を満たすものでないことが挙げられ
る。この移動度μeffの小ささ及び経時変化の大き
さは、非晶質シリコン薄膜個有の特性であること
から、非晶質シリコン薄膜は、薄膜作成上の容易
さと生産コストの安価を生かし切れないという不
都合さを内在している。 これに対して、多結晶シリコン薄膜は、実際に
測定されたデータからも非晶質シリコン薄膜に較
べて、その移動度μeffが遥かに大きく、理輪的に
は現在得られている値よりも、更に大きな値の移
動度μeffを有するものが作成され得る可能性を有
している。 而乍ら、従来、種々の方法によつて作成された
多結晶シリコン薄膜を素材とした素子或いはデバ
イスが、所望された特性及び信頼性を充分発揮で
きなかつたのが、現状である。本発明者らは、多
くの半導体素子は、積層構造的には接合（PN接
合やMIS接合）を有しており、素子の機能として
接合面の特性及び信頼性が素子の性能や信頼性を
決定するという考え方に基き、上記の諸点に鑑み
ての、鋭意検討の結果多結晶シリコン薄膜半導体
素子においてシリコン薄膜中に含有する水素原子
(H)量とシリコン薄膜表面の凹凸が、素子の性能及
び信頼性を決定することを見出した。 更に詳しくは、多結晶シリコン薄膜を素材とし
て電界効果薄膜トランジスタを形成するに際し
て、従来の多結晶シリコン薄膜は、薄膜の表面凹
凸が大きかつたり不揃いであるため、素子の特
性、例えば実効キヤリアーモビリテイー（μeff）、
ゲートリーク等による歩留り及び動作の経時変
化、各素子のバラツキ等を低下又は悪化させてい
ることを見い出した。又、多結晶シリコン薄膜中
に一定量のＨが含有されていることが、上記素子
の特性を実用上可能ならしめ、又各素子のバラツ
キを低減させて更に実用性が高められることを見
出した。又、多結晶薄膜の配向性及びグレインサ
イズ（平均結晶粒径）が、上述した様な各種の特
性をより向上せしめることも合せて見い出したも
のである。 本発明の目的は、高性能の多結晶シリコン薄膜
半導体層を有する半導体素子を提供することを主
たる目的とする。 更に詳しくは、基板上に形成される多結晶シリ
コン薄膜半導体を用いて高性能で信頼性が高く、
安定性の高い電界効果薄膜トランジスタを提供す
ることをも目的とする。 又、優れた多結晶シリコン薄膜半導体層を用い
た電界効果薄膜トランジスタを構成素子とする大
面積化半導体デバイスを提供することをも目的と
する。 本発明の半導体素子を構成する多結晶シリコン
薄膜半導体層は、薄中にＨが0.01〜3atomic％含
有し、かつその表面凹凸が800Å以下であること
を特徴とする。 又、多結晶シリコン薄膜のＸ線回折パターン又
は電子線回折パターン（220）配向強度が、全体
の配向強度に対して30％以上、或いは又、多結晶
シリコン薄膜の平均結晶粒径が、220Å以上とさ
れる事により、本発明の目的がより一層効果的に
達成される。 この様な、Ｈ含有量及び表面凹凸性を有する多
結晶シリコン薄膜を素材として作製される半導体
素子の一例としての電界効果薄膜トランジスタ
は、トランジスタ特性（実効キヤリアーモビリテ
イ、スレシユホールド電圧、ON／OFF比、gm
等）が良好となり、連続動作によるトランジスタ
特性の経時変化もなく、かつ素子の歩留り及びバ
ラツキも著しく向上させることが出来るために
LC、EL或いはEC等を利用した表示デバイス或
いは画像読取デバイス等の走査回路や駆動回路を
安定して提供することが出来る。 本発明の多結晶シリコン薄膜を素材として作成
される半導体素子の一例としての電界効果薄膜ト
ランジスタ（TFT）は半導体層、電極層、絶縁
層を用いたトランジスタとして知られている。即
ち、半導体層に隣接したオーミツクなコンタクト
を持つたソース電極・ドレイン電極間に電圧を印
加し、そこを流れるチヤンネル電流を絶縁層を介
して設けたゲート電極にかけるバイアス電圧によ
り変調される。 第１図にはこのようなTFTの典型的な基本構
造の一例が示される。絶縁性基板１０１上に設け
られた半導体層１０２上にソース電極１０３、ド
レイン電極１０４が接して設けてあり、これ等を
被覆する様に絶縁層１０５が設けられ、該絶縁層
１０５上にゲート電極１０６がある。 本発明に於ける第１図に示される構造を有する
TFTに於いては、半導体層１０２は、前述した
特性を有する多結晶シリコン薄膜で構成され、半
導体層１０２と２つの電極、即ち、ソース電極１
０３、ドレイン電極１０４の各々との間には、例
えば非晶質シリコンで構成された第１のn+層１
０７、第２のn+層１０８が設けられ、オーミツ
クコンタクトを形成している。 絶縁層１０５はCVD（Chemical Vapour
Deposition）又はLPCVD（Low pressure
Chemical Vapour Deposition）或いはPCVD
（Plasma Chemical Vapour Deposition）で形
成されるシリコンナイトライド、SiO2、Al2O3、
等の材料で構成される。 本発明においては、多結晶シリコン薄膜に含有
するＨ量を0.01at％以上にすることによつて、
種々のトランジスタ特性を向上させることが出来
る。多結晶シリコン薄膜に含有されるＨは、主に
多結晶シリコンのグレインパウダリー（結晶粒
界）に存在し、Si−Ｈの形でSi原子と結合してい
るが、Si＝H2、Si≡H3の如き結合形態のものや
遊離水素も含んでいることが予想され、これ等不
安定な状態で含有されている水素に起因して、そ
の特性の経時的変化が生じているものと思われる
が、本発明者らの多くの実験事実から3atomic％
以下のＨ量においては、トランジスタ特性の劣化
特に経時変化を起させることは、ほとんどなく、
安定してその特性を維持し得ることが観察されて
いる。即ち、例えばatomicを越えるＨ量では、
上述のように連続的にトランジスタ動作を行つた
場合、実効キヤリアーモビリテイの減少が見られ
かつ出力ドレイン電流が時間とともに減少し、ス
レツシユホールド電圧が変化するという経時変化
が観察された。本発明に於いてはＨ量は0.01〜
3atomic％とされるが、好適には0.05〜0.2％
atomic％最適には、1atomic％程度とするのが望
ましい。 本発明に於いて規定する多結晶シリコン薄膜中
に含まれている水素量の測定は、0.1atomic％以
上は通常化学分析で用いられている水素分析計
（Perkin Elmen社製Model−240型元素分析計）
により行つた。いずれも試料は５mgを分析計ホル
ダー中に装填して、水素重量を測定し、膜中に含
まれる水素量をatomic％で算出した。 0.1atomic％以下の微小量分析は二次イオン質
量分析計−SIMS−（Cameca社製Model IMS−
3f）により行つた。この分析法に於いては通常の
方法を踏襲した。即ちチヤージアツプ防止のため
薄膜上に200Å厚の金を蒸着し、一次イオンビー
ムのイオンエネルギーを8KeVとし、サンプル電
流５×10-10A、スポツトサイズ50μｍ径としエツ
チング面積は250×250μｍとして、Si+に対する
H+イオンの検出強度比を求め水素含有量を
atomic％で算出した。 又、多結晶シリコン薄膜トランジスターの経時
変化に関しては次のような方法によつて行つた。 第２図に示す構造のTETを作製しゲート２０
１にゲート電圧VG＝40V、ソース２０３とドレ
イン２０２間にドレイン電圧VD＝40Vを印加し
ソース２０３とドレイン間に流れるドレイン電流
をエレクトロメーター２０８（Keithley610Cエ
レクトロメーター）により測定し、ドレイン電流
の時間的変化を測定した。経時変化率は、500時
間の連続動作後のドレイン電流の変動量を初期ド
レイン電流で割りそれを100倍し、％表示で表わ
した。 TFTの閾値（スレシユホールド）電圧THは、
MOSFETで通常行われているVD−√D曲線にお
ける直線部分を外挿し横軸であるVD軸と交差し
た点によつて定義した。経時変化前と後のVTHの
変化も同時にしらべ、変化量をボルトで表示し
た。 更に、多結晶シリコン薄膜の表面凹凸を800Å
以下とすることによつて、この多結晶シリコン薄
膜の表面にゲート用の絶縁層を形成した上ゲート
型電界効果トランジスタの場合のゲートリークを
著しく減少させることができる。ゲート用絶縁層
は通常トランジスタ特性の向上のために出来るだ
け薄くされるが、数百Å〜数千Åの範囲内で形成
されるため薄膜表面の最大凹凸が800Åを越える
凹凸は、実用上、ゲートリークを避ける範囲とす
るのが困難である。更に又、800Åを越える凹凸
は、トランジスタ特性特に実効キヤリアーモビリ
テイを著しく減少させ、かつ経時変化も増加させ
るものである。 これらの事実は、絶縁層と多結晶シリコン表面
をドリフトするキヤリアーが、凹凸の影響を強く
受けていることを示しており、トランジスタの特
性と安定性のために表面凹凸の低減が必須の条件
である。 次に、ゲート用絶縁層上に多結晶シリコン薄膜
を形成する下ゲート型電界効果トランジスタの場
合について述べる。多結晶シリコン薄膜の表面の
最大凹凸が800Åを越えるものは、基板表面近傍
において結晶配向性が乏しいアモルアスや微細結
晶層が成長し、成長途中から膜成長方向に扇状に
拡がる結晶粒成長が起こり凹凸を増大させること
が多くの膜断面写真から判明した。 従つて、このような表面凹凸の最大が800Åを
越える多結晶シリコン薄膜を半導体層に用いた下
ゲート型のトランジスタ特性は、実効キヤリアー
モビリテイが極めて小さくトランジスタの連続動
作の経時変化も大きく実用上の特性が劣る。 本発明で開示される表面凹凸性を800Å以下に
押えて形成される多結晶シリコン薄膜は、基板界
面から密な結晶成長が起り膜厚方向での結晶性、
配向性に著しい差違は見られないものであり、ト
ランジスタ特性においても良好なものを与える。 多結晶シリコン薄膜の表面凹凸を800Å以下と
することが上又は下ゲート型のいずれにも拘らず
電界効果トランジスタにとつて望まし、最適に
は、500Å以下とされるのがよい。本発明に於い
てはこの表面凹凸の測定は、電界放射型走査電子
顕微鏡（JFSM−30型：日本電子社製）により
25KVの加速電子による多結晶薄膜シリコンの表
−断面の10万倍像から求めた。 形成される多結晶シリコン薄膜半導体層に含有
されるＨ量及びその凹凸性を前記の様に制限する
には、種々の方法において実現しうる。 例えば、SiH4、Si2H6等の水素化シリコンをグ
ロー放電分解法（GD）によつて析出させる方
法、Siターゲツトを用いH2を含むガス中でスパ
ツタ（SP）する方法、H2プラズマふん囲気でSi
を電子ビーム蒸着する（IP）方法、超高真空下
でのH2雰囲気下で蒸着する方法（HVD法）を始
め、CVDやLPCVD等で形成された多結晶シリコ
ン膜をH2プラズマ処理する方法等々の特定の条
件下によつて実現されうる。本発明で特記すべき
ことは、GD法やSP法、IP法及びHVD法、よつ
て形成された多結晶シリコン薄膜半導体層による
と、本発明で開示されるように350℃〜450℃とい
う低温においてもＨ量及び表面凹凸の制限を守る
限り、例えばCVDやLPCVDで高温（600℃以上）
の下で作製されてH2プラズマアニールした従来
知られている多結晶シリコン膜と遜色のないトラ
ンジスタ特性を与え、かつ安定性及び信頼性を与
えるものであり、本発明の有用性を端的に表わし
ている。 更に、多結晶シリコン薄膜のＨ量及び表面凹凸
性を満足し、かつ（220）配向が強くなるにつれ
て、トランジスタ特性特に実効キヤリアーモビリ
テイの更に向上することが認められ、又、連続動
作時の経時変化に大きく影響する。 多結晶シリコン薄膜の結晶性、配向性には、膜
作成法、膜作成条件によつて種々のものが得られ
ることが知られている。 本発明に於いては、配向性を調べる方法として
はＸ線回折、電子線回折を合わせて行つた。 作成した多結晶シリコン膜のＸ線回折強度を
Rigaku電機製Ｘ線デイクラクトメーター（銅管
球、35KV、10ｍＡ）により測定し、比較を行つ
た。回折角2θは20゜〜65゜まで変化させて（111）、
（220）、（311）の回折ピークを検出してその回折
強度を求めた。 又、電子線回折強度を日本電子社製JEM−
100Vにより測定し同様に各回折強度を求めた。 ASTMカード（No.27−1402、JCPDS1977）に
よれば、配向の全くない多結晶シリコンの場合、
回折強度の大きい面（ｈ、ｋ、ｌ）表示で
（111）：（220）：（311）＝100：55：30で（220）だ
け取り出してみると全回折強度に対する比、即
ち、 （220）の回折強度／（総回折強度）は、 約（55／250）×100＝22（％）である。 この値を基準にして、この値の大きな（200）
配向性の良いもの特に30％以上の値をもつもの
が、更に良好なトランジスタ特性を示し30％未満
においては、経時変化が大きくなり好しくない。
本発明に於いて最適には50％以上が望しい。 又更に、多結晶シリコン薄膜のＨ量及び表面凹
凸性を満足しかつ平均結晶粒径（平均的グレイン
サイズ）が大きくなるにつれてトランジスタ特性
特に実効キヤリアーモビリテイの向上することが
認められた、平均的グレインサイズの値は、上述
のＸ線回折パターンの（220）ピークの半値巾か
ら通常の用いられているScherrer法によつて求め
た。平均的グレインサイズが、200Å以上で特に
実効キヤリアーモビリテイが向上する。特に最適
には、300Å以上が望しい。 グレインサイズは、膜厚の違いによつて成長度
合の差があらわれて、その大きさが異なる場合が
多い。多結晶シリコン薄膜の作成方法や作製条件
によつてこの膜厚によるグレインサイズの差の程
度も異なる。従つて各作成法によつて、適宜膜厚
が定められる。 本発明において、開示されるように、特に水素
化シリコン化合物のガスのグロー放電法、H2雰
囲気でのシリコンのスパツタリング法、イオンプ
レーテイング法、超高真空蒸着法においては、基
板表面温度が500℃以下（約350〜500℃の範囲）
で本発明の目的に合致しうる多結晶シリコン薄膜
の形成が可能である。この事実は、大面積のデバ
イス用の大面積にわたる駆動回路や走査回路の作
製において、基板の均一加熱や安価な大面積基板
材料という点で有利であるだけでなく、透過型の
表示素子用の基板や基板側入射型の光電変換受光
素子の場合等画像デバイスの応用において透光性
のガラス基板が多く望まれており、この要求に答
えうるものとして重要である。 従つて、本発明によれば従来技術に較べて、低
温度領域をも実施することが出来る為に、従来法
で使用されている高融点ガラス、硬ガラス等の耐
熱性ガラス、耐熱性セラミツクス、サフアイヤ、
スピネル、シリコンウエーハー等の他に、一般の
低融点ガラス、耐熱性プラスチツクス、等も使用
され得る。 ガラス基板としては、軟化点温度が630℃の並
ガラス、軟化点が780℃の普通硬質ガラス、軟化
点温度が820℃の超硬質ガラス（JIS1級超硬質ガ
ラス）等が考えられる。 本発明の製法に於いては、いずれの基板を用い
ても基板温度が軟化点より低く押えられるため、
基板をそこなうことなく、膜を作成できる利点が
ある。 本発明の実施例に於いては、基板ガラスとして
軟化点の低い並ガラス（ソーダガラス）のうち、
主としてコーニング＃7059ガラスを用いたが、軟
化点が1500℃の石英ガラス等を基板としても可能
である。しかし、実用上からは並ガラスを用いる
ことは、安価で大面積にわたつて薄膜トランジス
タを作製する上で有利である。 以下に、本発明を更に詳細に説明するために、
多結晶シリコン薄膜の形成からTFTの作成プロ
セスとTFT動作結果について実施例によつて具
体的に説明する。 実施例 １ 以下に示す工程でコーニングガラス（＃7059）
基板上に多結晶シリコン薄膜を形成し、電界効果
薄膜トランジスタ（TFT）を作製した。120×
120mm、0.7mm厚の＃7059コーニングガラスを
HF／HNO3／CH3COOHの混合液で軽くエツチ
ングし、流水洗浄液乾燥して基板３００を準備し
た。基板３００を第３図に示されたベルジヤー堆
積室３０１内の上部アノード側の基板加熱ホルダ
ー３０２に密着して固定した。ベルジヤー３０１
を拡散ポンプ３０９で真空状態に導びき、バツク
グランド真空度を２×10-6Torrまで排気した後、
基板加熱ホルダー３０２を加熱して、基板３００
の表面温度を350℃に保つた。続いてH2ガスで
10vol％に希釈したSiH4ガス（SiH4(10)／H2と略
記する）をマスフローコントローラ３０４を用い
て5SCCMの流量で、リング状ガス吹き出し口３
１５からベルジヤー３０１内に導入し、メインバ
ルブ３１０を絞つて絶縁圧力計３１２を用いてベ
ルジヤー内圧を0.03Torrに調整した。ベルジヤ
ー内圧が安定してから、下部カソード電極３１３
に13.56MHzの高周波電源３１４によつて、
0.7KV印加してカソード３１３とアノード（基板
加熱ホルダー）３０２間にグロー放電を生起させ
た。電流は60ｍＡ、RF放電パワー（進行波−反
射波）は20Wであつた。この条件でのシリコン膜
の成長速度は0.25Å／secであり、4.5時間成長さ
せて約0.4μ膜を形成した。 こうして形成された基板３００上のシリコン膜
の膜厚の分布は、±５％内に収つていた。又、シ
リコン層中に含有するＨ量は、2.2％、シリコン
膜薄表面の凹凸は、〔10万倍の電子顕微鏡による
膜の断面写真から〕最大約300Åであつた。続い
て、第４図に示した工程にそつてTFTを作製し
た。シリコン薄膜４０１上に同一装置内において
ｎ＋層４０２を以下の様に形成した。基板は250
℃に調整させた後、水素ガスで100vol ppmに希
釈されたPH3ガス（PH3（100）／H2と略記する）
をH2で100vol％に希釈されたSiH4（SIH4(10)／H2
と略記する）ガスに対して、PH3／SiH4 mol比
にして５×10-3の割合でマスフローメーター３０
４及び３０６によつてベルジヤー３０１内に流入
させ、ベルジヤー３０１内の圧力を0.12Torrに
調整して10Wでグロー放電を行いＰのドープされ
たn+層４０２を500Åの厚さに形成した〔工程
(b)〕。次に工程(c)のようにフオトエツチングによ
りn+層４０２をソース電極４０３の領域、ドレ
イン電極４０４の領域をのぞいて除去した。次に
ゲート絶縁膜を形成すべくベルジヤー３０１内に
再び上記の基板が、アノード側の加熱ホルダー３
０２に固定された、多結晶シリコンを作製する場
合と同様にベルジヤー３０１が排気され、基板温
度Tsを250℃としてNH3ガスを20SCCMをSiH4
（SiH4(10)／H2）ガスを5SCCMマスフローメータ
ー３０５及び３０４によつて導入して5Wでグロ
ー放電を生起させてSiNH膜４０５を2500Åの厚
さに堆積させた。 次にフオトエツチング工程によりソース電極４
０３、ドレイン電極４０４用のコンタクトホール
４０６−２，４０６−１をあけ、その後で、
SiNH膜４０５全面にAlを蒸着して電極膜４０７
を形成した後、ホトエツチング工程によりAl電
極膜４０７を加工してソース電極用取出し電極４
０８、ドレイン電極用取出し電極４０９及びゲー
ト電極４１０を形成した。その後、H2雰囲気中
で250℃の熱処理を行つた後、以上の条件とプロ
セスに従つて形成されたTFT（チヤンネル長Ｌ＝
10μ、チヤンネル幅Ｗ＝500μ）は安定で良好な特
性を示した。 第６図にこの様にして試作したTFTの特性例
を示す。第６図にはドレイン電流IDとドレイン電
圧VDの関係をゲート電極VGをパラメータにした
TFT特性例が示されてある。ゲートのスレツシ
ヨールド電圧（Vth）は5Vと低く、VG＝20Vで
のVG＝０の電流値の比は３ケタ以上とれている。
この素子の実効モビリテイー（μeff）は、1.3
（cm2／Ｖ・sec）であり、VG＝40V、VD＝40Vの条件 でID（ドレイン電流）及びVthの変化を測定した
が、500時間でIDは、0.1％以下、Vthは全く不変で
あり経時のDC動作特性は良好であつた。 又120mm×120mmのコーニングガラス基板上の同
一形状のTFT素子でゲートリークして素子特性
を充分発揮できない素子の率は0.2％以下であり
実用上使用可能な範囲に入つていた。 実施例 ２ 実施例１と同様にしてコーニングガラス上にシ
リコン膜を形成するに際して、基板表面温度380
℃、SiH4（SiH4(10)／H2）流量2SCCM、ベルジヤ
ー内圧0.015Torr、RFパワー10Wの条件を用い
た。この条件でのシリコン膜の成長速度は、0.07
Å／secであり、４時間成長させて約0.1μ膜を形
成した。シリコン層中に含有するＨ量は、
0.8atomic％、シリコン膜表面の凹凸は、その最
大が約100Åであつた。 続いて実施例１と同様の工程（(a)〜(g)）によつ
てTFTを作製した。この素子の実効モビリテイ
ーは、1.6（cm2／Ｖ・sec）であり、VG＝40V、VD＝ 40Vの条件でID及びVthの変化を測定したが、500
時間でIDは0.1％以下、Vthは全く不変であり経時
のDC動作特性は良好であつた。 又120mm×120mmのコーニングガラス基板上の同
一形状のTFT素子でゲートリークして素子特性
を充分発揮できない素子の率はほとんど０であつ
た。 実施例 ３ 第５図のａに示されるようにコーニングガラス
５００上にM0蒸着膜（EB蒸着、1000Å厚）を設
けた後に、ホトリソグラフイーによつて所定の形
状にゲート電極５０１を形成したものを基板とし
た。続いて実施例１と同様の条件によつてSiNH
膜５０２を形成2500Å形成(b)し、更に多結晶シリ
コン薄膜５０３を実施例２と同様の条件で0.1μ形
成(c)した。更に、多結晶シリコン薄膜５０３上に
実施例１と同様にｎ＋層５０４を500Å形成し、
続いてAl蒸着膜５０５を1500Å積層(d)させた。
その後再びホートリソグラフイーによつてソー
ス、ドレイン電極５０６，５０７を形成(e)した。
その後H2雰囲気中で250℃の熱処理を行つた。以
上の条件とプロセスで形成されたTFT（チヤンネ
ル長Ｌ＝10μ、チヤンネル幅Ｗ＝500W）は良好
な特性を示した。ゲートのスレツシヨールド電圧
（Vth）は3Vと低く、VG＝20VでのVG＝０の電流
値の比は３ケタ以上とれている。この素子の実効
モビリテイー（μeff）は、0.9（cm2／Ｖ・sec）であ り、VG＝40V、VD＝40Vの条件でID及びVthの変
化を測定したが、500時間でIDは、0.1％以下、Vth
は、全く不変であつた。 実施例 ４ 実施例１と同様に準備された同等のコーニング
ガラス基板３００をベルジヤー３０１内の上部ア
ノード側の基板加熱ホルダー３０２に密着して固
定し、下部カソード３１３の電極板上に基板と対
向するように多結晶シリコン板（図示されていな
い：99.9999％）を静置した。ベルジヤー３０１
を拡散ポンプ３０９で真空状態とし、２×
10-6Torrまで排気し、基板加熱ホルダー３０２
を加熱して基板３００の表面温度を450℃に保つ
た。続いて高純度H2ガスをマスフローメーター
３０８によつて0.5SCCMベルジヤー内に導入し、
更にAr／He（５／95比）混合ガスをマスフロー
メーター３０７によつて50SCCMの流量でベルジ
ヤー３０１内に導入しメインバルブ３１０を絞つ
てベルジヤー内圧を0.05Torrに設定した。ベル
ジヤー内圧が安定してから、下部カソード電極３
１３に13.56MHzの高周波電源３１４によつて、
2.0KV印加してカソード３１２上の多結晶シリコ
ン板とアノード（基板加熱ホルダー）３０２間に
グロー放電を生起させた。RF放電パワー（進行
波−反射波）は200Wであつた。この条件でのシ
リコン膜の成長速度は0.3Å／secであり、４時間
成長させて約0.4μ膜を形成した。 シリコン層中に含有するＨ量は、0.2％atomic
％、シリコン膜表面の凹凸は、10万倍のの電子顕
微鏡による膜の断面写真から最大約400Åであつ
た。 続いて実施例１と同様に第４図に示す工程（(a)
〜(g)）従つてTFTを作製した。この素子の実効
モビリテイーは1.0（cm2／Ｖ・sec）であり、VG＝ 40V、VD＝40Vの条件でID及びVthの変化を測定
したが、500時間でIDは、0.1％以下、Vthは全く不
変であり経時のDC動作特性は良好であつた。 又120mm×120mmのコーニングガラス基板上の同
一形状のTFT素子でゲートリークして素子特性
を充分発揮できない素子の率は0.2％であり実用
上使用可能な範囲に入つていた。 実施例 ５ 実施例４と同様の方法で、コーニングガラス基
板上にシリコン膜を形成するに際して、Ar／He
（５／95比）を50SCCMに対してH2ガス流量を第
１表に示す如く変化させて作製された各々のＨ
量、表面凹凸性を有する0.4μ膜厚のシリコン膜の
各々を用いて実施例１と同様の工程によつて
TFTを作製しその特性を測定した結果に第１表
を示した。
体素子に関し、更に詳しくは、動作特性、信頼性
及び安定性の高い、多結晶シリコン薄膜半導体層
でその主要部を構成した半導体素子に関する。 最近、画像読取用としての、長尺化一次元フオ
トセンサや大面積化二次元フオトセンサ等の画像
読取装置の走査回路部、或いは液晶（LCと略記
する）や、エレクトロクローミー材料（ECと略
記する）或いはエレクトロルミネツセンス材料
（ELと略記する）を利用した画像表示デバイスの
駆動回路部を、これ等の表示部の大面積に伴つて
所定の基板上に形成したシリコン薄膜を素材とし
て電界効果薄膜トランジスタを形成することで構
成することが提案されている。 斯かるシリコン薄膜は、より高速化、より高機
能化された大型の画像読取装置や画像表示装置の
実現さら、非晶質であるよりも多結晶であること
が望まれている。その理由の１つとして上記の如
きの高速、高機能の読取装置の走査回路部や画像
表示装置の駆動回路部を形成する為の素材となる
シリコン薄膜の実効キヤリア移動度（effective
carrier mobility）μeffとしては、大きいことが
要求されるが、通常の放電分解法で得られる非晶
質シリコン薄膜に於いては精々0.1cm3／Ｖ・sec程
度であつて、単結晶シリコンに較べて遥かに劣
り、又、デバイス駆動による経時変化が著しいた
め所望の要求を満たすものでないことが挙げられ
る。この移動度μeffの小ささ及び経時変化の大き
さは、非晶質シリコン薄膜個有の特性であること
から、非晶質シリコン薄膜は、薄膜作成上の容易
さと生産コストの安価を生かし切れないという不
都合さを内在している。 これに対して、多結晶シリコン薄膜は、実際に
測定されたデータからも非晶質シリコン薄膜に較
べて、その移動度μeffが遥かに大きく、理輪的に
は現在得られている値よりも、更に大きな値の移
動度μeffを有するものが作成され得る可能性を有
している。 而乍ら、従来、種々の方法によつて作成された
多結晶シリコン薄膜を素材とした素子或いはデバ
イスが、所望された特性及び信頼性を充分発揮で
きなかつたのが、現状である。本発明者らは、多
くの半導体素子は、積層構造的には接合（PN接
合やMIS接合）を有しており、素子の機能として
接合面の特性及び信頼性が素子の性能や信頼性を
決定するという考え方に基き、上記の諸点に鑑み
ての、鋭意検討の結果多結晶シリコン薄膜半導体
素子においてシリコン薄膜中に含有する水素原子
(H)量とシリコン薄膜表面の凹凸が、素子の性能及
び信頼性を決定することを見出した。 更に詳しくは、多結晶シリコン薄膜を素材とし
て電界効果薄膜トランジスタを形成するに際し
て、従来の多結晶シリコン薄膜は、薄膜の表面凹
凸が大きかつたり不揃いであるため、素子の特
性、例えば実効キヤリアーモビリテイー（μeff）、
ゲートリーク等による歩留り及び動作の経時変
化、各素子のバラツキ等を低下又は悪化させてい
ることを見い出した。又、多結晶シリコン薄膜中
に一定量のＨが含有されていることが、上記素子
の特性を実用上可能ならしめ、又各素子のバラツ
キを低減させて更に実用性が高められることを見
出した。又、多結晶薄膜の配向性及びグレインサ
イズ（平均結晶粒径）が、上述した様な各種の特
性をより向上せしめることも合せて見い出したも
のである。 本発明の目的は、高性能の多結晶シリコン薄膜
半導体層を有する半導体素子を提供することを主
たる目的とする。 更に詳しくは、基板上に形成される多結晶シリ
コン薄膜半導体を用いて高性能で信頼性が高く、
安定性の高い電界効果薄膜トランジスタを提供す
ることをも目的とする。 又、優れた多結晶シリコン薄膜半導体層を用い
た電界効果薄膜トランジスタを構成素子とする大
面積化半導体デバイスを提供することをも目的と
する。 本発明の半導体素子を構成する多結晶シリコン
薄膜半導体層は、薄中にＨが0.01〜3atomic％含
有し、かつその表面凹凸が800Å以下であること
を特徴とする。 又、多結晶シリコン薄膜のＸ線回折パターン又
は電子線回折パターン（220）配向強度が、全体
の配向強度に対して30％以上、或いは又、多結晶
シリコン薄膜の平均結晶粒径が、220Å以上とさ
れる事により、本発明の目的がより一層効果的に
達成される。 この様な、Ｈ含有量及び表面凹凸性を有する多
結晶シリコン薄膜を素材として作製される半導体
素子の一例としての電界効果薄膜トランジスタ
は、トランジスタ特性（実効キヤリアーモビリテ
イ、スレシユホールド電圧、ON／OFF比、gm
等）が良好となり、連続動作によるトランジスタ
特性の経時変化もなく、かつ素子の歩留り及びバ
ラツキも著しく向上させることが出来るために
LC、EL或いはEC等を利用した表示デバイス或
いは画像読取デバイス等の走査回路や駆動回路を
安定して提供することが出来る。 本発明の多結晶シリコン薄膜を素材として作成
される半導体素子の一例としての電界効果薄膜ト
ランジスタ（TFT）は半導体層、電極層、絶縁
層を用いたトランジスタとして知られている。即
ち、半導体層に隣接したオーミツクなコンタクト
を持つたソース電極・ドレイン電極間に電圧を印
加し、そこを流れるチヤンネル電流を絶縁層を介
して設けたゲート電極にかけるバイアス電圧によ
り変調される。 第１図にはこのようなTFTの典型的な基本構
造の一例が示される。絶縁性基板１０１上に設け
られた半導体層１０２上にソース電極１０３、ド
レイン電極１０４が接して設けてあり、これ等を
被覆する様に絶縁層１０５が設けられ、該絶縁層
１０５上にゲート電極１０６がある。 本発明に於ける第１図に示される構造を有する
TFTに於いては、半導体層１０２は、前述した
特性を有する多結晶シリコン薄膜で構成され、半
導体層１０２と２つの電極、即ち、ソース電極１
０３、ドレイン電極１０４の各々との間には、例
えば非晶質シリコンで構成された第１のn+層１
０７、第２のn+層１０８が設けられ、オーミツ
クコンタクトを形成している。 絶縁層１０５はCVD（Chemical Vapour
Deposition）又はLPCVD（Low pressure
Chemical Vapour Deposition）或いはPCVD
（Plasma Chemical Vapour Deposition）で形
成されるシリコンナイトライド、SiO2、Al2O3、
等の材料で構成される。 本発明においては、多結晶シリコン薄膜に含有
するＨ量を0.01at％以上にすることによつて、
種々のトランジスタ特性を向上させることが出来
る。多結晶シリコン薄膜に含有されるＨは、主に
多結晶シリコンのグレインパウダリー（結晶粒
界）に存在し、Si−Ｈの形でSi原子と結合してい
るが、Si＝H2、Si≡H3の如き結合形態のものや
遊離水素も含んでいることが予想され、これ等不
安定な状態で含有されている水素に起因して、そ
の特性の経時的変化が生じているものと思われる
が、本発明者らの多くの実験事実から3atomic％
以下のＨ量においては、トランジスタ特性の劣化
特に経時変化を起させることは、ほとんどなく、
安定してその特性を維持し得ることが観察されて
いる。即ち、例えばatomicを越えるＨ量では、
上述のように連続的にトランジスタ動作を行つた
場合、実効キヤリアーモビリテイの減少が見られ
かつ出力ドレイン電流が時間とともに減少し、ス
レツシユホールド電圧が変化するという経時変化
が観察された。本発明に於いてはＨ量は0.01〜
3atomic％とされるが、好適には0.05〜0.2％
atomic％最適には、1atomic％程度とするのが望
ましい。 本発明に於いて規定する多結晶シリコン薄膜中
に含まれている水素量の測定は、0.1atomic％以
上は通常化学分析で用いられている水素分析計
（Perkin Elmen社製Model−240型元素分析計）
により行つた。いずれも試料は５mgを分析計ホル
ダー中に装填して、水素重量を測定し、膜中に含
まれる水素量をatomic％で算出した。 0.1atomic％以下の微小量分析は二次イオン質
量分析計−SIMS−（Cameca社製Model IMS−
3f）により行つた。この分析法に於いては通常の
方法を踏襲した。即ちチヤージアツプ防止のため
薄膜上に200Å厚の金を蒸着し、一次イオンビー
ムのイオンエネルギーを8KeVとし、サンプル電
流５×10-10A、スポツトサイズ50μｍ径としエツ
チング面積は250×250μｍとして、Si+に対する
H+イオンの検出強度比を求め水素含有量を
atomic％で算出した。 又、多結晶シリコン薄膜トランジスターの経時
変化に関しては次のような方法によつて行つた。 第２図に示す構造のTETを作製しゲート２０
１にゲート電圧VG＝40V、ソース２０３とドレ
イン２０２間にドレイン電圧VD＝40Vを印加し
ソース２０３とドレイン間に流れるドレイン電流
をエレクトロメーター２０８（Keithley610Cエ
レクトロメーター）により測定し、ドレイン電流
の時間的変化を測定した。経時変化率は、500時
間の連続動作後のドレイン電流の変動量を初期ド
レイン電流で割りそれを100倍し、％表示で表わ
した。 TFTの閾値（スレシユホールド）電圧THは、
MOSFETで通常行われているVD−√D曲線にお
ける直線部分を外挿し横軸であるVD軸と交差し
た点によつて定義した。経時変化前と後のVTHの
変化も同時にしらべ、変化量をボルトで表示し
た。 更に、多結晶シリコン薄膜の表面凹凸を800Å
以下とすることによつて、この多結晶シリコン薄
膜の表面にゲート用の絶縁層を形成した上ゲート
型電界効果トランジスタの場合のゲートリークを
著しく減少させることができる。ゲート用絶縁層
は通常トランジスタ特性の向上のために出来るだ
け薄くされるが、数百Å〜数千Åの範囲内で形成
されるため薄膜表面の最大凹凸が800Åを越える
凹凸は、実用上、ゲートリークを避ける範囲とす
るのが困難である。更に又、800Åを越える凹凸
は、トランジスタ特性特に実効キヤリアーモビリ
テイを著しく減少させ、かつ経時変化も増加させ
るものである。 これらの事実は、絶縁層と多結晶シリコン表面
をドリフトするキヤリアーが、凹凸の影響を強く
受けていることを示しており、トランジスタの特
性と安定性のために表面凹凸の低減が必須の条件
である。 次に、ゲート用絶縁層上に多結晶シリコン薄膜
を形成する下ゲート型電界効果トランジスタの場
合について述べる。多結晶シリコン薄膜の表面の
最大凹凸が800Åを越えるものは、基板表面近傍
において結晶配向性が乏しいアモルアスや微細結
晶層が成長し、成長途中から膜成長方向に扇状に
拡がる結晶粒成長が起こり凹凸を増大させること
が多くの膜断面写真から判明した。 従つて、このような表面凹凸の最大が800Åを
越える多結晶シリコン薄膜を半導体層に用いた下
ゲート型のトランジスタ特性は、実効キヤリアー
モビリテイが極めて小さくトランジスタの連続動
作の経時変化も大きく実用上の特性が劣る。 本発明で開示される表面凹凸性を800Å以下に
押えて形成される多結晶シリコン薄膜は、基板界
面から密な結晶成長が起り膜厚方向での結晶性、
配向性に著しい差違は見られないものであり、ト
ランジスタ特性においても良好なものを与える。 多結晶シリコン薄膜の表面凹凸を800Å以下と
することが上又は下ゲート型のいずれにも拘らず
電界効果トランジスタにとつて望まし、最適に
は、500Å以下とされるのがよい。本発明に於い
てはこの表面凹凸の測定は、電界放射型走査電子
顕微鏡（JFSM−30型：日本電子社製）により
25KVの加速電子による多結晶薄膜シリコンの表
−断面の10万倍像から求めた。 形成される多結晶シリコン薄膜半導体層に含有
されるＨ量及びその凹凸性を前記の様に制限する
には、種々の方法において実現しうる。 例えば、SiH4、Si2H6等の水素化シリコンをグ
ロー放電分解法（GD）によつて析出させる方
法、Siターゲツトを用いH2を含むガス中でスパ
ツタ（SP）する方法、H2プラズマふん囲気でSi
を電子ビーム蒸着する（IP）方法、超高真空下
でのH2雰囲気下で蒸着する方法（HVD法）を始
め、CVDやLPCVD等で形成された多結晶シリコ
ン膜をH2プラズマ処理する方法等々の特定の条
件下によつて実現されうる。本発明で特記すべき
ことは、GD法やSP法、IP法及びHVD法、よつ
て形成された多結晶シリコン薄膜半導体層による
と、本発明で開示されるように350℃〜450℃とい
う低温においてもＨ量及び表面凹凸の制限を守る
限り、例えばCVDやLPCVDで高温（600℃以上）
の下で作製されてH2プラズマアニールした従来
知られている多結晶シリコン膜と遜色のないトラ
ンジスタ特性を与え、かつ安定性及び信頼性を与
えるものであり、本発明の有用性を端的に表わし
ている。 更に、多結晶シリコン薄膜のＨ量及び表面凹凸
性を満足し、かつ（220）配向が強くなるにつれ
て、トランジスタ特性特に実効キヤリアーモビリ
テイの更に向上することが認められ、又、連続動
作時の経時変化に大きく影響する。 多結晶シリコン薄膜の結晶性、配向性には、膜
作成法、膜作成条件によつて種々のものが得られ
ることが知られている。 本発明に於いては、配向性を調べる方法として
はＸ線回折、電子線回折を合わせて行つた。 作成した多結晶シリコン膜のＸ線回折強度を
Rigaku電機製Ｘ線デイクラクトメーター（銅管
球、35KV、10ｍＡ）により測定し、比較を行つ
た。回折角2θは20゜〜65゜まで変化させて（111）、
（220）、（311）の回折ピークを検出してその回折
強度を求めた。 又、電子線回折強度を日本電子社製JEM−
100Vにより測定し同様に各回折強度を求めた。 ASTMカード（No.27−1402、JCPDS1977）に
よれば、配向の全くない多結晶シリコンの場合、
回折強度の大きい面（ｈ、ｋ、ｌ）表示で
（111）：（220）：（311）＝100：55：30で（220）だ
け取り出してみると全回折強度に対する比、即
ち、 （220）の回折強度／（総回折強度）は、 約（55／250）×100＝22（％）である。 この値を基準にして、この値の大きな（200）
配向性の良いもの特に30％以上の値をもつもの
が、更に良好なトランジスタ特性を示し30％未満
においては、経時変化が大きくなり好しくない。
本発明に於いて最適には50％以上が望しい。 又更に、多結晶シリコン薄膜のＨ量及び表面凹
凸性を満足しかつ平均結晶粒径（平均的グレイン
サイズ）が大きくなるにつれてトランジスタ特性
特に実効キヤリアーモビリテイの向上することが
認められた、平均的グレインサイズの値は、上述
のＸ線回折パターンの（220）ピークの半値巾か
ら通常の用いられているScherrer法によつて求め
た。平均的グレインサイズが、200Å以上で特に
実効キヤリアーモビリテイが向上する。特に最適
には、300Å以上が望しい。 グレインサイズは、膜厚の違いによつて成長度
合の差があらわれて、その大きさが異なる場合が
多い。多結晶シリコン薄膜の作成方法や作製条件
によつてこの膜厚によるグレインサイズの差の程
度も異なる。従つて各作成法によつて、適宜膜厚
が定められる。 本発明において、開示されるように、特に水素
化シリコン化合物のガスのグロー放電法、H2雰
囲気でのシリコンのスパツタリング法、イオンプ
レーテイング法、超高真空蒸着法においては、基
板表面温度が500℃以下（約350〜500℃の範囲）
で本発明の目的に合致しうる多結晶シリコン薄膜
の形成が可能である。この事実は、大面積のデバ
イス用の大面積にわたる駆動回路や走査回路の作
製において、基板の均一加熱や安価な大面積基板
材料という点で有利であるだけでなく、透過型の
表示素子用の基板や基板側入射型の光電変換受光
素子の場合等画像デバイスの応用において透光性
のガラス基板が多く望まれており、この要求に答
えうるものとして重要である。 従つて、本発明によれば従来技術に較べて、低
温度領域をも実施することが出来る為に、従来法
で使用されている高融点ガラス、硬ガラス等の耐
熱性ガラス、耐熱性セラミツクス、サフアイヤ、
スピネル、シリコンウエーハー等の他に、一般の
低融点ガラス、耐熱性プラスチツクス、等も使用
され得る。 ガラス基板としては、軟化点温度が630℃の並
ガラス、軟化点が780℃の普通硬質ガラス、軟化
点温度が820℃の超硬質ガラス（JIS1級超硬質ガ
ラス）等が考えられる。 本発明の製法に於いては、いずれの基板を用い
ても基板温度が軟化点より低く押えられるため、
基板をそこなうことなく、膜を作成できる利点が
ある。 本発明の実施例に於いては、基板ガラスとして
軟化点の低い並ガラス（ソーダガラス）のうち、
主としてコーニング＃7059ガラスを用いたが、軟
化点が1500℃の石英ガラス等を基板としても可能
である。しかし、実用上からは並ガラスを用いる
ことは、安価で大面積にわたつて薄膜トランジス
タを作製する上で有利である。 以下に、本発明を更に詳細に説明するために、
多結晶シリコン薄膜の形成からTFTの作成プロ
セスとTFT動作結果について実施例によつて具
体的に説明する。 実施例 １ 以下に示す工程でコーニングガラス（＃7059）
基板上に多結晶シリコン薄膜を形成し、電界効果
薄膜トランジスタ（TFT）を作製した。120×
120mm、0.7mm厚の＃7059コーニングガラスを
HF／HNO3／CH3COOHの混合液で軽くエツチ
ングし、流水洗浄液乾燥して基板３００を準備し
た。基板３００を第３図に示されたベルジヤー堆
積室３０１内の上部アノード側の基板加熱ホルダ
ー３０２に密着して固定した。ベルジヤー３０１
を拡散ポンプ３０９で真空状態に導びき、バツク
グランド真空度を２×10-6Torrまで排気した後、
基板加熱ホルダー３０２を加熱して、基板３００
の表面温度を350℃に保つた。続いてH2ガスで
10vol％に希釈したSiH4ガス（SiH4(10)／H2と略
記する）をマスフローコントローラ３０４を用い
て5SCCMの流量で、リング状ガス吹き出し口３
１５からベルジヤー３０１内に導入し、メインバ
ルブ３１０を絞つて絶縁圧力計３１２を用いてベ
ルジヤー内圧を0.03Torrに調整した。ベルジヤ
ー内圧が安定してから、下部カソード電極３１３
に13.56MHzの高周波電源３１４によつて、
0.7KV印加してカソード３１３とアノード（基板
加熱ホルダー）３０２間にグロー放電を生起させ
た。電流は60ｍＡ、RF放電パワー（進行波−反
射波）は20Wであつた。この条件でのシリコン膜
の成長速度は0.25Å／secであり、4.5時間成長さ
せて約0.4μ膜を形成した。 こうして形成された基板３００上のシリコン膜
の膜厚の分布は、±５％内に収つていた。又、シ
リコン層中に含有するＨ量は、2.2％、シリコン
膜薄表面の凹凸は、〔10万倍の電子顕微鏡による
膜の断面写真から〕最大約300Åであつた。続い
て、第４図に示した工程にそつてTFTを作製し
た。シリコン薄膜４０１上に同一装置内において
ｎ＋層４０２を以下の様に形成した。基板は250
℃に調整させた後、水素ガスで100vol ppmに希
釈されたPH3ガス（PH3（100）／H2と略記する）
をH2で100vol％に希釈されたSiH4（SIH4(10)／H2
と略記する）ガスに対して、PH3／SiH4 mol比
にして５×10-3の割合でマスフローメーター３０
４及び３０６によつてベルジヤー３０１内に流入
させ、ベルジヤー３０１内の圧力を0.12Torrに
調整して10Wでグロー放電を行いＰのドープされ
たn+層４０２を500Åの厚さに形成した〔工程
(b)〕。次に工程(c)のようにフオトエツチングによ
りn+層４０２をソース電極４０３の領域、ドレ
イン電極４０４の領域をのぞいて除去した。次に
ゲート絶縁膜を形成すべくベルジヤー３０１内に
再び上記の基板が、アノード側の加熱ホルダー３
０２に固定された、多結晶シリコンを作製する場
合と同様にベルジヤー３０１が排気され、基板温
度Tsを250℃としてNH3ガスを20SCCMをSiH4
（SiH4(10)／H2）ガスを5SCCMマスフローメータ
ー３０５及び３０４によつて導入して5Wでグロ
ー放電を生起させてSiNH膜４０５を2500Åの厚
さに堆積させた。 次にフオトエツチング工程によりソース電極４
０３、ドレイン電極４０４用のコンタクトホール
４０６−２，４０６−１をあけ、その後で、
SiNH膜４０５全面にAlを蒸着して電極膜４０７
を形成した後、ホトエツチング工程によりAl電
極膜４０７を加工してソース電極用取出し電極４
０８、ドレイン電極用取出し電極４０９及びゲー
ト電極４１０を形成した。その後、H2雰囲気中
で250℃の熱処理を行つた後、以上の条件とプロ
セスに従つて形成されたTFT（チヤンネル長Ｌ＝
10μ、チヤンネル幅Ｗ＝500μ）は安定で良好な特
性を示した。 第６図にこの様にして試作したTFTの特性例
を示す。第６図にはドレイン電流IDとドレイン電
圧VDの関係をゲート電極VGをパラメータにした
TFT特性例が示されてある。ゲートのスレツシ
ヨールド電圧（Vth）は5Vと低く、VG＝20Vで
のVG＝０の電流値の比は３ケタ以上とれている。
この素子の実効モビリテイー（μeff）は、1.3
（cm2／Ｖ・sec）であり、VG＝40V、VD＝40Vの条件 でID（ドレイン電流）及びVthの変化を測定した
が、500時間でIDは、0.1％以下、Vthは全く不変で
あり経時のDC動作特性は良好であつた。 又120mm×120mmのコーニングガラス基板上の同
一形状のTFT素子でゲートリークして素子特性
を充分発揮できない素子の率は0.2％以下であり
実用上使用可能な範囲に入つていた。 実施例 ２ 実施例１と同様にしてコーニングガラス上にシ
リコン膜を形成するに際して、基板表面温度380
℃、SiH4（SiH4(10)／H2）流量2SCCM、ベルジヤ
ー内圧0.015Torr、RFパワー10Wの条件を用い
た。この条件でのシリコン膜の成長速度は、0.07
Å／secであり、４時間成長させて約0.1μ膜を形
成した。シリコン層中に含有するＨ量は、
0.8atomic％、シリコン膜表面の凹凸は、その最
大が約100Åであつた。 続いて実施例１と同様の工程（(a)〜(g)）によつ
てTFTを作製した。この素子の実効モビリテイ
ーは、1.6（cm2／Ｖ・sec）であり、VG＝40V、VD＝ 40Vの条件でID及びVthの変化を測定したが、500
時間でIDは0.1％以下、Vthは全く不変であり経時
のDC動作特性は良好であつた。 又120mm×120mmのコーニングガラス基板上の同
一形状のTFT素子でゲートリークして素子特性
を充分発揮できない素子の率はほとんど０であつ
た。 実施例 ３ 第５図のａに示されるようにコーニングガラス
５００上にM0蒸着膜（EB蒸着、1000Å厚）を設
けた後に、ホトリソグラフイーによつて所定の形
状にゲート電極５０１を形成したものを基板とし
た。続いて実施例１と同様の条件によつてSiNH
膜５０２を形成2500Å形成(b)し、更に多結晶シリ
コン薄膜５０３を実施例２と同様の条件で0.1μ形
成(c)した。更に、多結晶シリコン薄膜５０３上に
実施例１と同様にｎ＋層５０４を500Å形成し、
続いてAl蒸着膜５０５を1500Å積層(d)させた。
その後再びホートリソグラフイーによつてソー
ス、ドレイン電極５０６，５０７を形成(e)した。
その後H2雰囲気中で250℃の熱処理を行つた。以
上の条件とプロセスで形成されたTFT（チヤンネ
ル長Ｌ＝10μ、チヤンネル幅Ｗ＝500W）は良好
な特性を示した。ゲートのスレツシヨールド電圧
（Vth）は3Vと低く、VG＝20VでのVG＝０の電流
値の比は３ケタ以上とれている。この素子の実効
モビリテイー（μeff）は、0.9（cm2／Ｖ・sec）であ り、VG＝40V、VD＝40Vの条件でID及びVthの変
化を測定したが、500時間でIDは、0.1％以下、Vth
は、全く不変であつた。 実施例 ４ 実施例１と同様に準備された同等のコーニング
ガラス基板３００をベルジヤー３０１内の上部ア
ノード側の基板加熱ホルダー３０２に密着して固
定し、下部カソード３１３の電極板上に基板と対
向するように多結晶シリコン板（図示されていな
い：99.9999％）を静置した。ベルジヤー３０１
を拡散ポンプ３０９で真空状態とし、２×
10-6Torrまで排気し、基板加熱ホルダー３０２
を加熱して基板３００の表面温度を450℃に保つ
た。続いて高純度H2ガスをマスフローメーター
３０８によつて0.5SCCMベルジヤー内に導入し、
更にAr／He（５／95比）混合ガスをマスフロー
メーター３０７によつて50SCCMの流量でベルジ
ヤー３０１内に導入しメインバルブ３１０を絞つ
てベルジヤー内圧を0.05Torrに設定した。ベル
ジヤー内圧が安定してから、下部カソード電極３
１３に13.56MHzの高周波電源３１４によつて、
2.0KV印加してカソード３１２上の多結晶シリコ
ン板とアノード（基板加熱ホルダー）３０２間に
グロー放電を生起させた。RF放電パワー（進行
波−反射波）は200Wであつた。この条件でのシ
リコン膜の成長速度は0.3Å／secであり、４時間
成長させて約0.4μ膜を形成した。 シリコン層中に含有するＨ量は、0.2％atomic
％、シリコン膜表面の凹凸は、10万倍のの電子顕
微鏡による膜の断面写真から最大約400Åであつ
た。 続いて実施例１と同様に第４図に示す工程（(a)
〜(g)）従つてTFTを作製した。この素子の実効
モビリテイーは1.0（cm2／Ｖ・sec）であり、VG＝ 40V、VD＝40Vの条件でID及びVthの変化を測定
したが、500時間でIDは、0.1％以下、Vthは全く不
変であり経時のDC動作特性は良好であつた。 又120mm×120mmのコーニングガラス基板上の同
一形状のTFT素子でゲートリークして素子特性
を充分発揮できない素子の率は0.2％であり実用
上使用可能な範囲に入つていた。 実施例 ５ 実施例４と同様の方法で、コーニングガラス基
板上にシリコン膜を形成するに際して、Ar／He
（５／95比）を50SCCMに対してH2ガス流量を第
１表に示す如く変化させて作製された各々のＨ
量、表面凹凸性を有する0.4μ膜厚のシリコン膜の
各々を用いて実施例１と同様の工程によつて
TFTを作製しその特性を測定した結果に第１表
を示した。
【表】
第１表に示された通り、シリコン膜に含有する
Ｈ量が、0.01atomic％以上の場合、キヤリヤーの
実効モビリテイが良好であることが示され、
3atomic％以下において経時変化が極めて少ない
素子特性が得られた。 実施例 ６ 実施例１と同様にしてコーニングガラス上にシ
リコン膜を形成するに際して、ベルジヤー内圧
（Pr）を第２表の如くに変化させた場合の各々約
0.4μ膜のＨ量、表面凹凸及TFT特性を示した。
Ｈ量が、0.01atomic％以上の場合、キヤリヤーの
実効モビリテイが良好であることが示され、
3atomic％以下において経時変化が極めて少ない
素子特性が得られた。 実施例 ６ 実施例１と同様にしてコーニングガラス上にシ
リコン膜を形成するに際して、ベルジヤー内圧
（Pr）を第２表の如くに変化させた場合の各々約
0.4μ膜のＨ量、表面凹凸及TFT特性を示した。
【表】
第２表に示される様に形成された多結晶シリコ
ン薄膜の表面凹凸が800Å以下においてゲート素
子リーク率が実用範囲内にあり、かつTFTキヤ
リアー実効モビリテイーにおいても良好であるこ
とが示された。 実施例 ７ 実施例７と同様にM0ゲートを有した基板を用
い、同様にSiNH膜を2500Å積層した。更に実施
例６と同様にベルジヤー内圧（Pr）を変化させ
た多結晶シリコン薄膜を各々約0.4μ積層し、n+
層、Al膜を積層、ホトリソグラフイー工程をへ
てTFTを作製し、結果を第３表に示した。
ン薄膜の表面凹凸が800Å以下においてゲート素
子リーク率が実用範囲内にあり、かつTFTキヤ
リアー実効モビリテイーにおいても良好であるこ
とが示された。 実施例 ７ 実施例７と同様にM0ゲートを有した基板を用
い、同様にSiNH膜を2500Å積層した。更に実施
例６と同様にベルジヤー内圧（Pr）を変化させ
た多結晶シリコン薄膜を各々約0.4μ積層し、n+
層、Al膜を積層、ホトリソグラフイー工程をへ
てTFTを作製し、結果を第３表に示した。
【表】
第３表に示される様形成された多結晶シリコン
薄膜の表面凹凸が800Å以下において実効キヤリ
アモビリテイー及500時間連動動作経時変化が良
好であつた。 実施例 ８ 実施例１と同様にしてコーニングガラス上にシ
リコン膜を形成するに際して、入力RFパワー
（P0）を第４表の如くに変化させた場合の各々約
0.4μ膜のＨ量、凹凸、（220）配向強度及びTFT
特性を示した。
薄膜の表面凹凸が800Å以下において実効キヤリ
アモビリテイー及500時間連動動作経時変化が良
好であつた。 実施例 ８ 実施例１と同様にしてコーニングガラス上にシ
リコン膜を形成するに際して、入力RFパワー
（P0）を第４表の如くに変化させた場合の各々約
0.4μ膜のＨ量、凹凸、（220）配向強度及びTFT
特性を示した。
【表】
第４表に示される様に、（220）の配向が30％以
下においては、TFTのキヤリア実効モビリテイ
が低下し、かつTFT経時変化が大きくなること
が示された。 実施例 ９ 実施例１と同様にしてコーニングガラス上にシ
リコン膜を形成するに際して、成長時間を変化さ
せて第５表に示された各膜厚(d)のシリコン膜につ
いてのＨ量、表面凹凸、（220）配向強度、平均
grain size及びTFT特性を示した。
下においては、TFTのキヤリア実効モビリテイ
が低下し、かつTFT経時変化が大きくなること
が示された。 実施例 ９ 実施例１と同様にしてコーニングガラス上にシ
リコン膜を形成するに際して、成長時間を変化さ
せて第５表に示された各膜厚(d)のシリコン膜につ
いてのＨ量、表面凹凸、（220）配向強度、平均
grain size及びTFT特性を示した。
【表】
第５表に示される様に、grain sizeが200Å以
上でFETキヤリア実効モビリテイが良好である
ことが示された。 実施例 10 第７図に示すイオンプレーテイング堆積装置を
用いて作製した多結晶シリコン薄膜半導体層を用
いて薄膜トランジスタの形成した例を以下に記
す。 初めに減圧にしうる堆積室７０１内に
nondoped多結晶シリコンのシリコン蒸発体７０
２をボート７０３内に置きコーニング＃7059基板
を支持体７０４−１，７０４−２に設置し堆積室
内をベースプレツシヤーが約１×10-7Torrにな
るまで排気した後、ガス導入管７０５を通じて純
度99.999％のH2ガスを水素分圧PHが３×
10-5Torrrになる様にして堆積室内に導入した。
使用したガス導入管は内径２mmで先のループ状の
部分にガス吹き出し口が２cm間隔で0.5mmの孔が
開いているのを用いた。 次に高周波コイル７０６（直径５mm）に
13.56MHzの高周波を印加して出力を40Wに設定
してコイル内部分に高周波プラズマ雰囲気を形成
した。他方、支持体７０４−１，７０４−２は回
転させなが、加熱装置７０７動作状態にして約
430℃に加熱しておいた。 次に蒸発体７０２にエレクトロンガン７０８よ
り照射し、加熱し、シリコン粒子を飛翔させた。
このときのエレクトロンガンのパワーは約
0.3KWであつた。 この様にして２時間で4000Åの多結晶シリコン
薄膜が形成された。この薄膜を用いて実施例１と
同様なプロセスで薄膜トランジスタを作製した。
シリコン層中に含有するＨ量は、0.5atomic％、
シリコン膜表面の凹凸は約450Åであつた。この
素子の実効モビリテイ（μeff）は1.1（cm2／V.sec）で あり、VG＝40V、VD＝40Vの条件でID及びVthの
変化を測定したが500時間でIDは0.1以下、Vthは全
く不変であり経時のDC動作特性は良好であつた。 又120mm×120mmのコーニングガラス基板上の同
一形状のTFT素子でゲートリークして素子特性
を充分発揮できない素子の率は約0.3％であり実
用上使用可能な範囲に入つていた。 実施例 11 実施例１と同様に準備されたコーニング7059ガ
ラス基板８００を第８図に示された超高真空槽８
０１内の基板ホルダー８０２に装填し真空槽内の
圧力が２×10-10Torrの圧力に減圧した後タンタ
ルヒーター８０３により基板温度を４００℃に設
定した。続いて、高純度水素ガス（99.9999％）
をバリアブルリークバルブ８０８により真空槽内
圧力を５×10-7torrに設定した。つづいて電子銃
８０４を8KVの加速電圧で動作させ発射される
電子ビームをシリコン蒸発体８０５に照射させシ
リコン蒸発体を蒸発させつづいてシヤツター８０
７を開き基板８００に膜厚0.4μ厚になるよう水晶
振動膜厚計８０６でコントロールし、多結晶シリ
コン膜を形成した。このときの蒸着速度は1.4
Å／secであつた。この薄膜を用いて実施例１と
同様なプロセスで薄膜トランジスタを作製した。
シリコン層中に含有するＨ量は、0.15atomic％、
シリコン膜表面の凹凸は約300Åであつた。この
素子の実効モビリテイ（μeff）は2.1（cm2／Ｖ・sec） であり、VG＝40V、VD＝40Vの条件でID及びVth
の変化を測定したが、500時間でIDは0.1％以下、
Vthは全く不変であり経時のDC動作特性は良好で
あつた。 又120mm×120mmのコーニングガラス基板上の同
一形状のTFT素子でゲートリークして素子特性
を充分発揮できない素子の率は約0.2％であり実
用上使用可能な範囲に入つていた。
上でFETキヤリア実効モビリテイが良好である
ことが示された。 実施例 10 第７図に示すイオンプレーテイング堆積装置を
用いて作製した多結晶シリコン薄膜半導体層を用
いて薄膜トランジスタの形成した例を以下に記
す。 初めに減圧にしうる堆積室７０１内に
nondoped多結晶シリコンのシリコン蒸発体７０
２をボート７０３内に置きコーニング＃7059基板
を支持体７０４−１，７０４−２に設置し堆積室
内をベースプレツシヤーが約１×10-7Torrにな
るまで排気した後、ガス導入管７０５を通じて純
度99.999％のH2ガスを水素分圧PHが３×
10-5Torrrになる様にして堆積室内に導入した。
使用したガス導入管は内径２mmで先のループ状の
部分にガス吹き出し口が２cm間隔で0.5mmの孔が
開いているのを用いた。 次に高周波コイル７０６（直径５mm）に
13.56MHzの高周波を印加して出力を40Wに設定
してコイル内部分に高周波プラズマ雰囲気を形成
した。他方、支持体７０４−１，７０４−２は回
転させなが、加熱装置７０７動作状態にして約
430℃に加熱しておいた。 次に蒸発体７０２にエレクトロンガン７０８よ
り照射し、加熱し、シリコン粒子を飛翔させた。
このときのエレクトロンガンのパワーは約
0.3KWであつた。 この様にして２時間で4000Åの多結晶シリコン
薄膜が形成された。この薄膜を用いて実施例１と
同様なプロセスで薄膜トランジスタを作製した。
シリコン層中に含有するＨ量は、0.5atomic％、
シリコン膜表面の凹凸は約450Åであつた。この
素子の実効モビリテイ（μeff）は1.1（cm2／V.sec）で あり、VG＝40V、VD＝40Vの条件でID及びVthの
変化を測定したが500時間でIDは0.1以下、Vthは全
く不変であり経時のDC動作特性は良好であつた。 又120mm×120mmのコーニングガラス基板上の同
一形状のTFT素子でゲートリークして素子特性
を充分発揮できない素子の率は約0.3％であり実
用上使用可能な範囲に入つていた。 実施例 11 実施例１と同様に準備されたコーニング7059ガ
ラス基板８００を第８図に示された超高真空槽８
０１内の基板ホルダー８０２に装填し真空槽内の
圧力が２×10-10Torrの圧力に減圧した後タンタ
ルヒーター８０３により基板温度を４００℃に設
定した。続いて、高純度水素ガス（99.9999％）
をバリアブルリークバルブ８０８により真空槽内
圧力を５×10-7torrに設定した。つづいて電子銃
８０４を8KVの加速電圧で動作させ発射される
電子ビームをシリコン蒸発体８０５に照射させシ
リコン蒸発体を蒸発させつづいてシヤツター８０
７を開き基板８００に膜厚0.4μ厚になるよう水晶
振動膜厚計８０６でコントロールし、多結晶シリ
コン膜を形成した。このときの蒸着速度は1.4
Å／secであつた。この薄膜を用いて実施例１と
同様なプロセスで薄膜トランジスタを作製した。
シリコン層中に含有するＨ量は、0.15atomic％、
シリコン膜表面の凹凸は約300Åであつた。この
素子の実効モビリテイ（μeff）は2.1（cm2／Ｖ・sec） であり、VG＝40V、VD＝40Vの条件でID及びVth
の変化を測定したが、500時間でIDは0.1％以下、
Vthは全く不変であり経時のDC動作特性は良好で
あつた。 又120mm×120mmのコーニングガラス基板上の同
一形状のTFT素子でゲートリークして素子特性
を充分発揮できない素子の率は約0.2％であり実
用上使用可能な範囲に入つていた。
第１図は、本発明の半導体素子の構造を説明す
る為の模式的説明図、第２図は、本発明の半導体
素子の特性を測定する為の回路を模式的に示した
説明図、第３図、第７図、第８図は各々本発明に
係わる半導体膜作製装置の例を説明する為の模式
的説明図、第４図及び第５図は各々本発明の半導
体素子を作成する為の工程を模式的に説明する為
の工程図、第６図は本発明の半導体素子のVD−ID
特性の一例を示す説明図である。 １０１……基板、１０２……薄膜半導体層、１
０３……ソース電極、１０４……ドレイン電極、
１０５……絶縁層、１０６……ゲート電極、１０
７，１０８……n+層。
る為の模式的説明図、第２図は、本発明の半導体
素子の特性を測定する為の回路を模式的に示した
説明図、第３図、第７図、第８図は各々本発明に
係わる半導体膜作製装置の例を説明する為の模式
的説明図、第４図及び第５図は各々本発明の半導
体素子を作成する為の工程を模式的に説明する為
の工程図、第６図は本発明の半導体素子のVD−ID
特性の一例を示す説明図である。 １０１……基板、１０２……薄膜半導体層、１
０３……ソース電極、１０４……ドレイン電極、
１０５……絶縁層、１０６……ゲート電極、１０
７，１０８……n+層。
Claims (1)
- 【特許請求の範囲】 １ 基板上に形成され、0.01〜3atomic％の水素
原子を含有し且つその表面凹凸の最大が実質的に
800Å以下である多結晶シリコン薄膜半導体層で
その主要部を構成した事を特徴とする半導体素
子。 ２ 前記半導体層のＸ線回折パターン又は電子線
回折パターンの（220）配向強度が全体の配向強
度に対して30％以上である特許請求の範囲第１項
に記載の半導体素子。 ３ 前記半導体層の平均結晶粒径が200Å以上で
ある特許請求の範囲第１項に記載の半導体素子。 ４ 前記基板が、ガラスである特許請求の範囲第
１項に記載の半導体素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182654A JPS5884466A (ja) | 1981-11-13 | 1981-11-13 | 半導体素子 |
| DE19823241959 DE3241959A1 (de) | 1981-11-13 | 1982-11-12 | Halbleiterbauelement |
| US07/188,677 US4905072A (en) | 1981-11-13 | 1988-04-29 | Semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182654A JPS5884466A (ja) | 1981-11-13 | 1981-11-13 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884466A JPS5884466A (ja) | 1983-05-20 |
| JPH021367B2 true JPH021367B2 (ja) | 1990-01-11 |
Family
ID=16122091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56182654A Granted JPS5884466A (ja) | 1981-11-13 | 1981-11-13 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884466A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPH0656856B2 (ja) * | 1984-08-10 | 1994-07-27 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2635542B2 (ja) * | 1984-12-25 | 1997-07-30 | 株式会社東芝 | 薄膜トランジスタ |
| JP2678596B2 (ja) * | 1986-09-30 | 1997-11-17 | セイコーエプソン株式会社 | 薄膜トランジスタ |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US8106867B2 (en) | 1990-11-26 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US6858308B2 (en) * | 2001-03-12 | 2005-02-22 | Canon Kabushiki Kaisha | Semiconductor element, and method of forming silicon-based film |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511329A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device |
| JPS5550663A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| JPS55151329A (en) * | 1979-05-14 | 1980-11-25 | Shunpei Yamazaki | Fabricating method of semiconductor device |
| JPS56138929A (en) * | 1980-03-31 | 1981-10-29 | Canon Inc | Component solution for etching |
| JPH021366A (ja) * | 1988-06-09 | 1990-01-05 | Fuji Photo Film Co Ltd | 感熱記録材料 |
| JPH021365A (ja) * | 1988-06-09 | 1990-01-05 | Honshu Paper Co Ltd | 感熱記録体 |
-
1981
- 1981-11-13 JP JP56182654A patent/JPS5884466A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511329A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device |
| JPS5550663A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| JPS55151329A (en) * | 1979-05-14 | 1980-11-25 | Shunpei Yamazaki | Fabricating method of semiconductor device |
| JPS56138929A (en) * | 1980-03-31 | 1981-10-29 | Canon Inc | Component solution for etching |
| JPH021366A (ja) * | 1988-06-09 | 1990-01-05 | Fuji Photo Film Co Ltd | 感熱記録材料 |
| JPH021365A (ja) * | 1988-06-09 | 1990-01-05 | Honshu Paper Co Ltd | 感熱記録体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5884466A (ja) | 1983-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4905072A (en) | Semiconductor element | |
| US4814842A (en) | Thin film transistor utilizing hydrogenated polycrystalline silicon | |
| US5965904A (en) | Semiconductor device comprising silicon semiconductor layer | |
| US4804640A (en) | Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film | |
| US4625224A (en) | Thin film transistor having polycrystalline silicon layer with 0.01 to 5 atomic % chlorine | |
| TWI519659B (zh) | 薄膜金屬氮氧化半導體 | |
| JPS58199564A (ja) | 半導体素子 | |
| JPH04346419A (ja) | 堆積膜の形成方法 | |
| TW201428123A (zh) | 藉由利用氮氣之鋅靶材的反應性濺鍍所產生的薄膜半導體材料 | |
| JPH06326024A (ja) | 半導体基板の製造方法及び非晶質堆積膜の形成方法 | |
| JP2006005115A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH021367B2 (ja) | ||
| JPH1081968A (ja) | 非晶質シリコン膜の作製法 | |
| JPH021365B2 (ja) | ||
| WO1998028463A1 (en) | Semiconducting devices and method of making thereof | |
| JPH0628313B2 (ja) | 半導体素子 | |
| JPH021366B2 (ja) | ||
| GB2179679A (en) | Forming a dielectric film and semiconductor device including said film | |
| JPH06232117A (ja) | 絶縁膜の形成方法とこれによる半導体装置の製法 | |
| JP3065528B2 (ja) | 半導体装置 | |
| JP3153202B2 (ja) | 半導体装置の作製方法 | |
| JPH05259458A (ja) | 半導体装置の製法 | |
| JPH0562913A (ja) | 堆積膜の成膜方法 | |
| CN117410182A (zh) | 一种SiC MOSFET的制造方法 | |
| JPS61232675A (ja) | 多結晶薄膜トランジスタとその製造方法 |