CN111834518A - 一种多层膜结构衬底上的压电单晶薄膜及其制备方法 - Google Patents
一种多层膜结构衬底上的压电单晶薄膜及其制备方法 Download PDFInfo
- Publication number
- CN111834518A CN111834518A CN202010603087.7A CN202010603087A CN111834518A CN 111834518 A CN111834518 A CN 111834518A CN 202010603087 A CN202010603087 A CN 202010603087A CN 111834518 A CN111834518 A CN 111834518A
- Authority
- CN
- China
- Prior art keywords
- single crystal
- piezoelectric single
- substrate
- layer
- multilayer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 151
- 239000013078 crystal Substances 0.000 title claims abstract description 127
- 238000002360 preparation method Methods 0.000 title abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 52
- 239000010703 silicon Substances 0.000 claims abstract description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000012212 insulator Substances 0.000 claims abstract description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 95
- 239000010409 thin film Substances 0.000 claims description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- 230000007547 defect Effects 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- DQUIAMCJEJUUJC-UHFFFAOYSA-N dibismuth;dioxido(oxo)silane Chemical compound [Bi+3].[Bi+3].[O-][Si]([O-])=O.[O-][Si]([O-])=O.[O-][Si]([O-])=O DQUIAMCJEJUUJC-UHFFFAOYSA-N 0.000 claims description 3
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 20
- 230000008878 coupling Effects 0.000 abstract description 9
- 238000010168 coupling process Methods 0.000 abstract description 9
- 238000005859 coupling reaction Methods 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000010897 surface acoustic wave method Methods 0.000 description 5
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- -1 helium ions Chemical class 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
- H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
本发明公开了一种多层膜结构衬底上的压电单晶薄膜及其制备方法，属于半导体制造技术领域。本发明的多层膜结构衬底上的压电单晶薄膜，从下至上依次包括硅衬底、绝缘层、顶层硅层、顶层二氧化硅层和压电单晶薄膜，多层膜结构衬底由绝缘体上硅衬底进行热氧化处理得到，压电单晶薄膜由压电单晶衬底依次通过离子注入、晶圆键合工艺转移至多层膜结构衬底上得到。本发明的多层膜结构衬底各层薄膜致密，厚度一致性优良，厚度可控；压电单晶薄膜厚度可控，且厚度一致性优良；利用本发明的多层膜结构衬底上的压电单晶薄膜制备的声表面滤波器件具有机电耦合系数高，带宽大的优点，同时器件一致性较好，工艺稳定，良率高。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种多层膜结构衬底上的压电单晶薄膜及其制备方法。
背景技术
声表面波滤波器(Surface Acoustic Wave Filters，SAW)具有工作频率高、通频带宽、选频特性好、体积小和重量轻等特点，并且可采用与集成电路相同的生产工艺，制造简单，成本低，频率特性的一致性好，因此广泛应用于各种电子设备中。为适应电子整机高频、宽带化的要求，声表面滤波器也必须提高工作频率和拓展带宽。
研究表明，当压电基材选定之后，声表面滤波器的工作频率则由叉指换能器(interdigital transducer，IDT)电极条宽决定，IDT电极条愈窄，频率愈高。采用0.35μm～0.2μm级的半导体微细加工工艺，可制作出2GHz～3GHz的声表面滤波器。而拓展声表面滤波器的带宽除了从优化设计叉指换能器的电极结构入手，还可以在压电基材上进行优化。
发明内容
本发明的目的在于提供一种多层膜结构衬底上的压电单晶薄膜及其制备方法，用以克服上述背景技术中的技术问题。
本发明是通过以下技术方案实现的：
本发明一方面提供一种多层膜结构衬底上的压电单晶薄膜，包括多层膜结构衬底和压电单晶薄膜；所述多层膜结构衬底从下至上依次包括硅衬底、绝缘层、顶层硅层、顶层二氧化硅层；所述绝缘层、所述顶层硅层、所述顶层氧化硅层的厚度均为预设值。
进一步地，所述绝缘层的厚度为0.1-10um，所述顶层硅层的厚度为0.1-10um，所述顶层二氧化硅层的厚度为0-10um。
进一步地，所述多层膜结构衬底由绝缘体上硅衬底进行热氧化处理得到，所述绝缘体上硅衬底包括绝缘层和顶层硅层，所述顶层硅层与所述绝缘层的厚度比低于2:1。
进一步地，所述压电单晶薄膜由压电单晶衬底依次通过离子注入、晶圆键合工艺转移至所述多层膜结构衬底上得到。
进一步地，所述绝缘层的材料为氧化硅或氧化铝；所述压电单晶衬底的材料为铌酸锂、钽酸锂、石英、锗酸铋、硅酸铋、硅酸镓镧系列压电单晶材料中的任意一种。
本发明另一方面提供一种制备上述的多层膜结构衬底上的压电单晶薄膜的方法，包括以下步骤：
提供一压电单晶衬底，对所述压电单晶衬底的正面进行离子注入，在所述压电单晶衬底的预设深度形成缺陷层；
提供一绝缘体上硅衬底，所述绝缘体上硅衬底具有预设厚度比的绝缘层和顶层硅层，对所述顶层硅层进行热氧化处理，形成顶层氧化硅层和顶层硅层，得到多层膜结构衬底；
将所述压电单晶衬底的正面与所述顶层氧化硅层进行键合，形成键合结构；
加热所述键合结构，所述键合结构在所述缺陷层处断裂，得到转移至所述多层膜结构衬底上的压电单晶薄膜。
进一步地，所述顶层硅层与所述绝缘层的厚度比低于2:1，所述绝缘层的厚度为0.1-10um；对所述顶层硅层进行热氧化处理之后，所述顶层硅层的厚度为0.1-10um，所述顶层二氧化硅层的厚度为0-10um。
进一步地，在将所述压电单晶衬底的正面与所述顶层氧化硅层进行键合，形成键合结构的步骤中，键合环境为真空或常压，键合温度大于或等于室温。
进一步地，在加热所述键合结构，所述键合结构在所述缺陷层处断裂，得到转移至所述多层膜结构衬底上的压电单晶薄膜的步骤之后，还包括：对所述压电单晶薄膜进行后退火及表面处理。
进一步地，在将所述压电单晶衬底的正面与所述顶层氧化硅层进行键合，形成键合结构的步骤之前，还包括：在所述压电单晶衬底上沉积二氧化硅层，并在所述二氧化硅层的表面形成微观缺陷。
实施本发明，具有如下有益效果：
1、本发明制备的压电单晶薄膜，厚度可控，且厚度一致性优良，其单晶质量远超现有技术中采用化学气相沉积法制备的压电单晶薄膜；
2、本发明制备的多层膜衬底中各层薄膜致密，厚度一致性优良，厚度可控；
3、相比于现有技术中的自下而上分别为硅衬底、氧化硅层和压电单晶薄膜结构，本发明的多层膜结构衬底上的压电单晶薄膜可以实现更大的机电耦合系数，相应地，利用本发明的多层膜结构衬底上的压电单晶薄膜制备的声表面滤波器件具有机电耦合系数高，带宽大的优点，同时器件一致性较好，工艺稳定，良率高；
4、本发明的多层膜结构衬底上的压电单晶薄膜的制备方法，所采用的压电单晶衬底及绝缘体上硅衬底制备及晶圆键合工艺成熟，良率高，可行性高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是本发明实施例提供的多层膜结构衬底上的压电单晶薄膜的结构示意图；
图2是本发明实施例提供的多层膜结构衬底上的压电单晶薄膜的制备方法的方法流程图；
图3是本发明实施例提供的压电单晶衬底的结构示意图；
图4是本发明实施例的压电单晶衬底进行离子注入的结构示意图；
图5是本发明实施例提供的绝缘体上硅衬底的结构示意图；
图6是本发明实施例绝缘体上硅衬底进行热氧化处理对应的结构示意图；
图7是本发明实施例的键合结构的结构示意图；
其中，附图标记对应为：1-压电单晶衬底、2-缺陷层、3-硅衬底、4-绝缘层、5-顶层硅层、6-顶层氧化硅层、7-压电单晶薄膜。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合实施例对本发明作进一步地详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例；为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在本发明创造的描述中，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。
实施例
本实施例提供一种多层膜结构衬底上的压电单晶薄膜，参阅图1，本实施例中的多层膜结构衬底上的压电单晶薄膜，包括层膜结构衬底和压电单晶薄膜7；多层膜结构衬底从下至上依次包括硅衬底3、绝缘层4、顶层硅层5、顶层二氧化硅层6；绝缘层4、顶层硅层5、顶层氧化硅层6的厚度均为预设值。
作为一种具体的实施方式，绝缘层的厚度可以为0.1-10um，顶层硅层的厚度可以为0.1-10um，顶层二氧化硅层的厚度可以为0-10um。本领域技术人员可以理解，多层膜结构衬底上每一层的厚度与材料所制备的器件工作频率相关，本领域技术人员可以通过设计来实现某一频率下各层最优的厚度。
作为一种具体的实施方式，多层膜结构衬底由绝缘体上硅衬底进行热氧化处理得到，绝缘体上硅衬底包括绝缘层4和顶层硅层5，顶层硅层5与绝缘层4的厚度比低于2:1，在这种情况下，通过热氧化顶层氧化硅层6、顶层硅层5、绝缘层4的厚度比可以为1:1:1。
作为一种具体的实施方式，压电单晶薄膜7由压电单晶衬底1依次通过离子注入、晶圆键合工艺转移至多层膜结构衬底上得到。
作为一种具体的实施方式，绝缘层4的材料为氧化硅或氧化铝；压电单晶衬底1的材料为铌酸锂、钽酸锂、石英、锗酸铋、硅酸铋、硅酸镓镧系列压电单晶材料中的任意一种。当然，不发明不限于此，本领域技术人员还可以根据需要选择其他种类的材料分别作为绝缘层4和压电单晶衬底1。
作为一种具体的实施方式，多层膜结构衬底内部还可以包括缺陷层，该缺陷层位于压电单晶薄膜7与顶层氧化硅层6之间，缺陷层的厚度小于绝缘层二氧化硅的厚度，以抑制该多层膜结构衬底上的压电单晶薄膜制备的器件在处理高频信号时可能出现的衬底材料中电子的反形注入，进一步改善利用该多层膜结构衬底上的压电单晶薄膜制备的射频信号处理器件的高频性能。需要说明的是，多层膜结构衬底内部的缺陷层是可选层，可以根据后续器件的性能要求决定添加或者省略。
相比于现有技术中的自下而上分别为硅衬底、氧化硅层和压电单晶薄膜结构，本发明实施例中的多层膜结构衬底上的压电单晶薄膜，可以实现更大的机电耦合系数，相应地，利用本发明的多层膜结构衬底上的压电单晶薄膜制备的声表面滤波器件具有机电耦合系数高，带宽大的优点，同时器件一致性较好，工艺稳定，良率高。
本实施例提供了一种多层膜结构衬底上的压电单晶薄膜的制备方法，参照图2，包括以下步骤：
S1、提供一压电单晶衬底1，对压电单晶衬底1的正面进行离子注入，在压电单晶衬底1的预设深度形成缺陷层2。
离子注入为半导体生产工艺中重要的手段之一，利用离子注入可以很方便地实现半导体掺杂，尤其是便于在指定位置和深度引入杂质，这在半导体器件的制备过程中是非常关键的；而且，离子注入还可以精确控制杂质，并具有很高的可重复性，这是常规的掺杂方法不能满足的。作为一种具体的实施方式，参照图3和图4，在步骤S1中，离子注入的目的是在压电单晶衬底1的内部形成缺陷层2，进而后续在缺陷层2处实现压电单晶薄膜的剥离与转移，离子注入的注入能量决定了注入离子聚集的深度，即转移薄膜的厚度。预设深度与转移的压电单晶薄膜的厚度相关，预设深度视转移的压电单晶薄膜的厚度而定，离子注入的能量需足以使注入离子到达压电单晶衬底1内的预设深度。本领域技术人员可以根据转移的压电单晶薄膜的厚度确定离子注入的能量。
作为一种具体的实施方式，可以采用氢离子注入、氦离子注入、氖离子注入或氢氦离子共注入的方法，对压电单晶衬底1的正面进行离子注入，在其内部形成缺陷层2。当采用氢氦离子共注入的方式进行离子注入时，氢离子与氦离子的注入顺序还可以根据实际需要进行适当地调节。
S2、提供一绝缘体上硅衬底，绝缘体上硅衬底具有预设厚度比的绝缘层4和顶层硅层5，对顶层硅层5进行热氧化处理，形成顶层氧化硅层6和顶层硅层5，得到多层膜结构衬底。
绝缘体上硅衬底(Silicon-On-Insulator，简称SOI)是在顶层硅和背衬底之间引入了一层埋氧化层，绝缘体上硅衬底能够提供许多优点，例如消除闩锁效应、减小寄生电容、提高操作速度和降低功耗等。作为一种具体的实施方式，参照图5和图6，在步骤S2中，绝缘体上硅衬底从下至上依次包括硅衬底3、绝缘层4和顶层硅层5，作为非限制性示例，绝缘层4的材料可以为氧化硅或氧化铝。因顶层硅层5需要进行热氧化处理形成多层膜结构，顶层硅层5与绝缘层4的厚度比低于2:1，在这种情况下，顶层硅层5经过热氧化处理后，顶层氧化硅层6、顶层硅层5、绝缘层4的厚度比可以为1:1:1，本领域技术人员可以理解的是，此处的热氧化处理采用本领域已知的任何适当工艺条件，本发明实施例对此不作限定。
作为一种具体的实施方式，绝缘层4的厚度可以为0.1-10um，对顶层硅层5进行热氧化处理之后，顶层硅层5的厚度为0.1-10um，顶层二氧化硅层6的厚度可以为0-10um。
本领域技术人员可以理解，多层膜结构衬底上每一层的厚度与材料所制备的器件工作频率相关，本领域技术人员可以通过设计来实现某一频率下各层最优的厚度。
S3、将压电单晶衬底1的正面与顶层氧化硅层6进行键合，形成键合结构。
作为一种具体的实施方式，键合工艺广泛应用于半导体材料与器件工艺领域中，参照图7，在步骤S3中，通过键合使压电单晶衬底1与绝缘体上硅衬底成为一体。在将压电单晶衬底1的正面与顶层氧化硅层6进行键合，形成键合结构的步骤中，键合环境可以为真空或常压，键合温度大于或等于室温。
作为一种可选的实施方式，在步骤S3的将压电单晶衬底1的正面与顶层氧化硅层6进行键合，形成键合结构的步骤之前，还包括：在压电单晶衬底1上沉积二氧化硅层，并在该二氧化硅层的表面形成微观缺陷。具体地，通过在压电单晶衬底1的键合面适当地沉积一定厚度的多晶二氧化硅，当绝缘体上硅衬底中的绝缘层4为二氧化硅时，该二氧化硅层的厚度应小于绝缘体上硅衬底中绝缘层4的厚度，具体地，可以利用腐蚀、离子辐照等方式在压电单晶衬底1表面形成微观缺陷，在压电单晶薄膜7转移至多层膜结构衬底后，可以在压电单晶薄膜7下的支撑衬底中形成由多晶二氧化硅形成的缺陷层，以抑制该多层膜结构衬底上的压电单晶薄膜制备的器件在处理高频信号时，可能出现的衬底材料中电子的反形注入，进一步改善利用该多层膜结构衬底上的压电单晶薄膜制备的射频信号处理器件的高频性能。需要说明的是，在压电单晶衬底1上沉积的二氧化硅层是可选层，可以根据后续器件的性能要求决定添加或者省略。
S4、加热键合结构，键合结构在缺陷层2处断裂，得到转移至多层膜结构衬底上的压电单晶薄膜7。
作为一种具体的实施方式，，在步骤S4中，加热键合结构，键合结构在缺陷层处2断裂剥离，得到转移至多层膜结构衬底上的压电单晶薄膜7，其结构示意图如图1所示。
作为一种具体的实施方式，在步骤S4的加热键合结构，键合结构在缺陷层处2断裂，得到转移至多层膜结构衬底上的压电单晶薄膜7之后，还包括：对压电单晶薄膜7进行后退火及表面处理，以使压电单晶薄膜7具有更加的特性。具体地，在退火处理的过程中，键合界面发生物理化学反应，能够显著增加键合强度；通过表面处理，可以使压电单晶薄膜7具有平坦化表面。
本实施例中的多层膜结构衬底上的压电单晶薄膜的制备方法，所采用的压电单晶衬底及绝缘体上硅衬底制备及晶圆键合工艺成熟，良率高，可行性高；本实施例制备的压电单晶薄膜，厚度可控，且厚度一致性优良，其单晶质量远超现有技术中采用化学气相沉积法制备的压电单晶薄膜；本实施例制备的多层膜衬底中各层薄膜致密，厚度一致性优良，厚度可控。相比于现有技术中的IHPSAW结构，即自下而上分别为硅衬底、氧化硅层和压电单晶薄膜结构，本发明实施例的多层膜结构衬底上的压电单晶薄膜的机电耦合系数增加了约12％，从而可以实现更大的机电耦合系数。
本发明的上述实施例，具有如下有益效果：
1、本发明制备的压电单晶薄膜，厚度可控，且厚度一致性优良，其单晶质量远超现有技术中采用化学气相沉积法制备的压电单晶薄膜；
2、本发明制备的多层膜衬底中各层薄膜致密，厚度一致性优良，厚度可控；
3、相比于现有技术中的自下而上分别为硅衬底、氧化硅层和压电单晶薄膜结构，本发明的多层膜结构衬底上的压电单晶薄膜，可以实现更大的机电耦合系数，相应地，利用本发明的多层膜结构衬底上的压电单晶薄膜制备的声表面滤波器件具有机电耦合系数高，带宽大的优点，同时器件一致性较好，工艺稳定，良率高；
4、本发明的多层膜结构衬底上的压电单晶薄膜的制备方法，所采用的压电单晶衬底及绝缘体上硅衬底制备及晶圆键合工艺成熟，良率高，可行性高。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种多层膜结构衬底上的压电单晶薄膜，其特征在于，包括多层膜结构衬底和压电单晶薄膜；
所述多层膜结构衬底从下至上依次包括硅衬底、绝缘层、顶层硅层、顶层二氧化硅层；所述绝缘层、所述顶层硅层、所述顶层氧化硅层的厚度均为预设值。
2.根据权利要求1所述的多层膜结构衬底上的压电单晶薄膜，其特征在于，所述绝缘层的厚度为0.1-10um，所述顶层硅层的厚度为0.1-10um，所述顶层二氧化硅层的厚度为0-10um。
3.根据权利要求1所述的多层膜结构衬底上的压电单晶薄膜，其特征在于，所述多层膜结构衬底由绝缘体上硅衬底进行热氧化处理得到，所述绝缘体上硅衬底包括绝缘层和顶层硅层，所述顶层硅层与所述绝缘层的厚度比低于2:1。
4.根据权利要求1所述的多层膜结构衬底上的压电单晶薄膜，其特征在于，所述压电单晶薄膜由压电单晶衬底依次通过离子注入、晶圆键合工艺转移至所述多层膜结构衬底上得到。
5.根据权利要求4所述的多层膜结构衬底上的压电单晶薄膜，其特征在于，所述绝缘层的材料为氧化硅或氧化铝；所述压电单晶衬底的材料为铌酸锂、钽酸锂、石英、锗酸铋、硅酸铋、硅酸镓镧系列压电单晶材料中的任意一种。
6.一种用于制备如权利要求1-5任一项所述的多层膜结构衬底上的压电单晶薄膜的方法，其特征在于，包括以下步骤：
提供一压电单晶衬底，对所述压电单晶衬底的正面进行离子注入，在所述压电单晶衬底的预设深度形成缺陷层；
提供一绝缘体上硅衬底，所述绝缘体上硅衬底具有预设厚度比的绝缘层和顶层硅层，对所述顶层硅层进行热氧化处理，形成顶层氧化硅层和顶层硅层，得到多层膜结构衬底；
将所述压电单晶衬底的正面与所述顶层氧化硅层进行键合，形成键合结构；
加热所述键合结构，所述键合结构在所述缺陷层处断裂，得到转移至所述多层膜结构衬底上的压电单晶薄膜。
7.根据权利要求6所述的多层膜结构衬底上的压电单晶薄膜的制备方法，其特征在于，所述顶层硅层与所述绝缘层的厚度比低于2:1，所述绝缘层的厚度为0.1-10um；
对所述顶层硅层进行热氧化处理之后，所述顶层硅层的厚度为0.1-10um，所述顶层二氧化硅层的厚度为0-10um。
8.根据权利要求6所述的多层膜结构衬底上的压电单晶薄膜的制备方法，其特征在于，在将所述压电单晶衬底的正面与所述顶层氧化硅层进行键合，形成键合结构的步骤中，键合环境为真空或常压，键合温度大于或等于室温。
9.根据权利要求6所述的多层膜结构衬底上的压电单晶薄膜的制备方法，其特征在于，在加热所述键合结构，所述键合结构在所述缺陷层处断裂，得到转移至所述多层膜结构衬底上的压电单晶薄膜的步骤之后，还包括：对所述压电单晶薄膜进行后退火及表面处理。
10.根据权利要求6所述的多层膜结构衬底上的压电单晶薄膜的制备方法，其特征在于，在将所述压电单晶衬底的正面与所述顶层氧化硅层进行键合，形成键合结构的步骤之前，还包括：在所述压电单晶衬底上沉积二氧化硅层，并在所述二氧化硅层的表面形成微观缺陷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010603087.7A CN111834518B (zh) | 2020-06-29 | 2020-06-29 | 一种多层膜结构衬底上的压电单晶薄膜及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010603087.7A CN111834518B (zh) | 2020-06-29 | 2020-06-29 | 一种多层膜结构衬底上的压电单晶薄膜及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111834518A true CN111834518A (zh) | 2020-10-27 |
| CN111834518B CN111834518B (zh) | 2021-08-27 |
Family
ID=72898340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010603087.7A Active CN111834518B (zh) | 2020-06-29 | 2020-06-29 | 一种多层膜结构衬底上的压电单晶薄膜及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111834518B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113437162A (zh) * | 2021-05-12 | 2021-09-24 | 上海新硅聚合半导体有限公司 | 一种混合集成光电芯片衬底结构的制备方法及衬底结构 |
| CN117460388A (zh) * | 2023-12-25 | 2024-01-26 | 天通瑞宏科技有限公司 | 一种复合衬底及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109818590A (zh) * | 2019-03-13 | 2019-05-28 | 电子科技大学 | 具有应力缓冲层的单晶薄膜制备方法、单晶薄膜及谐振器 |
| CN110828298A (zh) * | 2019-11-14 | 2020-02-21 | 济南晶正电子科技有限公司 | 单晶薄膜复合基板及其制造方法 |
| CN111128699A (zh) * | 2019-11-20 | 2020-05-08 | 济南晶正电子科技有限公司 | 一种复合单晶压电衬底薄膜及其制备方法 |
-
2020
- 2020-06-29 CN CN202010603087.7A patent/CN111834518B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109818590A (zh) * | 2019-03-13 | 2019-05-28 | 电子科技大学 | 具有应力缓冲层的单晶薄膜制备方法、单晶薄膜及谐振器 |
| CN110828298A (zh) * | 2019-11-14 | 2020-02-21 | 济南晶正电子科技有限公司 | 单晶薄膜复合基板及其制造方法 |
| CN111128699A (zh) * | 2019-11-20 | 2020-05-08 | 济南晶正电子科技有限公司 | 一种复合单晶压电衬底薄膜及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113437162A (zh) * | 2021-05-12 | 2021-09-24 | 上海新硅聚合半导体有限公司 | 一种混合集成光电芯片衬底结构的制备方法及衬底结构 |
| CN117460388A (zh) * | 2023-12-25 | 2024-01-26 | 天通瑞宏科技有限公司 | 一种复合衬底及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111834518B (zh) | 2021-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3257580B2 (ja) | 半導体基板の作製方法 | |
| EP2182561B1 (en) | Method for manufacturing electronic device and method for manufacturing piezoelectric device | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| US5344524A (en) | SOI substrate fabrication | |
| EP0969500B1 (en) | Single crystal silicon on polycrystalline silicon integrated circuits | |
| EP0536788A1 (en) | Method of producing semiconductor substrate | |
| JPH05175469A (ja) | 半導体基材の作製方法 | |
| CN111817681A (zh) | 一种薄膜体声波谐振器的制备方法 | |
| CN111834518B (zh) | 一种多层膜结构衬底上的压电单晶薄膜及其制备方法 | |
| CN109995340B (zh) | 一种空腔型体声波谐振器及其制备方法 | |
| CN114070227B (zh) | 一种氮化铝声波谐振器的制备方法及谐振器 | |
| CN108539009A (zh) | 纳米级单晶薄膜 | |
| CN113452341B (zh) | 基于热致型smp的空气隙型体声波谐振器及其制备方法 | |
| WO2020062364A1 (zh) | 薄膜体声波谐振器及其制作方法 | |
| JPH0799295A (ja) | 半導体基体の作成方法及び半導体基体 | |
| EP1965413B1 (en) | Method for manufacturing soi substrate | |
| CN210444234U (zh) | 一种射频声表面波滤波器芯片 | |
| CN116613058A (zh) | 一种复合基底、复合薄膜及其制备方法 | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| CN212381185U (zh) | 一种利于集成的空气隙型薄膜体声波谐振器 | |
| US20240030883A1 (en) | Process for manufacturing a piezoelectric structure for a radiofrequency device and which can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer | |
| JPH0952793A (ja) | 成膜方法 | |
| TW202207494A (zh) | 壓電體複合基板及其製造方法 | |
| CN114301406B (zh) | 空腔型压电单晶体声波谐振器及其制备方法 | |
| JP3171463B2 (ja) | 半導体基材の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220223 Address after: 201800 J, floor 3, building 8, No. 55, Huiyuan Road, Jiading District, Shanghai Patentee after: Shanghai Xinsi polymer semiconductor Co.,Ltd. Address before: 200050 No. 865, Changning Road, Shanghai, Changning District Patentee before: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES |