JPH0936123A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0936123A JPH0936123A JP18708595A JP18708595A JPH0936123A JP H0936123 A JPH0936123 A JP H0936123A JP 18708595 A JP18708595 A JP 18708595A JP 18708595 A JP18708595 A JP 18708595A JP H0936123 A JPH0936123 A JP H0936123A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- layer
- epitaxial growth
- wafer
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 表面近傍のバルク欠陥の密度を低減したウェ
ーハが雰囲気中の汚染不純物によって汚染され易いとい
う不具合を解決する。 【構成】 ウェーハ１４の素子形成領域の下部領域と過
剰ＢＭＤ層１５との間に汚染不純物を取込む過剰欠陥層
１６を形成する。 【効果】 新たな欠陥層１６がゲッタリング効果を発揮
してウェーハに浸入した汚染不純物を取込む。
ーハが雰囲気中の汚染不純物によって汚染され易いとい
う不具合を解決する。 【構成】 ウェーハ１４の素子形成領域の下部領域と過
剰ＢＭＤ層１５との間に汚染不純物を取込む過剰欠陥層
１６を形成する。 【効果】 新たな欠陥層１６がゲッタリング効果を発揮
してウェーハに浸入した汚染不純物を取込む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、半導体基板内のバルク微小欠陥（Bulk M
icro Defect 、以下ＢＭＤという ）密度分布の制御に
関するものである。
に関し、特に、半導体基板内のバルク微小欠陥（Bulk M
icro Defect 、以下ＢＭＤという ）密度分布の制御に
関するものである。
【０００２】
【従来の技術】従来の半導体装置の製造プロセスを図４
を参照して説明する。同図は、ＭＯＳトランジスタの製
造過程を示しており、まず、Ｐ型のシリコン基板（ウェ
ーハ）１に、１２００℃、Ｈ2 （水素ガス）雰囲気中で
高温熱処理を施し、基板表面付近の酸素を外方拡散させ
減少することによって、シリコン基板１の表面から内部
方向へ４０μｍの領域のＢＭＤ密度を下げる。基板１の
厚み方向の中央付近には、相対的にＢＭＤ密度の高い過
剰ＢＭＤ層２が残る（図４（ａ））。
を参照して説明する。同図は、ＭＯＳトランジスタの製
造過程を示しており、まず、Ｐ型のシリコン基板（ウェ
ーハ）１に、１２００℃、Ｈ2 （水素ガス）雰囲気中で
高温熱処理を施し、基板表面付近の酸素を外方拡散させ
減少することによって、シリコン基板１の表面から内部
方向へ４０μｍの領域のＢＭＤ密度を下げる。基板１の
厚み方向の中央付近には、相対的にＢＭＤ密度の高い過
剰ＢＭＤ層２が残る（図４（ａ））。
【０００３】基板１の表面に熱酸化膜（ＳｉＯ2 ）３を
形成する。その上にシリコン窒化膜（ＳｉＮ）膜４を堆
積させパターニングを行い、フィールド酸化用のマスク
を形成する。熱処理によって選択的に酸化膜を成長さ
せ、素子分離を行うフィールド酸化膜５をつくる（図４
（ｂ））。
形成する。その上にシリコン窒化膜（ＳｉＮ）膜４を堆
積させパターニングを行い、フィールド酸化用のマスク
を形成する。熱処理によって選択的に酸化膜を成長さ
せ、素子分離を行うフィールド酸化膜５をつくる（図４
（ｂ））。
【０００４】次に、シリコン窒化膜膜４と酸化膜３を除
去して、再び熱処理によって薄いゲート酸化膜６を形成
する。その上にポリシリコンを堆積し、リン拡散を行い
パターニングしてポリシリコン電極７を形成する。その
後、Ａｓ（砒素）不純物のイオン注入を行い、高濃度不
純物領域Ｎ+ のソース・ドレイン領域８，９を形成する
（図４（ｃ））。
去して、再び熱処理によって薄いゲート酸化膜６を形成
する。その上にポリシリコンを堆積し、リン拡散を行い
パターニングしてポリシリコン電極７を形成する。その
後、Ａｓ（砒素）不純物のイオン注入を行い、高濃度不
純物領域Ｎ+ のソース・ドレイン領域８，９を形成する
（図４（ｃ））。
【０００５】ＣＶＤ法によりＢＰＳＧ膜による保護膜１
０を堆積した後、ポリシリコン電極７とソース・ドレイ
ン８，９の領域にコンタクトホールを開孔し、Ａｌ−Ｓ
ｉを堆積させ、パターニングして、Ａｌ配線１１，１
２，１３つくり、Ｎチャネル型のＭＯＳトランジスタを
完成する（図４（ｄ））。
０を堆積した後、ポリシリコン電極７とソース・ドレイ
ン８，９の領域にコンタクトホールを開孔し、Ａｌ−Ｓ
ｉを堆積させ、パターニングして、Ａｌ配線１１，１
２，１３つくり、Ｎチャネル型のＭＯＳトランジスタを
完成する（図４（ｄ））。
【０００６】
【発明が解決しようとする課題】近年、ハーフミクロン
デバイスの開発において膜の信頼性や清浄化技術がクロ
ーズアップされてきている。ゲート酸化膜の膜質劣化の
原因は、ＣＺ（Czochralski 結晶成長）法によりシリコ
ンインゴットを石英るつぼから引き上げる際、石英るつ
ぼから溶け込んだ過飽和の酸素による析出物がシリコン
母格子を歪ませる欠陥（ＢＭＤ）を発生させ、このウェ
ーハ基板内のＢＭＤを含んで形成される熱酸化膜の構造
欠陥を引き起こすことが分かっている。
デバイスの開発において膜の信頼性や清浄化技術がクロ
ーズアップされてきている。ゲート酸化膜の膜質劣化の
原因は、ＣＺ（Czochralski 結晶成長）法によりシリコ
ンインゴットを石英るつぼから引き上げる際、石英るつ
ぼから溶け込んだ過飽和の酸素による析出物がシリコン
母格子を歪ませる欠陥（ＢＭＤ）を発生させ、このウェ
ーハ基板内のＢＭＤを含んで形成される熱酸化膜の構造
欠陥を引き起こすことが分かっている。
【０００７】この酸化膜の品質劣化の解消対策として還
元性雰囲気下でシリコン基板の熱処理が行われる。従来
技術で述べたように、ＣＺ法によるシリコンウェーハに
１２００℃の還元性のＨ2 （水素ガス）雰囲気中又は不
活性ガスのＡｒ（アルゴン）やＮ2 （窒素ガス）雰囲気
内で熱処理を施して、シリコンウェーハ表層の格子間酸
素を外方拡散させ、その表層（ウェーハ表面から内部へ
４０ミクロン程度の深さの素子形成に用られる領域）の
ＢＭＤ密度を下げる。
元性雰囲気下でシリコン基板の熱処理が行われる。従来
技術で述べたように、ＣＺ法によるシリコンウェーハに
１２００℃の還元性のＨ2 （水素ガス）雰囲気中又は不
活性ガスのＡｒ（アルゴン）やＮ2 （窒素ガス）雰囲気
内で熱処理を施して、シリコンウェーハ表層の格子間酸
素を外方拡散させ、その表層（ウェーハ表面から内部へ
４０ミクロン程度の深さの素子形成に用られる領域）の
ＢＭＤ密度を下げる。
【０００８】その実例として、図２にウェーハ表面から
の深さとＢＭＤ密度との関係を示す。同図中の曲線
（ａ）はＣＺ法により製造したウェーハの熱処理前のＢ
ＭＤプロファイルである。このウェーハに、１２００℃
のＨ2 雰囲気中で熱処理を施すと、表面付近の酸素が外
法拡散して表面近傍のＢＭＤ密度が低減された曲線
（ｂ）のＢＭＤプロファイルに変化し、素子形成領域内
のＢＭＤが低減されたウェーハが得られる。
の深さとＢＭＤ密度との関係を示す。同図中の曲線
（ａ）はＣＺ法により製造したウェーハの熱処理前のＢ
ＭＤプロファイルである。このウェーハに、１２００℃
のＨ2 雰囲気中で熱処理を施すと、表面付近の酸素が外
法拡散して表面近傍のＢＭＤ密度が低減された曲線
（ｂ）のＢＭＤプロファイルに変化し、素子形成領域内
のＢＭＤが低減されたウェーハが得られる。
【０００９】しかしながら、半導体製造工程は数百工程
に及ぶものもあり、半導体製造中におけるウェーハの不
純物汚染を完全になくすことは困難である。たとえ、ウ
ェーハの表層にＢＭＤが存在しないとしても、製造途中
で雰囲気中から汚染不純物がウェーハに侵入して酸化膜
の膜質を劣化させる。
に及ぶものもあり、半導体製造中におけるウェーハの不
純物汚染を完全になくすことは困難である。たとえ、ウ
ェーハの表層にＢＭＤが存在しないとしても、製造途中
で雰囲気中から汚染不純物がウェーハに侵入して酸化膜
の膜質を劣化させる。
【００１０】前述したシリコンウェーハの熱処理によっ
てウェーハ表層のＢＭＤを消滅させることで酸化膜成長
での構造欠陥をなくすことができるが、酸素析出欠陥は
汚染不純物のゲッタリング効果を持つため、逆に、製造
過程における雰囲気中からの不純物汚染の影響を受け易
くなり、酸化膜形成が安定しない傾向が生じる。
てウェーハ表層のＢＭＤを消滅させることで酸化膜成長
での構造欠陥をなくすことができるが、酸素析出欠陥は
汚染不純物のゲッタリング効果を持つため、逆に、製造
過程における雰囲気中からの不純物汚染の影響を受け易
くなり、酸化膜形成が安定しない傾向が生じる。
【００１１】例えば、基板のシリコン結晶中に浸入した
重金属原子は禁制帯にキャリアの捕獲準位（ディープレ
ベル）を形成し、その結果、キャリアのライフタイムを
短くして、接合のリーク電流を増加させる。また、Ｎａ
（ナトリウム）やＫ（カリウム）等のアルカリ金属は、
ＳｉＯ2 中及びＳｉ−ＳｉＯ2 界面に堆積し、固定電荷
及び界面準位を増加させるなどの不都合がある。
重金属原子は禁制帯にキャリアの捕獲準位（ディープレ
ベル）を形成し、その結果、キャリアのライフタイムを
短くして、接合のリーク電流を増加させる。また、Ｎａ
（ナトリウム）やＫ（カリウム）等のアルカリ金属は、
ＳｉＯ2 中及びＳｉ−ＳｉＯ2 界面に堆積し、固定電荷
及び界面準位を増加させるなどの不都合がある。
【００１２】よって、本発明は、表面近傍のバルク欠陥
（ＢＭＤ）の密度を低減したウェーハが環境中の汚染不
純物によって汚染され易いという不具合を解決すること
を目的とする。
（ＢＭＤ）の密度を低減したウェーハが環境中の汚染不
純物によって汚染され易いという不具合を解決すること
を目的とする。
【００１３】また、本発明は、半導体装置の製造工程に
おいてウェーハに浸入する汚染不純物を捕える新たなゲ
ッタリング技術を提供することを目的とする。
おいてウェーハに浸入する汚染不純物を捕える新たなゲ
ッタリング技術を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の第１の製造方法は、シリコン
基板に熱処理を加えて外方拡散により表面近傍の酸素を
減少させ、酸素の析出核による欠陥を減少させる熱処理
過程と、上記熱処理過程を経たシリコン基板に対して不
活性な不純物を注入し、シリコン基板内に残存する内部
の欠陥層と上記シリコン基板表面の素子が形成されるべ
き領域との間に新たな欠陥層を形成する欠陥層形成過程
と、上記シリコン基板表面に半導体素子を形成する過程
と、を含むことを特徴とする。
め、本発明の半導体装置の第１の製造方法は、シリコン
基板に熱処理を加えて外方拡散により表面近傍の酸素を
減少させ、酸素の析出核による欠陥を減少させる熱処理
過程と、上記熱処理過程を経たシリコン基板に対して不
活性な不純物を注入し、シリコン基板内に残存する内部
の欠陥層と上記シリコン基板表面の素子が形成されるべ
き領域との間に新たな欠陥層を形成する欠陥層形成過程
と、上記シリコン基板表面に半導体素子を形成する過程
と、を含むことを特徴とする。
【００１５】本発明の第２の半導体装置の製造方法は、
シリコン基板の表面にエピタキシャル成長層を形成する
エピタキシャル成長過程と、上記エピタキシャル成長層
の下部に対して不活性な不純物を注入し、上記エピタキ
シャル成長層表面の素子が形成される領域と上記シリコ
ン基板との間に欠陥層を形成する欠陥層形成過程と、上
記エピタキシャル成長層表面に半導体素子を形成する過
程と、を含むことを特徴とする。
シリコン基板の表面にエピタキシャル成長層を形成する
エピタキシャル成長過程と、上記エピタキシャル成長層
の下部に対して不活性な不純物を注入し、上記エピタキ
シャル成長層表面の素子が形成される領域と上記シリコ
ン基板との間に欠陥層を形成する欠陥層形成過程と、上
記エピタキシャル成長層表面に半導体素子を形成する過
程と、を含むことを特徴とする。
【００１６】また、本発明の第１の半導体装置は、シリ
コン基板表面の素子形成領域に形成された半導体素子
と、シリコン基板表面の酸素析出欠陥を減少する熱処理
によって上記シリコン基板の内部に形成された第１の欠
陥層と、上記素子形成領域と上記第１の欠陥層との間に
不活性な不純物の注入により形成されて、上記シリコン
基板に浸入した汚染不純物を取込む第２の欠陥層と、を
備える。
コン基板表面の素子形成領域に形成された半導体素子
と、シリコン基板表面の酸素析出欠陥を減少する熱処理
によって上記シリコン基板の内部に形成された第１の欠
陥層と、上記素子形成領域と上記第１の欠陥層との間に
不活性な不純物の注入により形成されて、上記シリコン
基板に浸入した汚染不純物を取込む第２の欠陥層と、を
備える。
【００１７】本発明の第２の半導体装置は、シリコン基
板と、上記シリコン基板上に形成されたエピタキシャル
成長層と、上記エピタキシャル成長層表面の素子形成領
域に形成された半導体素子と、上記シリコン基板と上記
素子形成領域との間に不活性な不純物の注入により形成
されて、上記エピタキシャル成長層に浸入した汚染不純
物を取込む欠陥層と、を備える。
板と、上記シリコン基板上に形成されたエピタキシャル
成長層と、上記エピタキシャル成長層表面の素子形成領
域に形成された半導体素子と、上記シリコン基板と上記
素子形成領域との間に不活性な不純物の注入により形成
されて、上記エピタキシャル成長層に浸入した汚染不純
物を取込む欠陥層と、を備える。
【００１８】
【作用】酸化膜の構造欠陥を引き起こすＢＭＤを熱処理
して低減したシリコン基板に対して、その熱処理後に、
基板内部（中央部）に残存する欠陥層と基板表面との間
の素子活性領域（素子形成領域）の下層部にシリコンに
対して不活性な不純物を注入し、第２の欠陥層を形成す
る。この第２の欠陥層により製造過程の雰囲気中からウ
ェーハ内に侵入した汚染不純物のゲッタリングを行い、
シリコン基板の不純物ゲッタリング能力を高める。同様
に、シリコン基板上に形成したエピタキシャル成長層の
表面の素子形成領域の下層部にシリコンに対して不活性
な不純物を注入し、欠陥層を形成する。この欠陥層によ
り製造過程の雰囲気中からウェーハ内に侵入した汚染不
純物のゲッタリングを行い、シリコン基板の不純物ゲッ
タリング能力を高める。この結果、外部からシリコン基
板（あるいはエピタキシャル成長層）中に浸入した汚染
不純物による、微小欠陥の発生、接合リーク電流の増加
などの不具合を減少することが可能となる。
して低減したシリコン基板に対して、その熱処理後に、
基板内部（中央部）に残存する欠陥層と基板表面との間
の素子活性領域（素子形成領域）の下層部にシリコンに
対して不活性な不純物を注入し、第２の欠陥層を形成す
る。この第２の欠陥層により製造過程の雰囲気中からウ
ェーハ内に侵入した汚染不純物のゲッタリングを行い、
シリコン基板の不純物ゲッタリング能力を高める。同様
に、シリコン基板上に形成したエピタキシャル成長層の
表面の素子形成領域の下層部にシリコンに対して不活性
な不純物を注入し、欠陥層を形成する。この欠陥層によ
り製造過程の雰囲気中からウェーハ内に侵入した汚染不
純物のゲッタリングを行い、シリコン基板の不純物ゲッ
タリング能力を高める。この結果、外部からシリコン基
板（あるいはエピタキシャル成長層）中に浸入した汚染
不純物による、微小欠陥の発生、接合リーク電流の増加
などの不具合を減少することが可能となる。
【００１９】
【実施例】以下に本発明の実施例を図１を参照して説明
する。シリコンウェーハの熱処理膜（熱酸化膜）の膜質
劣化の主原因である酸素析出によるＢＭＤは、熱酸化膜
の膜質を低下させるという一方で、雰囲気中からウェー
ハ内に侵入してくる金属不純物のゲッタリング効果があ
る。そこで、素子機能に影響せず、かつ、素子活性領域
に比較的に近い部分に不活性不純物によるＢＭＤ層を形
成し、このＢＭＤ層にシリコンウェーハ内に浸入した金
属等の汚染不純物を捕獲するゲッタリングを行わせる。
する。シリコンウェーハの熱処理膜（熱酸化膜）の膜質
劣化の主原因である酸素析出によるＢＭＤは、熱酸化膜
の膜質を低下させるという一方で、雰囲気中からウェー
ハ内に侵入してくる金属不純物のゲッタリング効果があ
る。そこで、素子機能に影響せず、かつ、素子活性領域
に比較的に近い部分に不活性不純物によるＢＭＤ層を形
成し、このＢＭＤ層にシリコンウェーハ内に浸入した金
属等の汚染不純物を捕獲するゲッタリングを行わせる。
【００２０】まず、Ｐ型シリコン基板１４に、１２００
℃、Ｈ2 ガスの還元性雰囲気中で高温熱処理を施し、シ
リコン基板１４の表面から深さ４０μｍ程度の領域まで
外方拡散により酸素を減少させ、ＢＭＤ密度を下げる。
その後、シリコン基板に対して不活性なＡｒ（アルゴ
ン）不純物をイオン注入し、シリコン基板１４の表面か
ら１０〜２０μｍの深さの領域に欠陥層１６を形成す
る。このときのシリコン基板のＢＭＤ密度のプロファイ
ルを図３の曲線（ｃ）に示す。この後、熱処理を行って
イオン注入に伴う素子形成領域の欠陥を減少する（図１
（ａ））。
℃、Ｈ2 ガスの還元性雰囲気中で高温熱処理を施し、シ
リコン基板１４の表面から深さ４０μｍ程度の領域まで
外方拡散により酸素を減少させ、ＢＭＤ密度を下げる。
その後、シリコン基板に対して不活性なＡｒ（アルゴ
ン）不純物をイオン注入し、シリコン基板１４の表面か
ら１０〜２０μｍの深さの領域に欠陥層１６を形成す
る。このときのシリコン基板のＢＭＤ密度のプロファイ
ルを図３の曲線（ｃ）に示す。この後、熱処理を行って
イオン注入に伴う素子形成領域の欠陥を減少する（図１
（ａ））。
【００２１】基板表面に熱酸化膜１７を形成し、その上
にシリコン窒化膜１８を堆積し、素子形成領域のパター
ニングを行い、パターニングされたシリコン窒化膜１８
をマスクとして熱処理によって選択的に酸化膜を形成
し、フィールド酸化膜１９を形成する（図１（ｂ））。
にシリコン窒化膜１８を堆積し、素子形成領域のパター
ニングを行い、パターニングされたシリコン窒化膜１８
をマスクとして熱処理によって選択的に酸化膜を形成
し、フィールド酸化膜１９を形成する（図１（ｂ））。
【００２２】次に、酸化膜１７及びシリコン窒化膜１８
を除去し、再び熱処理によって薄いゲート酸化膜２０を
形成する。その上にポリシリコンを堆積し、このポリシ
リコンにリン拡散を行い、パターニングしてポリシリコ
ン電極２１を形成する。その後、Ａｓ（砒素）不純物の
高濃度注入を行い、Ｎ+ のソース・ドレイン２２，２３
をつくる（図１（ｃ））。
を除去し、再び熱処理によって薄いゲート酸化膜２０を
形成する。その上にポリシリコンを堆積し、このポリシ
リコンにリン拡散を行い、パターニングしてポリシリコ
ン電極２１を形成する。その後、Ａｓ（砒素）不純物の
高濃度注入を行い、Ｎ+ のソース・ドレイン２２，２３
をつくる（図１（ｃ））。
【００２３】ＣＶＤ法によるＢＰＳＧ膜を保護膜２４と
して堆積した後、ポリシリコン電極２１とソース・ドレ
イン２２，２３の領域を開孔し、Ａｌ−Ｓｉを堆積さ
せ、パターニングによりＡｌ配線２４，２５，２６をつ
くり、Ｎチャネル型のＭＯＳトランジスタを製造する
（図１（ｄ））。
して堆積した後、ポリシリコン電極２１とソース・ドレ
イン２２，２３の領域を開孔し、Ａｌ−Ｓｉを堆積さ
せ、パターニングによりＡｌ配線２４，２５，２６をつ
くり、Ｎチャネル型のＭＯＳトランジスタを製造する
（図１（ｄ））。
【００２４】このようにして、図２の曲線（ｂ）に示す
ように、１２００℃近傍の高温熱処理によりウェーハ表
面〜４０μｍの深さまでＢＭＤを消滅させる。このＢＭ
Ｄの消滅によりごく表面近傍の汚染に対するゲッタリン
グ能力の低下が生じる。例えば、シリコン素子として機
能するのがシリコン表面より１０μｍ程度である場合、
その素子として機能する領域の直下を狙って、不純物を
注入し、シリコン表面近傍のＢＭＤを増やすことなく、
第２のＢＭＤ層をつくる。これにより、ＢＭＤによる金
属等の汚染不純物ゲッタリング能力を再度高めることが
でき、残留酸素を除いて酸化膜形成において安定した膜
質が得られると共に、汚染不純物の浸入によるリーク電
流等が減少して素子特性も向上する。
ように、１２００℃近傍の高温熱処理によりウェーハ表
面〜４０μｍの深さまでＢＭＤを消滅させる。このＢＭ
Ｄの消滅によりごく表面近傍の汚染に対するゲッタリン
グ能力の低下が生じる。例えば、シリコン素子として機
能するのがシリコン表面より１０μｍ程度である場合、
その素子として機能する領域の直下を狙って、不純物を
注入し、シリコン表面近傍のＢＭＤを増やすことなく、
第２のＢＭＤ層をつくる。これにより、ＢＭＤによる金
属等の汚染不純物ゲッタリング能力を再度高めることが
でき、残留酸素を除いて酸化膜形成において安定した膜
質が得られると共に、汚染不純物の浸入によるリーク電
流等が減少して素子特性も向上する。
【００２５】図３は、シリコン熱酸化膜を使用したＭＯ
ＳキャパシタのＣ−ｔ特性を示している。ＣＺ法による
ウェーハを使った時にＣ−ｔ特性評価での、小数キャリ
アが再結合するまでのライフタイム（あるいは、リカバ
リ時間（Recovery fime ））は、表面近傍のＢＭＤの密
度を下げる熱処理を行わないＣＺウェーハの１００ｓｅ
ｃに対し、１２００℃の熱処理を施したウェーハのＭＯ
Ｓキャパシタは汚染不純物の侵入により、リーク電流が
増加して７０ｓｅｃに低下している。
ＳキャパシタのＣ−ｔ特性を示している。ＣＺ法による
ウェーハを使った時にＣ−ｔ特性評価での、小数キャリ
アが再結合するまでのライフタイム（あるいは、リカバ
リ時間（Recovery fime ））は、表面近傍のＢＭＤの密
度を下げる熱処理を行わないＣＺウェーハの１００ｓｅ
ｃに対し、１２００℃の熱処理を施したウェーハのＭＯ
Ｓキャパシタは汚染不純物の侵入により、リーク電流が
増加して７０ｓｅｃに低下している。
【００２６】これに対し、本発明の実施例のように、Ｍ
ＯＳキャパシタの下部領域に欠陥層１６を形成した場
合、１２０ｓｅｃに向上している。これは欠陥層１６に
よるゲッタリング効果によって、ウェーハ表面から侵入
した汚染不純物をＢＭＤ層内に取込むことができ、結果
的に、酸化膜となるべき部分の汚染不純物を減らし、良
質のシリコン酸化膜が形成されたためと考えられる。
ＯＳキャパシタの下部領域に欠陥層１６を形成した場
合、１２０ｓｅｃに向上している。これは欠陥層１６に
よるゲッタリング効果によって、ウェーハ表面から侵入
した汚染不純物をＢＭＤ層内に取込むことができ、結果
的に、酸化膜となるべき部分の汚染不純物を減らし、良
質のシリコン酸化膜が形成されたためと考えられる。
【００２７】他の実施例として、シリコン基板にエピタ
キシャル成長させた場合において、ＢＭＤの存在しない
エピタキシャル層の内部に電気的影響を与えないＡｒ等
の不純物で欠陥層を任意に作り出し、この欠陥層に雰囲
気中から侵入する汚染不純物に対するゲッタリング機能
をもたせることが可能である。すなわち、上述した熱処
理を行った（あるいは行っていない）ウェーハに適当な
膜厚にエピタキシャル成長層を形成する。エピタキシャ
ル成長層表面の素子が形成される領域の下部領域に不活
性な不純物の注入を行って、素子形成領域と基板との間
に汚染不純物を取込む欠陥層を形成する。この後、エピ
タキシャル成長層表面に半導体素子を形成する。この場
合、通常はエピタキシャル成長層の膜厚を欠陥層の形成
を考慮した膜厚とし、欠陥層をエピタキシャル層の下部
に形成するが、エピタキシャル層の膜厚を相対的に薄く
形成し、欠陥層をシリコン基板表面側に形成することも
可能である。
キシャル成長させた場合において、ＢＭＤの存在しない
エピタキシャル層の内部に電気的影響を与えないＡｒ等
の不純物で欠陥層を任意に作り出し、この欠陥層に雰囲
気中から侵入する汚染不純物に対するゲッタリング機能
をもたせることが可能である。すなわち、上述した熱処
理を行った（あるいは行っていない）ウェーハに適当な
膜厚にエピタキシャル成長層を形成する。エピタキシャ
ル成長層表面の素子が形成される領域の下部領域に不活
性な不純物の注入を行って、素子形成領域と基板との間
に汚染不純物を取込む欠陥層を形成する。この後、エピ
タキシャル成長層表面に半導体素子を形成する。この場
合、通常はエピタキシャル成長層の膜厚を欠陥層の形成
を考慮した膜厚とし、欠陥層をエピタキシャル層の下部
に形成するが、エピタキシャル層の膜厚を相対的に薄く
形成し、欠陥層をシリコン基板表面側に形成することも
可能である。
【００２８】なお、環境からウェーハ内に侵入する不純
物を取込むＢＭＤ層を形成するために行うイオン注入で
用いる不純物はＡｒと同等の電気的不活性なものを用い
ることができる。
物を取込むＢＭＤ層を形成するために行うイオン注入で
用いる不純物はＡｒと同等の電気的不活性なものを用い
ることができる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
ウェーハの熱処理によってウェーハの酸素濃度を低下し
て欠陥のないいわゆるデヌーテッド・ゾーンを形成した
結果、内部に析出物ができ難くなって、逆に、雰囲気中
から浸入する汚染不純物に対するゲッタリング効果が弱
くなるという不具合を、シリコン基板の素子形成領域の
下部領域に汚染不純物を取込む欠陥層を別途形成したの
で、解消可能となる。また、エピタキシャル層の素子が
形成される素子形成領域の下部領域に汚染不純物を取込
む欠陥層を形成したので、同様にゲッタリング効果を持
たせることが可能となる。
ウェーハの熱処理によってウェーハの酸素濃度を低下し
て欠陥のないいわゆるデヌーテッド・ゾーンを形成した
結果、内部に析出物ができ難くなって、逆に、雰囲気中
から浸入する汚染不純物に対するゲッタリング効果が弱
くなるという不具合を、シリコン基板の素子形成領域の
下部領域に汚染不純物を取込む欠陥層を別途形成したの
で、解消可能となる。また、エピタキシャル層の素子が
形成される素子形成領域の下部領域に汚染不純物を取込
む欠陥層を形成したので、同様にゲッタリング効果を持
たせることが可能となる。
【図１】本発明による半導体装置の製造プロセスを示す
工程図である。
工程図である。
【図２】各種のウェーハ処理によるＢＭＤの密度プロフ
ァイルを示すグラフである。
ァイルを示すグラフである。
【図３】各種のウェーハ処理によるライフタイム（リカ
バリ時間）の比較を示すグラフである。
バリ時間）の比較を示すグラフである。
【図４】従来の半導体装置の製造プロセスを示す工程図
である。
である。
１，１４ Ｐ型シリコンウェーハ ２，１５，１６ 過剰ＢＭＤ層 ３，１７ 酸化膜 ４，１８ 窒化シリコン（シリコン窒化膜） ５，１９ フィールド酸化膜 ６，２０ ゲート酸化膜 ７，２１ ポリシリコン電極 ８，９，２２，２３ ソース・ドレイン １０，２４ ＢＰＳＧ・ＣＶＤ膜 １１，１２，１３，２５，２６，２７ Ａｌ配線
Claims (4)
- 【請求項１】シリコン基板に熱処理を加えて外方拡散に
より表面近傍の酸素を減少させ、酸素の析出核による欠
陥を減少させる熱処理過程と、 前記熱処理過程を経たシリコン基板に対して不活性な不
純物を注入し、シリコン基板内に残存する内部の欠陥層
と前記シリコン基板表面の素子が形成されるべき領域と
の間に新たな欠陥層を形成する欠陥層形成過程と、 前記シリコン基板表面に半導体素子を形成する過程と、
を含む、ことを特徴とする半導体装置の製造方法。 - 【請求項２】シリコン基板の表面にエピタキシャル成長
層を形成するエピタキシャル成長過程と、 前記エピタキシャル成長層の下部に対して不活性な不純
物を注入し、前記エピタキシャル成長層表面の素子が形
成される領域と前記シリコン基板との間に欠陥層を形成
する欠陥層形成過程と、 前記エピタキシャル成長層表面に半導体素子を形成する
過程と、を含む、ことを特徴とする半導体装置の製造方
法。 - 【請求項３】シリコン基板表面の素子形成領域に形成さ
れた半導体素子と、 シリコン基板表面の酸素析出欠陥を減少する熱処理によ
って前記シリコン基板の内部に形成された第１の欠陥層
と、 前記素子形成領域と前記第１の欠陥層との間に不活性な
不純物の注入により形成されて、前記シリコン基板に浸
入した汚染不純物を取込む第２の欠陥層と、 を備える半導体装置。 - 【請求項４】シリコン基板と、 前記シリコン基板上に形成されたエピタキシャル成長層
と、 前記エピタキシャル成長層表面の素子形成領域に形成さ
れた半導体素子と、 前記シリコン基板と前記素子形成領域との間に不活性な
不純物の注入により形成されて、前記エピタキシャル成
長層に浸入した汚染不純物を取込む欠陥層と、 を備える半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18708595A JPH0936123A (ja) | 1995-07-24 | 1995-07-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18708595A JPH0936123A (ja) | 1995-07-24 | 1995-07-24 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936123A true JPH0936123A (ja) | 1997-02-07 |
Family
ID=16199865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18708595A Pending JPH0936123A (ja) | 1995-07-24 | 1995-07-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936123A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015518A (ja) * | 1999-06-28 | 2001-01-19 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JP2006319173A (ja) * | 2005-05-13 | 2006-11-24 | Sharp Corp | 半導体装置およびその製造方法 |
-
1995
- 1995-07-24 JP JP18708595A patent/JPH0936123A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015518A (ja) * | 1999-06-28 | 2001-01-19 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JP2006319173A (ja) * | 2005-05-13 | 2006-11-24 | Sharp Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10223640A (ja) | 半導体基板およびその製造方法 | |
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| KR100647940B1 (ko) | 무결함 영역을 가진 반도체 | |
| JP2856157B2 (ja) | 半導体装置の製造方法 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JP2005051040A (ja) | 半導体装置の製造方法及び半導体基板 | |
| JP3385981B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0936123A (ja) | 半導体装置及びその製造方法 | |
| JPH07273121A (ja) | 半導体装置の製造方法 | |
| US5635752A (en) | Semiconductor device having source and drain regions which include horizontally extending secondary defect layers | |
| JP2629615B2 (ja) | 半導体装置の製造方法 | |
| JPH0969526A (ja) | 半導体装置の製造方法 | |
| JPH10214844A (ja) | 半導体基板の製造方法 | |
| JP3296304B2 (ja) | 半導体装置の製造方法 | |
| JPH11168210A (ja) | 半導体装置の製造方法 | |
| JPH03185735A (ja) | 半導体装置の製造方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JP3484410B2 (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH01302838A (ja) | 半導体装置およびその製造方法 | |
| JP2865931B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3282265B2 (ja) | 半導体装置の製造方法 | |
| JPH1192300A (ja) | 半導体基板の製造方法 | |
| JPH065860A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH03185736A (ja) | 半導体装置の製造方法 | |
| JPH07221044A (ja) | 半導体装置の製造方法 |