JP4978583B2 - 評価用ウエーハ及びその製造方法並びに半導体ウエーハの評価方法 - Google Patents
評価用ウエーハ及びその製造方法並びに半導体ウエーハの評価方法 Download PDFInfo
- Publication number
- JP4978583B2 JP4978583B2 JP2008200106A JP2008200106A JP4978583B2 JP 4978583 B2 JP4978583 B2 JP 4978583B2 JP 2008200106 A JP2008200106 A JP 2008200106A JP 2008200106 A JP2008200106 A JP 2008200106A JP 4978583 B2 JP4978583 B2 JP 4978583B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon substrate
- wafer
- evaluation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011156 evaluation Methods 0.000 title claims description 98
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 101
- 239000000758 substrate Substances 0.000 claims description 100
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 88
- 229910052710 silicon Inorganic materials 0.000 claims description 88
- 239000010703 silicon Substances 0.000 claims description 88
- 239000002019 doping agent Substances 0.000 claims description 67
- 238000009792 diffusion process Methods 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005259 measurement Methods 0.000 description 33
- 230000035945 sensitivity Effects 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 16
- 239000012535 impurity Substances 0.000 description 11
- 238000011109 contamination Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 229910052742 iron Inorganic materials 0.000 description 8
- 238000005247 gettering Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102100031920 Dihydrolipoyllysine-residue succinyltransferase component of 2-oxoglutarate dehydrogenase complex, mitochondrial Human genes 0.000 description 1
- 101000992065 Homo sapiens Dihydrolipoyllysine-residue succinyltransferase component of 2-oxoglutarate dehydrogenase complex, mitochondrial Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001773 deep-level transient spectroscopy Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007363 ring formation reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、半導体ウエーハを評価する際の評価用ウエーハ及びその製造方法並びに半導体ウエーハの評価方法に関し、詳しくは、ＰＮ接合リークを評価するための評価用ウエーハ及びその製造方法並びに評価方法に関するものである。
近年、半導体デバイスの微細化・高集積化に伴い、その基板に高品質で信頼性の高い半導体基板を用いることが要求されており、半導体基板の品質が様々な指標で評価されている。そして、このような半導体基板の品質を評価する指標の一つとして、接合リークがある。接合リークは、ＰＮ接合に逆バイアスを印加した時に流れる逆方向飽和電流特性のことであり、一般に、金属不純物や酸素析出等の影響を受けやすいとされている。そして、半導体基板の空乏層中に金属不純物や結晶欠陥が存在することによって、接合リーク電流が増加する。そのため、例えばＤＲＡＭのように、キャパシタに電荷を蓄積するデバイス等において、接合リークが増大すると、蓄積電荷を減少させ、誤動作を生じさせる原因となる。
そこで、半導体基板の高品質化に伴い、高感度に半導体基板の接合リーク電流を測定して、基板の品質評価を正確に行うことは極めて重要である。
ここで、半導体基板に混入する金属汚染を効果的に除去することができる半導体装置の製造方法が開示されている（例えば特許文献１参照）。
以下、これを図４を参照しながら説明する。
ここで、半導体基板に混入する金属汚染を効果的に除去することができる半導体装置の製造方法が開示されている（例えば特許文献１参照）。
以下、これを図４を参照しながら説明する。
まず、評価の対象となるシリコン基板１１を準備し（図４（ａ））、このシリコン基板１１に熱酸化等を行って酸化膜１２を形成する（図４（ｂ））。次に、その酸化膜１２の表面にフォトレジスト１３を塗布し（図４（ｃ））、このフォトレジスト１３に紫外線やエキシマレーザ光線等をフォトマスク１４を介して照射して露光を行った後（図４（ｄ））、現像を行うことによって酸化膜１２の開口部を形成する領域を露出させる（図４（ｅ））。現像後、この露出した部分の酸化膜１２をエッチングして開口部を形成した後（図４（ｆ））、フォトレジスト１３を除去する（図４（ｇ））。
次に、開口部が形成された酸化膜１２をマスクとして、開口部からシリコン基板１１に所定濃度のドーパントを拡散させることによりシリコン基板１１にＰＮ接合１５を形成する（図４（ｈ））。その後、シリコン基板表面にアルミニウムや多結晶シリコン等の電極用金属１６を堆積させ（図４（ｉ））、フォトリソグラフィを行って不要な部分を除去することによって酸化膜１２の開口部に電極１６を形成する（図４（ｊ））。このとき、シリコン基板の裏面にも電極用金属１６を堆積させておく。
そして、電極形成後、電極１６にテスタのプローブを接触させて電圧を印加し、シリコン基板の表面と裏面の電極間でリーク電流を測定することによって、接合リークの評価を行う。
次に、開口部が形成された酸化膜１２をマスクとして、開口部からシリコン基板１１に所定濃度のドーパントを拡散させることによりシリコン基板１１にＰＮ接合１５を形成する（図４（ｈ））。その後、シリコン基板表面にアルミニウムや多結晶シリコン等の電極用金属１６を堆積させ（図４（ｉ））、フォトリソグラフィを行って不要な部分を除去することによって酸化膜１２の開口部に電極１６を形成する（図４（ｊ））。このとき、シリコン基板の裏面にも電極用金属１６を堆積させておく。
そして、電極形成後、電極１６にテスタのプローブを接触させて電圧を印加し、シリコン基板の表面と裏面の電極間でリーク電流を測定することによって、接合リークの評価を行う。
しかし、このように半導体基板を製造して、接合リークを評価する場合には、酸化膜の開口部の形成時と電極の形成時の最低２回はフォトリソグラフィを行う必要がある。さらに、電極を形成する際には、電極を開口部に正確に形成する必要があるため、フォトマスクの位置合わせを高精度に行わなければならない。そのため、このような接合リークの評価では、作業が煩雑となり、また、評価時間も非常に長くなり、作業者に対する負担も大きい。
また、フォトマスクとして、酸化膜に開口部を形成するためのマスクと電極を形成するためのマスクの２種類が必要となり、さらに、酸化膜の開口部に金属を堆積して、電極を形成するためには、金属の堆積やフォトリソグラフィを行うための成膜設備（例えば、スパッタリングを行うための真空装置）や電極用金属をエッチングするための設備も必要となる。また、フォトマスクの位置合わせを高精度に行う必要があるため、露光装置として高精度にマスクの位置合わせができる機能を備えた高性能で大がかりな装置が必要となり、設備コストへの負担が非常に大きいという問題がある。
さらに、酸化膜を拡散マスクとして使用しているため、このマスク酸化膜直下が酸化膜の持つ固定電荷により反転してしまう現象がある。そこで、この現象を抑えるために、ガードリングを形成することや、酸化膜固定電荷をアニールにより低減するなどの方法があるが、ガードリング形成については試料作製工程が煩雑になる問題がある。また、アニールする方法でも固定電荷の影響を完全に排除することは困難である。
本発明は上記問題に鑑みてなされたものであり、接合リークの評価における設備コストへの負担を軽減し、簡便、効率的かつ高感度に半導体基板の接合リークを評価することができる評価ウエーハ及びその製造方法並びに半導体ウエーハの評価方法を提供することを目的とする。
上記課題を解決するため、本発明では、半導体ウエーハの評価に用いる評価用ウエーハであって、該評価用ウエーハは少なくとも、シリコン基板と、前記シリコン基板上に前記シリコン基板と異なるドーパントをドープした多結晶シリコンが堆積された多結晶シリコン層と、前記シリコン基板と前記多結晶シリコン層との間に前記多結晶シリコンのドーパントが拡散されて形成されたドーパント拡散層とを有し、前記シリコン基板の突出部上に、前記ドーパント拡散層、前記多結晶シリコン層が順次積層されたＭＥＳＡ構造が少なくとも１つ以上形成されたものであることを特徴とする評価用ウエーハを提供する（請求項１）。
このように、シリコン基板と、シリコン基板上にシリコン基板と異なるドーパントをドープした多結晶シリコンが堆積された多結晶シリコン層と、シリコン基板と多結晶シリコン層との間に多結晶シリコンのドーパントが拡散されて形成されたドーパント拡散層とを有することで、ＰＮ接合が形成された評価用ウエーハとすることができる。また、従来の評価用ウエーハに形成されていた酸化膜や酸化膜の開口部が形成される必要がなく、簡便かつ効率的にＰＮ接合が形成された評価用ウエーハとすることができる。
また、シリコン基板上に多結晶シリコンが堆積された多結晶シリコン層を有するものであることで、その多結晶シリコン層がゲッタリング層として、金属不純物を集める働きを有するものとすることができる。
さらに、シリコン基板の突出部上に、ドーパント拡散層、多結晶シリコン層が順次積層されたＭＥＳＡ構造が少なくとも１つ以上形成されたものであることで、拡散マスクとしての酸化膜を用いることなく周辺との分離を行うことができる。そのため、酸化膜の固定電荷による接合リーク電流の測定への影響を受けることがなく、高感度に接合リーク電流を評価することができる評価用ウエーハとすることができる。また、従来の評価用ウエーハのように、電極を形成する必要がなく、多結晶シリコン層とシリコン基板の裏面の間に電圧を印加することで、評価の対象である接合リーク電流を測定することができる。そのため、電極を形成するために必要であった高精度な機能を備えた装置を使用する必要がなく、コストが軽減された評価用ウエーハとすることができる。
この場合、前記シリコン基板の突出部の高さと前記ドーパント拡散層の厚さと前記多結晶シリコン層の厚さの和は、前記多結晶シリコン層の厚さと前記シリコン基板の抵抗値から算出される空乏層の幅の和よりも大きいことが好ましい（請求項２）。
このことにより、接合リーク電流を測定する測定箇所が周辺から確実に分離された評価用ウエーハとすることができる。また、空乏層が横方向に広がることにより生じていた測定のばらつきを防止することができ、高感度に接合リーク電流を評価することができる評価用ウエーハとすることができる。
また、本発明では、半導体ウエーハの評価に用いる評価用ウエーハを製造する方法において、シリコン基板上に該シリコン基板と異なるドーパントをドープした多結晶シリコンを堆積させて多結晶シリコン層を形成し、その後、前記多結晶シリコンのドーパントを拡散させて前記シリコン基板と前記多結晶シリコン層との間にドーパント拡散層を形成し、さらに、前記多結晶シリコン層上にレジストを塗布してＭＥＳＡ構造を形成するためのパターンを形成し、その後、前記多結晶シリコン層、前記ドーパント拡散層、前記シリコン基板をエッチングして、少なくとも１つ以上のＭＥＳＡ構造を形成することを特徴とする評価用ウエーハの製造方法を提供する（請求項３）。
このように、シリコン基板上にシリコン基板と異なるドーパントをドープした多結晶シリコンを堆積させて多結晶シリコン層を形成し、その後、多結晶シリコンのドーパントを拡散させてシリコン基板と多結晶シリコン層との間にドーパント拡散層を形成することで、ＰＮ接合を形成することができる。そのため、従来の製造方法で必要であった酸化膜を形成する工程や酸化膜の開口部を形成する工程を行うことなく、簡便かつ効率的にＰＮ接合を形成することができる。そして、従来の工程に必要であった装置等を必要としないため、設備コストを軽減することができる。
また、シリコン基板上に多結晶シリコンを堆積させて多結晶シリコン層を形成することで、多結晶シリコン層を金属不純物を集めるためのゲッタリング層とすることができる。
さらに、多結晶シリコンのドーパントを拡散させてシリコン基板と多結晶シリコン層との間にドーパント拡散層を形成するため、拡散時の条件によりドーパント拡散層の厚さを調節することができる。そのため、そのドーパント拡散層の厚さを薄くすることで多結晶シリコン層のゲッタリング層としての金属不純物に対する感度を向上させることができる。
さらに、多結晶シリコンのドーパントを拡散させてシリコン基板と多結晶シリコン層との間にドーパント拡散層を形成するため、拡散時の条件によりドーパント拡散層の厚さを調節することができる。そのため、そのドーパント拡散層の厚さを薄くすることで多結晶シリコン層のゲッタリング層としての金属不純物に対する感度を向上させることができる。
さらに、多結晶シリコン層、ドーパント拡散層、シリコン基板をエッチングして、少なくとも１つ以上のＭＥＳＡ構造を形成することで、周辺との分離を拡散マスクとしての酸化膜を用いることなく行うことができる。そのため、酸化膜の固定電荷による接合リーク電流の測定への影響を受けることがなく、高感度に接合リーク電流を評価することができる評価用ウエーハを製造することができる。また、従来の製造方法では、電極を形成する工程を行っていたために必要であった高精度な機能を備えた装置を使用する必要がなく、設備コストを軽減することができる。
この場合、前記エッチングの量は、前記多結晶シリコン層の厚さと前記シリコン基板の抵抗値から算出される空乏層の幅の和よりも多くエッチングすることが好ましい（請求項４）。
このことにより、接合リーク電流を測定する測定箇所を周辺から確実に分離することができる。また、空乏層が横方向に広がることにより生じていた測定のばらつきを防止することができ、高感度に接合リーク電流を評価することができる評価用ウエーハを製造することができる。
さらに、本発明の評価用ウエーハまたは評価用ウエーハの製造方法により製造された評価用ウエーハを用いて、シリコン基板に逆バイアスとなるように電圧を印加し、そのときのリーク電流を測定することを特徴とする半導体ウエーハの評価方法を提供する（請求項５）。
このように、本発明の評価用ウエーハ、または評価用ウエーハの製造方法により製造された評価用ウエーハを用いて、シリコン基板に逆バイアスとなるように電圧を印加し、そのときのリーク電流を測定することで、従来の評価方法で影響を受けていた酸化膜の固定電荷による接合リーク電流の測定への影響を受けることがない評価方法とすることができる。
以上説明したように、本発明の評価用ウエーハは、シリコン基板と、シリコン基板上にシリコン基板と異なるドーパントをドープした多結晶シリコンが堆積された多結晶シリコン層と、シリコン基板と多結晶シリコン層との間に多結晶シリコンのドーパントが拡散されて形成されたドーパント拡散層とを有している。これによって、従来と比較して、簡便かつ効率的にＰＮ接合が形成される。また、シリコン基板の突出部上に、ドーパント拡散層、多結晶シリコン層が順次積層されたＭＥＳＡ構造が形成されたものであることにより、酸化膜の固定電荷による接合リーク電流の測定への影響を受けることがなく、高感度に接合リーク電流を評価することができる。さらに、電極を形成する必要がないため、高精度な機能を備えた装置を使用する必要がなく、コストが軽減された評価用ウエーハを得ることができる。
以下、本発明についてより具体的に説明する。
前述のように、半導体基板を製造して接合リークを評価する場合、半導体基板の製造において、酸化膜を形成する方法が開示されているが、その酸化膜が原因となり、高感度にリーク電流を測定することができないことがわかった。具体的には、酸化膜の直下が酸化膜の持つ固定電荷により反転してしまう現象が生じ、これによって、リーク電流が増加することが原因であることがわかった。
前述のように、半導体基板を製造して接合リークを評価する場合、半導体基板の製造において、酸化膜を形成する方法が開示されているが、その酸化膜が原因となり、高感度にリーク電流を測定することができないことがわかった。具体的には、酸化膜の直下が酸化膜の持つ固定電荷により反転してしまう現象が生じ、これによって、リーク電流が増加することが原因であることがわかった。
そこで、本発明者らは、接合リーク電流を高感度に測定し、評価するためには、評価用ウエーハに酸化膜を形成することなく接合リーク電流を測定することに想到し、鋭意検討を重ねた結果、酸化膜の固定電荷の影響を受けない評価用ウエーハの構造として、シリコン基板の突出部上に、ドーパント拡散層、多結晶シリコン層が順次積層されたＭＥＳＡ構造を形成することを試みた。
その結果、酸化膜を形成することなくＰＮ接合を形成することができ、さらに、接合リーク電流を高感度に測定することができた。そして、酸化膜を形成する必要がない上に、ＭＥＳＡ構造を形成することで、従来よりも評価用ウエーハの製造工程が簡便になり、効率的に高感度な接合リーク電流の評価を行うことができることがわかった。
また、シリコン基板上にシリコン基板と異なるドーパントをドープした多結晶シリコンが堆積された多結晶シリコン層を電極とすることで、金属不純物に対する感度が向上できることもわかった。
さらに、シリコン基板の突出部上に、ドーパント拡散層、多結晶シリコン層が順次積層されたＭＥＳＡ構造を形成することで、評価する半導体ウエーハ内に、評価する半導体の導電型とは異なる導電型のドーパントを拡散して拡散部を２箇所形成して、その２箇所の拡散部間でのリーク電流の測定を行い、その半導体ウエーハの評価を行うことができることもわかった。
本発明は、上記の知見に基づいて完成されたものであり、以下、本発明について図面を参照しながらさらに詳細に説明するが、本発明はこれらに限定されるものではない。
図１は本発明の評価用ウエーハの製造方法における工程を模式的に示す図である。
図１（ｈ）に示すように、本発明の評価用ウエーハ６は、シリコン基板１と、多結晶シリコン層２と、ドーパント拡散層３とから構成されていて、そのシリコン基板１には突出部７があり、その突出部７上に、ドーパント拡散層３、多結晶シリコン層２が順次積層されたＭＥＳＡ構造が形成されている。また、多結晶シリコン層２は、シリコン基板１上にシリコン基板１と異なるドーパントをドープした多結晶シリコンが堆積されたものであり、ドーパント拡散層３は、シリコン基板１と多結晶シリコン層２との間に多結晶シリコンのドーパントが拡散されて形成されたものである。
なお、図１は、ＭＥＳＡ構造が１箇所のみ形成されている評価用ウエーハについての図であるが、２箇所以上、ＭＥＳＡ構造を形成しても構わない。
図１は本発明の評価用ウエーハの製造方法における工程を模式的に示す図である。
図１（ｈ）に示すように、本発明の評価用ウエーハ６は、シリコン基板１と、多結晶シリコン層２と、ドーパント拡散層３とから構成されていて、そのシリコン基板１には突出部７があり、その突出部７上に、ドーパント拡散層３、多結晶シリコン層２が順次積層されたＭＥＳＡ構造が形成されている。また、多結晶シリコン層２は、シリコン基板１上にシリコン基板１と異なるドーパントをドープした多結晶シリコンが堆積されたものであり、ドーパント拡散層３は、シリコン基板１と多結晶シリコン層２との間に多結晶シリコンのドーパントが拡散されて形成されたものである。
なお、図１は、ＭＥＳＡ構造が１箇所のみ形成されている評価用ウエーハについての図であるが、２箇所以上、ＭＥＳＡ構造を形成しても構わない。
このように、シリコン基板と、シリコン基板上にシリコン基板と異なるドーパントをドープした多結晶シリコンが堆積された多結晶シリコン層と、シリコン基板と多結晶シリコン層との間に多結晶シリコンのドーパントが拡散されて形成されたドーパント拡散層とを有することで、ＰＮ接合が形成された評価用ウエーハとすることができる。そのため、従来の評価用ウエーハに形成されていた酸化膜や酸化膜の開口部が形成される必要がなく、簡便かつ効率的にＰＮ接合が形成された評価用ウエーハとすることができる。そして、ＰＮ接合が形成されたウエーハであることにより、評価の対象である接合リーク電流を測定することができるため、評価用ウエーハとして使用することができる。
また、シリコン基板上に多結晶シリコンが堆積された多結晶シリコン層を有するものであることで、その多結晶シリコン層がゲッタリング層として、金属不純物を集める働きを有するものとすることができる。したがって、金属不純物に対する感度を向上させることができる。
さらに、シリコン基板の突出部上に、ドーパント拡散層、多結晶シリコン層が順次積層されたＭＥＳＡ構造が少なくとも１つ以上形成されたものであることで、拡散マスクとしての酸化膜を用いることなく周辺との分離を行うことができる。そのため、酸化膜の固定電荷による接合リーク電流の測定への影響を受けることがなく、高感度に接合リーク電流を評価することができる評価用ウエーハとすることができる。また、従来の評価用ウエーハのように、電極を形成する必要がなく、多結晶シリコン層とシリコン基板の裏面の間に電圧を印加することで、評価の対象である接合リーク電流を測定することができる。そのため、電極を形成するために必要であった高精度な機能を備えた装置を使用する必要がなく、コストが軽減された評価用ウエーハとすることができる。なお、従来の評価用ウエーハのように、多結晶シリコン層上に電極を形成したものとしても構わない。
また、本発明の評価用ウエーハは、シリコン基板の突出部の高さとドーパント拡散層の厚さと多結晶シリコン層の厚さの和は、多結晶シリコン層の厚さとシリコン基板の抵抗値から算出される空乏層の幅の和よりも大きいものとすることができる。
このことにより、空乏層が横方向に広がることを防止でき、接合リーク電流を測定するＰＮ接合の測定箇所が周辺から確実に分離されたものとなる。そのため、接合リーク電流を正確に測定することができる評価用ウエーハとすることができる。また、ＰＮ接合の測定箇所が周辺から確実に分離されたものであるため、空乏層が横方向に広がることにより生じていた測定のばらつきを防止することができ、高感度に接合リーク電流を評価することができる評価用ウエーハとすることができる。
このことにより、空乏層が横方向に広がることを防止でき、接合リーク電流を測定するＰＮ接合の測定箇所が周辺から確実に分離されたものとなる。そのため、接合リーク電流を正確に測定することができる評価用ウエーハとすることができる。また、ＰＮ接合の測定箇所が周辺から確実に分離されたものであるため、空乏層が横方向に広がることにより生じていた測定のばらつきを防止することができ、高感度に接合リーク電流を評価することができる評価用ウエーハとすることができる。
次に、本発明の評価用ウエーハの製造方法の一例を図１を参照しながら説明するが、本発明はこれらに限定されるわけではない。
まず、図１（ａ）に示すように、評価対象となるシリコン基板１を準備する。なお、シリコン基板１の種類は特に限定されない。次に、シリコン基板１上にシリコン基板１と異なるドーパントをドープした多結晶シリコンを堆積して、多結晶シリコン層２を形成する（図１（ｂ））。
このとき、多結晶シリコン層２の厚さやドーパントの量は、測定時のＰＮ接合の深さ等を勘案して目的に合うように調整することができる。なお、多結晶シリコンへのドーパントの導入方法は特に限定されない。
まず、図１（ａ）に示すように、評価対象となるシリコン基板１を準備する。なお、シリコン基板１の種類は特に限定されない。次に、シリコン基板１上にシリコン基板１と異なるドーパントをドープした多結晶シリコンを堆積して、多結晶シリコン層２を形成する（図１（ｂ））。
このとき、多結晶シリコン層２の厚さやドーパントの量は、測定時のＰＮ接合の深さ等を勘案して目的に合うように調整することができる。なお、多結晶シリコンへのドーパントの導入方法は特に限定されない。
その後、拡散処理を行い、シリコン基板１に多結晶シリコンのドーパントを拡散して、ドーパント拡散層３を形成する（図１（ｃ））。このように、多結晶シリコンは、ドーパント源としての役割を果たすことになる。また、このとき、後述する理由により、シリコン基板１へのドーパント拡散の深さを確認することが重要となる。なお、確認方法については、特に限定されない。
さらに、ドーパント拡散後の多結晶シリコン層２の表面濃度については、例えば１×１０２０／ｃｍ３程度の高濃度になるようにすると、接合リーク電流を測定するときに多結晶シリコン層２上に電極を形成することなく、多結晶シリコン層２をそのまま電極として使用することができる。もちろん、多結晶シリコン層２上に電極を形成しても構わない。
さらに、ドーパント拡散後の多結晶シリコン層２の表面濃度については、例えば１×１０２０／ｃｍ３程度の高濃度になるようにすると、接合リーク電流を測定するときに多結晶シリコン層２上に電極を形成することなく、多結晶シリコン層２をそのまま電極として使用することができる。もちろん、多結晶シリコン層２上に電極を形成しても構わない。
次に、ＭＥＳＡ構造を形成するためのパターンを形成する。まず、多結晶シリコン層２上にレジスト４を塗布し（図１（ｄ））、例えばフォトリソグラフィにより、フォトマスク５を介して露光することでレジスト４にＭＥＳＡパターンを形成する（図１（ｅ）、（ｆ））、そして、これをマスクとして、ＭＥＳＡ部周辺の多結晶シリコン層２、ドーパント拡散層３、さらに下地のシリコン基板１をエッチングする（図１（ｇ））。このとき、シリコン基板１までエッチングすることで、突出部７が形成され周辺と分離することができる。また、このエッチングはドライエッチングでも、ウエットエッチングでも構わない。なお、ドライエッチングであれば、より微細なパターンまで加工が可能であり、一方、ウエットエッチングであれば、プラズマダメージの発生を防ぐことができる利点がある。しかし、ウエットエッチングの場合、ドーパント量の少ない部分では、エッチングレートが十分得られないこともあるため、エッチング条件の選択には、十分な配慮が必要である。
そして、エッチング完了後にレジスト４を除去して、評価用ウエーハ６が完成する（図１（ｈ））。
そして、エッチング完了後にレジスト４を除去して、評価用ウエーハ６が完成する（図１（ｈ））。
このように、従来の製造方法では必要であった酸化膜を形成する工程や酸化膜の開口部を形成する工程を行うことなく、簡便かつ効率的にＰＮ接合を形成することができる。そして、従来の工程に必要であった装置等を必要としないため、設備コストを軽減することができる。
また、シリコン基板上に多結晶シリコンを堆積させて多結晶シリコン層を形成することで、多結晶シリコン層を金属不純物を集めるためのゲッタリング層とすることができ、このとき、ドーパント拡散層の厚さを薄くすることで多結晶シリコン層のゲッタリング層としての金属不純物に対する感度を向上させることができる。
さらに、多結晶シリコン層、ドーパント拡散層、シリコン基板をエッチングして、ＭＥＳＡ構造を形成することで、周辺との分離を酸化膜を用いることなく行うことができるため、酸化膜の固定電荷による接合リーク電流の測定への影響を受けることがない。そのため、高感度に接合リーク電流を評価することができる評価用ウエーハを製造することができる。また、従来の製造方法では、電極を形成する工程を行っていたために必要であった高精度な機能を備えた装置を使用する必要がなく、設備コストを軽減することができる。
また、本発明の評価用ウエーハの製造方法では、エッチングの量は、多結晶シリコン層の厚さとシリコン基板の抵抗値から算出される空乏層の幅の和よりも多くエッチングすることができる。
このことにより、接合リーク電流を測定するＰＮ接合の測定箇所を周辺から確実に分離することができる。そのため、接合リーク電流を正確に測定することができる評価用ウエーハを製造することができる。なお、前述したように、シリコン基板へのドーパント拡散の深さを確認することで、エッチングの量をより確実に把握することができ、ＰＮ接合の測定箇所を周辺から確実に分離することができる。
このことにより、接合リーク電流を測定するＰＮ接合の測定箇所を周辺から確実に分離することができる。そのため、接合リーク電流を正確に測定することができる評価用ウエーハを製造することができる。なお、前述したように、シリコン基板へのドーパント拡散の深さを確認することで、エッチングの量をより確実に把握することができ、ＰＮ接合の測定箇所を周辺から確実に分離することができる。
すなわち、ＰＮ接合の測定箇所が周辺から確実に分離しているため、空乏層が横方向に広がることにより生じていた測定ばらつきを防止することができ、高感度に接合リーク電流を評価することができる評価用ウエーハを製造することができる。
そして、本発明の評価用ウエーハ、または評価用ウエーハの製造方法により製造された評価用ウエーハを用いて、半導体ウエーハを評価することができる。
具体的な評価方法として、シリコン基板に逆バイアスとなるように電圧を印加し、そのときのリーク電流を測定することにより、半導体ウエーハを評価する。このとき、リーク電流を測定する機器は、特に限定されない。例えば、評価用ウエーハの裏面側を測定機器のＧＮＤ側に接続して、評価用ウエーハの表面側である多結晶シリコン層の表面にプローブ等を接触させて測定する。なお、多結晶シリコン層上に電極を形成した場合には、その電極にプローブを接触させて測定する。
具体的な評価方法として、シリコン基板に逆バイアスとなるように電圧を印加し、そのときのリーク電流を測定することにより、半導体ウエーハを評価する。このとき、リーク電流を測定する機器は、特に限定されない。例えば、評価用ウエーハの裏面側を測定機器のＧＮＤ側に接続して、評価用ウエーハの表面側である多結晶シリコン層の表面にプローブ等を接触させて測定する。なお、多結晶シリコン層上に電極を形成した場合には、その電極にプローブを接触させて測定する。
このように、本発明の評価用ウエーハ、または評価用ウエーハの製造方法により製造された評価用ウエーハを用いて、シリコン基板に逆バイアスとなるように電圧を印加し、そのときのリーク電流を測定することで、従来の評価方法で影響を受けていた酸化膜の固定電荷による接合リーク電流の測定への影響を受けることがない評価方法とすることができる。
また、このようにリーク電流を測定することで、様々な評価に応用することができる。
例えば、本発明の評価用ウエーハ、または評価用ウエーハの製造方法により製造された評価用ウエーハについて、予め接合リーク電流のレベルを把握した上で、評価したい炉等にウエーハを投入し熱処理後、再度リーク電流を測定することで、炉の汚染レベルをより詳細に把握することができる。
さらに、リーク電流測定用の測定機器の代わりに、ＤＬＴＳ測定機器（容量計）を接続して、順方向および逆方向にバイアスを印加して、静電容量の過渡的時間変化を測定することにより、欠陥の種類（特に金属不純物）の特定をすることもできる。
例えば、本発明の評価用ウエーハ、または評価用ウエーハの製造方法により製造された評価用ウエーハについて、予め接合リーク電流のレベルを把握した上で、評価したい炉等にウエーハを投入し熱処理後、再度リーク電流を測定することで、炉の汚染レベルをより詳細に把握することができる。
さらに、リーク電流測定用の測定機器の代わりに、ＤＬＴＳ測定機器（容量計）を接続して、順方向および逆方向にバイアスを印加して、静電容量の過渡的時間変化を測定することにより、欠陥の種類（特に金属不純物）の特定をすることもできる。
次に本発明の実施例、比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
まず、直径２００ｍｍ、Ｐ型＜１００＞のウエーハを用意した。なお、このとき、ウエーハのドーパントはボロンであった。そして、シリコン基板にＣＶＤにより６８０℃でリンをドープした多結晶シリコンを３００ｎｍ堆積した。このときのシート抵抗は２０Ω/ｓｑ.であった。その後、１０００℃の窒素雰囲気下で６０分間のアニールを行い多結晶シリコン中のリンをシリコン基板中に拡散させた。このときの拡散深さは１μｍ程度であり、空乏層の幅は２μｍであった。その後、ネガレジストを用いてフォトリソグラフィを行い、多結晶シリコン層、ドーパント拡散層及びシリコン基板を４．０μｍエッチングして、０．２μｍのシリコン基板の突出部上にドーパント拡散層及び多結晶シリコン層が積層されたＭＥＳＡ構造を形成した。このときの面積は８ｍｍ２であった。
（実施例）
まず、直径２００ｍｍ、Ｐ型＜１００＞のウエーハを用意した。なお、このとき、ウエーハのドーパントはボロンであった。そして、シリコン基板にＣＶＤにより６８０℃でリンをドープした多結晶シリコンを３００ｎｍ堆積した。このときのシート抵抗は２０Ω/ｓｑ.であった。その後、１０００℃の窒素雰囲気下で６０分間のアニールを行い多結晶シリコン中のリンをシリコン基板中に拡散させた。このときの拡散深さは１μｍ程度であり、空乏層の幅は２μｍであった。その後、ネガレジストを用いてフォトリソグラフィを行い、多結晶シリコン層、ドーパント拡散層及びシリコン基板を４．０μｍエッチングして、０．２μｍのシリコン基板の突出部上にドーパント拡散層及び多結晶シリコン層が積層されたＭＥＳＡ構造を形成した。このときの面積は８ｍｍ２であった。
上記の方法により、ＭＥＳＡ構造を形成したウエーハのリーク電流の測定は、ＭＥＳＡ部に電圧を０〜＋１０Ｖまで段階的に印加し、このときの電流値をモニタリングした。図２は実施例におけるリーク電流の測定結果を示す図である。
また、上記の方法により、ＭＥＳＡ構造を形成したウエーハについて、ウエーハの裏面から鉄を１×１０１０ａｔｏｍｓ／ｃｍ２の濃度で故意汚染を行った後、リーク電流を測定した結果を図３に示す。
また、上記の方法により、ＭＥＳＡ構造を形成したウエーハについて、ウエーハの裏面から鉄を１×１０１０ａｔｏｍｓ／ｃｍ２の濃度で故意汚染を行った後、リーク電流を測定した結果を図３に示す。
（比較例１）
実施例１と同様のウエーハについて、１０００℃でパイロ酸化を行い、ウエーハの表面に１μｍの酸化膜を形成した。その後、フォトリソグラフィを行い、フッ酸を用いて酸化膜へ窓開けエッチングを行い、面積８ｍｍ２の開口部を酸化膜に形成した。そして、ウエーハにリンガラスを積層し、１０００℃の窒素雰囲気下で６０分間のアニールを行い、リンガラスをフッ酸で除去し、ウエーハ内部にＰＮ接合を形成した。なお、このときのリンの拡散深さは１μｍ程度であった。
実施例１と同様のウエーハについて、１０００℃でパイロ酸化を行い、ウエーハの表面に１μｍの酸化膜を形成した。その後、フォトリソグラフィを行い、フッ酸を用いて酸化膜へ窓開けエッチングを行い、面積８ｍｍ２の開口部を酸化膜に形成した。そして、ウエーハにリンガラスを積層し、１０００℃の窒素雰囲気下で６０分間のアニールを行い、リンガラスをフッ酸で除去し、ウエーハ内部にＰＮ接合を形成した。なお、このときのリンの拡散深さは１μｍ程度であった。
そして、実施例と同様にリーク電流を測定した。図５は比較例おけるリーク電流の測定結果を示す図である。
また、比較例のウエーハについて、実施例と同様にウエーハの裏面から鉄を１×１０１０ａｔｏｍｓ／ｃｍ２の濃度で故意汚染を行った後、リーク電流を測定した結果を図６に示す。
また、比較例のウエーハについて、実施例と同様にウエーハの裏面から鉄を１×１０１０ａｔｏｍｓ／ｃｍ２の濃度で故意汚染を行った後、リーク電流を測定した結果を図６に示す。
図２及び図３より、実施例は鉄による故意汚染を行ったことでリーク電流が増加していることがわかる。しかし、図５及び図６より、比較例では鉄による故意汚染を行った場合であっても、リーク電流に変化はないことがわかる。このことより、比較例では、鉄による故意汚染を行わない場合のリーク電流が大きすぎて、鉄による故意汚染の影響を確認することはできないことがわかる。そして、実施例は、鉄による故意汚染の影響を確認することができることから、酸化膜の固定電荷による影響を受けることなく、正確にリーク電流を評価することができることがわかる。
以上のことから、本発明の評価用ウエーハによれば、シリコン基板の突出部上に、ドーパント拡散層、多結晶シリコン層が順次積層されたＭＥＳＡ構造が形成されたものであることにより、酸化膜の固定電荷による接合リーク電流の測定への影響を受けることがなく、高感度に接合リーク電流を評価することができる。また、電極を形成する必要がないため、高精度な機能を備えた装置を使用する必要がなく、コストが軽減された評価用ウエーハを得ることができる。さらに、本発明の評価用ウエーハの製造方法によれば、従来の製造方法では必要であった酸化膜を形成する工程や酸化膜の開口部を形成する工程を行うことなく、簡便かつ効率的にＰＮ接合を形成することができる。そして、従来の工程に必要であった装置等を必要としないため、設備コストを軽減することができる。そして、本発明の評価用ウエーハ、または評価用ウエーハの製造方法により製造された評価用ウエーハを用いた半導体ウエーハの評価方法によれば、従来の評価方法で影響を受けていた酸化膜の固定電荷による接合リーク電流の測定への影響を受けることがない評価方法とすることができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…シリコン基板、 ２…多結晶シリコン層、 ３…ドーパント拡散層、 ４…レジスト、 ５…フォトマスク、 ６…評価用ウエーハ、 ７…突出部、 １１…シリコン基板、 １２…酸化膜、 １３…フォトレジスト、 １４…フォトマスク、 １５…ＰＮ接合、 １６…電極用金属（電極）。
Claims (5)
- 半導体ウエーハの評価に用いる評価用ウエーハであって、該評価用ウエーハは少なくとも、シリコン基板と、前記シリコン基板上に前記シリコン基板と異なるドーパントをドープした多結晶シリコンが堆積された多結晶シリコン層と、前記シリコン基板と前記多結晶シリコン層との間に前記多結晶シリコンのドーパントが拡散されて形成されたドーパント拡散層とを有し、前記シリコン基板の突出部上に、前記ドーパント拡散層、前記多結晶シリコン層が順次積層されたＭＥＳＡ構造が少なくとも１つ以上形成されたものであることを特徴とする評価用ウエーハ。
- 前記シリコン基板の突出部の高さと前記ドーパント拡散層の厚さと前記多結晶シリコン層の厚さの和は、前記多結晶シリコン層の厚さと前記シリコン基板の抵抗値から算出される空乏層の幅の和よりも大きいことを特徴とする請求項１に記載の評価用ウエーハ。
- 半導体ウエーハの評価に用いる評価用ウエーハを製造する方法において、シリコン基板上に該シリコン基板と異なるドーパントをドープした多結晶シリコンを堆積させて多結晶シリコン層を形成し、その後、前記多結晶シリコンのドーパントを拡散させて前記シリコン基板と前記多結晶シリコン層との間にドーパント拡散層を形成し、さらに、前記多結晶シリコン層上にレジストを塗布してＭＥＳＡ構造を形成するためのパターンを形成し、その後、前記多結晶シリコン層、前記ドーパント拡散層、前記シリコン基板をエッチングして、少なくとも１つ以上のＭＥＳＡ構造を形成することを特徴とする評価用ウエーハの製造方法。
- 前記エッチングの量は、前記多結晶シリコン層の厚さと前記シリコン基板の抵抗値から算出される空乏層の幅の和よりも多くエッチングすることを特徴とする請求項３に記載の評価用ウエーハの製造方法。
- 請求項１または請求項２に記載の評価用ウエーハ、または、請求項３または請求項４に記載の評価用ウエーハの製造方法により製造された評価用ウエーハを用いて、シリコン基板に逆バイアスとなるように電圧を印加し、そのときのリーク電流を測定することを特徴とする半導体ウエーハの評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008200106A JP4978583B2 (ja) | 2008-08-01 | 2008-08-01 | 評価用ウエーハ及びその製造方法並びに半導体ウエーハの評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008200106A JP4978583B2 (ja) | 2008-08-01 | 2008-08-01 | 評価用ウエーハ及びその製造方法並びに半導体ウエーハの評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010040677A JP2010040677A (ja) | 2010-02-18 |
| JP4978583B2 true JP4978583B2 (ja) | 2012-07-18 |
Family
ID=42012928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008200106A Active JP4978583B2 (ja) | 2008-08-01 | 2008-08-01 | 評価用ウエーハ及びその製造方法並びに半導体ウエーハの評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4978583B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5751531B2 (ja) * | 2012-06-15 | 2015-07-22 | 信越半導体株式会社 | 半導体基板の評価方法、評価用半導体基板、半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513386A (ja) * | 1991-07-02 | 1993-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004146431A (ja) * | 2002-10-22 | 2004-05-20 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法 |
-
2008
- 2008-08-01 JP JP2008200106A patent/JP4978583B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010040677A (ja) | 2010-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080248600A1 (en) | Method and device for wafer backside alignment overlay accuracy | |
| TWI521217B (zh) | An evaluation method for a semiconductor substrate, a semiconductor substrate for evaluation, and a semiconductor device | |
| US6344092B1 (en) | Epitaxial semiconductor substrate, manufacturing method thereof, manufacturing method of semiconductor device and manufacturing method of solid-state imaging device | |
| JPWO2008081567A1 (ja) | シリコンウエーハの評価方法 | |
| JP2008103598A (ja) | 半導体ウエーハの評価方法 | |
| US6673640B2 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
| WO2022205726A1 (zh) | 对准误差的测试方法、调整方法、测试系统和存储介质 | |
| JP4978583B2 (ja) | 評価用ウエーハ及びその製造方法並びに半導体ウエーハの評価方法 | |
| JP2011100909A (ja) | 半導体基板の評価方法及び半導体デバイスの製造方法 | |
| TWI550746B (zh) | Evaluation method of semiconductor wafers | |
| JP5652379B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| JP5561245B2 (ja) | 半導体基板の評価方法 | |
| JP2004146431A (ja) | 半導体基板の評価方法 | |
| JP5018053B2 (ja) | 半導体ウエーハの評価方法 | |
| JP7135998B2 (ja) | エピタキシャルウェーハの評価方法 | |
| JP4083878B2 (ja) | 不純物量の測定方法 | |
| JP3287317B2 (ja) | 分析試料の作成方法 | |
| JP7176483B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| KR100698075B1 (ko) | 반도체 소자의 테스트 패턴 및 패턴 쉬프트 측정방법 | |
| JP3001513B2 (ja) | 半導体ウェーハの製造方法 | |
| JP6292166B2 (ja) | 半導体基板の評価方法 | |
| JP2005235931A (ja) | シリコンウェーハの評価方法 | |
| JP2005116742A (ja) | 半導体ウェーハの評価方法 | |
| US20120043540A1 (en) | Semiconductor device, method for manufacturing same, and display device | |
| JP2004235463A (ja) | Ｓｏｉウエーハの評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4978583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |