JP2004146431A - 半導体基板の評価方法 - Google Patents
半導体基板の評価方法 Download PDFInfo
- Publication number
- JP2004146431A JP2004146431A JP2002306894A JP2002306894A JP2004146431A JP 2004146431 A JP2004146431 A JP 2004146431A JP 2002306894 A JP2002306894 A JP 2002306894A JP 2002306894 A JP2002306894 A JP 2002306894A JP 2004146431 A JP2004146431 A JP 2004146431A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- junction
- substrate
- oxide film
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】接合リーク評価における設備コストへの負担を軽減し、簡便かつ効率的に半導体基板の接合リークを評価できる半導体基板の評価方法を提供する。
【解決手段】半導体基板の接合リークを評価する方法において、前記半導体基板の表面に酸化膜を形成した後、該形成した酸化膜の一部を除去して開口部を形成し、該形成した開口部から前記半導体基板にドーパントを拡散させて半導体基板表面にｐｎ接合を形成してから、前記半導体基板の表面に残存している酸化膜を除去し、その後、ｐｎ接合が形成された半導体基板上に、中心部の内部電極と該内部電極を取り囲む外部電極との２重管構造を有する水銀プローブを接触させて、その内部電極と外部電極間で接合リーク電流を測定して半導体基板の接合リークを評価することを特徴とする半導体基板の評価方法。
【選択図】 図１
【解決手段】半導体基板の接合リークを評価する方法において、前記半導体基板の表面に酸化膜を形成した後、該形成した酸化膜の一部を除去して開口部を形成し、該形成した開口部から前記半導体基板にドーパントを拡散させて半導体基板表面にｐｎ接合を形成してから、前記半導体基板の表面に残存している酸化膜を除去し、その後、ｐｎ接合が形成された半導体基板上に、中心部の内部電極と該内部電極を取り囲む外部電極との２重管構造を有する水銀プローブを接触させて、その内部電極と外部電極間で接合リーク電流を測定して半導体基板の接合リークを評価することを特徴とする半導体基板の評価方法。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の評価方法に関するもので、特に半導体基板のｐｎ接合リークを評価するための有効な技術に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化・高集積化に伴い、その基板として高品質で信頼性の高い半導体基板を用いることが要求されており、半導体基板の品質が様々な指標で評価されている。このような半導体基板の品質を評価する指標の一つとして接合リークがある。
【０００３】
接合リークとは、ｐｎ接合に逆バイアスを印加した時に流れる逆方向飽和電流特性である。一般に、接合リークは、金属不純物や酸素析出等の影響を受けやすいとされており、半導体基板の空乏層中に金属不純物や結晶欠陥が存在することによって接合リーク電流が増加する。このように接合リークが増大すると、例えばＤＲＡＭのようにキャパシタに電荷を蓄積するデバイス等において、蓄積電荷を減少させ、誤動作を生じさせる原因となる。したがって、半導体基板の高品質化に伴ない、半導体基板の接合リーク電流を測定してその品質評価を正確に行うことは極めて重要である。
【０００４】
この半導体基板の接合リークを評価する方法に関しては、例えば特開平５−１３３８６号公報等に記載されている。ここで、従来行われている半導体基板の接合リークを評価する方法について、図２を参照しながら説明する。
【０００５】
先ず、評価の対象となるシリコン基板１を準備し（図２（ａ））、このシリコン基板１に熱酸化等を行って酸化膜２を形成する（図２（ｂ））。次に、その酸化膜２の表面にフォトレジスト３を塗布し（図２（ｃ））、このフォトレジスト３に紫外線やエキシマレーザ光線等をフォトマスク４を介して照射して露光を行った後（図２（ｄ））、現像を行うことによって酸化膜２の開口部を形成する領域を露出させる（図２（ｅ））。現像後、この露出した部分の酸化膜２をエッチングして開口部を形成した後（図２（ｆ））、フォトレジスト３を除去する（図２（ｇ））。
【０００６】
続いて、開口部が形成された酸化膜２をマスクとして、開口部からシリコン基板１に所定濃度のドーパントを拡散させることによりシリコン基板１にｐｎ接合５を形成する（図２（ｈ））。
その後、シリコン基板表面にアルミニウムや多結晶シリコン等の電極用金属６を堆積させ（図２（ｉ））、フォトリソグラフィを行って不要な部分を除去することによって酸化膜２の開口部に電極７を形成する（図２（ｊ））。このとき、シリコン基板の裏面にも電極用金属６を堆積させておく。電極形成後、電極７にテスタのプローブを接触させて電圧を印加し、シリコン基板の表面と裏面の電極間でリーク電流を測定することによって、接合リークの評価を行うことができる。
【０００７】
しかしながら、上記のような接合リークの評価方法では、開口部形成の時と電極形成の時で最低でも２回のフォトリソグラフィを行う必要があり、さらに電極を形成する際に、電極を開口部に正確に形成するためにフォトマスクの位置調節を高精度に行わなければならない。そのため、従来の接合リークの評価では、作業が煩雑となり、また評価時間も非常に長くなるので、作業者に対する負担も大きかった。
【０００８】
さらに、上記のような評価方法では、フォトマスクとして、最低でも酸化膜に開口部を形成するためのマスクと電極を形成するためのマスクの２種類のものが必要とされ、また、酸化膜の開口部に金属を堆積して電極を形成するためには、金属の堆積やフォトリソグラフィを行うための成膜設備（例えば、スパッタリングを行うための真空装置）や電極用金属をエッチングするための設備が必要となる。
【０００９】
その上、上述のように電極形成の際にマスクの位置合わせを高精度に行わなければならないため、露光装置として高精度にマスクの位置合わせができる機能を備えた高性能で大がかりな装置が必要とされる。したがって、従来の接合リークの評価では、設備コストへの負担が非常に大きいという問題があった。
【００１０】
【特許文献１】
特開平５−１３３８６号公報
【００１１】
【発明が解決しようとする課題】
そこで本発明は上記問題点に鑑みてなされたものであり、本発明の目的は、接合リーク評価における設備コストへの負担を軽減し、簡便かつ効率的に半導体基板の接合リークを評価できる半導体基板の評価方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、半導体基板の接合リークを評価する方法において、前記半導体基板の表面に酸化膜を形成した後、該形成した酸化膜の一部を除去して開口部を形成し、該形成した開口部から前記半導体基板にドーパントを拡散させて半導体基板にｐｎ接合を形成してから、前記半導体基板の表面に残存している酸化膜を除去し、その後、ｐｎ接合が形成された半導体基板上に、中心部の内部電極と該内部電極を取り囲む外部電極との２重管構造を有する水銀プローブを接触させて、その内部電極と外部電極間で接合リーク電流を測定して半導体基板の接合リークを評価することを特徴とする半導体基板の評価方法が提供される（請求項１）。
【００１３】
このように、半導体基板の接合リークを、半導体基板にｐｎ接合を形成した後、このｐｎ接合が形成された半導体基板上に内部電極と外部電極の２重管構造を有する水銀プローブを接触させ、その電極間で接合リーク電流を測定して評価することによって、従来のように酸化膜の開口部に電極を新たに形成する必要もないので、簡便かつ効率的に接合リークの評価をおこなうことができるし、また従来に比べて設備コストへの負担を大幅に軽減することができる。
【００１４】
このとき、前記２重管構造を有する水銀プローブを、前記酸化膜を除去した後の半導体基板の表面に形成されている段差を目安に位置調整して半導体基板に接触させることが好ましい（請求項２）。
【００１５】
このように、水銀プローブを半導体基板に接触させる際に、酸化膜除去後の半導体基板の表面に形成されている段差を目安に水銀プローブを位置調整して接触させることによって、水銀プローブを半導体基板上のｐｎ接合を形成した領域に容易にかつ高精度に接触させることができる。
【００１６】
また、前記半導体基板に接触させる水銀プローブの内部電極の面積を、前記半導体基板に形成したｐｎ接合の領域よりも小さくすることが好ましい（請求項３）。
このように、半導体基板に接触させる水銀プローブの内部電極の面積を、半導体基板上のｐｎ接合の領域よりも小さくすることによって、基板表面を伝わるリークを排除しつつ寄生抵抗の寄与の少ない高精度の接合リーク評価を行うことが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来行われている半導体基板の接合リークの評価では、作業が煩雑で評価時間も長いため、作業者への負担が大きく、工程の簡略化が望まれていた。また、大幅なコストダウンを図るために、評価装置に対する設備コストの負担を軽減することが必要とされていた。
【００１８】
そこで、本発明者は、電極を形成するためのフォトリソグラフィを行わずに、内部電極と外部電極の２重管構造を有する水銀プローブを用いることによって、設備コストに対する負担を軽減するとともに、簡便にかつ効率的に接合リークの評価ができることを見出し、鋭意検討を重ねることにより本発明を完成させた。
【００１９】
すなわち、本発明の半導体基板の評価方法は、半導体基板の表面に酸化膜を形成した後、該形成した酸化膜の一部を除去して開口部を形成し、該形成した開口部から前記半導体基板にドーパントを拡散させて半導体基板にｐｎ接合を形成してから、前記半導体基板の表面に残存している酸化膜を除去し、その後、ｐｎ接合が形成された半導体基板上に、中心部の内部電極と該内部電極を取り囲む外部電極との２重管構造を有する水銀プローブを接触させて、その内部電極と外部電極間で接合リーク電流を測定して半導体基板の接合リークを評価するものである。
【００２０】
ここで、本発明の半導体基板の評価方法を、半導体基板としてシリコン基板を用いた場合について図面を参照しながら具体的に説明する。図１は、本発明の半導体基板の評価方法の一例を示すフロー図である。尚、図１及び下記に示す図３は、本発明の特徴を解り易く図示したものであって、酸化膜及びフォトレジストの厚さや電極の大きさ等の割合は実際のものとは異なるものであり、本発明はこられに何ら限定されるものではない。
【００２１】
先ず、評価の対象となるシリコン基板１を準備し（図１（ａ））、このシリコン基板１に熱酸化やパイロジェニック酸化等を行ってシリコン基板の表面に酸化膜２を形成する（図１（ｂ））。次に、この酸化膜２の表面にフォトレジスト３を塗布し（図１（ｃ））、このフォトレジスト３に紫外線やエキシマレーザ光線等をフォトマスク４を介して照射して露光を行った後（図１（ｄ））、現像を行うことによって酸化膜２の開口部を形成する領域を露出させる（図１（ｅ））。現像後、この露出した部分の酸化膜２をバッファードフッ酸（ＨＦとＮＨ４Ｆの混合水溶液）等によりエッチングして開口部を形成し（図１（ｆ））、フォトレジスト３を除去する（図１（ｇ））。このとき、酸化膜の開口部の形状は、水銀プローブの形状に合わせることが好ましく、一般的に水銀プローブは円形のものが多いため、酸化膜の開口部も円形となるように形成することが好ましい。
【００２２】
続いて、開口部が形成された酸化膜２をマスクとして、シリコン基板１に開口部から所定濃度のドーパントを拡散させて、シリコン基板１にｐｎ接合５を形成する（図１（ｈ））。その際、シリコン基板がｎ型であれば、ホウ素等のｐ型のドーパントを拡散させ、一方シリコン基板がｐ型であれば、リンやヒ素等のｎ型のドーパントを拡散させる。
【００２３】
このとき、シリコン基板にドーパントを拡散させる方法は特に限定されるものではなく、例えば、シリコン基板表面に固相または気相のドーパント源を接触させた状態でアニールを行い、ドーパントを基板表面から拡散させる熱拡散法や、イオン化された不純物を所定のエネルギーに加速してシリコン基板中に注入するイオン注入法等を用いることができる。
【００２４】
このように、本発明の半導体基板の評価方法において、シリコン基板にｐｎ接合を形成するまでの工程は、基本的には図２に示した従来の方法と同様である。しかし、本発明では、上記のようにしてシリコン基板１にｐｎ接合５を形成した後、シリコン基板１の表面に残存している酸化膜２を例えばフッ酸等でエッチングして完全に除去し（図１（ｉ））、その後、ｐｎ接合５が形成されたシリコン基板１上に、内部電極８と外部電極９との２重管構造を有する水銀プローブを接触させる（図１（ｊ））。
【００２５】
この水銀プローブは、例えば図３に断面図を示すように、中心部に内部電極８とこの内部電極を取り囲むようにリング状になった外部電極９との２重構造を有している。そして、このような水銀プローブをシリコン基板に接触させる際には、水銀プローブの内部電極８をｐｎ接合５を形成した領域のシリコン基板表面（ドーパント拡散層表面）に接触させ、また水銀プローブの外部電極９をその周りのｐｎ接合が形成されてない領域に接触させる。そして、テスタを用いて内部電極８と外部電極９間で接合リーク電流を測定することによって、半導体基板の接合リークを評価することができる。
【００２６】
このとき、内部電極８の面積は、半導体基板に形成したｐｎ接合５の領域よりも小さくすることが好ましく、それによって、ｐｎ接合の接合リークを測定する際に基板表面を伝わるリークを排除しつつ寄生抵抗の寄与を低減することができるため、高精度の接合リーク評価を行うことが可能となる。例えば、酸化膜に形成する開口部の大きさを０．５ｍｍ２としたとき、内部電極の面積は０．４ｍｍ２程度とすることが好ましい。またこのとき、内部電極と外部電極の間隔を１０ｍｍ程度とすることによって、外部電極をｐｎ接合が形成されてない領域に容易に接触させることができ、さらに外部電極の幅を２０ｍｍ程度とすることによって、リーク電流を確実に計測することができる。
【００２７】
また、このように２重管構造の水銀プローブをシリコン基板に接触させる際には、酸化膜除去後のシリコン基板の表面に形成されている段差を目安にして水銀プローブの位置調節を行って水銀プローブを接触させることが好ましい。すなわち、図１（ｉ）のように基板表面に残存していた酸化膜を除去した後、シリコン基板の表面には開口部を形成した領域とマスクとして酸化膜を残存させていた領域との間にわずかな段差が生じているため、この基板表面の段差を利用して水銀プローブの位置調整を行えば、水銀プローブの内部電極を半導体基板上のｐｎ接合を形成した領域に容易にかつ高精度に接触させることができる。
【００２８】
すなわち、上記のようにして半導体基板の評価を行うことによって、従来のような開口部に電極を形成するための電極用金属の堆積やマスク合わせを必要とするフォトリソグラフィを行わずに、水銀プローブの電極間で接合リーク電流を測定して接合リークの評価を行うことができる。したがって、従来に比べて簡便にかつ効率的に接合リークの評価を行うことができ、また設備コストへの負担を大幅に軽減することができる。
【００２９】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
試料として、直径２００ｍｍ、結晶方位＜１００＞、ボロンをドープしたｐ型のシリコン単結晶基板を準備した。このシリコン単結晶基板に９２０℃で２１０分間のパイロジェニック酸化を行い、５００ｎｍの厚さの酸化膜を形成した。その後、この酸化膜にネガレジストを用いてフォトリソグラフィを行い、引き続きバッファードフッ酸によりエッチングを行って酸化膜に０．５ｍｍ２の面積を有する開口部を形成した。
【００３０】
レジストを除去した後、ＰＯＣｌ３をソースガスとした雰囲気中、６２０℃で３０分の熱処理を行って開口部に拡散源としてリンガラスを堆積し、次に窒素雰囲気下、１０００℃で３０分のアニールを行い、リンを拡散させてｐｎ接合を形成した。続いて、１％ＨＦで２分間のエッチングを行ってリンガラスを除去すると同時に、マスクとしてシリコン単結晶基板の表面に残存している酸化膜も除去した。
【００３１】
その後、２重管構造を有する水銀プローブをシリコン単結晶基板に接触させるが、このとき、水銀プローブの内部電極の面積をシリコン単結晶基板のリン拡散領域よりも少し小さい０．４ｍｍ２とした。また、内部電極と外部電極の間隔が１０ｍｍ、外部電極の幅が２０ｍｍとなるように水銀プローブを構成した。
【００３２】
水銀プローブをシリコン単結晶基板に接触させた後、内部電極からシリコン単結晶基板にプラス電圧を０〜＋１０Ｖまで段階的に印加し、その際の電流値をモニタリングした。また接合リーク電流値は＋５Ｖ印加時の電流値として、内部電極と外部電極間でリーク電流を測定した。
【００３３】
（比較例）
実施例と同様のシリコン単結晶基板を準備し、このシリコン単結晶基板に実施例と同様の条件でパイロジェニック酸化及びフォトリソグラフィを行い、引き続きバッファードフッ酸によりエッチングを行って酸化膜に０．５ｍｍ２の面積の開口部を形成した。次に、この形成した開口部にリンガラスを堆積し、アニールによりリンを拡散させてｐｎ接合を形成した。
【００３４】
続いて、１％ＨＦで２分間のエッチングを行ってリンガラスを除去した後、アルミニウムをスパッタリングによりシリコン単結晶基板全面に成膜した。その後、フォトリソグラフィを行って、開口部に電極を形成した。
シリコン単結晶基板に電極を形成した後、当該電極からプラス電圧を０〜＋１０Ｖまで段階的に印加して、シリコン単結晶基板の表裏面の電極間でリーク電流を測定した。
【００３５】
上記の実施例と比較例でリーク電流を測定した結果、どちらも１×１０−１０Ａのリーク電流となり、実施例と比較例の工程の違いによるリーク電流値の違いは見られなかった。したがって、本発明によって、より簡便にシリコン単結晶基板の接合リークが評価できることが確認できた。
【００３６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００３７】
例えば、上記の実施例ではｐ型のシリコン単結晶基板を用いた場合を例示して説明を行っているが、本発明はこれに限定されるものではなく、ｎ型のシリコン単結晶基板についても同様に適用することができるし、また化合物半導体基板にも適用可能である。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、酸化膜の開口部にフォトリソグラフィによる電極形成を行わずに、２重管構造を有する水銀プローブを用いてｐｎ接合の接合リーク電流を測定するので、非常に簡便でかつ効率的な半導体基板の評価を行うことができ、また設備コストへの負担を大幅に軽減することができる。
【図面の簡単な説明】
【図１】本発明の半導体基板の評価方法の一例を示すフロー図である。
【図２】従来の半導体基板の評価方法を示すフロー図である。
【図３】２重管構造を有する水銀プローブの断面を示す概略断面図である。
【符号の説明】
１…シリコン基板、 ２…酸化膜、
３…フォトレジスト、 ４…フォトマスク、
５…ｐｎ接合、 ６…電極用金属、
７…電極、 ８・・・内部電極、 ９・・・外部電極。
【発明の属する技術分野】
本発明は、半導体基板の評価方法に関するもので、特に半導体基板のｐｎ接合リークを評価するための有効な技術に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化・高集積化に伴い、その基板として高品質で信頼性の高い半導体基板を用いることが要求されており、半導体基板の品質が様々な指標で評価されている。このような半導体基板の品質を評価する指標の一つとして接合リークがある。
【０００３】
接合リークとは、ｐｎ接合に逆バイアスを印加した時に流れる逆方向飽和電流特性である。一般に、接合リークは、金属不純物や酸素析出等の影響を受けやすいとされており、半導体基板の空乏層中に金属不純物や結晶欠陥が存在することによって接合リーク電流が増加する。このように接合リークが増大すると、例えばＤＲＡＭのようにキャパシタに電荷を蓄積するデバイス等において、蓄積電荷を減少させ、誤動作を生じさせる原因となる。したがって、半導体基板の高品質化に伴ない、半導体基板の接合リーク電流を測定してその品質評価を正確に行うことは極めて重要である。
【０００４】
この半導体基板の接合リークを評価する方法に関しては、例えば特開平５−１３３８６号公報等に記載されている。ここで、従来行われている半導体基板の接合リークを評価する方法について、図２を参照しながら説明する。
【０００５】
先ず、評価の対象となるシリコン基板１を準備し（図２（ａ））、このシリコン基板１に熱酸化等を行って酸化膜２を形成する（図２（ｂ））。次に、その酸化膜２の表面にフォトレジスト３を塗布し（図２（ｃ））、このフォトレジスト３に紫外線やエキシマレーザ光線等をフォトマスク４を介して照射して露光を行った後（図２（ｄ））、現像を行うことによって酸化膜２の開口部を形成する領域を露出させる（図２（ｅ））。現像後、この露出した部分の酸化膜２をエッチングして開口部を形成した後（図２（ｆ））、フォトレジスト３を除去する（図２（ｇ））。
【０００６】
続いて、開口部が形成された酸化膜２をマスクとして、開口部からシリコン基板１に所定濃度のドーパントを拡散させることによりシリコン基板１にｐｎ接合５を形成する（図２（ｈ））。
その後、シリコン基板表面にアルミニウムや多結晶シリコン等の電極用金属６を堆積させ（図２（ｉ））、フォトリソグラフィを行って不要な部分を除去することによって酸化膜２の開口部に電極７を形成する（図２（ｊ））。このとき、シリコン基板の裏面にも電極用金属６を堆積させておく。電極形成後、電極７にテスタのプローブを接触させて電圧を印加し、シリコン基板の表面と裏面の電極間でリーク電流を測定することによって、接合リークの評価を行うことができる。
【０００７】
しかしながら、上記のような接合リークの評価方法では、開口部形成の時と電極形成の時で最低でも２回のフォトリソグラフィを行う必要があり、さらに電極を形成する際に、電極を開口部に正確に形成するためにフォトマスクの位置調節を高精度に行わなければならない。そのため、従来の接合リークの評価では、作業が煩雑となり、また評価時間も非常に長くなるので、作業者に対する負担も大きかった。
【０００８】
さらに、上記のような評価方法では、フォトマスクとして、最低でも酸化膜に開口部を形成するためのマスクと電極を形成するためのマスクの２種類のものが必要とされ、また、酸化膜の開口部に金属を堆積して電極を形成するためには、金属の堆積やフォトリソグラフィを行うための成膜設備（例えば、スパッタリングを行うための真空装置）や電極用金属をエッチングするための設備が必要となる。
【０００９】
その上、上述のように電極形成の際にマスクの位置合わせを高精度に行わなければならないため、露光装置として高精度にマスクの位置合わせができる機能を備えた高性能で大がかりな装置が必要とされる。したがって、従来の接合リークの評価では、設備コストへの負担が非常に大きいという問題があった。
【００１０】
【特許文献１】
特開平５−１３３８６号公報
【００１１】
【発明が解決しようとする課題】
そこで本発明は上記問題点に鑑みてなされたものであり、本発明の目的は、接合リーク評価における設備コストへの負担を軽減し、簡便かつ効率的に半導体基板の接合リークを評価できる半導体基板の評価方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、半導体基板の接合リークを評価する方法において、前記半導体基板の表面に酸化膜を形成した後、該形成した酸化膜の一部を除去して開口部を形成し、該形成した開口部から前記半導体基板にドーパントを拡散させて半導体基板にｐｎ接合を形成してから、前記半導体基板の表面に残存している酸化膜を除去し、その後、ｐｎ接合が形成された半導体基板上に、中心部の内部電極と該内部電極を取り囲む外部電極との２重管構造を有する水銀プローブを接触させて、その内部電極と外部電極間で接合リーク電流を測定して半導体基板の接合リークを評価することを特徴とする半導体基板の評価方法が提供される（請求項１）。
【００１３】
このように、半導体基板の接合リークを、半導体基板にｐｎ接合を形成した後、このｐｎ接合が形成された半導体基板上に内部電極と外部電極の２重管構造を有する水銀プローブを接触させ、その電極間で接合リーク電流を測定して評価することによって、従来のように酸化膜の開口部に電極を新たに形成する必要もないので、簡便かつ効率的に接合リークの評価をおこなうことができるし、また従来に比べて設備コストへの負担を大幅に軽減することができる。
【００１４】
このとき、前記２重管構造を有する水銀プローブを、前記酸化膜を除去した後の半導体基板の表面に形成されている段差を目安に位置調整して半導体基板に接触させることが好ましい（請求項２）。
【００１５】
このように、水銀プローブを半導体基板に接触させる際に、酸化膜除去後の半導体基板の表面に形成されている段差を目安に水銀プローブを位置調整して接触させることによって、水銀プローブを半導体基板上のｐｎ接合を形成した領域に容易にかつ高精度に接触させることができる。
【００１６】
また、前記半導体基板に接触させる水銀プローブの内部電極の面積を、前記半導体基板に形成したｐｎ接合の領域よりも小さくすることが好ましい（請求項３）。
このように、半導体基板に接触させる水銀プローブの内部電極の面積を、半導体基板上のｐｎ接合の領域よりも小さくすることによって、基板表面を伝わるリークを排除しつつ寄生抵抗の寄与の少ない高精度の接合リーク評価を行うことが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来行われている半導体基板の接合リークの評価では、作業が煩雑で評価時間も長いため、作業者への負担が大きく、工程の簡略化が望まれていた。また、大幅なコストダウンを図るために、評価装置に対する設備コストの負担を軽減することが必要とされていた。
【００１８】
そこで、本発明者は、電極を形成するためのフォトリソグラフィを行わずに、内部電極と外部電極の２重管構造を有する水銀プローブを用いることによって、設備コストに対する負担を軽減するとともに、簡便にかつ効率的に接合リークの評価ができることを見出し、鋭意検討を重ねることにより本発明を完成させた。
【００１９】
すなわち、本発明の半導体基板の評価方法は、半導体基板の表面に酸化膜を形成した後、該形成した酸化膜の一部を除去して開口部を形成し、該形成した開口部から前記半導体基板にドーパントを拡散させて半導体基板にｐｎ接合を形成してから、前記半導体基板の表面に残存している酸化膜を除去し、その後、ｐｎ接合が形成された半導体基板上に、中心部の内部電極と該内部電極を取り囲む外部電極との２重管構造を有する水銀プローブを接触させて、その内部電極と外部電極間で接合リーク電流を測定して半導体基板の接合リークを評価するものである。
【００２０】
ここで、本発明の半導体基板の評価方法を、半導体基板としてシリコン基板を用いた場合について図面を参照しながら具体的に説明する。図１は、本発明の半導体基板の評価方法の一例を示すフロー図である。尚、図１及び下記に示す図３は、本発明の特徴を解り易く図示したものであって、酸化膜及びフォトレジストの厚さや電極の大きさ等の割合は実際のものとは異なるものであり、本発明はこられに何ら限定されるものではない。
【００２１】
先ず、評価の対象となるシリコン基板１を準備し（図１（ａ））、このシリコン基板１に熱酸化やパイロジェニック酸化等を行ってシリコン基板の表面に酸化膜２を形成する（図１（ｂ））。次に、この酸化膜２の表面にフォトレジスト３を塗布し（図１（ｃ））、このフォトレジスト３に紫外線やエキシマレーザ光線等をフォトマスク４を介して照射して露光を行った後（図１（ｄ））、現像を行うことによって酸化膜２の開口部を形成する領域を露出させる（図１（ｅ））。現像後、この露出した部分の酸化膜２をバッファードフッ酸（ＨＦとＮＨ４Ｆの混合水溶液）等によりエッチングして開口部を形成し（図１（ｆ））、フォトレジスト３を除去する（図１（ｇ））。このとき、酸化膜の開口部の形状は、水銀プローブの形状に合わせることが好ましく、一般的に水銀プローブは円形のものが多いため、酸化膜の開口部も円形となるように形成することが好ましい。
【００２２】
続いて、開口部が形成された酸化膜２をマスクとして、シリコン基板１に開口部から所定濃度のドーパントを拡散させて、シリコン基板１にｐｎ接合５を形成する（図１（ｈ））。その際、シリコン基板がｎ型であれば、ホウ素等のｐ型のドーパントを拡散させ、一方シリコン基板がｐ型であれば、リンやヒ素等のｎ型のドーパントを拡散させる。
【００２３】
このとき、シリコン基板にドーパントを拡散させる方法は特に限定されるものではなく、例えば、シリコン基板表面に固相または気相のドーパント源を接触させた状態でアニールを行い、ドーパントを基板表面から拡散させる熱拡散法や、イオン化された不純物を所定のエネルギーに加速してシリコン基板中に注入するイオン注入法等を用いることができる。
【００２４】
このように、本発明の半導体基板の評価方法において、シリコン基板にｐｎ接合を形成するまでの工程は、基本的には図２に示した従来の方法と同様である。しかし、本発明では、上記のようにしてシリコン基板１にｐｎ接合５を形成した後、シリコン基板１の表面に残存している酸化膜２を例えばフッ酸等でエッチングして完全に除去し（図１（ｉ））、その後、ｐｎ接合５が形成されたシリコン基板１上に、内部電極８と外部電極９との２重管構造を有する水銀プローブを接触させる（図１（ｊ））。
【００２５】
この水銀プローブは、例えば図３に断面図を示すように、中心部に内部電極８とこの内部電極を取り囲むようにリング状になった外部電極９との２重構造を有している。そして、このような水銀プローブをシリコン基板に接触させる際には、水銀プローブの内部電極８をｐｎ接合５を形成した領域のシリコン基板表面（ドーパント拡散層表面）に接触させ、また水銀プローブの外部電極９をその周りのｐｎ接合が形成されてない領域に接触させる。そして、テスタを用いて内部電極８と外部電極９間で接合リーク電流を測定することによって、半導体基板の接合リークを評価することができる。
【００２６】
このとき、内部電極８の面積は、半導体基板に形成したｐｎ接合５の領域よりも小さくすることが好ましく、それによって、ｐｎ接合の接合リークを測定する際に基板表面を伝わるリークを排除しつつ寄生抵抗の寄与を低減することができるため、高精度の接合リーク評価を行うことが可能となる。例えば、酸化膜に形成する開口部の大きさを０．５ｍｍ２としたとき、内部電極の面積は０．４ｍｍ２程度とすることが好ましい。またこのとき、内部電極と外部電極の間隔を１０ｍｍ程度とすることによって、外部電極をｐｎ接合が形成されてない領域に容易に接触させることができ、さらに外部電極の幅を２０ｍｍ程度とすることによって、リーク電流を確実に計測することができる。
【００２７】
また、このように２重管構造の水銀プローブをシリコン基板に接触させる際には、酸化膜除去後のシリコン基板の表面に形成されている段差を目安にして水銀プローブの位置調節を行って水銀プローブを接触させることが好ましい。すなわち、図１（ｉ）のように基板表面に残存していた酸化膜を除去した後、シリコン基板の表面には開口部を形成した領域とマスクとして酸化膜を残存させていた領域との間にわずかな段差が生じているため、この基板表面の段差を利用して水銀プローブの位置調整を行えば、水銀プローブの内部電極を半導体基板上のｐｎ接合を形成した領域に容易にかつ高精度に接触させることができる。
【００２８】
すなわち、上記のようにして半導体基板の評価を行うことによって、従来のような開口部に電極を形成するための電極用金属の堆積やマスク合わせを必要とするフォトリソグラフィを行わずに、水銀プローブの電極間で接合リーク電流を測定して接合リークの評価を行うことができる。したがって、従来に比べて簡便にかつ効率的に接合リークの評価を行うことができ、また設備コストへの負担を大幅に軽減することができる。
【００２９】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
試料として、直径２００ｍｍ、結晶方位＜１００＞、ボロンをドープしたｐ型のシリコン単結晶基板を準備した。このシリコン単結晶基板に９２０℃で２１０分間のパイロジェニック酸化を行い、５００ｎｍの厚さの酸化膜を形成した。その後、この酸化膜にネガレジストを用いてフォトリソグラフィを行い、引き続きバッファードフッ酸によりエッチングを行って酸化膜に０．５ｍｍ２の面積を有する開口部を形成した。
【００３０】
レジストを除去した後、ＰＯＣｌ３をソースガスとした雰囲気中、６２０℃で３０分の熱処理を行って開口部に拡散源としてリンガラスを堆積し、次に窒素雰囲気下、１０００℃で３０分のアニールを行い、リンを拡散させてｐｎ接合を形成した。続いて、１％ＨＦで２分間のエッチングを行ってリンガラスを除去すると同時に、マスクとしてシリコン単結晶基板の表面に残存している酸化膜も除去した。
【００３１】
その後、２重管構造を有する水銀プローブをシリコン単結晶基板に接触させるが、このとき、水銀プローブの内部電極の面積をシリコン単結晶基板のリン拡散領域よりも少し小さい０．４ｍｍ２とした。また、内部電極と外部電極の間隔が１０ｍｍ、外部電極の幅が２０ｍｍとなるように水銀プローブを構成した。
【００３２】
水銀プローブをシリコン単結晶基板に接触させた後、内部電極からシリコン単結晶基板にプラス電圧を０〜＋１０Ｖまで段階的に印加し、その際の電流値をモニタリングした。また接合リーク電流値は＋５Ｖ印加時の電流値として、内部電極と外部電極間でリーク電流を測定した。
【００３３】
（比較例）
実施例と同様のシリコン単結晶基板を準備し、このシリコン単結晶基板に実施例と同様の条件でパイロジェニック酸化及びフォトリソグラフィを行い、引き続きバッファードフッ酸によりエッチングを行って酸化膜に０．５ｍｍ２の面積の開口部を形成した。次に、この形成した開口部にリンガラスを堆積し、アニールによりリンを拡散させてｐｎ接合を形成した。
【００３４】
続いて、１％ＨＦで２分間のエッチングを行ってリンガラスを除去した後、アルミニウムをスパッタリングによりシリコン単結晶基板全面に成膜した。その後、フォトリソグラフィを行って、開口部に電極を形成した。
シリコン単結晶基板に電極を形成した後、当該電極からプラス電圧を０〜＋１０Ｖまで段階的に印加して、シリコン単結晶基板の表裏面の電極間でリーク電流を測定した。
【００３５】
上記の実施例と比較例でリーク電流を測定した結果、どちらも１×１０−１０Ａのリーク電流となり、実施例と比較例の工程の違いによるリーク電流値の違いは見られなかった。したがって、本発明によって、より簡便にシリコン単結晶基板の接合リークが評価できることが確認できた。
【００３６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００３７】
例えば、上記の実施例ではｐ型のシリコン単結晶基板を用いた場合を例示して説明を行っているが、本発明はこれに限定されるものではなく、ｎ型のシリコン単結晶基板についても同様に適用することができるし、また化合物半導体基板にも適用可能である。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、酸化膜の開口部にフォトリソグラフィによる電極形成を行わずに、２重管構造を有する水銀プローブを用いてｐｎ接合の接合リーク電流を測定するので、非常に簡便でかつ効率的な半導体基板の評価を行うことができ、また設備コストへの負担を大幅に軽減することができる。
【図面の簡単な説明】
【図１】本発明の半導体基板の評価方法の一例を示すフロー図である。
【図２】従来の半導体基板の評価方法を示すフロー図である。
【図３】２重管構造を有する水銀プローブの断面を示す概略断面図である。
【符号の説明】
１…シリコン基板、 ２…酸化膜、
３…フォトレジスト、 ４…フォトマスク、
５…ｐｎ接合、 ６…電極用金属、
７…電極、 ８・・・内部電極、 ９・・・外部電極。
Claims (3)
- 半導体基板の接合リークを評価する方法において、前記半導体基板の表面に酸化膜を形成した後、該形成した酸化膜の一部を除去して開口部を形成し、該形成した開口部から前記半導体基板にドーパントを拡散させて半導体基板にｐｎ接合を形成してから、前記半導体基板の表面に残存している酸化膜を除去し、その後、ｐｎ接合が形成された半導体基板上に、中心部の内部電極と該内部電極を取り囲む外部電極との２重管構造を有する水銀プローブを接触させて、その内部電極と外部電極間で接合リーク電流を測定して半導体基板の接合リークを評価することを特徴とする半導体基板の評価方法。
- 前記２重管構造を有する水銀プローブを、前記酸化膜を除去した後の半導体基板の表面に形成されている段差を目安に位置調整して半導体基板に接触させることを特徴とする請求項１に記載の半導体基板の評価方法。
- 前記半導体基板に接触させる水銀プローブの内部電極の面積を、前記半導体基板に形成したｐｎ接合の領域よりも小さくすることを特徴とする請求項１または請求項２に記載の半導体基板の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002306894A JP2004146431A (ja) | 2002-10-22 | 2002-10-22 | 半導体基板の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002306894A JP2004146431A (ja) | 2002-10-22 | 2002-10-22 | 半導体基板の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004146431A true JP2004146431A (ja) | 2004-05-20 |
Family
ID=32453515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002306894A Pending JP2004146431A (ja) | 2002-10-22 | 2002-10-22 | 半導体基板の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004146431A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042942A (ja) * | 2005-08-04 | 2007-02-15 | Sumco Corp | シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法 |
| JP2010040677A (ja) * | 2008-08-01 | 2010-02-18 | Shin Etsu Handotai Co Ltd | 評価用ウエーハ及びその製造方法並びに半導体ウエーハの評価方法 |
| US11333700B2 (en) | 2019-04-25 | 2022-05-17 | Kabushiki Kaisha Toshiba | Inspection apparatus of semiconductor device and method for inspecting semiconductor device |
-
2002
- 2002-10-22 JP JP2002306894A patent/JP2004146431A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042942A (ja) * | 2005-08-04 | 2007-02-15 | Sumco Corp | シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法 |
| JP2010040677A (ja) * | 2008-08-01 | 2010-02-18 | Shin Etsu Handotai Co Ltd | 評価用ウエーハ及びその製造方法並びに半導体ウエーハの評価方法 |
| US11333700B2 (en) | 2019-04-25 | 2022-05-17 | Kabushiki Kaisha Toshiba | Inspection apparatus of semiconductor device and method for inspecting semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8148749B2 (en) | Trench-shielded semiconductor device | |
| US5869803A (en) | Method of forming polycrystalline silicon layer on substrate and surface treatment apparatus thereof | |
| US5141885A (en) | Method of fabrication of thin film transistors | |
| CN105118807B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| JP2868491B2 (ja) | 写真石版マスク及びその製造方法 | |
| KR100193402B1 (ko) | 불순물 농도 프로파일 측정방법 | |
| US20150145551A1 (en) | Semiconductor substrate evaluating method, semiconductor substrate for evaluation, and semiconductor device | |
| US20030113941A1 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
| JP2004146431A (ja) | 半導体基板の評価方法 | |
| WO2017115633A1 (ja) | 感光性樹脂組成物及び半導体デバイス製造方法 | |
| JP3694504B2 (ja) | ゲート電極の形成方法およびそれを用いた半導体装置の製造方法 | |
| JP4978583B2 (ja) | 評価用ウエーハ及びその製造方法並びに半導体ウエーハの評価方法 | |
| US6221726B1 (en) | Process for fabricating device structures for real-time process control of silicon doping | |
| JP4083878B2 (ja) | 不純物量の測定方法 | |
| RU183901U1 (ru) | Маска для ионного легирования полупроводниковых приборов на основе карбида кремния | |
| JPS63133629A (ja) | 集積回路装置の製造方法 | |
| KR100239444B1 (ko) | 커패시터의 하부전극 형성방법 | |
| JP2004119553A (ja) | Ｓｏｉウエーハの評価方法 | |
| JP2003100829A (ja) | 半導体ウエーハの評価方法 | |
| JPH0493079A (ja) | 半導体装置の製造方法 | |
| JP6292166B2 (ja) | 半導体基板の評価方法 | |
| JPH0414235A (ja) | レジスト膜欠陥の検出方法 | |
| JPH0529240A (ja) | 半導体装置の製造方法 | |
| JPH10199856A (ja) | 単結晶部品の製造方法 | |
| JPH09148575A (ja) | 半導体装置の製造方法 |