JP2868491B2 - 写真石版マスク及びその製造方法 - Google Patents
写真石版マスク及びその製造方法Info
- Publication number
- JP2868491B2 JP2868491B2 JP8978997A JP8978997A JP2868491B2 JP 2868491 B2 JP2868491 B2 JP 2868491B2 JP 8978997 A JP8978997 A JP 8978997A JP 8978997 A JP8978997 A JP 8978997A JP 2868491 B2 JP2868491 B2 JP 2868491B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- manufacturing
- doped region
- mask according
- photolithographic mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
- C25F3/14—Etching locally
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0277—Electrolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0279—Ionlithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/04—Means for controlling the discharge
- H01J2237/045—Diaphragms
- H01J2237/0451—Diaphragms with fixed aperture
- H01J2237/0453—Diaphragms with fixed aperture multiple apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
Description
【０００１】
【発明の属する技術分野】本発明は、写真石版マスク
（リソグラフィマスク：ＬｉｔｈｏｇｒａｐｈｙＭａｓ
ｋ）及びその製造方法に係り、特に半導体素子を製造す
ることに適するＥ−ビームマスク及びその製造方法に関
する。
（リソグラフィマスク：ＬｉｔｈｏｇｒａｐｈｙＭａｓ
ｋ）及びその製造方法に係り、特に半導体素子を製造す
ることに適するＥ−ビームマスク及びその製造方法に関
する。
【０００２】
【従来の技術】一般に、マスキング工程は、ウェーハの
最上層を選択的に取り除くかパターンを形成する技術で
ある。マスキング作業とは、マスクからパターンがウェ
ーハの表面に移ることを言う。従って、マスクの設計と
制作は半導体工程の大事な分野である。マスクの制作に
は一般に二種類の方法があるが、レチクル及びＥ−ビー
ム技術がそれである。
最上層を選択的に取り除くかパターンを形成する技術で
ある。マスキング作業とは、マスクからパターンがウェ
ーハの表面に移ることを言う。従って、マスクの設計と
制作は半導体工程の大事な分野である。マスクの制作に
は一般に二種類の方法があるが、レチクル及びＥ−ビー
ム技術がそれである。
【０００３】レチクル方法は２〜３ミクロンパターンま
でのマスクを形成する。まず、設計図面のデータを収録
したＰＧ（Ｐａｔｔｅｒｎ Ｇｅｎｅｒａｔｏｒ）テ
ープを用いて一つのチップに対するレチクルを形成す
る。この際、レチクルとは基本となる苗床マスクであっ
て、普通チップの１０倍サイズに制作される基本マスク
を指す。そして、このレチクルに移された設計図面のデ
ータをマスクに移してマスタマスクを形成する。この１
枚のマスクには、ウェーハ上に多数のチップを形成でき
るように、それぞれのチップのパターンに当たる多数個
のレチクルが設けられる。しかし、このようなレチクル
方法はマスク制作に長時間を要し工程が複雑な短所があ
る。従って、現在は技術の進歩したＥ−ビーム技術に置
き換えられている。
でのマスクを形成する。まず、設計図面のデータを収録
したＰＧ（Ｐａｔｔｅｒｎ Ｇｅｎｅｒａｔｏｒ）テ
ープを用いて一つのチップに対するレチクルを形成す
る。この際、レチクルとは基本となる苗床マスクであっ
て、普通チップの１０倍サイズに制作される基本マスク
を指す。そして、このレチクルに移された設計図面のデ
ータをマスクに移してマスタマスクを形成する。この１
枚のマスクには、ウェーハ上に多数のチップを形成でき
るように、それぞれのチップのパターンに当たる多数個
のレチクルが設けられる。しかし、このようなレチクル
方法はマスク制作に長時間を要し工程が複雑な短所があ
る。従って、現在は技術の進歩したＥ−ビーム技術に置
き換えられている。
【０００４】Ｅ−ビーム技術はパターンがミクロン以下
のフォトマスクを制作するのに使われる。また、Ｅ−ビ
ーム技術はレチクルなしに直接マスクを制作できて便利
である。図６は電子ビーム露光装置を示す概略図であ
る。この図に示すように、セル投影型の電子ビーム露光
装置は、電子銃１と２枚のマスク２ａ、２ｂと偏向器３
と磁気電気レンズ４より構成されている。第１マスク２
ａは電子銃１から出る電子ビームの凝集力を高める。第
２マスク２ｂはマスタマスクであってウェーハ５に微細
パターンを形成するために多数のパターンが設けられて
いる。また、第２マスク２ｂに形成されたパターンは電
子ビームが透過され得るように第２マスク２ｂのシリコ
ン基板が食刻されている。この際、第２マスク２ｂのパ
ターンは通常実際のウェーハ５上のパターンより２０倍
以上大きい。従って、第２マスク２ｂの大きいパターン
は磁気電気レンズ４により縮小されてウェーハ５上に投
影される。しかし、マスタマスクとしての第２マスク２
ｂは製造時工程が複雑でありコスト高になる短所があっ
た。
のフォトマスクを制作するのに使われる。また、Ｅ−ビ
ーム技術はレチクルなしに直接マスクを制作できて便利
である。図６は電子ビーム露光装置を示す概略図であ
る。この図に示すように、セル投影型の電子ビーム露光
装置は、電子銃１と２枚のマスク２ａ、２ｂと偏向器３
と磁気電気レンズ４より構成されている。第１マスク２
ａは電子銃１から出る電子ビームの凝集力を高める。第
２マスク２ｂはマスタマスクであってウェーハ５に微細
パターンを形成するために多数のパターンが設けられて
いる。また、第２マスク２ｂに形成されたパターンは電
子ビームが透過され得るように第２マスク２ｂのシリコ
ン基板が食刻されている。この際、第２マスク２ｂのパ
ターンは通常実際のウェーハ５上のパターンより２０倍
以上大きい。従って、第２マスク２ｂの大きいパターン
は磁気電気レンズ４により縮小されてウェーハ５上に投
影される。しかし、マスタマスクとしての第２マスク２
ｂは製造時工程が複雑でありコスト高になる短所があっ
た。
【０００５】以下、添付した図面に基づき従来のマスタ
マスクの製造方法を説明すれば次の通りである。図７お
よび図８は従来のマスク製造工程を示す工程断面図であ
る。まず、図７（ａ）に示すように、シリコン基板１０
上に第１酸化膜１１とシリコン膜１２が順次形成された
ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）
ウェーハを用意する。次に、図７（ｂ）に示すように、
シリコン膜１２上に第２酸化膜１３を形成し第２酸化膜
１３をパターニングする。
マスクの製造方法を説明すれば次の通りである。図７お
よび図８は従来のマスク製造工程を示す工程断面図であ
る。まず、図７（ａ）に示すように、シリコン基板１０
上に第１酸化膜１１とシリコン膜１２が順次形成された
ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）
ウェーハを用意する。次に、図７（ｂ）に示すように、
シリコン膜１２上に第２酸化膜１３を形成し第２酸化膜
１３をパターニングする。
【０００６】次に、図７（ｃ）に示すように、パターニ
ングされた第２酸化膜１３をマスクとして第１酸化膜１
１が露出するようにシリコン膜１２を選択的に除去す
る。その後、図８（ａ）に示すように、パターニングさ
れた第２酸化膜１３を取り除き、シリコン基板１０及び
シリコン膜１２の全面に窒化膜１４を形成する。そし
て、シリコン基板１０の表面の選択的に取り除かれたシ
リコン膜１２と正確にアラインされるようにシリコン基
板１０の裏面の窒化膜１４をパターニングする。
ングされた第２酸化膜１３をマスクとして第１酸化膜１
１が露出するようにシリコン膜１２を選択的に除去す
る。その後、図８（ａ）に示すように、パターニングさ
れた第２酸化膜１３を取り除き、シリコン基板１０及び
シリコン膜１２の全面に窒化膜１４を形成する。そし
て、シリコン基板１０の表面の選択的に取り除かれたシ
リコン膜１２と正確にアラインされるようにシリコン基
板１０の裏面の窒化膜１４をパターニングする。
【０００７】次に、図８（ｂ）に示すように、パターニ
ングされた窒化膜１４をマスクとして第１酸化膜１１が
露出するようにシリコン基板１０を選択的に取り除く。
その後、図８（ｃ）に示すように、残された窒化膜１４
を取り除き、シリコン膜１２をマスクとして第１酸化膜
１１を選択的に取り除いて第１酸化膜１１を完全に貫通
させる。
ングされた窒化膜１４をマスクとして第１酸化膜１１が
露出するようにシリコン基板１０を選択的に取り除く。
その後、図８（ｃ）に示すように、残された窒化膜１４
を取り除き、シリコン膜１２をマスクとして第１酸化膜
１１を選択的に取り除いて第１酸化膜１１を完全に貫通
させる。
【０００８】
【発明が解決しようとする課題】しかし、このような従
来のマスク製造方法においては次のような問題点があっ
た。第１に、マスクがＳＯＩウェーハを基礎にして制作
されるので高価である。第２に、裏面のシリコンを食刻
するためにパターニングが求められるのでコスト高とな
る。第３に、半導体であるシリコンの導電性が劣るの
で、電子の充電現象によりマスクを長時間使えない。従
って、本発明は以上のような問題点を解決するために案
出されたもので、その目的は、工程を単純化し、かつコ
ストダウンできる写真石版マスク及びその製造方法を提
供することにある。本発明の他の目的は、電子による充
電効果を減らせる写真石版マスク及びその製造方法を提
供することにある。
来のマスク製造方法においては次のような問題点があっ
た。第１に、マスクがＳＯＩウェーハを基礎にして制作
されるので高価である。第２に、裏面のシリコンを食刻
するためにパターニングが求められるのでコスト高とな
る。第３に、半導体であるシリコンの導電性が劣るの
で、電子の充電現象によりマスクを長時間使えない。従
って、本発明は以上のような問題点を解決するために案
出されたもので、その目的は、工程を単純化し、かつコ
ストダウンできる写真石版マスク及びその製造方法を提
供することにある。本発明の他の目的は、電子による充
電効果を減らせる写真石版マスク及びその製造方法を提
供することにある。
【０００９】
【課題を解決するための手段】本発明は上述の課題を解
決し、上述の目的を達成するために、半導体基板と、こ
の半導体基板の表面上に形成される複数個の絶縁膜パタ
ーンと、このそれぞれの絶縁膜パターンの間の前記基板
表面内に形成される複数個のドープされた領域と、この
ドープされた領域及び前記絶縁膜パターンの全表面上に
形成され、前記ドープされた領域上に微細ホールを有す
る導電体と、前記それぞれのドープされた領域に対応し
て半導体基板の裏面側に、ドープされた領域が露出する
ように形成された複数個のトレンチと、前記微細ホール
に対応して前記それぞれのドープされた領域に貫通して
設けられたホールとを備えることを特徴とする写真石版
マスクとする。
決し、上述の目的を達成するために、半導体基板と、こ
の半導体基板の表面上に形成される複数個の絶縁膜パタ
ーンと、このそれぞれの絶縁膜パターンの間の前記基板
表面内に形成される複数個のドープされた領域と、この
ドープされた領域及び前記絶縁膜パターンの全表面上に
形成され、前記ドープされた領域上に微細ホールを有す
る導電体と、前記それぞれのドープされた領域に対応し
て半導体基板の裏面側に、ドープされた領域が露出する
ように形成された複数個のトレンチと、前記微細ホール
に対応して前記それぞれのドープされた領域に貫通して
設けられたホールとを備えることを特徴とする写真石版
マスクとする。
【００１０】また、本発明は、次のような写真石版マス
クの製造方法とする。まず、半導体基板を用意する。次
に、前記基板の表面上に一定間隔を空けて複数個の絶縁
膜パターンを形成する。次に、前記各絶縁膜パターンの
間の露出した基板の表面内に複数個のドープされた領域
を形成する。次に、前記ドープされた領域及び前記絶縁
膜パターンの全表面上に導電体を形成する。次に、前記
導電体をパターニングして、ドープされた領域上に微細
ホールを形成する。次に、前記基板の裏面から基板を選
択的に取り除いて、各ドープされた領域を露出させる。
次に、前記ドープされた領域を選択的に食刻して、前記
微細ホールに対応する部位にホールを形成する。
クの製造方法とする。まず、半導体基板を用意する。次
に、前記基板の表面上に一定間隔を空けて複数個の絶縁
膜パターンを形成する。次に、前記各絶縁膜パターンの
間の露出した基板の表面内に複数個のドープされた領域
を形成する。次に、前記ドープされた領域及び前記絶縁
膜パターンの全表面上に導電体を形成する。次に、前記
導電体をパターニングして、ドープされた領域上に微細
ホールを形成する。次に、前記基板の裏面から基板を選
択的に取り除いて、各ドープされた領域を露出させる。
次に、前記ドープされた領域を選択的に食刻して、前記
微細ホールに対応する部位にホールを形成する。
【００１１】
【発明の実施の形態】次に、添付図面を参照して本発明
の写真石版マスク及びその製造方法の実施の形態を詳細
に説明する。図１は本発明の写真石版マスクの実施の形
態を示す断面図である。この図のように、本発明の実施
の形態の写真石版マスクは、シリコン基板（半導体基
板）２１と、このシリコン基板２１の表面上に形成され
る複数個の酸化膜パターン（絶縁膜パターン）２２ａ
と、このそれぞれの酸化膜パターン２２ａの間の基板２
１表面内に形成される複数個のドープされた領域２３
と、このドープされた領域２３及び前記酸化膜パターン
２２ａの全表面上に形成され、前記ドープされた領域２
３上に微細ホール２４を有する導電体２５からなり、前
記シリコン基板２１の裏面側には、前記それぞれのドー
プされた領域２３に対応して該ドープ領域２３を露出さ
せるように複数個のトレンチ２６が形成され、それぞれ
のドープされた領域２３には、前記微細ホール２４に対
応してドープ領域２３を貫通するホール２７が形成され
る。
の写真石版マスク及びその製造方法の実施の形態を詳細
に説明する。図１は本発明の写真石版マスクの実施の形
態を示す断面図である。この図のように、本発明の実施
の形態の写真石版マスクは、シリコン基板（半導体基
板）２１と、このシリコン基板２１の表面上に形成され
る複数個の酸化膜パターン（絶縁膜パターン）２２ａ
と、このそれぞれの酸化膜パターン２２ａの間の基板２
１表面内に形成される複数個のドープされた領域２３
と、このドープされた領域２３及び前記酸化膜パターン
２２ａの全表面上に形成され、前記ドープされた領域２
３上に微細ホール２４を有する導電体２５からなり、前
記シリコン基板２１の裏面側には、前記それぞれのドー
プされた領域２３に対応して該ドープ領域２３を露出さ
せるように複数個のトレンチ２６が形成され、それぞれ
のドープされた領域２３には、前記微細ホール２４に対
応してドープ領域２３を貫通するホール２７が形成され
る。
【００１２】ここで、シリコン基板２１としては、Ｎ導
電型とＰ導電型のうちいずれか１つのシリコン基板を用
いる。又、基板２１の表面内に形成されるドープされた
領域２３のドーピング深さは１０μｍ〜３０μｍとし、
ドーパントはＢ、Ｐ、Ａｓのうちいずれか一つを用い
る。この際、ドーパントは、基板２１と同一導電型のド
ーパントである。また、導電体２５は高融点を有する
Ｗ、Ａｌ、Ｐｔ等のようなメタルと反導電性を有するダ
イアモンドのうちいずれか一つで形成する。
電型とＰ導電型のうちいずれか１つのシリコン基板を用
いる。又、基板２１の表面内に形成されるドープされた
領域２３のドーピング深さは１０μｍ〜３０μｍとし、
ドーパントはＢ、Ｐ、Ａｓのうちいずれか一つを用い
る。この際、ドーパントは、基板２１と同一導電型のド
ーパントである。また、導電体２５は高融点を有する
Ｗ、Ａｌ、Ｐｔ等のようなメタルと反導電性を有するダ
イアモンドのうちいずれか一つで形成する。
【００１３】図２および図３は本発明の写真石版マスク
の製造方法の実施の形態を示し、図１の写真石版マスク
を製造する方法を示す工程断面図である。この方法で
は、まず図２（ａ）に示すように、シリコン基板２１上
に酸化膜２２を形成する。この際、シリコン基板２１と
してはＮ導電型とＰ導電型のうちいずれか１つのシリコ
ン基板を用いる。次に、図２（ｂ）に示すように、微細
パターンの形成される薄膜領域を形成するために酸化膜
２２をパターニングして、基板２１の表面上に一定間隔
を空けて複数個の酸化膜パターン２２ａを形成する。こ
の際、酸化膜２２のパターニングには、乾式食刻方法を
使用する。しかる後、酸化膜パターン２２ａをイオン注
入用マスクとして用いてシリコン基板２１の表面内に基
板２１と同一導電型のドーパントを高濃度に注入して、
基板２１の表面内にドープされた領域２３を形成する。
この際、ドープされた領域２３のドーピング深さは１０
μｍ〜３０μｍとする。また、ドーパントはＢ、Ｐ、Ａ
ｓのうちいずれか一つを用いる。
の製造方法の実施の形態を示し、図１の写真石版マスク
を製造する方法を示す工程断面図である。この方法で
は、まず図２（ａ）に示すように、シリコン基板２１上
に酸化膜２２を形成する。この際、シリコン基板２１と
してはＮ導電型とＰ導電型のうちいずれか１つのシリコ
ン基板を用いる。次に、図２（ｂ）に示すように、微細
パターンの形成される薄膜領域を形成するために酸化膜
２２をパターニングして、基板２１の表面上に一定間隔
を空けて複数個の酸化膜パターン２２ａを形成する。こ
の際、酸化膜２２のパターニングには、乾式食刻方法を
使用する。しかる後、酸化膜パターン２２ａをイオン注
入用マスクとして用いてシリコン基板２１の表面内に基
板２１と同一導電型のドーパントを高濃度に注入して、
基板２１の表面内にドープされた領域２３を形成する。
この際、ドープされた領域２３のドーピング深さは１０
μｍ〜３０μｍとする。また、ドーパントはＢ、Ｐ、Ａ
ｓのうちいずれか一つを用いる。
【００１４】次に、図３（ａ）に示すように、酸化膜パ
ターン２２ａ及び基板２１のドープされた領域２３の全
表面上に導電体２５を形成する。この際、導電体２５は
高融点を有するメタルと反導電性を有するダイアモンド
のうちいずれか一つで形成される。また、高融点を有す
るメタルとしてはＷ、Ａｌ、Ｐｔ等を用いる。次に、基
板２１のドープされた領域２３の上に形成された導電体
２５をパターニングして、ドープされた領域２３上に微
細ホール２４を形成する。この際、導電体２５に形成さ
れる微細ホール２４によるパターンの大きさは、実際ウ
ェーハ上に形成しようとするパターンの大きさより約２
０倍以上大きい。
ターン２２ａ及び基板２１のドープされた領域２３の全
表面上に導電体２５を形成する。この際、導電体２５は
高融点を有するメタルと反導電性を有するダイアモンド
のうちいずれか一つで形成される。また、高融点を有す
るメタルとしてはＷ、Ａｌ、Ｐｔ等を用いる。次に、基
板２１のドープされた領域２３の上に形成された導電体
２５をパターニングして、ドープされた領域２３上に微
細ホール２４を形成する。この際、導電体２５に形成さ
れる微細ホール２４によるパターンの大きさは、実際ウ
ェーハ上に形成しようとするパターンの大きさより約２
０倍以上大きい。
【００１５】次に、図３（ｂ）に示すように、基板２１
の裏面から基板２１を選択的に食刻して前記ドープされ
た領域２３に正確にアラインされるようにトレンチ２６
を形成することにより、各ドープされた領域２３を露出
させる。この際、電気化学的な食刻方法を用いて基板２
１の裏面側を食刻し、ドープされた領域２３を露出させ
る。最後に、図３（ｃ）に示すように、残存する導電体
２５をマスクとして導電体２５の微細ホール２４を通し
てドープされた領域２３を異方性食刻して、ドープれた
領域２３に、導電体２５の微細ホール２４に対応してホ
ール２７を形成する。この際、ドープされた領域２３の
食刻には、乾式食刻方法を用いる。
の裏面から基板２１を選択的に食刻して前記ドープされ
た領域２３に正確にアラインされるようにトレンチ２６
を形成することにより、各ドープされた領域２３を露出
させる。この際、電気化学的な食刻方法を用いて基板２
１の裏面側を食刻し、ドープされた領域２３を露出させ
る。最後に、図３（ｃ）に示すように、残存する導電体
２５をマスクとして導電体２５の微細ホール２４を通し
てドープされた領域２３を異方性食刻して、ドープれた
領域２３に、導電体２５の微細ホール２４に対応してホ
ール２７を形成する。この際、ドープされた領域２３の
食刻には、乾式食刻方法を用いる。
【００１６】図４は電気化学的な食刻装置を示す断面図
である。この図に示すように、電気化学的な食刻装置
は、銅プレート３１、Ｏ−リング３２、テフロン（樹脂
槽）３３、混合溶液３４、白金アノード３５、直流電源
３６より構成される。この装置を用いて、基板２１の裏
面側を食刻する方法を説明すれば次の通りである。ま
ず、銅プレート３１上に食刻しよとする基板２１を載置
する。このとき、基板２１の裏面を混合溶液３４に接触
させ、基板２１の表面の導電体２５を銅プレート３１に
接触させる。また、混合溶液３４としては、ＨＦ／ＨＮ
Ｏ3/Ｈ 2ＯとＨＦ／Ｈ2 Ｏ2 のうちいずれか一つを用い
る。
である。この図に示すように、電気化学的な食刻装置
は、銅プレート３１、Ｏ−リング３２、テフロン（樹脂
槽）３３、混合溶液３４、白金アノード３５、直流電源
３６より構成される。この装置を用いて、基板２１の裏
面側を食刻する方法を説明すれば次の通りである。ま
ず、銅プレート３１上に食刻しよとする基板２１を載置
する。このとき、基板２１の裏面を混合溶液３４に接触
させ、基板２１の表面の導電体２５を銅プレート３１に
接触させる。また、混合溶液３４としては、ＨＦ／ＨＮ
Ｏ3/Ｈ 2ＯとＨＦ／Ｈ2 Ｏ2 のうちいずれか一つを用い
る。
【００１７】そして、基板２１の表面の導電体２５に接
触した銅プレート３１に直流電源３６の二つの電極のう
ち一つを接続し、混合溶液３４に接触する白金アノード
３５には他の一つの電極を接続する。そして、直流電源
３６により直流電流を流すことにより、基板２１の裏面
が食刻される。この際、食刻率は電流により調節され
る。また、電気化学的食刻時、ドープされた領域２３で
電流が集中し増加するが、この電流の変動を測定して電
流が急激に増える時間に食刻を終了する。
触した銅プレート３１に直流電源３６の二つの電極のう
ち一つを接続し、混合溶液３４に接触する白金アノード
３５には他の一つの電極を接続する。そして、直流電源
３６により直流電流を流すことにより、基板２１の裏面
が食刻される。この際、食刻率は電流により調節され
る。また、電気化学的食刻時、ドープされた領域２３で
電流が集中し増加するが、この電流の変動を測定して電
流が急激に増える時間に食刻を終了する。
【００１８】図５（ａ）は多数の微細パターンを有する
本発明のマスク２０の平面図である。同図（ｂ）は図５
（ａ）のｂ−ｂ線に沿った断面図である。同図（ｃ）は
図５（ａ）の微細パターン部分の領域を拡大して示す図
である。これらの図に示すように、完成したマスク２０
の薄膜領域には多数の微細パターンが形成される。この
微細パターンは電子ビームによりウェーハの表面にその
まま移る。
本発明のマスク２０の平面図である。同図（ｂ）は図５
（ａ）のｂ−ｂ線に沿った断面図である。同図（ｃ）は
図５（ａ）の微細パターン部分の領域を拡大して示す図
である。これらの図に示すように、完成したマスク２０
の薄膜領域には多数の微細パターンが形成される。この
微細パターンは電子ビームによりウェーハの表面にその
まま移る。
【００１９】そして、以上のような位相反転マスク及び
その製造方法によれば、次のような効果が得られる。第
１に、ＳＯＩウェーハを使わずマスクを製作できるので
安価になる。第２に、シリコン基板２１の裏面を食刻す
る際フォトエッチ工程が要らなくて工程が単純である。
第３に、シリコン基板２１上に導電体２５が形成される
ので電子の充電現象が少ない。
その製造方法によれば、次のような効果が得られる。第
１に、ＳＯＩウェーハを使わずマスクを製作できるので
安価になる。第２に、シリコン基板２１の裏面を食刻す
る際フォトエッチ工程が要らなくて工程が単純である。
第３に、シリコン基板２１上に導電体２５が形成される
ので電子の充電現象が少ない。
【００２０】
【発明の効果】以上詳細に説明したように本発明の写真
石版マスク及びその製造方法によれば、工程を単純化
し、かつコストダウンすることができ、しかも電子によ
る充電効果を減らすことができる。
石版マスク及びその製造方法によれば、工程を単純化
し、かつコストダウンすることができ、しかも電子によ
る充電効果を減らすことができる。
【図１】本発明の写真石版マスクの実施の形態を示す断
面図。
面図。
【図２】本発明による写真石版マスクの製造方法の実施
の形態を示す断面図。
の形態を示す断面図。
【図３】本発明による写真石版マスクの製造方法の実施
の形態を示し、図２に続く工程を示す断面図。
の形態を示し、図２に続く工程を示す断面図。
【図４】電気化学的な食刻装置を示す断面図。
【図５】本発明のマスクの平面図、断面図および部分拡
大図。
大図。
【図６】電子ビーム露光装置を示す概略図。
【図７】従来のマスク製造工程を示す断面図。
【図８】従来のマスク製造工程を示し、図７に続く工程
を示す断面図。
を示す断面図。
２１ シリコン基板 ２２ａ 酸化膜パターン ２３ ドープされた領域 ２４ 微細ホール ２５ 導電体 ２６ トレンチ ２７ ホール ３１ 銅プレート ３４ 混合溶液 ３６ 直流電源
Claims (19)
- 【請求項１】 半導体基板と、 前記半導体基板の表面上に形成される複数個の絶縁膜パ
ターンと、 前記それぞれの絶縁膜パターンの間の前記基板表面内に
形成される複数個のドープされた領域と、 前記ドープされた領域及び前記絶縁膜パターンの全表面
上に形成され、前記ドープされた領域上に微細ホールを
有する導電体と、 前記それぞれのドープされた領域に対応して半導体基板
の裏面側に、ドープされた領域が露出するように形成さ
れた複数個のトレンチと、 前記微細ホールに対応して前記それぞれのドープされた
領域に貫通して設けられたホールとを備えることを特徴
とする写真石版マスク。 - 【請求項２】 請求項１記載の写真石版マスクにおい
て、基板はＮ導電型とＰ導電型のうちいずれか一つであ
ることを特徴とする写真石版マスク。 - 【請求項３】 請求項１記載の写真石版マスクにおい
て、絶縁膜パターンは酸化膜で形成されることを特徴と
する写真石版マスク。 - 【請求項４】 請求項１記載の写真石版マスクにおい
て、ドープされた領域は基板と同一導電型であることを
特徴とする写真石版マスク。 - 【請求項５】 請求項１記載の写真石版マスクにおい
て、ドープされた領域の深さは１０μｍ〜３０μｍであ
ることを特徴とする写真石版マスク。 - 【請求項６】 半導体基板を用意する工程と、 前記基板の表面上に一定間隔を空けて複数個の絶縁膜パ
ターンを形成する工程と、 前記各絶縁膜パターンの間の露出した基板の表面内に複
数個のドープされた領域を形成する工程と、 前記ドープされた領域及び前記絶縁膜パターンの全表面
上に導電体を形成する工程と、 前記導電体をパターニングして、ドープされた領域上に
微細ホールを形成する工程と、 前記基板の裏面から基板を選択的に取り除いて、各ドー
プされた領域を露出させる工程と、 前記ドープされた領域を選択的に食刻して、前記微細ホ
ールに対応する部位にホールを形成する工程とを備える
ことを特徴とする写真石版マスクの製造方法。 - 【請求項７】 請求項６記載の写真石版マスクの製造方
法において、前記基板はシリコンで形成することを特徴
とする写真石版マスクの製造方法。 - 【請求項８】 請求項６記載の写真石版マスクの製造方
法において、前記基板はＮ導電型とＰ導電型のうちいず
れか一つであることを特徴とする写真石版マスクの製造
方法。 - 【請求項９】 請求項６記載の写真石版マスクの製造方
法において、前記絶縁膜パターンは酸化膜で形成される
ことを特徴とする写真石版マスクの製造方法。 - 【請求項１０】 請求項６記載の写真石版マスクの製造
方法において、前記絶縁膜パターンは、形成時、乾式食
刻法が使われることを特徴とする写真石版マスクの製造
方法。 - 【請求項１１】 請求項６記載の写真石版マスクの製造
方法において、前記ドープされた領域の形成のために使
われるドーパントは、基板と同一導電型のドーパントで
あることを特徴とする写真石版マスクの製造方法。 - 【請求項１２】 請求項１１記載の写真石版マスクの製
造方法において、前記ドーパントはＢ、Ｐ、Ａｓのうち
いずれか一つを使うことを特徴とする写真石版マスクの
製造方法。 - 【請求項１３】 請求項６記載の写真石版マスクの製造
方法において、前記ドープされた領域の深さは１０μｍ
〜３０μｍであることを特徴とする写真石版マスクの製
造方法。 - 【請求項１４】 請求項６記載の写真石版マスクの製造
方法において、前記導電体は高融点を有するメタルと反
導電性のダイアモンドのうちいずれか一つで形成される
ことを特徴とする写真石版マスクの製造方法。 - 【請求項１５】 請求項１４記載の写真石版マスクの製
造方法において、高融点を有するメタルはタングステ
ン、アルミニウム、白金のうちいずれか一つであること
を特徴とする写真石版マスクの製造方法。 - 【請求項１６】 請求項６記載の写真石版マスクの製造
方法において、前記基板の裏面から基板を選択的に取り
除く際、電気化学的な食刻方法が使われることを特徴と
する写真石版マスクの製造方法。 - 【請求項１７】 請求項１６記載の写真石版マスクの製
造方法において、前記電気化学的な食刻方法は、 前記導電体をプレートに接触させ、基板の裏面は混合溶
液に接触させるステップと、 前記導電体に電源の二つの電極のうち一つを、混合溶液
には他の一つの電極を接続するステップと、 前記電源によって電流を流すステップとを備えることを
特徴とする写真石版マスクの製造方法。 - 【請求項１８】 請求項１７記載の写真石版マスクの製
造方法において、前記混合溶液はＨＦ／ＨＮＯ3 ／Ｈ2
ＯとＨＦ／Ｈ2 Ｏ2 のうちいずれか一つであることを特
徴とする写真石版マスクの製造方法。 - 【請求項１９】 請求項６記載の写真石版マスクの製造
方法において、前記ドープされた領域の食刻時、異方性
食刻方法が使われることを特徴とする写真石版マスクの
製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P-31660 | 1996-07-31 | ||
| KR1019960031660A KR100192549B1 (ko) | 1996-07-31 | 1996-07-31 | 마스크의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1078651A JPH1078651A (ja) | 1998-03-24 |
| JP2868491B2 true JP2868491B2 (ja) | 1999-03-10 |
Family
ID=19468272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8978997A Expired - Fee Related JP2868491B2 (ja) | 1996-07-31 | 1997-04-08 | 写真石版マスク及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5770336A (ja) |
| JP (1) | JP2868491B2 (ja) |
| KR (1) | KR100192549B1 (ja) |
| DE (1) | DE19708766C2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221537B1 (en) * | 1997-12-19 | 2001-04-24 | Motorola, Inc. | Method of forming mask with angled struts of reduced height |
| US6187481B1 (en) * | 1998-08-20 | 2001-02-13 | Micron Technology, Inc. | Semiconductive material stencil mask and methods of manufacturing stencil masks from semiconductive material, utilizing different dopants |
| US6300017B1 (en) * | 1998-08-20 | 2001-10-09 | Micron Technology, Inc. | Stencil masks and methods of manufacturing stencil masks |
| US6316150B1 (en) | 1998-08-24 | 2001-11-13 | Euv Llc | Low thermal distortion extreme-UV lithography reticle |
| KR100442288B1 (ko) * | 1998-11-09 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체소자의셀마스크및그의제작방법 |
| JP3271616B2 (ja) * | 1999-07-28 | 2002-04-02 | 日本電気株式会社 | 電子線露光用マスク及びその製造方法 |
| JP3360666B2 (ja) * | 1999-11-12 | 2002-12-24 | 日本電気株式会社 | 描画パターン検証方法 |
| TW444274B (en) * | 2000-03-23 | 2001-07-01 | Mosel Vitelic Inc | Improvement method for dishing effect in the polysilicon film deposited on the trench |
| DE10039645A1 (de) * | 2000-08-14 | 2002-03-28 | Rubitec Gesellschaft Fuer Innovation & Technologie Ruhr Univ Bochum Mbh | Lochmaske, Verfahren zur Herstellung einer Lochmaske und Anwendungen der Lochmaske |
| DE10039644A1 (de) * | 2000-08-14 | 2002-02-28 | Rubitec Gesellschaft Fuer Innovation & Technologie Ruhr Univ Bochum Mbh | Lochmaske und Verfahren zur Herstellung einer Lochmaske |
| DE10121181B4 (de) * | 2001-04-30 | 2014-12-04 | Infineon Technologies Ag | Stencilmaske für Hoch- und Ultrahochenergieimplantation und Verfahren zur Herstellung dieser Stencilmaske |
| US6553561B2 (en) * | 2001-08-02 | 2003-04-22 | International Business Machines Corporation | Method for patterning a silicon-on-insulator photomask |
| US6749968B2 (en) * | 2001-08-09 | 2004-06-15 | Freescale Semiconductor, Inc. | Method for fabricating a thin-membrane stencil mask and method for making a semiconductor device using the same |
| US6679587B2 (en) * | 2001-10-31 | 2004-01-20 | Hewlett-Packard Development Company, L.P. | Fluid ejection device with a composite substrate |
| JP2004207572A (ja) * | 2002-12-26 | 2004-07-22 | Toshiba Corp | ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 |
| US7226706B2 (en) * | 2003-05-20 | 2007-06-05 | Taiwan Semiconductor Manufacturing Company | Modification of mask blank to avoid charging effect |
| US10957595B2 (en) | 2018-10-16 | 2021-03-23 | Cerebras Systems Inc. | Systems and methods for precision fabrication of an orifice within an integrated circuit |
| US11145530B2 (en) | 2019-11-08 | 2021-10-12 | Cerebras Systems Inc. | System and method for alignment of an integrated circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5217830A (en) * | 1991-03-26 | 1993-06-08 | Micron Technology, Inc. | Method of fabricating phase shifting reticles using ion implantation |
| US5567550A (en) * | 1993-03-25 | 1996-10-22 | Texas Instruments Incorporated | Method of making a mask for making integrated circuits |
| US5480747A (en) * | 1994-11-21 | 1996-01-02 | Sematech, Inc. | Attenuated phase shifting mask with buried absorbers |
-
1996
- 1996-07-31 KR KR1019960031660A patent/KR100192549B1/ko not_active IP Right Cessation
-
1997
- 1997-02-03 US US08/794,348 patent/US5770336A/en not_active Expired - Fee Related
- 1997-03-04 DE DE19708766A patent/DE19708766C2/de not_active Expired - Fee Related
- 1997-04-08 JP JP8978997A patent/JP2868491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5770336A (en) | 1998-06-23 |
| KR100192549B1 (ko) | 1999-06-15 |
| DE19708766C2 (de) | 1999-12-02 |
| DE19708766A1 (de) | 1998-02-05 |
| KR980011717A (ko) | 1998-03-30 |
| JPH1078651A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2868491B2 (ja) | 写真石版マスク及びその製造方法 | |
| EP0134438B1 (en) | Vacuum and/or electrostatic pinchuck for holding semiconductor wafers or other flat electrical components and method for making the same | |
| JP2006341547A (ja) | 印刷用マスク、スクリーン印刷方法および光電変換素子の製造方法ならびに光電変換素子 | |
| JPH033389B2 (ja) | ||
| JPH02251849A (ja) | マスク製造方法 | |
| JPS6158974B2 (ja) | ||
| US6399401B1 (en) | Test structures for electrical linewidth measurement and processes for their formation | |
| CN105576498A (zh) | 一种窄条脊形GaAs 基激光器的制备方法及GaAs 基激光器 | |
| JPH0222809A (ja) | 電子ビームを用いて位置合わせマークの位置を検出する方法及び装置 | |
| KR20000020471A (ko) | 스텐실 마스크 | |
| JPS6040702B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS58106822A (ja) | 不純物導入方法 | |
| JPH11121329A (ja) | マスク用基板の製造方法及びマスクの製造方法 | |
| JP2004109432A (ja) | シリコン構造体およびその製造方法 | |
| JP2002299229A (ja) | 電子線露光用レチクルブランクの作製方法及びマスク | |
| JP2007012753A (ja) | ステンシルマスク及びこのステンシルマスクの作製方法 | |
| JP2564113B2 (ja) | 微細電極の形成方法 | |
| KR100442288B1 (ko) | 반도체소자의셀마스크및그의제작방법 | |
| JP3104335B2 (ja) | 半導体装置の製造方法 | |
| JPS5955023A (ja) | 半導体装置の製造方法 | |
| JPH10199856A (ja) | 単結晶部品の製造方法 | |
| JPS61150329A (ja) | 半導体装置の製造方法 | |
| KR19980048207A (ko) | 반도체소자 제조방법 | |
| JPS60207339A (ja) | パタ−ン形成方法 | |
| JPS60257169A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |