DE19708766C2 - Lithographiemaske und Verfahren zur Herstellung derselben - Google Patents
Lithographiemaske und Verfahren zur Herstellung derselbenInfo
- Publication number
- DE19708766C2 DE19708766C2 DE19708766A DE19708766A DE19708766C2 DE 19708766 C2 DE19708766 C2 DE 19708766C2 DE 19708766 A DE19708766 A DE 19708766A DE 19708766 A DE19708766 A DE 19708766A DE 19708766 C2 DE19708766 C2 DE 19708766C2
- Authority
- DE
- Germany
- Prior art keywords
- doped regions
- substrate
- mask
- conductive layer
- insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
- C25F3/14—Etching locally
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0277—Electrolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0279—Ionlithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/04—Means for controlling the discharge
- H01J2237/045—Diaphragms
- H01J2237/0451—Diaphragms with fixed aperture
- H01J2237/0453—Diaphragms with fixed aperture multiple apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
Die vorliegende Erfindung betrifft eine Lithographiemaske, insbesondere eine
zur Herstellung einer Halbleitervorrichtung geeignete Elektronenstrahlmaske,
sowie ein Verfahren zur Herstellung derselben.
Im allgemeinen wird in einem Maskierungsprozeß die oberste Schicht eines
Wafers selektiv entfernt oder ein Muster gebildet. Eine Maskierungsarbeit ist
eine Übertragung eines Musters von einer Maske auf eine Oberfläche eines
Wafers. Daher ist der Entwurf und die Herstellung der Maske ein wichtiges
Gebiet in der Halbleiterherstellung. Im allgemeinen wird die Maske mit einer
Retikeltechnik oder mit einer Elektronenstrahltechnik hergestellt. Mit der
Retikeltechnik werden Masken mit Musterstrukturen bis herab zu 2 bis 3 µm
gebildet. Zunächst wird ein Retikel für einen Chip unter Benutzung eines
Mustererzeugungsbandes hergestellt, auf dem Daten einer Designzeichnung
aufgezeichnet sind. Das Retikel ist eine Basismuttermaske, die 10mal so groß
hergestellt ist wie ein regulärer Chip. Durch Übertragen der auf das Retikel
kopierten Daten der Designzeichnung auf die Maske wird eine Muttermaske
geschaffen. Für die Herstellung vieler Chips auf einem Wafer werden also
eine Vielzahl von Retikels für entsprechende Chipmuster auf einem Masken
blatt gebildet. Die Retikeltechnik hat jedoch die Nachteile, daß diese Technik
viel Zeit zur Herstellung der Maske erfordert und das der Herstellungsprozeß
kompliziert ist.
Dementsprechend ersetzt gegenwärtig die Elektronenstrahltechnik die Reti
keltechnik. Die Elektronenstrahltechnik wird zur Herstellung von Photomas
ken verwendet, deren Mustergröße bis in den Submikrometerbereich fällt, und
ist bequem, da mit dieser Technik die Maske direkt hergestellt werden kann,
ohne das ein Retikel erforderlich ist. Fig. 1 veranschaulicht schematisch eine
Elektronenstrahlbelichtungsvorrichtung. Entsprechend Fig. 1 umfaßt eine
Elektronenstrahlbelichtungsvorrichtung vom Zellenprojektionstyp eine Elek
tronenkanone 1, zwei Masken 2a und 2b und eine Ablenkeinheit 3. Die erste
Maske 2a erhöht die Kohärenz eines von der Elektronenkanone 1 ausgesende
ten Elektronenstrahls. Die zweite Maske 2b, die eine Muttermaske ist, weist
viele Muster zum Ausbilden mikroskopischer Muster auf einem Wafer 4 auf.
Die zweite Maske 2b weist ein Siliziumsubstrat auf, das zum Durchlassen von
Elektronenstrahlen durch die Muster geätzt ist. Die Muster auf der zweiten
Maske sind im allgemeinen mehr als 20mal größer als das tatsächliche Muster
auf dem Wafer. Die Größe der größeren Muster auf der zweiten Maske 2b
wird daher vor dem Projizieren auf den Wafer durch eine elektromagnetische
Linse reduziert. Die Muttermaske, also die zweite Maske 2b, hat die Nachtei
le, daß ihre Herstellung kompliziert und ihre Kosten hoch sind.
Ein herkömmliches Verfahren zur Herstellung der Muttermaske wird mit Be
zug auf die beiliegende Zeichnung beschrieben. Die Fig. 2a bis 2f stellen
Querschnitte dar, die Herstellungsschritte eines herkömmlichen Verfahrens
zur Herstellung einer Maske zeigen.
Entsprechend Fig. 2a ist ein SOI (Silicon on insulator; Silizium auf Isolator)
Wafer vorgesehen, der einen ersten auf einem Siliziumsubstrat 10 gebildeten
Oxidfilm 11 und einen auf dem ersten Oxidfilm 11 gebildeten Siliziumfilm 12
aufweist. Wie in Fig. 2b gezeigt, wird ein zweiter Oxidfilm 13 auf dem Sili
ziumfilm 12 gebildet und gemustert. Wie in Fig. 2c gezeigt, wird der Silizi
umfilm 12 unter Benutzung des gemusterten zweiten Oxidfilms 13 als Maske
selektiv entfernt, um den ersten Oxidfilm 11 freizulegen. Wie in Fig. 2d ge
zeigt, wird der gemusterte zweite Oxidfilm 13 entfernt, und ein Nitridfilm 14
wird auf der gesamten Oberfläche des Siliziumsubstrats 10 und des Silizi
umsfilms 12 gebildet. Der Nitridfilm 14 auf der Rückseite des Siliziums
substrats wird so gemustert, daß der gemusterte rückseitige Nitridfilm 14 mit
dem selektiv entfernten Siliziumfilm auf der Vorderseite des Silizium
substrats 10 exakt ausgerichtet ist. Wie in Fig. 2e gezeigt, wird das Silizium
substrat 10 unter Benutzung des gemusterten Nitridfilms 14 als Maske selek
tiv entfernt, um den ersten Oxidfilm 11 freizulegen. Dann wird, wie in Fig. 2f
gezeigt, der verbliebene Nitridfilm 14 entfernt, und der erste Oxidfilm 11
wird unter Benutzung des Siliziumsfilms 12 als Maske selektiv entfernt, um
den ersten Oxidfilm 11 vollständig zu durchdringen.
Das herkömmliche Verfahren zur Herstellung einer Maske hat jedoch die fol
genden Probleme. Zunächst ist die Maskenherstellung auf der Basis SOI Wa
fern teuer. Außerdem erhöht der Musterungsprozeß zum Ätzen des rück
seitigen Siliziums die Verfahrenskosten. Schließlich verkürzt die Ladung
von Elektronen im Halbleiter, also im Silizium, die sich in Folge der gerin
gen Siliziumleitfähigkeit ansammeln, die Lebensdauer der Maske.
Aus der JP 07-099 150 A ist ein Verfahren zum Herstellen einer Transmis
sionsmaske für Elektronenstrahlbelichtung bekannt, bei dem in einem
Substrat 2 zunächst Löcher 3 für ein Belichtungsmuster von der Vorder
seite des Substrats her bis zu einer gewissen Tiefe geätzt werden. Anschlie
ßend wird das Substrat auf der Vorder- und Rückseite mit einem dünnen
Film beschichtet, der als Ätzmaske dient, und der auf der Rückseite ent
sprechend den Löchern der Vorderseite gemustert wird. Danach wird das
Substrat von der Rückseite her geätzt, so daß nach dem Entfernen des Ätz
schutzfilms Durchgangslöcher geschaffen sind.
In dem Artikel "Resolution Analysis in Electron-Beam Cell Projection Li
thography System" von H. Yamashita et al. (US-Z-J. Vac. Sci. Techn. B
13(6), Nov./Dec. 1995, S. 2473-2477) ist ein Elektronenstrahlprojek
tionssystem bekannt, daß mit Transmissionsmasken arbeitet, um bei der
Halbleiterherstellung Schaltungsstrukturen und dergleichen auf litho
graphischem Wege herstellen zu können.
Die Aufgabe der vorliegenden Erfindung ist es, eine Maske bereitzustellen,
die einfach und mit geringen Kosten hergestellt werden kann und bei der
die Aufladung mit Elektronen reduziert ist.
Diese Aufgabe wird durch die Maske nach Anspruch 14 und das Verfahren
nach Anspruch 1 gelöst.
Die Erfindung wird im folgenden beispielsweise anhand der Zeichnung nä
her erläutert; in dieser zeigt:
Fig. 1 eine vereinfachte schematische Darstellung einer Elektronen
strahlbelichtungsvorrichtung,
Fig. 2a bis 2f Querschnitte zur Veranschaulichung von Herstellungs
schritten eines herkömmlichen Herstellungsverfahrens für eine Maske,
Fig. 3 einen Schnitt durch eine Lithographiemaske nach einem bevor
zugten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 4a bis 4e Querschnitte zur Veranschaulichung der Verfahrens
schritte zur Herstellung einer Lithographiemaske entsprechend einem be
vorzugten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 5 einen Schnitt durch eine elektrochemische Ätzeinrichtung,
Fig. 6a eine Draufsicht auf eine Maske mit einer Vielzahl von mikro
skopischen Mustern,
Fig. 6b einen Schnitt, im wesentlichen nach Linie A-A' in Fig. 6a und
Fig. 6c eine vergrößerte Ansicht des mikroskopischen Musters von
Fig. 6a.
Entsprechend Fig. 3 umfaßt die Lithographiemaske nach der vorliegenden
Erfindung ein Siliziumsubstrat 20 mit einer Vielzahl von Gräben (Trenches),
die mit Abstand voneinander in vorbestimmten Abständen auf einer Rückseite
des Substrats gebildet sind, eine Vielzahl von auf dem Substrat 20 gebildeten
Oxidfilmmustern 21 als Isolations- und Maskenfilmmuster, eine Vielzahl von
auf dem Substrat 20 gebildeten dotierten Bereichen 22 mit einer Vielzahl von
jedem der Gräben gegenüberliegenden, durchgehenden Löchern und eine leit
fähige Schicht 23, die auf der gesamten Oberfläche der Oxidmuster 21 und
der dotierten Bereiche 22 gebildet ist. Das Siliziumsubstrat 20 ist entweder n-
oder p-leitend. Jeder der dotierten Bereiche 22, der in der Oberfläche des
Substrats 20 gebildet ist, ist bis zu einer Tiefe von 10 µm bis 30 µm mit einem
Dotierstoff ausgewählt aus Bor (B), Phosphor (P) und Arsen (As) dotiert. Der
Dotierstoff, der in diesem Fall benutzt wird, ist vom gleichen Leitfähig
keitstyp wie das Substrat 20. Die leitfähige Schicht 23 ist entweder aus einem
hochschmelzenden Metall wie Wolfram (W), Aluminium (Al) oder Platin (Pt)
oder aus Diamant gebildet.
Zur Herstellung der beschriebenen Lithographiemaske wird, wie in Fig. 4a
gezeigt, ein Oxidfilm 21 auf einem Siliziumsubstrat 20 ausgebildet. Das Si
liziumsubstrat 20 ist in diesem Fall entweder n- oder p-leitend. Wie in Fig.
4b gezeigt, wird, um Dünnfilmbereiche zu bilden, in jedem von denen ein mi
kroskopisches Muster zu bilden ist, der Oxidfilm 21 einem Fenster-Mustern
ausgesetzt, um eine Vielzahl von Oxidfilmmustern zu bilden, die in vorbe
stimmten Abständen auf dem Substrat voneinander beabstandet sind. Das
Mustern des Oxidfilms 21 wird unter Benutzung von Trockenätzen ausge
führt. Ein Dotierstoff vom selben Leitfähigkeitstyp wie das Substrat 20 wird
unter Benutzung des Oxidfilmmuster als Ionenimplantationsmaske in die
Oberfläche des Substrats 20 bis zu einer hohen Konzentration implantiert, um
dotierte Bereiche 22 in der Oberfläche des Substrats 20 zu bilden. Jeder der
dotierten Bereiche 22, der in der Oberfläche des Substrats 20 gebildet ist, ist
bis zu einer Tiefe von 10 µm bis 30 µm mit einem Dotierstoff ausgewählt aus
Bor, Phosphor und Arsen dotiert. Wie in Fig. 4c gezeigt, wird eine leitende
Schicht 23 auf der gesamten Oberfläche des Oxidfilms 21 und der dotierten
Bereiche 22 auf dem Substrat 20 gebildet. Die leitfähige Schicht 23 ist ent
weder aus einem hochschmelzenden Metall oder aus Diamant gebildet. Das
hochschmelzende Metall, das in diesem Fall benutzt wird, ist ausgewählt aus
Wolfram (W), Aluminium (Al) und Platin (Pt). Die leitfähige Schicht 23, die
auf den dotierten Bereichen 22 auf dem Substrat 20 gebildet ist, wird dann
gemustert, um eine Vielzahl von mikroskopischer Löcher über den dotierten
Bereichen 22 zu bilden. Die Größe jedes der in der leitfähigen Schicht 23
gebildeten Muster ist mehr als 20mal größer als die Größe von jedem der
Muster, die tatsächlich auf einem Wafer zu bilden sind. Wie in Fig. 4d ge
zeigt, wird das Substrat 20 selektiv von der Rückseite des Substrats her ge
ätzt, um die dotierten Bereiche 22 freizulegen, so daß jeder der freigelegten
dotierten Bereiche 22 mit jedem der auf den dotierten Bereichen 22 gebilde
ten mikroskopischen Muster exakt ausgerichtet ist. Das Ätzen, das hierbei
zum Ätzen der Rückseite des Substrats 20 bis zum Freilegen der dotierten
Bereiche 22 benutzt wird, ist elektrochemisches Ätzen. Wie in Fig. 4e ge
zeigt, werden die dotierten Bereiche 22 unter Benutzung der verbliebenen
leitfähigen Schicht 23 als Maske einem anisotropen Ätzen durch die Löcher
in der leitfähigen Schicht 23 ausgesetzt, um eine Vielzahl von Löchern in den
dotierten Bereichen 22 zu bilden. Das hierbei für das Ätzen der dotierten Be
reiche 22 benutzte Ätzen ist Trockenätzen.
Wie Fig. 5 zeigt, umfaßt die elektrochemische Ätzeinrichtung eine Kupfer
platte 24, einen O-Ring 25, Teflon 26, eine Lösung 27, eine Platinanode 28
und eine Gleichstrom- oder Gleichspannungsquelle 29.
Zur Durchführung des elektrochemischen Ätzverfahrens wird ein zu ätzendes
Substrat 20 auf die Kupferplatte 24 gelegt. Der Boden des Substrats 20 wird
mit der Lösung 27 in Kontakt gebracht, und die leitfähige Schicht 23 auf dem
Substrat wird mit der Kupferplatte in Kontakt gebracht. Die Lösung 23, die
hierbei benutzt wird, ist ausgewählt aus HF/HNO3/H2O und HF/H2O2. Eine
Elektrode der Spannungsquelle 29 ist mit der Kupferplatte 24 verbunden, die
in Kontakt mit der leitfähigen Schicht 23 auf dem Substrat 20 ist, und die an
dere Elektrode ist mit der Platinanode 28 verbunden, die in Kontakt mit der
Lösung 23 ist. Auf das Anlegen eines Gleichstroms an die Elektroden hin
wird die Unterseite des Substrats 20 geätzt, wobei die Ätzrate durch den
Strom gesteuert wird. D. h., beim elektrochemischen Ätzen konzentriert und
verstärkt sich ein Strom an den dotierten Bereichen 22, dessen Änderung ge
messen wird bis ein scharfer Anstieg des Stromes auftritt, wenn das Ätzen
aufhören.
Entsprechend Fig. 6a bis 6c werden mikroskopische Muster in einem Dünn
filmbereich der somit vervollständigten Maske gebildet. Die mikroskopischen
Muster werden mittels Elektronenstrahlen auf die Oberfläche eines Wafers
übertragen oder kopiert.
Die lithographische Maske und das Verfahren zur Herstellung derselben ent
sprechend der vorliegenden Erfindung haben die folgenden Vorteile. Die
Maskenherstellung ohne Benutzung eines SOI Wafer gestattet es, die Produk
tionskosten zu senken. Daneben wird durch das Rückseitenätzen des Silizi
umsubstrats ohne Photolithographie das Verfahren vereinfacht. Außerdem
wird durch die Anwesenheit von leitfähigem Material auf dem Silizium
substrat der Elektronenladeeffekt verringert.
Claims (18)
1. Verfahren zum Herstellen einer Lithographiemaske mit folgenden
Schritten:
- a) Ausbilden einer Vielzahl von Isolations- und Maskenfilmmustern (21) auf einem Halbleitersubstrat (20);
- b) Ausbilden einer Vielzahl von dotierten Bereichen (22) in der Oberflä che des Substrats (20) unter Verwendung der Isolations- und Ma skenfilmmuster (21) als Masken;
- c) Ausbilden einer leitfähigen Schicht (23) auf der gesamten resultie renden Oberfläche;
- d) Mustern der leitfähigen Schicht (23) zum Ausbilden einer Vielzahl von ersten mikroskopischen Löchern im Bereich der dotierten Be reiche (22);
- e) selektives elektrochemisches Ätzen des Substrats (20) von der Rückseite her zum Freilegen der dotierten Bereiche; und
- f) selektives Ätzen der dotierten Bereiche (22) unter Verwendung der gemusterten leitfähigen Schicht (23) als Maske zum Ausbilden einer Vielzahl von zweiten mikroskopischen Löchern.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das
Substrat aus Silizium besteht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
das Substrat n-leitend oder p-leitend ist.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet,
daß der Isolations- und Maskenfilm ein Oxidfilm (21) ist.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge
kennzeichnet, daß ein Trockenätzverfahren zum Mustern des Isolations-
und Maskenfilms (21) benutzt wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge
kennzeichnet, daß ein Dotierstoff zum Bilden der dotierten Bereiche (22)
benutzt wird, der vom selben Leitfähigkeitstyp ist wie das Substrat (20).
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der
Dotierstoff Bor, Phosphor oder Arsen ist.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge
kennzeichnet, daß die Tiefe der dotierten Bereiche (22) 10 µm bis 30 µm
ist.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge
kennzeichnet, daß die leitfähige Schicht (23) aus einem hochschmelzen
den Metall oder aus Diamant gebildet ist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das
hochschmelzende Metall Wolfram, Aluminium oder Platin ist.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge
kennzeichnet, daß das elektrochemische Ätzverfahren die folgenden
Schritte umfaßt:
- 1. Inkontaktbringen der verbliebenen leitenden Schicht (23) mit einer Platte und Einbringen des Bodens des Substrats (20) in eine Lösung (27);
- 2. Verbinden einer von zwei Elektroden einer Spannungsquelle (29) mit der verbliebenen leitfähigen Schicht (23) und Verbinden der an deren Elektrode mit der Lösung (27); und
- 3. Anlegen eines Stroms durch die Elektroden.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die
Lösung ausgewählt ist aus HF/HNO3/H2O und HF/H2O2.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge
kennzeichnet, daß das selektive Ätzen der dotierten Bereiche (22) unter
Benutzung anisotropen Ätzens ausgeführt wird.
14. Lithographiemaske mit:
- a) einem Halbleitersubstrat (20), in dessen Oberfläche eine Vielzahl von dotierten Bereichen (22) entsprechend einem vorbestimmten Muster gebildet ist;
- b) einem entsprechend dem vorbestimmten Muster gemusterten Isola tions- und Maskenfilm (21) auf dem Halbleitersubstrat (20) außer halb der dotierten Bereiche (22);
- c) einer leitfähigen Schicht (23) auf dem Isolations- und Maskenfilm (21) und den dotierten Bereichen (22);
- d) einer Vielzahl von Gräben auf der Rückseite des Halbleitersubstrats (20), die die Rückseite der dotierten Bereiche freilegen; und
- e) einer Vielzahl von Löchern, von denen jedes einen der dotierten Be reiche (22) und die leitfähige Schicht (23) durchdringt.
15. Lithographiemaske nach Anspruch 14, dadurch gekennzeichnet,
daß das Substrat (20) n-leitend oder p-leitend ist.
16. Lithographiemaske nach Anspruch 14 oder 15, dadurch gekenn
zeichnet, daß der Isolations- und Maskenfilm ein Oxidfilm (21) ist.
17. Lithographiemaske nach Anspruch 14, 15 oder 16, dadurch ge
kennzeichnet, daß jeder der dotierten Bereiche (22) vom selben Leitfähig
keitstyp ist wie das Substrat (20).
18. Lithographiemaske nach einem der Ansprüche 14 bis 17, dadurch
gekennzeichnet, daß die Tiefe jedes der dotierten Bereiche 10 µm bis 30
µm ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031660A KR100192549B1 (ko) | 1996-07-31 | 1996-07-31 | 마스크의 구조 및 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19708766A1 DE19708766A1 (de) | 1998-02-05 |
DE19708766C2 true DE19708766C2 (de) | 1999-12-02 |
Family
ID=19468272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19708766A Expired - Fee Related DE19708766C2 (de) | 1996-07-31 | 1997-03-04 | Lithographiemaske und Verfahren zur Herstellung derselben |
Country Status (4)
Country | Link |
---|---|
US (1) | US5770336A (de) |
JP (1) | JP2868491B2 (de) |
KR (1) | KR100192549B1 (de) |
DE (1) | DE19708766C2 (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6221537B1 (en) * | 1997-12-19 | 2001-04-24 | Motorola, Inc. | Method of forming mask with angled struts of reduced height |
US6187481B1 (en) | 1998-08-20 | 2001-02-13 | Micron Technology, Inc. | Semiconductive material stencil mask and methods of manufacturing stencil masks from semiconductive material, utilizing different dopants |
US6300017B1 (en) * | 1998-08-20 | 2001-10-09 | Micron Technology, Inc. | Stencil masks and methods of manufacturing stencil masks |
US6316150B1 (en) | 1998-08-24 | 2001-11-13 | Euv Llc | Low thermal distortion extreme-UV lithography reticle |
KR100442288B1 (ko) * | 1998-11-09 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체소자의셀마스크및그의제작방법 |
JP3271616B2 (ja) * | 1999-07-28 | 2002-04-02 | 日本電気株式会社 | 電子線露光用マスク及びその製造方法 |
JP3360666B2 (ja) * | 1999-11-12 | 2002-12-24 | 日本電気株式会社 | 描画パターン検証方法 |
TW444274B (en) * | 2000-03-23 | 2001-07-01 | Mosel Vitelic Inc | Improvement method for dishing effect in the polysilicon film deposited on the trench |
DE10039645A1 (de) * | 2000-08-14 | 2002-03-28 | Rubitec Gesellschaft Fuer Innovation & Technologie Ruhr Univ Bochum Mbh | Lochmaske, Verfahren zur Herstellung einer Lochmaske und Anwendungen der Lochmaske |
DE10039644A1 (de) * | 2000-08-14 | 2002-02-28 | Rubitec Gesellschaft Fuer Innovation & Technologie Ruhr Univ Bochum Mbh | Lochmaske und Verfahren zur Herstellung einer Lochmaske |
DE10121181B4 (de) * | 2001-04-30 | 2014-12-04 | Infineon Technologies Ag | Stencilmaske für Hoch- und Ultrahochenergieimplantation und Verfahren zur Herstellung dieser Stencilmaske |
US6553561B2 (en) * | 2001-08-02 | 2003-04-22 | International Business Machines Corporation | Method for patterning a silicon-on-insulator photomask |
US6749968B2 (en) * | 2001-08-09 | 2004-06-15 | Freescale Semiconductor, Inc. | Method for fabricating a thin-membrane stencil mask and method for making a semiconductor device using the same |
US6679587B2 (en) * | 2001-10-31 | 2004-01-20 | Hewlett-Packard Development Company, L.P. | Fluid ejection device with a composite substrate |
JP2004207572A (ja) * | 2002-12-26 | 2004-07-22 | Toshiba Corp | ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 |
US7226706B2 (en) * | 2003-05-20 | 2007-06-05 | Taiwan Semiconductor Manufacturing Company | Modification of mask blank to avoid charging effect |
US10957595B2 (en) | 2018-10-16 | 2021-03-23 | Cerebras Systems Inc. | Systems and methods for precision fabrication of an orifice within an integrated circuit |
US11145530B2 (en) | 2019-11-08 | 2021-10-12 | Cerebras Systems Inc. | System and method for alignment of an integrated circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5217830A (en) * | 1991-03-26 | 1993-06-08 | Micron Technology, Inc. | Method of fabricating phase shifting reticles using ion implantation |
US5567550A (en) * | 1993-03-25 | 1996-10-22 | Texas Instruments Incorporated | Method of making a mask for making integrated circuits |
US5480747A (en) * | 1994-11-21 | 1996-01-02 | Sematech, Inc. | Attenuated phase shifting mask with buried absorbers |
-
1996
- 1996-07-31 KR KR1019960031660A patent/KR100192549B1/ko not_active IP Right Cessation
-
1997
- 1997-02-03 US US08/794,348 patent/US5770336A/en not_active Expired - Fee Related
- 1997-03-04 DE DE19708766A patent/DE19708766C2/de not_active Expired - Fee Related
- 1997-04-08 JP JP8978997A patent/JP2868491B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
JP 07099 A * |
US-2-J.Vac. Sci. Techn. B 13 (6), Nov/Dez 1995, S. 2473-2477 * |
Also Published As
Publication number | Publication date |
---|---|
JPH1078651A (ja) | 1998-03-24 |
DE19708766A1 (de) | 1998-02-05 |
US5770336A (en) | 1998-06-23 |
KR100192549B1 (ko) | 1999-06-15 |
KR980011717A (ko) | 1998-03-30 |
JP2868491B2 (ja) | 1999-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19708766C2 (de) | Lithographiemaske und Verfahren zur Herstellung derselben | |
DE2819698C2 (de) | Verfahren zum Herstellen eines Festkörpermikrobauelementes und Vorrichtung zur Anwendung bei diesem Verfahren | |
EP0010596B1 (de) | Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen | |
DE2732184C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE10138882A1 (de) | Großflächige Membranmaske und Verfahren zu ihrer Herstellung | |
DE3025945A1 (de) | Halbleiteranordnung und verfahren zu deren herstellung, sowie aufnahmeroehre und wiedergabevorrichtung mit einer derartigen halbleiteranordnung | |
DE2429026A1 (de) | Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens | |
DE2922416A1 (de) | Schattenwurfmaske zum strukturieren von oberflaechenbereichen und verfahren zu ihrer herstellung | |
EP0008359A2 (de) | Verfahren zum Herstellen einer Dünnfilmstruktur | |
DE10241158A1 (de) | Halbleiterspeichervorrichtung und Verfahren zum Herstellen der Gleichen | |
EP0191439A1 (de) | Aperturblende mit zeilenförmiger Mehrlochstruktur und Austastelektroden zur Erzeugung einer Mehrzahl von individuell austastbaren Korpuskularstrahlsonden für ein Lithografiegerät | |
DE10012141A1 (de) | Verfahren zur Herstellung eines Einzelelektron-Transistors | |
DE69921254T2 (de) | Mikrovorrichtung und strukturelle Komponenten derselben | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE4203410A1 (de) | Lithografievorrichtung | |
DE2642770A1 (de) | Herstellung von halbleiteranordnungen | |
DE102014008026A1 (de) | Integrierte vakuum-mikroelektronische Vorrichtung und Verfahren zum Herstellen derselben | |
DE3703516A1 (de) | Verfahren und vorrichtung zum ausrichten | |
DE3820421A1 (de) | Maske zur roentgenlithographie und verfahren zur herstellung einer solchen | |
DE10341321B4 (de) | Verfahren zur Bildung eines Grabens in einer Schicht oder einem Schichtstapel auf einem Halbleiterwafer | |
DE68915049T2 (de) | Ausrichtungsverfahren in der Elektronenstrahl-Lithographie. | |
DE69016823T2 (de) | Vorrichtung zum Aufbringen eines Leiterbahnmusters unter Verwendung eines Rastertunnelmikroskops. | |
DE102005008191B4 (de) | Verfahren zur Herstellung von VDMOS-Transistoren | |
DE10163346A1 (de) | Resistloses Lithographieverfahren zur Herstellung feiner Strukturen | |
EP0429697B1 (de) | Halbleiterscheibe mit dotiertem Ritzrahmen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G03F 1/16 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |