DE10138882A1 - Großflächige Membranmaske und Verfahren zu ihrer Herstellung - Google Patents

Abstract

Zur Erhöhung der Steifigkeit einer insbesondere für die Ionen-Projektions-Lithografie einsetzbaren Membranmaske ist zusätzlich zu dem ersten Wafer (1) ein zweiter Wafer (2) aus dem Material der Membranschicht (5) vorgesehen, der in gleicher Weise wie der erste Wafer (1) zu einem zweiten Tragring (15) strukturiert und spiegelbildlich zu dem ersten Wafer (1) an der Membranschicht (5) angebracht ist, so dass die Membranfläche (12) in Richtung senkrecht zur Membranebene zentriert zwischen dem ersten und zweiten Tragring (14, 15) angeordnet ist.

Description

• Die Erfindung betrifft eine großflächige Membranmaske für Lithografieverfahren mit kurzwelliger Strahlung, insbesondere für die Ionen-Projektions-Lithografie, sowie ein Verfahren zur Herstellung einer solchen Membranmaske.
• In der Halbleitertechnologie erfolgt die Strukturierung der Silizium-Wafer heute fast durchweg mit Hilfe der lithografischen Technik, bei der auf dem Wafer in einer strahlungsempfindlichen Resistschicht zunächst ein Resistmuster erzeugt wird, das dann als Maske bei einem darauf folgenden Prozessschritt, z. B. einer Ätzung, dient. Danach wird die Resistmaske wieder entfernt. Das Resistmuster selbst wird ebenfalls mit Hilfe einer für das jeweilige Belichtungsverfahren geeigneten Maske hergestellt. In der konventionellen Photolithografie werden dafür Chrommasken (Retikel) eingesetzt, die aus einer Glasplatte als Träger und einer dünnen strukturierten Chromschicht bestehen. Masken für die Röntgenlithografie erlauben jedoch selbst bei Verwendung von schwach absorbierenden Materialien wie Silizium nur Maskenträgerdicken im Mikrometerbereich. Dies wird durch Membranmasken realisiert, die aus einem zentralen aktiven Bereich, in dem sie zur Membran gedünnt sind, und aus einem Stützrand (Tragring) in der ursprünglichen Dicke des Silizium-Substrats bestehen. Auf der Membranschicht ist bei Röntgenmasken eine geometrisch strukturierte Absorberschicht angebracht.
• Bei der Elektronen- und Ionen-Lithografie werden häufig Membranmasken verwendet, bei denen die Maskenöffnungen nicht auf der Membranschicht, sondern in ihr erzeugt sind. Die Membranschicht, deren Dicke im Mikrometerbereich liegt, enthält Maskenöffnungen bzw. Löcher entsprechend den lithografisch zu erzeugenden Figuren bzw. Mustern. Bei derartigen sogenannten Lochmasken (Stencilmasken) handelt es sich somit, wie bei allen Membranmasken, um mechanisch vergleichsweise instabile Gebilde.
• Für die Elektronen- und Ionen-Projektions-Lithografie sowie neuere Versionen der Röntgenlithografie müssen Membranmasken mit Dicken im Mikrometerbereich und mit Membranflächen bis zu mehr als 100 Quadratzentimeter Größe hergestellt werden. Die nach dem erfindungsgemäßen Verfahren erzeugten Membranmasken können generell für Lithografieverfahren mit geladenen Teilchen und mit Photonen Anwendung finden. Ein Beispiel ist der Einsatz in der 13 nm Lithografie (sog. EUV-Strahlen). Ebenso ist eine Verwendung zur Maskierung gegenüber neutralen Teilchen (Atomlithografie) sowie bei allen Anwendungen mit Aufdampfmaske möglich. Membranmasken als Produkt eines Verfahrens gemäß der vorliegenden Erfindung sind auch generell für Sensoren verwendbar.
• Ausgehend von Siliziumscheiben als typischem Substratmaterial werden zur Herstellung der Membranmasken bisher zwei unterschiedliche technologische Prozessvarianten verfolgt. Sie unterscheiden sich grundsätzlich dadurch, ob die Prozessschritte zur Maskenstrukturierung, also zur Perforierung, vor (Wafer Flow Process) oder nach (Membrane Flow Process) der Membranätzung, also dem Abtrag des Wafers bis auf den verbleibenden Tragring, erfolgen.
• Beim sogenannten Wafer Flow Process, wie er beispielsweise in der PCT-Anmeldung WO 99/49365 dargestellt ist, werden zuerst die Maskenstrukturen auf einem kompakten Siliziumwafer erzeugt und die Herstellung der Membran(fläche) durch Rückseiten-Ätzung des Substrats findet am Ende des Prozesses statt. Diese Prozessvariante ermöglicht einerseits, die Strukturierungsprozesse für die Maskenstrukturen auf stabilen, prozessmäßig besser beherrschbaren Wafern durchzuführen. Andererseits bestehen bei dieser Variante auch sehr hohe Anforderungen an den Membran-Ätzprozess, da die strukturierte Membranseite absolut sicher vor einem Ätzangriff geschützt sein muss. Als Ätzstoptechnik wurde herkömmlicherweise eine Bor- Dotierung der Membranschicht vorgesehen, wodurch sich jedoch oft nicht exakt genug definierte Verhältnisse ergeben.
• Neuerdings werden deshalb auch SOI (Silicon-On-Insulator)- Substrate verwendet, die ebenfalls in der WO 99/49365 beschrieben sind. Dabei dient die vergrabene Oxidschicht im SOI-Wafer als definierter Ätzstop und die Dotierung der Membranschicht kann beliebig nach anderen Gesichtspunkten gewählt werden. Ausgehend von einem Halbleiter-Isolator-Halbleiterträgerschicht-Substrat wird die zukünftige Struktur der Membran in die oberste Halbleiterschicht, also in die zukünftige Membranschicht, übertragen. In einem weiteren Schritt wird die Halbleiterträgerschicht von der Unterseite her bis auf einen äußeren Ring entfernt. Schließlich wird im Zentralbereich auch die freiliegende Isolatorschicht entfernt, so dass die auf dem Tragring aufliegende Halbleiterschicht mit ihrem freiliegenden, vom Tragring aufgespannten Zentralbereich die strukturierte Membranfläche darstellt.
• Für die Position der in die Membran eingebrachten Strukturen, die für die Funktion der Maske entscheidend sind, wird künftig eine Lagegenauigkeit im Bereich weniger Nanometer gefordert. Dabei ist, in Abhängigkeit von der gewollten Eigenspannung der Membranschicht, zunächst eine mehr oder weniger starke homogene Verschiebung der Maskenstrukturen gegenüber der ursprünglichen Lage zu berücksichtigen, die jedoch durch Vorkorrektur ausgleichbar ist. Wesentlich problematischer sind prozess- und lagerungsbedingte Verzeichnungen, die auf Grund der Größe der Membranfläche (Durchmesser typischerweise 126 Millimeter oder größer) und der geringen Steifigkeit der Maske einen großen Einfluss auf die Plaziergenauigkeit haben.
• Spannungen, die zu Verzeichnungen führen können, treten besonders im Zusammenhang mit SOI-Substraten auf, was verschiedene durch deren Aufbau bzw. Herstellungsprozess bedingte Gründe hat. Beispielsweise geht die Herstellung von vergrabenen Oxidschichten mittels Wafer-Bonding in der Praxis oft mit mechanischen Unregelmäßigkeiten einher, die sich in inhomogenen Spannungen in der oberen, dünnen Halbleiterschicht auswirken.
• Zur Stabilisierung der Membranfläche dient bisher der erwähnte Tragring aus Membranmaterial (typischerweise Silizium), der die Membranfläche konzentrisch umgibt und eine wesentlich größere Dicke als die Membran hat. Diese Maskengeometrie wurde üblicherweise mit einem SOI-Wafer realisiert, dessen Dicke auf der Membranfläche auf wenige Mikrometer durch Ätzverfahren reduziert wurde. Der Stabilisierungsring behält die ursprüngliche Waferdicke von einigen 100 Mikrometern. Trotz dieser Stabilisierung ist die Steifigkeit des Gesamtsystems nicht groß genug, um die auftretenden Verzeichnungen auf die geforderte, für den zukünftigen Einsatz unverzichtbare Grössenordnung zu reduzieren.
• Aus der US 6,214,498 B1 ist eine doppelstöckige Membranmaske, die aus zwei perforierten Membranschichten und den zugehörigen Tragringen aufgebaut ist, und ein Verfahren zu ihrer Herstellung bekannt. Ausgangspunkt ist das Problem, dass die beim Belichtungsvorgang in der Maske absorbierte Energie der hochenergetischen Teilchen zu einer Temperaturdehnung führt, wodurch ein Maskenverzug auftritt, der zu nicht tolerierbaren Verzeichnungen bei der Abbildung der Maskenstrukturen führen kann. Zur Beseitigung dieser durch das Belichten selbst ausgelösten Temperatur-Verzeichnungen wird vorgeschlagen, zwei im wesentlichen spiegelsymmetrische Masken aufeinander zu legen und im Bereich der Tragringe ein Zwischenstück vorzusehen, durch das die beiden Masken einerseits mechanisch verbunden, andererseits aber thermisch gegeneinander isoliert sind. Dadurch wird die thermische Energie in der oberen, strahlungsnahen Maske absorbiert, deren Maskenverzug jedoch nicht die Abbildung beeinflusst, da ihre Öffnungen etwas grösser als die der unteren Maske sind, bei der auf Grund ihrer Abschirmung und Isolierung kein Maskenverzug auftritt.
• Die Herstellung dieser bekannten Doppel-Maske erfolgt durch Strukturieren der beiden Masken einschließlich Zwischenstück nebeneinander auf einem konventionellen Silizium-Wafer, der anschließend in die beiden Masken zerteilt wird. Die beiden Masken werden dann mittels einer leitfähigen Schicht spiegelbildlich aneinander befestigt.
• Ziel der vorliegenden Erfindung ist es, eine Membranmaske zu schaffen, die die erwähnte Problematik mit prozess- und lagerungsbedingten Verzeichnungen verringert und außerdem ein Verfahren zu deren Herstellung zu schaffen, das insbesondere bei Verwendung von SOI-Substraten die Herstellung von Membranmasken mit geringen Verzeichnungen erlaubt.
• Diese Aufgabe wird erfindungsgemäß durch eine Membranmaske mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.
• Die Erfindung schafft eine großflächige Membranmaske für Lithografieverfahren mit Teilchen- oder kurzwelliger Strahlung, insbesondere für die Ionen-Projektions-Lithografie,
  
• - mit einer Membranschicht mit durchgehenden, das Maskenmuster definierenden Öffnungen,
• - mit einem ersten Wafer aus Membranmaterial, auf dessen einer Oberfläche die Membranschicht angeordnet ist, wobei eine wannenförmige Vertiefung sich von der anderen, rückseitigen Waferoberfläche in den Wafer bis hin zur schichttragenden Oberfläche hineinerstreckt, so dass eine Membranfläche und ein die Membranfläche konzentrisch umgebender erster Tragring gebildet ist,
• - und mit einem zweitem Wafer aus Membranmaterial, der in gleicher Weise wie der erste Wafer zu einem zweiten Tragring strukturiert und spiegelbildlich zu dem ersten Wafer an der Membranschicht angebracht ist,
• - so dass die Membranfläche in Richtung senkrecht zur Membranebene zentriert zwischen dem ersten und zweiten Tragring angeordnet ist.
• Der Grundgedanke der Erfindung besteht darin, eine Doppelringgeometrie vorzusehen, durch die gegenüber den bisher bekannten Membranmasken mit einfachem Tragring eine erhebliche zusätzliche Stabilisierung erreicht wird, da die Steifigkeit des Gesamtsystems deutlich erhöht wird. Entscheidend ist dabei die Tatsache, dass in dieser Doppelringgeometrie die Membran in vertikaler Richtung in der Mitte der beiden Trag- bzw. Stabilisierungsringe liegt und somit nahe der "neutralen Faser" verläuft. Durch die vertikale Zentrierung heben sich die vertikalen prozessinduzierten Verzeichnungen, die durch das Freiätzen der Membran entstehen, in der Membranebene auf, da sie oberhalb und unterhalb der Membranfläche die gleiche Größe, aber ein entgegengesetztes Vorzeichen haben. Mit dieser Anordnung der Membran werden außerdem die befestigungsinduzierten Verzeichnungen der Maske auf Grund der geringeren vertikalen Auslenkung deutlich reduziert und im Idealfall vollständig unterdrückt.
• In einer bevorzugten Ausführungsform wird eine Membranmaske dadurch geschaffen,
  
• - dass ein Halbleiter-Isolator-Halbleiterträgerschicht-Wafer (SOI-Wafer) vorgesehen ist, dessen Halbleiterschicht die Membranschicht und dessen Halbleiterträgerschicht den ersten Wafer bildet,
• - und dass die membranseitige Oberfläche des zweiten, massiven Halbleiter-Wafers eine Ätzstopschicht aufweist.
• Dadurch eröffnet sich erfindungsgemäß die Möglichkeit, ausgehend von einem SOI-Wafer, ein Verfahren zur Herstellung einer derartigen Membranmaske anzugeben, mit folgenden Schritten:
  
• - Strukturierung und Trenchätzung des Maskenmusters in die Membranschicht des SOI-Wafers bis zur Isolationsschicht,
• - Aufbringung einer Maskierschicht auf die Rückseiten des SOI-Wafers und des zweiten Wafers, die durch lithografische Maskierung und anschließende Ätzung jeweils zu einem Membranfenster strukturiert wird,
• - Zusammenfügung des so vorbereiteten SOI-Wafers und des zweiten Wafers in einem Wafer-Bondingschritt, wobei die mit einer Ätzstopschicht versehene Vorderseite des zweiten Wafers mit der strukturierten Membranschicht des SOI-Wafers in Kontakt gebracht wird,
• - anschließende Membranätzung durch Abtrag der Halbleiterträgerschicht des SOI-Wafers bis zur Isolierschicht und des Halbleitermaterials des zweiten Wafers bis zur Ätzstopschicht in den durch die jeweilige Maskierschicht definierten Membranfenstern,
• - nach der Membranätzung Entfernung der Maskierschichten, und der an der Membranfläche freiliegenden Teile der Isolierschicht und der Ätzstopschicht.
• Eine besonders vorteilhafte Ausgestaltung dieses Verfahrens sieht vor, dass die Membranätzung durch gleichzeitiges, beidseitiges Nassätzen in einer mechanisch gedichteten Ätzzelle erfolgt. Wenn andererseits für die Membranätzung Trockenätzschritte eingesetzt werden sollen, können nicht-gleichzeitige Teilschritte günstiger sein. Entscheidend ist in jedem Fall, dass die Symmetrie und damit die Stabilität der resultierenden Membranmaske gewährleistet ist.
• Die Erfindung wird nachstehend anhand eines Ausführungsbeispieles unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigt:
• Fig. 1 Aufeinanderfolgende Teilschritte 1A bis 1E der Bearbeitung eines SOI-Wafers innerhalb eines erfindungsgemäßen Verfahrens;
• Fig. 2 Aufeinanderfolgende Teilschritte 2A bis 2C der Bearbeitung eines konventionellen Wafers innerhalb eines erfindungsgemäßen Verfahrens;
• Fig. 3 Weitere Teilschritte 3A bis 3D des erfindungsgemäßen Verfahrens, in denen die beiden gemäß Fig. 1 und 2 vorbereiteten Wafer gemeinsam weiterverarbeitet werden.
• Fig. 1 zeigt als Ausgangspunkt 1A ein fertiges SOI-Substrat 3 mit einer Halbleiterträgerschicht, die als erster Wafer 1 dient und die die obere, dünne Halbleiterschicht, die spätere Membranschicht 5, trägt. Dazwischen befindet sich eine vergrabene Schicht, die später als Ätzstopschicht dienen soll und die im Folgenden nur der üblichen Terminologie ("SOI-Wafer") folgend als "Isolatorschicht" 4 bezeichnet ist.
• Im Teilschritt 1B wird durch ganzflächige Implantation von Ionen, beispielsweise Bor, in die obere Membranschicht 5 die mechanische Vorspannung der späteren Membranfläche 12 eingestellt. Diese an sich bekannte Maßnahme dient primär zur mechanischen Stabilisierung der Membranfläche 12, die bei der fertigen Membranmaske jedoch auch deshalb leicht gespannt sein soll, da ein vertikales Durchhängen sich wiederum ungünstig als Verzeichnung auswirken würde.
• Im nächsten Teilschritt 1C wird auf die Oberseite des SOI- Substrats 3 eine Resistschicht 7 aufgebracht, in der mittels Elektronenlithografie das in der Fig. 1C erkennbare Lochmuster 8 erzeugt wird.
• Im nächsten Teilschritt 1D erfolgt mit Hilfe der zuvor aufgebrachten und strukturierten Resistschicht 7 die (Trench)Ätzung von Gräben 9 in der Membranschicht 5. Diese Gräben 9 sind für die späteren Maskenöffnungen 13 vorgesehen. Anschließend erfolgt die Entfernung der Resistschicht 7.
• In einem weiteren Teilschritt 1E wird auf die Rückseite des SOI-Substrats 3 eine Maskierschicht 10, insbesondere aus Siliziumnitrid, für die späteren Rückseitenprozesse aufgebracht und lithografisch zu einem Membranfenster strukturiert.
• Fig. 2 zeigt als Ausgangspunkt 2A einen konventionellen Siliziumwafer 2. Im Teilschritt 2B wird dessen Vorderseite mit einer Oxidschicht versehen, die nachfolgend, analog zur Isolationsschicht 4, als Ätzstopschicht 6 dienen soll. Gemäß Prozessschritt 2C wird anschließend auf die Rückseite des zweiten Wafers 2 eine Siliziumnitrid-Maskierschicht 11 für die späteren Rückseitenprozesse bei diesem Wafer aufgebracht und ebenfalls lithografisch zu einem Membranfenster strukturiert. Der zweite Wafer 2 bleibt an seiner Vorderseite unstrukturiert, also ohne Öffnungen, da er keine eigenständige Lochmaske bilden soll.
• Fig. 3A zeigt als Ausgangspunkt die Bereitstellung des ersten und zweiten Wafers 1, 2 die in der züvor beschriebenen Weise vorprozessiert wurden. Die Wafer 1 und 2 sind bezüglich der Membranschicht 5, die die Mittelebene bildet, spiegelsymmetrisch angeordnet.
• Im nächsten Teilschritt 3B werden die beiden vorbereiteten Wafer 1, 2 in der dargestellten Konfiguration mittels Wafer- Bonding aneinandergefügt. Dies geschieht beispielsweise in an sich bekannter Weise durch Zusammenfügen der gegenüberliegenden Flächen und anschließendes Aufheizen. Nach dem Aufheizen, bei dem eine unlösbare chemische Bindung zwischen dem zweiten Wafer 2 und der zum SOI-Substrat 3 gehörenden Membranschicht 5 entsteht, wird die Grenzfläche nach einer vorbestimmten Zeitdauer abgekühlt.
• Im folgenden Teilschritt 3C wird das nach dem Wafer-Bonding entstandene Gebilde in eine mechanisch gedichtete Ätzzelle 16 eingesetzt. Durch die Öffnung der Membranfenster gemäß den strukturierten Maskierschichten 10, 11 wird die Größe der zukünftigen Membranfläche 12 von beiden Seiten definiert. Der Ätzprozess kann nun mit den an sich bekannten nasschemischen Ätzmitteln durchgeführt werden, wobei, von der Seite des zweiten Wafers 2 aus die Oxidschicht 6 und von der Seite des SOI-Wafers 3 aus die Isolatorschicht 4, mit guter Selektivität als Ätzstop dienen. Außerdem sind so die empfindlichen Stencilstrukturen während der Membranätzung geschützt. Das Nassätzen erfolgt vorteilhafterweise gleichzeitig von beiden Seiten in der Ätzzelle 16, es kann jedoch ebensogut in getrennten Ätzschritten, also insbesondere zeitlich nacheinander erfolgen. Erfindungsgemäß sind bei der Membranätzung auch Trockenätzschritte möglich.
• Im letzten Teilschritt 3D werden die Maskierschichten 10,11 und die an der Membranfläche 12 freiliegenden Teile der Isolierschicht 4 und der Oxidschicht 6 entfernt, beispielsweise durch Trockenätzschritte. Es resultiert die freie, von der erfindungsgemäßen Doppelring-Konstruktion gestützte Membranfläche 12 mit den Masken-Öffnungen 13.
• Vorteilhafterweise besitzen die beiden Tragringe 14, 15 im wesentlichen die gleiche Dicke von einigen hundert Mikrometern und sind aus dem gleichen Material gefertigt, so dass möglichst symmetrische Verhältnisse gegeben sind.
• Hinsichtlich der freien Membranfläche 12, die die Mittelebene zwischen den beiden Tragringen 14, 15 bildet, herrschen ähnliche Verhältnisse wie bei der bekanntlich relativ wenig biegebelasteten neutralen Faser im Inneren eines Stabes. In vertikaler Richtung, das heißt in Richtung senkrecht zur Membranebene, werden deshalb die prozess- und lagerungsbedingten Auslenkungen und damit die entsprechenden unvorteilhaften Verzeichnungen erfindungsgemäß minimiert. Die erfindungsgemäßen Membranmasken können beispielsweise mit 150 mm oder mit 200 mm Wafern gefertigt und vorzugsweise zur Vollfeldbelichtung in der Halbleiterherstellung eingesetzt werden. Bei der Belichtung beispielsweise mit Elektronen- oder Ionenstrahlen können die Masken-Öffnungen 13 in bekannter Weise das auf eine strahlungsempfindliche Resistschicht zu übertragende Maskenmuster definieren. Bezugszeichenliste 1 erster Wafer
  2 zweiter Wafer
  3 SOI-Wafer
  4 vergrabene Isolatorschicht
  5 Membranschicht
  6 Ätzstopschicht
  7 Resistschicht
  8 Lochmuster
  9 Gräben
  10 Maskierschicht
  11 Maskierschicht
  12 Membranfläche
  13 Maskenöffnungen
  14 erster Tragring
  15 zweiter Tragring
  16 Ätzzelle
  

Claims (4)

1. Großflächige Membranmaske für Lithografieverfahren mit Teilchen- oder kurzwelliger Strahlung, insbesondere für die Ionen-Projektions-Lithografie,
mit einer Membranschicht (5) mit durchgehenden, das Maskenmuster definierenden Öffnungen (13),
mit einem ersten Wafer (1) aus Membranmaterial, auf dessen einer Oberfläche die Membranschicht (5) angeordnet ist, wobei eine wannenförmige Vertiefung sich von der anderen, rückseitigen Waferoberfläche in den Wafer (1) bis hin zur schichttragenden Oberfläche hineinerstreckt, so dass eine Membranfläche (12) und ein die Membranfläche (12) konzentrisch umgebender erster Tragring (14) gebildet ist,
und mit einem zweitem Wafer (2) aus Membranmaterial, der in gleicher Weise wie der erste Wafer (1) zu einem zweiten Tragring (15) strukturiert und spiegelbildlich zu dem ersten Wafer (1) an der Membranschicht (5) angebracht ist,
so dass die Membranfläche (12) in Richtung senkrecht zur Membranebene zentriert zwischen dem ersten und zweiten Tragring (14, 15) angeordnet ist.

2. Membranmaske nach Anspruch 1, dadurch gekennzeichnet,
dass ein Halbleiter-Isolator (4) -Halbleiterträgerschicht- Wafer (SOI-Wafer) (3) vorgesehen ist, dessen Halbleiterschicht die Membranschicht (5) und dessen Halbleiterträgerschicht den ersten Wafer (1) bildet,
und dass die membranseitige Oberfläche des zweiten, massiven Halbleiter-Wafers (2) eine Ätzstopschicht (6) aufweist.

3. Verfahren zur Herstellung einer großflächigen Membranmaske nach Anspruch 2, mit folgenden Schritten:
Strukturierung und Trenchätzung des Maskenmusters in die Membranschicht (5) des SOI-Wafers (3) bis zur Isolationsschicht (4),
Aufbringung einer Maskierschicht (10, 11) auf die Rückseiten des SOI-Wafers (3) und des zweiten Wafers (2), die durch lithografische Maskierung und anschließende Ätzung jeweils zu einem Membranfenster strukturiert wird,
Zusammenfügung des so vorbereiteten SOI-Wafers (3) und des zweiten Wafers (2) in einem Wafer-Bondingschritt, wobei die mit einer Ätzstopschicht versehene Vorderseite des zweiten Wafers (2) mit der strukturierten Membranschicht (5) des SOI-Wafers (3) in Kontakt gebracht wird,
anschließende Membranätzung durch Abtrag der Halbleiterträgerschicht des SOI-Wafers (3) bis zur Isolierschicht (4) und des Halbleitermaterials des zweiten Wafers (2) bis zur Ätzstopschicht (6) in den durch die jeweilige Maskierschicht (10, 11) definierten Membranfenstern,
nach der Membranätzung Entfernung der Maskierschichten (10, 11), und der an der Membranfläche (12) freiliegenden Teile der Isolierschicht (4) und der Ätzstopschicht (6).

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Membranätzung durch gleichzeitiges, beidseitiges Nassätzen in einer mechanisch gedichteten Ätzzelle (16) erfolgt.