CN108611593B - 掩膜版及其制作方法 - Google Patents
掩膜版及其制作方法 Download PDFInfo
- Publication number
- CN108611593B CN108611593B CN201810416800.XA CN201810416800A CN108611593B CN 108611593 B CN108611593 B CN 108611593B CN 201810416800 A CN201810416800 A CN 201810416800A CN 108611593 B CN108611593 B CN 108611593B
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- substrate
- sacrificial layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/24—Vacuum evaporation
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Vapour Deposition (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种掩膜版及其制作方法,掩膜版包括:衬底,包括第一表面以及与第一表面相背的第二表面,衬底内有贯穿衬底的多个开口,所述衬底能够利用半导体刻蚀工艺进行图形化;位于第一表面的掩膜图形层,包括相邻的图形区和遮挡区,图形区有至少一个贯穿掩膜图形层的通孔,开口露出图形区且每一图形区与开口相对应;第一牺牲层,位于掩膜图形层背向衬底一侧的遮挡区表面上,第一牺牲层有多个第一开孔,第一开孔露出图形区且每一图形区与第一开孔相对应;保护层,覆盖第一牺牲层背向图形掩膜层一侧的表面和第一开孔侧壁。本发明掩膜版采用半导体工艺所制成,与传统化学刻蚀方式所制成的金属掩膜版相比,半导体工艺能够提高掩膜版的质量和精准度。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种掩膜版及其制作方法。
背景技术
物理气相沉积(Physical Vapor Deposition,PVD)技术主要分为蒸镀(Evaporation)工艺和溅镀(Sputtering)工艺两种。其中,蒸镀工艺是在基板表面形成功能膜层的主要方式,蒸镀工艺是指在真空蒸镀机(Vacuum Evaporator)中将蒸镀源(例如待镀金属、合金或化合物)加热熔化,使其呈分子或原子状态逸出,沉积至基板表面而形成固态薄膜或涂层的方法。
目前,蒸镀工艺主要采用金属掩膜版(Metal Mask),所述金属掩膜版具有预设图案的开口,在蒸镀工艺过程中,所述金属掩膜版固定于基板上,所述基板的待蒸镀面与蒸镀源相对,使来自所述蒸镀源的成膜材料通过所述开口蒸镀于所述待蒸镀面,以形成预设图案的薄膜。
目前OLED(Organic Light-Emitting Diode,有机发光显示)的金属掩膜版通常使用30μm至50μm厚的因瓦合金(INVAR,又称殷钢)并通过化学刻蚀的方法来制备,首先在因瓦合金表面涂覆光刻胶或感光干膜,通过曝光的方式将掩膜版的精细图案转移在感光膜上,再通过显影和化学刻蚀的方式最后制成精细金属掩膜版,通过该方法其精度通常在微米级,一般最小只能做到25μm至40μm,因此制成的金属掩模板的质量和精准度不能很好的满足工艺需求要求。
发明内容
本发明解决的问题是提供一种掩膜版及其制作方法,提高掩模板的质量和精准度。
为解决上述问题,本发明提供一种掩膜版,包括:衬底,所述衬底包括第一表面以及与所述第一表面相背的第二表面,所述衬底内具有贯穿所述衬底的多个开口,所述衬底能够利用半导体刻蚀工艺进行图形化;位于所述第一表面的掩膜图形层,所述掩膜图形层包括相邻的图形区和遮挡区,所述图形区具有至少一个贯穿所述掩膜图形层的通孔,其中,所述开口露出所述图形区,且每一图形区与所述开口相对应;第一牺牲层,位于所述掩膜图形层背向所述衬底一侧的遮挡区表面上,所述第一牺牲层具有多个第一开孔,其中,所述第一开孔露出所述图形区,且每一图形区与所述第一开孔相对应;保护层,覆盖所述第一牺牲层背向所述图形掩膜层一侧的表面以及所述第一开孔的侧壁。
相应的,本发明还提供一种掩膜版的制作方法,包括:提供衬底,所述衬底包括第一表面以及与所述第一表面相背的第二表面;在所述第一表面上形成掩膜材料层;图形化所述掩膜材料层,形成图形区以及与所述图形区相邻的遮挡区,在所述图形区形成至少一个贯穿所述掩膜材料层的通孔,且图形化后的剩余掩膜材料层作为掩膜图形层;形成覆盖所述掩膜图形层的第一牺牲层,所述第一牺牲层还填充所述通孔;图形化所述第一牺牲层,在所述遮挡区的第一牺牲层内形成贯穿所述第一牺牲层的第一沟槽;在所述遮挡区的第一牺牲层上形成保护层,所述保护层还填充所述第一沟槽;形成所述保护层后,刻蚀所述衬底的第二表面,在所述衬底内形成贯穿所述衬底且露出所述图形区的多个开口,且每一开口与所述图形区相对应;形成所述开口后,以所述保护层和衬底为掩膜,去除所述图形区的第一牺牲层,在剩余第一牺牲层内形成多个露出所述图形区的第一开孔,每一第一开孔与所述图形区相对应。
与现有技术相比,本发明的技术方案具有以下优点:
本发明在衬底的第一表面上形成掩膜材料层后,图形化所述掩膜材料层,以形成具有通孔的掩膜图形层,并依次形成覆盖所述掩膜图形层且在遮挡区具有第一沟槽的第一牺牲层、位于所述遮挡区第一牺牲层上和所述第一沟槽内的保护层后,刻蚀所述衬底的第二表面,在所述衬底内形成露出所述图形区的多个开口,每一开口与所述图形区相对应,随后以所述保护层和衬底为掩膜,去除所述图形区的第一牺牲层,在剩余第一牺牲层内形成多个露出所述图形区的第一开孔,每一第一开孔与所述图形区相对应,使所述开口、通孔和第一开孔相贯通,以实现所制成掩膜版的正常使用;本发明所述掩膜版采用沉积、光刻和刻蚀等半导体工艺所制成,与采用传统化学刻蚀方式所制成的金属掩膜版(例如精细金属掩膜版)相比,半导体工艺能够提高所述掩膜版的质量和通孔精准度,且还有利于减小所述通孔的尺寸以及所述掩膜图形层的厚度,以满足半导体结构特征尺寸的不断减小,改善所述通孔尺寸和所述掩膜图形层厚度对蒸镀工艺的限制;而且,在刻蚀所述衬底的第二表面时,所述第一牺牲层能够为所述掩膜图形层提供支撑,从而降低所述掩膜图形层发生脱落或者断裂的概率,有利于提高所述掩膜版的质量;此外,所述掩膜图形层通过半导体工艺形成于所述衬底上,所述衬底能够对所述掩膜图形层起到支撑和固定作用,与通过激光焊接的方式将金属掩膜版焊接于金属掩膜版框架上的方案相比,还能够防止所述掩膜图形层和所述衬底产生移位;所以,本发明所述掩膜版的质量和精准度更高,有利于提高蒸镀工艺的精度。
可选方案中,所述掩膜图形层包括朝向所述衬底第一表面的第三表面、以及与所述第三表面相背的第四表面,所述掩膜版还包括金属层,所述金属层覆盖所述第四表面以及所述通孔的侧壁,或者覆盖所述第三表面,或者覆盖所述第三表面和第四表面;所述金属层可以对所述掩膜图形层起到支撑作用,能够降低所述掩膜图形层发生弯曲变形或断裂的概率,同时,在蒸镀工艺完成之后,通常需对掩膜版进行清洗,所述金属层还能够在所述清洗过程中对所述掩膜图形层起到保护作用,防止所述掩膜图形层被清洗溶液所腐蚀,从而有利于增加所述掩膜版的使用寿命。
可选方案中,所述掩膜版还包括第二牺牲层,位于所述衬底和所述掩膜图形层之间,所述第二牺牲层具有多个第二开孔,所述第二开孔露出所述图形区,且每一图形区与所述第二开孔相对应,所述掩膜图形层具有凸伸入所述第二开孔的环形凸起,所述环形凸起与所述第二开孔的侧壁贴合;所述第二牺牲层能够在刻蚀所述衬底的工艺过程中,对所述掩膜图形层起到保护作用,从而降低所述掩膜图形层受到刻蚀损伤的概率,而且,在去除所述图形区第二牺牲层的过程中,所述环形凸起能够对所述遮挡区的第二牺牲层起到保护作用,防止所述遮挡区的第二牺牲层被过多地去除或完全去除,从而有利于降低所述衬底和所述掩膜图形层之间发生脱落、以及所述掩膜图形层发生断裂的概率。
附图说明
图1是本发明掩膜版一实施例的结构示意图;
图2是本发明掩膜版另一实施例的结构示意图;
图3至图12是本发明掩膜版的制作方法第一实施例中各步骤对应的结构示意图;
图13至图19是本发明掩膜版的制作方法第二实施例中各步骤对应的结构示意图;
图20至图22是本发明掩膜版的制作方法第三实施例中各步骤对应的结构示意图;
图23至图26是本发明掩膜版的制作方法第四实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知,金属掩模板的质量和精准度不能很好的满足工艺需求要求。
为了解决所述技术问题,本发明采用沉积、光刻和刻蚀等半导体工艺制成掩膜版,与采用传统化学刻蚀方式所制成的金属掩膜版相比,半导体工艺能够提高所述掩膜版的质量和开口精准度,从而提高所述掩膜版的质量和精准度,有利于提高蒸镀工艺的精度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明掩膜版一实施例的结构示意图。
本实施例中,所述掩膜版包括:衬底10,所述衬底10包括第一表面12以及与所述第一表面12相背的第二表面13,所述衬底10内具有贯穿所述衬底10的多个第一开口11,所述衬底10能够利用半导体刻蚀工艺进行图形化;位于所述第一表面12的掩膜图形层30,所述掩膜图形层30包括相邻的图形区I和遮挡区II,所述图形区I具有至少一个贯穿所述掩膜图形层30的通孔31,其中,所述第一开口11露出所述图形区I,且每一图形区I与所述第一开口11相对应。
所述掩膜版为蒸镀用掩膜版,且所述掩膜版采用沉积、光刻和刻蚀等半导体工艺所制成,与采用传统化学刻蚀方式所制成的金属掩膜版相比,半导体工艺能够提高所述掩膜版的质量和所述通孔31的精准度;且所述掩膜图形层30通过半导体工艺形成于所述衬底10上,所述衬底10能够对所述掩膜图形层30起到支撑和固定作用,而传统金属掩膜版通常需通过激光焊接的方式焊接于金属掩膜版框架上才能使用,在焊接过程中,容易出现对所述金属掩膜版施加的张力不均匀或热效应等问题,从而导致所述金属掩膜版和所述金属掩膜版框架产生移位,因此与传统金属掩膜版相比,本实施例还能够防止所述掩膜图形层30和所述衬底10产生移位;因此,本实施例所述掩膜版的质量和精准度较高。
本实施例中,所述衬底10能够利用半导体刻蚀工艺进行图形化,所述第一开口11通过半导体刻蚀工艺所形成。
本实施例中,所述衬底10为半导体衬底。半导体衬底为半导体工艺中常用的衬底类型。
具体地,所述衬底10为硅衬底。在其他实施例中,所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料,所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的半导体衬底。所述衬底10的材料可以是适宜于工艺需要或易于集成的材料。
需要说明的是,在其他实施例中,所述衬底还可以是其他可利用半导体刻蚀工艺进行图形化的材料,例如,所述衬底还可以为氧化硅衬底等。
本实施例中,所述衬底10的第一表面12为所述掩膜图形层30的形成提供工艺平台,所述衬底10的第二表面13为所述第一开口11的形成提供工艺平台。
需要说明的是,为了降低制作所述掩膜版的工艺难度、以及便于所述掩膜版的实际使用,所述衬底10为平面基底。
所述第一开口11的数量为多个,所述第一开口11露出所述图形区I,且每一图形区I与所述第一开口11相对应,从而能够在蒸镀工艺过程中,通过所述第一开口11和所述掩膜图形层30的通孔31形成预设图案的薄膜。本实施例中,为了便于图示,仅示意出一个第一开口11以及与所述第一开口11对应的图形区I。
本实施例中,所述第一开口11在所述掩膜图形层30上的投影与所述图形区I相重合;相应的,所述衬底10覆盖所述遮挡区II,所述衬底10在所述掩膜图形层30上的投影与所述遮挡区II相重合。
具体地,在所述掩膜版的实际使用过程中,所述掩膜图形层30背向所述衬底10一侧的表面朝向待蒸镀面,所述掩膜图形层30朝向所述衬底10一侧的表面朝向蒸镀源,来自所述蒸镀源的成膜材料依次通过所述第一开口11和所述通孔31蒸镀于所述待蒸镀面,所述遮挡区II的衬底100用于对不希望成膜的待蒸镀面区域进行遮挡,从而形成预设图案的薄膜。
如图1所示,本实施例中,以所述图形区I的掩膜图形层30内具有三个通孔31为例进行说明。在其他实施例中,所述通孔的数量不仅限于三个,所述通孔的数量可以根据实际工艺需求而定。
需要说明的是,为了降低制作所述掩膜版的工艺难度,选取工艺常用且工艺集成度较高的材料作为所述掩膜图形层30的材料。
本实施例中,所述掩膜图形层30的材料为氮化硅。氮化硅材料的硬度较大,因此能够提高所述掩膜图形层30的机械强度,降低所述掩膜图形层30发生弯曲的概率,从而有利于提高所述掩膜版的质量和所述通孔31的精准度。
在其他实施例中,所述掩膜图形层的材料还可以为氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
还需要说明的是,所述通孔31的深度T2越大,所述掩膜图形层30的厚度相应越大,则所述掩膜图形层30的机械强度也越大,所述掩膜版的机械强度相应越大,但是所述通孔31的深度T2不宜过小,也不宜过大。如果所述通孔31的深度T2过小,即所述掩膜图形层30的厚度过小,则容易引起所述掩膜图形层30机械强度不足的问题,从而降低所述掩膜版的质量,甚至影响所述掩膜版的正常使用;如果所述通孔31的深度T2过大,即所述掩膜图形层30的厚度过大,则容易在蒸镀过程中产生阴影效应,从而对蒸镀所形成的薄膜的形貌产生不良影响。为此,本实施例中,所述通孔31的深度T2为2μm至10μm,即所述掩膜图形层30的厚度为2μm至10μm。
此外,与传统金属掩膜版相比,本实施例通过半导体制造工艺形成所述掩膜版,从而有利于减小所述通孔31的开口尺寸,进而满足半导体结构特征尺寸不断减小的要求。
本实施例中,所述通孔31的形状为圆形。在其他实施例中,根据实际薄膜形貌的需求,所述通孔还可以为其他形状。
继续参考图1,本实施例中,所述掩膜版还包括:第一牺牲层40,位于所述掩膜图形层30背向所述衬底10一侧的遮挡区II表面上,所述第一牺牲层40具有多个第一开孔41,其中,所述第一开孔41露出所述图形区I,且每一图形区I与所述第一开孔41相对应;保护层45,位于所述第一牺牲层40背向所述图形掩膜层30一侧的表面上,所述保护层45还覆盖所述第一开孔41的侧壁。
所述掩膜版采用沉积、光刻和刻蚀等半导体工艺所制成,在刻蚀形成所述第一开口11之前,所述第一牺牲层40通常覆盖所述掩膜图形层30,所述第一牺牲层40用于在刻蚀所述衬底10以形成所述第一开口11的工艺过程中,为所述掩膜图形层30提供支撑,从而降低所述掩膜图形层30发生脱落或者断裂的概率,进而有利于进一步提高所述掩膜版的质量和精准度。
而且,在形成所述保护层45的刻蚀工艺过程中,所述第一牺牲层40能够防止刻蚀时所形成的聚合物附着于所述通孔31的侧壁,从而避免所述刻蚀工艺通过所述通孔31对所述衬底10造成刻蚀损耗。
相应的,为了实现所述掩膜版的正常使用功能,在形成所述第一开口11后,制作所述掩膜版的步骤通常还包括去除所述图形区I的第一牺牲层40,从而在所述第一牺牲层40和保护层45内形成露出所述图形区I掩膜图形层30的第一开孔41,进而使所述第一开口11、通孔31和第一开孔41相互贯通。
因此,所述第一牺牲层40的材料和所述掩膜图形层30以及衬底10的材料具有较高的刻蚀选择比,且所述第一牺牲层40的材料为易于被去除的材料,从而降低刻蚀所述第一牺牲层40的工艺难度,并减小刻蚀所述第一牺牲层40的工艺对所述衬底10和掩膜图形层30的损伤。
本实施例中,所述第一牺牲层40的材料为氧化硅。在其他实施例中,所述第一牺牲层的材料还可以为氮化硅、非晶碳或锗。
需要说明的是,所述第一牺牲层40的厚度T3越大,所述第一牺牲层40的机械强度越大,但是所述第一牺牲层40的厚度T3不宜过小,也不宜过大。如果所述第一牺牲层40的厚度T3过小,则容易引起所述第一牺牲层40机械强度不足的问题,从而降低所述第一牺牲层40对所述掩膜图形层30的支撑效果;如果所述第一牺牲层40的厚度T3过大,则容易导致所述掩膜图形层30朝向所述第一牺牲层40一侧的表面至待蒸镀面的距离过大,从而恶化在蒸镀过程中的阴影效应,对蒸镀所形成的薄膜的形貌产生不良影响,而且在所述掩膜版的制作过程中,所述第一牺牲层40的厚度T3过大,还会增加去除所述图形区I第一牺牲层40的工艺难度。为此,本实施例中,所述第一牺牲层40的厚度T3为2μm至10μm。
本实施例中,所述保护层45覆盖所述第一牺牲层40背向所述图形掩膜层30一侧的表面以及所述第一开孔41的侧壁,即所述保护层45用于和所述掩膜图形层30包覆所述遮挡区II的第一牺牲层40,从而能够在去除所述图形区I的第一牺牲层40的工艺过程中起到刻蚀掩膜的作用,对所述遮挡区II的第一牺牲层40起到保护作用,防止所述遮挡区II的第一牺牲层40被过多地去除或完全去除,使得剩余第一牺牲层40仍能对所述掩膜图形层30起到支撑作用,从而降低所述衬底10和所述掩膜图形层30之间发生脱落、以及所述掩膜图形层30发生弯曲变形或断裂的概率;而且,所述保护层45也能在刻蚀所述衬底10以形成所述第一开口11的工艺过程中,对所述掩膜图形层30起到支撑作用,进一步降低所述衬底10和所述掩膜图形层30之间发生脱落、以及所述掩膜图形层30发生弯曲变形或断裂的概率;此外,在所述掩膜版的使用过程中,所述保护层45仍能对所述遮挡区II的掩膜图形层30起到保护作用,减小所述掩膜图形层30受到损伤的概率,从而增加所述掩膜版的使用寿命。
因此,所述第一牺牲层40的材料和所述保护层45的材料具有较高的刻蚀选择比,且为了降低制作所述掩膜版的工艺难度,选取工艺常用且工艺集成度较高的材料作为所述保护层45的材料。
本实施例中,所述保护层45的材料为多晶硅。在其他实施例中,所述保护层的材料还可以为氮化硅、氧化硅、氮氧化硅、碳氮化硅或铝。
需要说明的是,位于所述第一牺牲层40上的保护层45的厚度T4不宜过小,也不宜过大。如果所述厚度T4过小,则容易导致所述保护层45对所述第一牺牲层40的保护效果不佳;如果所述厚度T4过大,则容易导致所述掩膜图形层30朝向所述第一牺牲层40一侧的表面至待蒸镀面的距离过大,从而恶化在蒸镀过程中的阴影效应,对蒸镀所形成的薄膜的形貌产生不良影响。为此,本实施例中,位于所述第一牺牲层40上的保护层45的厚度T4为2μm至10μm。
同理,位于所述第一开孔41侧壁的保护层45的厚度T5不宜过小,也不宜过大。形成所述保护层45的工艺通常包括在去除所述图形区I的第一牺牲层40之前,在所述第一牺牲层40内形成沟槽,在所述沟槽内形成所述保护层45,如果所述厚度T5过小,所述沟槽的开口尺寸相应过小,则难以保证所述保护层45的材料能较好地填充于所述沟槽内,且还容易导致位于所述第一开孔41侧壁的保护层45对所述第一牺牲层40的保护作用变差;如果所述厚度T5过大,则容易浪费工艺资源和工艺时间。为此,本实施例中,位于所述第一开孔41侧壁的保护层45的厚度T5为3μm至18μm;其中,位于所述第一开孔41侧壁的保护层45的厚度T5指的是:所述保护层45沿垂直于所述第一开孔41侧壁方向的尺寸。
本实施例中,所述保护层45覆盖所述第一牺牲层40背向所述图形掩膜层30一侧的表面以及所述第一开孔41的侧壁,因此所述保护层45内形成有多个露出所述图形区I的第二开口(未标示),且每一图形区I与所述第二开口相对应;因此,为了在有效保护所述遮挡区II第一牺牲层40的同时,防止对所述掩膜版的正常使用产生影响,所述第一开孔41的开口尺寸大于所述第一开口11的开口尺寸,且所述第二开口的侧壁与所述第一开口11的侧壁齐平。
还需要说明的是,所述掩膜版还包括:第二牺牲层20,位于所述衬底10和所述掩膜图形层30之间,所述第二牺牲层20具有多个露出所述图形区I的第二开孔21,且每一图形区I与所述第二开孔21相对应。
在所述掩膜版的制作过程中,在形成所述第一开口11之前,所述第二牺牲层20覆盖所述衬底10的第一表面12,即所述第二牺牲层20覆盖所述掩膜图形层30,且所述第一开口11通过刻蚀所述衬底10的方式所形成,所述第二牺牲层20用于在刻蚀所述衬底10的工艺过程中,对所述掩膜图形层30起到保护作用,从而降低所述掩膜图形层30受到刻蚀损伤的概率,进而有利于进一步提高所述掩膜版的质量。
相应的,在所述掩膜版的制作过程中,为了使所述第一开口11能够露出所述通孔31,制作所述掩膜版的步骤通常还包括去除所述图形区I的第二牺牲层20,在所述第二牺牲层20内形成多个露出所述图形区I的第二开孔21,从而使所述第一开口11、第二开孔21和通孔31相贯通,进而实现所述掩膜版的正常使用功能。
因此,所述第二牺牲层20的材料和所述掩膜图形层30以及衬底10的材料具有较高的刻蚀选择比,且所述第二牺牲层20的材料为易于被去除的材料,从而降低去除所述图形区I第二牺牲层20的工艺难度,并减小去除所述第二牺牲层20的工艺对所述衬底10和掩膜图形层30的损伤。
本实施例中,为了能够在同一工艺步骤中去除所述第二牺牲层20和第一牺牲层40,以简化工艺步骤、提高所述掩膜版的制作效率,所述第二牺牲层20的材料与所述第一牺牲层40的材料相同。
具体地,所述第一牺牲层40的材料为氧化硅,相应的,所述第二牺牲层20的材料为氧化硅。在其他实施例中,所述第二牺牲层的材料还可以为氮化硅、非晶碳或锗。
需要说明的是,所述第二牺牲层20的厚度T1不宜过小,也不宜过大。如果所述第二牺牲层20的厚度T1过小,相应会降低对所述掩膜图形层30的保护作用,所述掩膜图形层30在形成所述第一开口11的过程中受到刻蚀损伤的概率较高,从而容易导致所述掩膜版的质量下降;如果所述第二牺牲层20的厚度T1过大,则容易导致所述掩膜版的整体厚度过大,即导致所述掩膜版的体积过大,相应会降低所述掩膜版的使用便捷性,且还会造成工艺资源和成本的浪费。为此,本实施例中,所述第二牺牲层20的厚度T1为2μm至10μm。
还需要说明的是,本实施例中,所述掩膜图形层30具有凸伸入所述第二开孔21的环形凸起33,所述环形凸起33与所述第二开孔21的侧壁贴合。
在去除所述图形区I的第二牺牲层20的过程中,通过所述环形凸起33,使所述衬底10和掩膜图形层30包覆所述遮挡区II的第二牺牲层20,即所述环形凸起33能够对所述遮挡区II的第二牺牲层20起到保护作用,防止所述遮挡区II的第二牺牲层20被过多地去除或完全去除,以降低所述衬底10和所述掩膜图形层30之间发生脱落、以及所述掩膜图形层30发生断裂的概率,从而有利于提高所述掩膜版的质量。
本实施例中,所述第二开孔21的开口尺寸大于所述第一开口11的开口尺寸,即所述第二牺牲层20覆盖部分遮挡区II的第一表面12,且所述环形凸起33背向所述第二牺牲层20的侧壁与所述第一开口11的侧壁齐平,从而在有效保护所述遮挡区II第二牺牲层20的同时,防止对所述掩膜版的正常使用产生影响。在其他实施例中,所述第一开口还可以露出部分环形凸起,或者,所述第二开孔侧壁和所述第一开口的侧壁齐平。
参考图2,示出了本发明掩膜版另一实施例的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:所述掩膜版还包括金属层75,用于提高所述掩膜图形层70的机械强度。
具体地,所述掩膜图形层70包括朝向所述衬底50第一表面52的第三表面76、以及与所述第三表面76相背的第四表面77,所述金属层75可以覆盖所述第三表面76和第四表面77,或者,所述金属层75覆盖所述第四表面77以及所述通孔71的侧壁,或者,所述金属层75仅覆盖所述第三表面76。
所述金属层75可以对所述掩膜图形层70起到支撑作用,能够降低所述掩膜图形层70发生弯曲变形或断裂的概率、提高所述掩膜图形层70的机械强度,从而进一步提高所述掩膜版的机械强度,进而提高所述掩膜版的质量和所述通孔71的精准度。
而且,在蒸镀工艺完成之后,通常需对掩膜版进行清洗,所述金属层75还能够在所述清洗过程中对所述掩膜图形层70起到保护作用,防止所述掩膜图形层70被清洗溶液所腐蚀,从而有利于增加所述掩膜版的使用寿命。
因此,所述金属层75具有较高的机械强度以及耐腐蚀性。具体地,所述金属层75的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种。
本实施例中,以所述金属层75覆盖所述第三表面76和第四表面77为例进行说明。
所述金属层75覆盖所述掩膜图形层70相对的两个表面,从而能够显著提高所述掩膜图形层70的机械强度;而且,能够避免所述金属层75占据所述通孔71空间的问题,相应可以减小对蒸镀工艺和成膜质量的影响。
本实施例中,所述通孔71的形状为圆形。在其他实施例中,根据实际薄膜形貌的需求,所述通孔还可以为其他形状。
需要说明的是,所述金属层75的厚度T6越大,防止所述掩膜图形层70发生弯曲变形或断裂的效果越好,所述掩膜版的机械强度越大,但是所述金属层75的厚度T6不宜过小,也不宜过大。如果所述金属层75的厚度T6过小,则提高所述掩膜版机械强度的效果较差;如果所述金属层75的厚度T6过大,则会导致所述掩膜版的整体厚度过大,反而会恶化蒸镀过程中的阴影效应,而且当所述金属层75还覆盖所述通孔71的表面时,相应还会过多地占据所述通孔71的空间,从而影响所述掩膜版的正常使用,且还容易影响所述金属层75在所述通孔71中的形成质量。为此,本实施例中,所述金属层75的厚度T6小于所述通孔71的半径(未标示)。
相应的,当所述金属层75覆盖所述第四表面73以及所述通孔71的侧壁时,位于所述通孔71侧壁上的金属层75厚度小于所述通孔71的半径。
所述金属层75具有较高的机械强度,采用厚度较小的所述金属层75即可提高所述掩膜版的机械强度,因此在保证所述掩膜版质量和所述通孔71精准度不受影响的前提下,可以适当减小所述掩膜图形层70的厚度(未标示)或所述第一牺牲层80的厚度(未标示),从而有利于减小所述掩膜版的整体厚度,改善蒸镀过程中的阴影效应。
相应的,本发明还提供一种掩膜版的制作方法。
图3至图12是本发明掩膜版的制作方法第一实施例中各步骤对应的结构示意图。
参考图3,提供衬底100,所述衬底100包括第一表面120以及与所述第一表面120相背的第二表面130。
所述衬底100用于对所形成掩膜版的掩膜图形层起到支撑和固定作用。
本实施例中,所述衬底100能够利用半导体刻蚀工艺进行图形化,从而能够在后续制程中通过刻蚀工艺,在所述衬底100内形成第一开口。
本实施例中,所述衬底100为半导体衬底。半导体衬底为半导体工艺中常用的衬底类型。
具体地,所述衬底100为硅衬底。在其他实施例中,所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料,所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的半导体衬底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。
需要说明的是,在其他实施例中,所述衬底还可以是其他可利用半导体刻蚀工艺进行图形化的材料,例如,所述衬底还可以为氧化硅衬底等。
本实施例中,所述第一表面120用于为后续形成掩膜图形层提供工艺平台,所述第二表面130用于为后续在所述衬底100内形成第一开口提供工艺平台。为了降低制作所述掩膜版的工艺难度、以及便于所述掩膜版的实际使用,所述衬底100为平面基底。
结合参考图4至图5,在所述第一表面120上形成掩膜材料层250(如图5所示)。
所述掩膜材料层250用于为后续形成具有通孔的掩膜图形层提供工艺基础,即后续通过图形化所述掩膜材料层250以形成所述掩膜图形层。
需要说明的是,为了降低制作所述掩膜版的工艺难度,选取工艺常用且工艺集成度较高的材料作为所述掩膜材料层250的材料。
本实施例中,所述掩膜材料层250的材料为氮化硅。氮化硅材料的硬度较大,因此能够提高后续所形成掩膜图形层的机械强度,降低所述掩膜图形层发生弯曲变形或断裂的概率,从而有利于提高所述掩膜版的质量和所述通孔的精准度。
在其他实施例中,所述掩膜材料层的材料还可以为氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
还需要说明的是,所述掩膜材料层250的厚度H2(如图5所示)越大,所形成掩膜图形层的机械强度相应越大,所制成掩膜版的机械强度也越大,但是所述厚度H2不宜过小,也不宜过大。如果所述厚度H2过小,则所述掩膜图形层的厚度相应过小,则容易引起所述掩膜版机械强度不足的问题,从而降低所述掩膜版的质量和所述通孔的精准度;如果所述厚度H2过大,所述通孔的深度相应过大,则容易在蒸镀过程中产生阴影效应,从而对蒸镀所形成的薄膜的形貌产生不良影响。为此,本实施例中,所述掩膜材料层250的厚度H2为2μm至10μm。
参考图6,图形化所述掩膜材料层250(如图5所示),形成图形区I以及与所述图形区I相邻的遮挡区II,在所述图形区I形成至少一个贯穿所述掩膜材料层250的通孔210,且图形化后的剩余掩膜材料层250作为掩膜图形层200。
在蒸镀工艺过程中,通过所述掩膜图形层200在待蒸镀面上形成预设图案的薄膜。
具体地,在所述掩膜版的实际使用过程中,所述掩膜图形层200背向所述衬底100一侧的表面朝向待蒸镀面,所述掩膜图形层200朝向所述衬底100一侧的表面朝向蒸镀源,来自所述蒸镀源的成膜材料通过所述通孔210蒸镀于所述待蒸镀面,以形成预设图案的薄膜。
本实施例以所述图形区I的掩膜图形层200内形成有三个通孔210为例进行说明。在其他实施例中,所述通孔的数量不仅限于三个,所述通孔的数量可以根据实际工艺需求而定。
本实施例中,所述通孔210的形状为圆形。在其他实施例中,根据实际薄膜形貌的需求,所述通孔还可以为其他形状。
本实施例中,所述掩膜材料层250的材料为氮化硅,相应的,所述掩膜图形层200的材料为氮化硅。在其他实施例中,所述掩膜图形层的材料还可以为氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
本实施例中,所述掩膜材料层250的厚度H2(如图5所示)为2μm至10μm,相应的,所述掩膜图形层200的厚度(未标示)为2μm至10μm,所述通孔210的深度(未标示)为2μm至10μm。
需要说明的是,与传统金属掩膜版(例如精细金属掩膜版)的制作方法相比,本实施例通过半导体工艺制作所述掩膜版,从而有利于减小所述通孔210的开口尺寸,从而满足半导体结构特征尺寸不断减小的要求。
本实施例中,采用干法刻蚀的方式图形化所述掩膜材料层250,从而有利于提高所述通孔210的形貌质量。
参考图7,形成覆盖所述掩膜图形层200的第一牺牲层160,所述第一牺牲层160还填充所述通孔210(如图6所示)。
后续步骤还包括在所述衬底100内形成贯穿所述衬底且露出所述图形区I的多个第一开口,且每一开口与所述图形区I相对应,所述第一牺牲层160用于在后续刻蚀所述衬底100的工艺过程中,为所述掩膜图形层200提供支撑,从而降低所述掩膜图形层200发生脱落、弯曲变形或者断裂的概率,进而有利于进一步提高所制成掩膜版的质量。
而且,后续步骤还包括通过沉积和刻蚀工艺,在所述第一牺牲层160上形成保护层,在形成所述保护层的刻蚀工艺中,所述第一牺牲层160能够防止刻蚀时所形成的聚合物附着于所述通孔210的侧壁,从而避免所述刻蚀工艺通过所述通孔210对所述衬底100造成刻蚀损耗。
需要说明的是,后续还需去除所述图形区I的第一牺牲层160,形成贯穿所述第一牺牲层160的第一开孔,从而使所述第一开口、通孔210和第一开孔相贯通,进而实现所述掩膜版的正常使用;因此,所述第一牺牲层160的材料和所述掩膜图形层200以及衬底100的材料具有较高的刻蚀选择比,且所述第一牺牲层160的材料为易于被去除的材料,从而降低后续去除所述图形区I的第一牺牲层160的工艺难度,并减小去除所述第一牺牲层160的工艺对所述衬底100和掩膜图形层200的损伤。
本实施例中,所述第一牺牲层160的材料为氧化硅。去除氧化硅材料的工艺较为简单,且氧化硅材料的成本较低,因此还有利于降低所述掩膜版的制作成本。
在其他实施例中,所述第一牺牲层的材料还可以为氮化硅、非晶碳或锗。
还需要说明的是,位于所述掩膜图形层200上的所述第一牺牲层160的厚度H3越大,所述第一牺牲层160对所述掩膜图形层200的支撑力越大,所制成掩膜版的机械强度也越大,且所述第一牺牲层160对所述衬底100的保护效果也越好,但是所述厚度H3不宜过小,也不宜过大。如果所述厚度H3过小,则容易降低所述第一牺牲层160对所述掩膜图形层200的支撑效果以及对所述衬底100的保护效果;如果所述厚度H3过大,则容易导致所述掩膜图形层200朝向所述第一牺牲层160一侧的表面至待蒸镀面的距离过大,从而恶化在蒸镀过程中的阴影效应,对蒸镀所形成的薄膜的形貌产生不良影响。为此,本实施例中,位于所述掩膜图形层200上的所述第一牺牲层160的厚度H3为2μm至10μm。
结合参考图8至图10,图形化所述第一牺牲层160,在所述遮挡区II的第一牺牲层160内形成贯穿所述第一牺牲层160的第一沟槽165(如图8所示);在所述遮挡区II的第一牺牲层160上形成保护层170(如图10所示),所述保护层170还填充所述第一沟槽165。
本实施例中,所述第一沟槽165的形状为环形,通过在所述第一牺牲层160内形成所述第一沟槽165,使所述保护层170还形成于所述第一沟槽165内,从而使所述保护层170能够与所述掩膜图形层200包覆所述遮挡区II的第一牺牲层160;相应的,后续去除所述图形区I的的第一牺牲层160时,所述保护层170能够起到刻蚀掩膜的作用,对所述遮挡区II的第一牺牲层160起到保护作用,防止所述遮挡区II的第一牺牲层160被过多地去除或完全去除,使得剩余第一牺牲层160仍能对所述掩膜图形层200起到支撑作用,从而降低所述衬底100和所述掩膜图形层200之间发生脱落、以及所述掩膜图形层200发生弯曲变形或断裂的概率。
本实施例中,采用干法刻蚀工艺刻蚀所述第一牺牲层160,从而有利于提高所述第一沟槽165的形貌质量。
需要说明的是,所述第一沟槽165的开口尺寸L2(如图8所示)不宜过小,也不宜过大。如果所述第一沟槽165的开口尺寸L2过小,则难以保证所述保护层170的材料能较好地填充于所述第一沟槽165内,且相应还会导致位于所述第一沟槽165内的保护层170沿垂直于所述第一沟槽165侧壁方向的尺寸过小,从而导致位于所述第一沟槽165内的保护层170对所述遮挡区II第一牺牲层160的保护作用变差;如果所述第一沟槽165的开口尺寸L2过大,则容易浪费工艺资源和工艺时间。为此,本实施例中,所述第一沟槽165的开口尺寸L2为3μm至18μm。
还需要说明的是,为了避免工艺资源和工艺时间的浪费,每一个第一开口与一个第一沟槽165相对应。
本实施例中,为了在有效保护所述遮挡区II第一牺牲层160的同时,防止对所述掩膜版的正常使用产生影响,所述第一沟槽165远离所述遮挡区II一侧的侧壁与后续所形成第一开口的侧壁齐平。
所述保护层170不仅能够对遮挡区II的第一牺牲层160起到保护作用,还能在刻蚀所述衬底100以形成所述第一开口的工艺过程中,对所述掩膜图形层200起到支撑作用,进一步降低所述衬底100和所述掩膜图形层200之间发生脱落、以及所述掩膜图形层200发生弯曲变心或断裂的概率;此外,在所述掩膜版的使用过程中,所述保护层170仍能够对所述遮挡区II的掩膜图形层200起到保护作用,减小所述掩膜图形层200受到损伤的概率,从而增加所述掩膜版的使用寿命。
因此,所述第一牺牲层170的材料和所述保护层170的材料具有较高的刻蚀选择比,且为了降低制作所述掩膜版的工艺难度,选取工艺常用且工艺集成度较高的材料作为所述保护层170的材料。
本实施例中,所述保护层170的材料为多晶硅。在其他实施例中,所述保护层的材料还可以为氮化硅、氧化硅、氮氧化硅、碳氮化硅或铝。
需要说明的是,位于所述第一牺牲层160上的保护层170的厚度H4(如图10所示)不宜过小,也不宜过大。如果所述厚度H4过小,则容易导致所述保护层170对所述第一牺牲层160的保护效果不佳;如果所述厚度H4过大,则容易导致所述掩膜图形层200朝向所述第一牺牲层160一侧的表面至待蒸镀面的距离过大,从而恶化在蒸镀过程中的阴影效应,对蒸镀所形成的薄膜的形貌产生不良影响。为此,本实施例中,位于所述第一牺牲层160上的保护层170的厚度H4为2μm至10μm。
其中,所述第一沟槽165(如图8所示)的开口尺寸L2(如图8所示)为3μm至18μm,相应的,沿垂直于所述第一沟槽165侧壁的方向,位于所述第一沟槽165中的保护层170的尺寸为3μm至18μm。
本实施例中,所述保护层170覆盖所述遮挡区II的第一牺牲层160且还填充所述第一沟槽165内,因此所述保护层170内形成有多个露出所述图形区I第一牺牲层160的第二开口(未标示),且每一图形区I与所述第二开口相对应;其中,由于所述第一沟槽165远离所述遮挡区II一侧的侧壁与后续所形成第一开口的侧壁齐平,相应的,所述第二开口的侧壁与后续所形成第一开口的侧壁齐平,即所述第二开口在所述掩膜图形层200上的投影与所述图形区I相重合。
具体地,形成所述保护层170的步骤包括:在所述第一牺牲层160上形成保护膜175(如图9所示),所述保护层175还填充所述第一沟槽165(如图8所示);在所述保护膜175上形成第一光刻胶层,所述第一光刻胶层内形成有露出所述保护膜175的图形开口,所述图形开口的侧壁与第一沟槽165远离所述遮挡区II一侧的侧壁齐平;以所述第一光刻胶层为掩膜,沿所述图形开口刻蚀所述保护膜175,刻蚀后的剩余保护膜175作为保护层170;形成所述保护层170后,去除所述第一光刻胶层。
参考图11,形成所述保护层170后,刻蚀所述衬底100的第二表面130,在所述衬底100内形成贯穿所述衬底100且露出所述图形区I的多个第一开口110,且每一第一开口110与所述图形区I相对应。
所述衬底100用于对所述掩膜图形层200起到支撑和固定作用。其中,后续通过使所述第一开口110和所述通孔210(如图6所示)相贯通的方式,实现所制成掩膜版的正常使用功能。
所述第一开口110的数量为多个,所述第一开口110露出所述图形区I,且每一图形区I与所述第一开口110相对应,在所述掩膜版的实际使用过程中,来自所述蒸镀源的成膜材料依次通过所述第一开口110和所述通孔210蒸镀于所述待蒸镀面,以形成预设图案的薄膜。本实施例中,为了便于图示,仅示意出一个第一开口110以及与所述第一开口110对应的图形区I。
本实施例中,所述第一开口110在所述掩膜图形层200上的投影与所述图形区I相重合,所述衬底100在所述掩膜图形层200上的投影与所述遮挡区II相重合。相应的,刻蚀所述衬底100的第二表面130的步骤中,对所述图形区I上的第二表面130进行刻蚀。
继续参考图4,需要说明的是,在所述第一表面120上形成掩膜材料层250(如图5所示)之前,还包括:在所述第一表面120上形成第二牺牲层150;图形化所述第二牺牲层150,在所述遮挡区II的第二牺牲层150内形成露出所述衬底100的第二沟槽151。
如图11所示,所述第二牺牲层150用于在刻蚀所述衬底100的工艺过程中,对所述掩膜图形层200起到保护作用,从而降低所述掩膜图形层200受到刻蚀损伤的概率,进而有利于提高后续所制成所述掩膜版的质量。相应的,形成所述第一开口110后,所述第一开口110露出所述图形区I的第二牺牲层150。
其中,为了使所述衬底100中的第一开口110(如图11所示)和所述掩膜图形层200中的通孔210(如图6所示)相贯通,后续还需去除所述图形区I的第二牺牲层150,因此,所述第二牺牲层150的材料和所述掩膜材料层250以及衬底100的材料具有较高的刻蚀选择比,且所述第二牺牲层150的材料为易于被去除的材料,从而降低后续去除所述第一开口110露出的第二牺牲层150的工艺难度,并减小去除所述第二牺牲层150的工艺对所述衬底100和掩膜图形层200的损伤。
本实施例中,为了后续能够在同一工艺步骤中去除所述图形区I的第二牺牲层150和第一牺牲层160(如图11所示),以简化工艺步骤、提高所述掩膜版的制作效率,所述第二牺牲层150的材料与所述第一牺牲层160的材料相同。
本实施例中,所述第一牺牲层160的材料为氧化硅,所述第二牺牲层150的材料相应为氧化硅。在其他实施例中,所述第二牺牲层的材料还可以为氮化硅、非晶碳或锗。
需要说明的是,所述第二牺牲层150的厚度H1不宜过小,也不宜过大。如果所述第二牺牲层150的厚度H1过小,相应会降低对所述掩膜图形层200的保护作用,所述掩膜图形层200在形成所述第一开口110的过程中受到刻蚀损伤的概率较高,从而容易导致所述掩膜版的质量下降;如果所述第二牺牲层150的厚度H1过大,则容易导致所述掩膜版的整体厚度过大,即导致所述掩膜版的体积过大,相应会降低所述掩膜版的使用便捷性,且还会造成工艺资源和成本的浪费。为此,本实施例中,所述第二牺牲层150的厚度H1为2μm至10μm。
本实施例中,所述第二沟槽151的形状为环形,因此如图5所示,形成所述掩膜材料层250的步骤中,所述掩膜材料层250不仅形成于所述第二牺牲层150上,且还填充于所述第二沟槽151内,相应的,如图6所示,形成所述掩膜图形层200后,所述掩膜图形层200具有凸伸入所述第二沟槽151的环形凸起230。
后续去除所述图形区I的第二牺牲层150时,通过所述环形凸起230,所述掩膜图形层200能够与所述衬底100包覆所述遮挡区II的第二牺牲层150,即所述环形凸起230能够对遮挡区II的剩余第二牺牲层150起到保护作用,防止所述第二牺牲层150被过多地去除或完全去除,从而降低所述衬底100和所述掩膜图形层200之间发生脱落、以及所述掩膜图形层200发生断裂的概率,进而有利于提高所述掩膜版的质量。
本实施例中,采用干法刻蚀工艺刻蚀所述第一牺牲层150,从而有利于提高所述第二沟槽151的形貌质量。
需要说明的是,所述第二沟槽151的开口尺寸L1(如图4所示)不宜过小,也不宜过大。如果所述第二沟槽151的开口尺寸L1过小,则难以保证所述掩膜材料层250(如图5所示)能较好地填充于所述第二沟槽151内,而且,还会导致所述环形凸起230沿垂直于所述第二沟槽151侧壁方向的尺寸过小,从而导致所述环形凸起230对剩余第二牺牲层150的保护作用变差;如果所述第二沟槽151的开口尺寸L1过大,则容易浪费工艺资源和工艺时间。为此,本实施例中,所述第二沟槽151的开口尺寸L1为3μm至18μm,相应的,所述环形凸起230沿垂直于所述第二沟槽151侧壁方向的尺寸为3μm至18μm。
还需要说明的是,为了避免工艺资源和工艺时间的浪费,每一个第一开口110与一个第二沟槽151相对应。
参考图12,形成所述第一开口110后,以所述保护层170和衬底100为掩膜,去除所述图形区I的第一牺牲层160,在剩余第一牺牲层160内形成多个露出所述图形区I的第一开孔180,每一第一开孔180与所述图形区I相对应。
通过去除所述图形区I的第一牺牲层160,从而使所述第一开口110、通孔210和第一开孔180相贯通,进而实现所述掩膜版的正常使用功能。
相应的,去除所述图形区I的第一牺牲层160后,所述保护层覆盖所述第一牺牲层160背向所述图形掩膜层200一侧的表面以及所述第一开孔180的侧壁。
本实施例中,采用湿法刻蚀工艺,去除所述第一开口110露出的所述第一牺牲层160。具体地,所述第一牺牲层160的材料为氧化硅,所述湿法刻蚀工艺所采用的刻蚀溶液相应为氢氟酸溶液。在其他实施例中,例如当所述第一牺牲层的材料为非晶碳时,还可以采用灰化工艺,去除所述第一开口露出的所述第一牺牲层。
需要说明的是,如图11所示,形成所述第一开口110后,所述第一开口110露出所述图形区I的第二牺牲层150,因此如图12所示,为了使所述第一开口110、通孔210和第二开孔180相贯通,还包括:以所述保护层170和衬底100为掩膜,去除所述图形区I的第二牺牲层150,在剩余第二牺牲层150内形成多个露出所述图形区I的第二开孔190,每一第二开孔190与所述图形区I相对应,且所述环形凸起230与所述第二开孔190的侧壁贴合。
相应的,在所述掩膜版的实际使用过程中,来自所述蒸镀源的成膜材料依次通过所述第一开口110、第二开孔190、通孔310和第二开孔180蒸镀于所述待蒸镀面,从而形成预设图案的薄膜。
本实施例中,所述第一牺牲层160和第二牺牲层150的材料均为氧化硅,因此能够在同一湿法刻蚀工艺步骤中,去除所述图形区I的第一牺牲层160和第二牺牲层150。
在其他实施例中,当所述第一牺牲层和第二牺牲层的材料均为非晶碳时,还可以在同一灰化工艺步骤中,去除所述图形区的第一牺牲层和第二牺牲层;当所述第一牺牲层和第二牺牲层的材料不相同时,还可以采用不同工艺分别去除所述第一牺牲层和第二牺牲层。
本实施例中,所述掩膜版采用沉积、光刻和刻蚀等半导体工艺所制成,与采用传统化学刻蚀方式所制成的金属掩膜版相比,半导体工艺能够提高所述通孔210的质量和精准度,且还有利于减小所述通孔210的开口尺寸以及所述掩膜图形层200的厚度,以满足半导体结构特征尺寸的不断减小,改善所述通孔210的开口尺寸和所述掩膜图形层200厚度对蒸镀工艺的限制。
此外,所述掩膜图形层200通过半导体工艺形成于所述衬底100上,所述衬底100能够对所述掩膜图形层200起到支撑和固定作用,与通过激光焊接的方式将金属掩膜版焊接于金属掩膜版框架上的方案相比,还能够防止所述掩膜图形层200和所述衬底100产生移位的问题;所以,本实施例所述掩膜版的质量和精度更高,有利于提高蒸镀工艺的精度。
图13至图19是本发明掩膜版的制作方法第二实施例中各步骤对应的结构示意图。
本实施例与第一实施例的相同之处,在此不再赘述。本实施例与第一实施例的不同之处在于:如图19所示,在所述掩膜图形层400背向所述衬底300一侧的表面以及所述通孔410的侧壁形成金属层420。
所述金属层420可以对所述掩膜图形层400起到支撑作用,能够降低所述掩膜图形层400发生弯曲变形或断裂的概率、提高所述掩膜图形层400的机械强度,从而进一步提高所述掩膜版的机械强度,进而提高所述掩膜版的质量和所述通孔410(如图19所示)的精准度。
具体地,所述掩膜版的制作方法包括:
参考图13,形成所述掩膜图形层400后,在所述掩膜图形层400上、所述通孔410的侧壁和底部形成金属膜425。
所述金属膜425用于为后续形成金属层提供工艺基础,即后续通过图形化所述金属膜425,以形成金属层。
为了使所述金属层能有效地对所述掩膜图形层400起到支撑作用,并在掩膜版的清洗过程中对所述掩膜图形层400起到保护作用,所述金属膜425具有较高的机械强度以及耐腐蚀性。本实施例中,所述金属膜425的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种,可以通过蒸镀、溅射或电镀的方式形成所述金属膜425。
需要说明的是,所述金属膜425的厚度H5越大,后续所形成金属层的机械强度越大,提高所述掩膜图形层400的机械强度的效果越好,但是所述金属膜425的厚度H5不宜过小,也不宜过大。如果所述金属膜425的厚度H5过小,则难以降低所述掩膜图形层400发生弯曲变形或断裂的概率;如果所述金属膜425的厚度H5过大,则容易导致所述掩膜版的整体厚度过大,从而影响所述掩膜版的正常使用,容易恶化蒸镀过程中的阴影效应,而且还会降低所述金属膜425在所述通孔410内的形成质量。为此,本实施例中,所述金属膜425的厚度H5小于所述通孔410的半径(未标示)。
还需要说明的是,对形成所述掩膜图形层400以及形成所述掩膜图形层400之前的工艺步骤的具体描述,可参考第一实施例中的相应描述,本实施例在此不再赘述。
参考图14,刻蚀所述通孔410底部的金属膜425(如图13所示),保留位于所述掩膜图形层400上以及所述通孔410侧壁的剩余金属膜425作为金属层420。
本实施例中,所述金属膜425的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种,相应的,所述金属层420的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种。
本实施例中,所述金属层420的厚度小于所述通孔410的半径,相应的,位于所述通孔410侧壁上的金属层420厚度小于所述通孔的半径。
具体地,形成所述金属层420的步骤包括:在所述金属膜425上形成第二光刻胶层(图未示),所述第二光刻胶层覆盖位于所述掩膜图形层400上的金属膜425以及位于所述通孔410侧壁的金属膜425,并露出所述通孔410底部的金属膜425;以所述第二光刻胶层为掩膜,刻蚀去除所述通孔410底部的金属膜425,保留位于所述掩膜图形层400上以及所述通孔410侧壁的金属膜425作为所述金属层420;形成所述金属层420后,去除所述第二光刻胶层。
本实施例中,刻蚀所述通孔410底部的金属膜425后,所形成的金属层420覆盖所述掩膜图形层400背向所述衬底300一侧的表面以及所述通孔410的侧壁,从而对所述掩膜图形层400起到支撑作用,进而提高所述掩膜图形层400的机械强度。
其中,所述金属层420具有较高的机械强度,采用厚度较小的所述金属层420即可进一步提高所述掩膜版的机械强度,因此在保证所述掩膜版质量和所述通孔410精准度不受影响的前提下,可以适当减小所述掩膜图形层400的厚度,从而有利于减小所述掩膜版的整体厚度,改善蒸镀过程中的阴影效应。
结合参考图15,形成所述金属层420后,形成覆盖所述金属层420的第一牺牲层360,所述第一牺牲层360还填充所述通孔410(如图14所示);结合参考图16,图形化所述第一牺牲层360,在所述遮挡区II的第一牺牲层360内形成贯穿所述第一牺牲层360的第一沟槽365;结合参考图17,在所述遮挡区II的第一牺牲层360上形成保护层370,所述保护层370还填充所述第一沟槽365;结合参考图18,形成所述保护层370后,刻蚀所述衬底300的第二表面330,在所述衬底300内形成贯穿所述衬底300且露出所述图形区I的多个第一开口310,且每一第一开口310与所述图形区I相对应;结合参考图19,形成所述第一开口310后,以所述保护层370和衬底300为掩膜,去除所述图形区I的第一牺牲层360和第二牺牲层350,在所述保护层370和剩余第一牺牲层360内形成多个露出所述图形区I的第一开孔380,每一第一开孔380与所述图形区I相对应,并在剩余第二牺牲层350内形成多个露出所述图形区I的第二开孔390,每一第二开孔390与所述图形区I相对应,且所述掩膜图形层400的环形凸起430与所述第二开孔390的侧壁贴合。
对本实施例所述制作方法的具体描述,可参考第一实施例中的相应描述,本实施例在此不再赘述。
图20至图22是本发明掩膜版的制作方法第三实施例中各步骤对应的结构示意图;
本实施例与第二实施例的相同之处,在此不再赘述。本实施例与第二实施例的不同之处在于:如图22所示,所述金属层620仅覆盖所述掩膜图形层600朝向所述衬底500一侧的表面。
具体地,参考图20,图形化所述第二牺牲层550,在所述遮挡区II的第二牺牲层550内形成露出所述衬底500的第二沟槽(未标示)后,在所述第二牺牲层550上形成掩膜材料层650之前,在所述第二牺牲层550顶部、所述第二沟槽(未标示)的侧壁和底部形成金属膜625。
参考图21,形成所述金属膜625后,图形化所述掩膜材料层650(如图20所示),形成图形区I以及与所述图形区I相邻的遮挡区II,在所述图形区I形成至少一个贯穿所述掩膜材料层650的通孔610,且图形化后的剩余掩膜材料层650作为掩膜图形层600,其中,所述掩膜图形层600中位于所述第二沟槽(未标示)内的构成环形凸起630。
相应的,形成所述掩膜图形层600后,所述通孔610露出部分金属膜625。
参考图22,形成所述掩膜图形层600后,刻蚀所述通孔610底部的金属膜625(如图21所示),刻蚀后的剩余金属膜625作为金属层620。
通过刻蚀所述通孔610底部的金属膜625,从而能够使后续形成于所述衬底500内的第一开口与所述通孔610相贯通,进而实现所述掩膜版的正常使用功能。
而且,所述金属层620仅覆盖所述掩膜图形层600朝向所述衬底500一侧的表面,从而在提高所述掩膜图形层600的机械强度的同时,避免所述金属层620占据所述通孔610空间的问题,进而能够减小对蒸镀工艺和成膜质量的影响。
对本实施例所述制作方法的具体描述,可结合参考第一实施例和第二实施例中的相应描述,本实施例在此不再赘述。
图23至图26是本发明掩膜版的制作方法第四实施例中各步骤对应的结构示意图。
本实施例与第二实施例的相同之处,在此不再赘述。本实施例与第二实施例的不同之处在于:如图26所示,所述金属层820覆盖所述掩膜图形层800朝向所述衬底700一侧的表面、以及所述掩膜图形层800背向所述衬底700一侧的表面。
通过使所述金属层820覆盖所述掩膜图形层800相对的两个表面,从而能够显著提高所述掩膜图形层800的机械强度;而且,能够避免所述金属层820占据所述通孔810空间的问题,相应可以减小对蒸镀工艺和成膜质量的影响。
具体地,参考图23,图形化所述第二牺牲层750,在所述遮挡区(未标示)所对应的的第二牺牲层750内形成露出所述衬底700的第二沟槽(未标示)后,在所述第二牺牲层750顶部、所述第二沟槽的侧壁和底部形成第一金属膜825;在所述第一金属膜825上形成掩膜材料层850,所述掩膜材料层850还填充所述第二沟槽;在所述掩膜材料层850上形成第二金属膜835。
所述第一金属膜825的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种,所述第二金属膜835的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种。本实施例中,为了提高工艺兼容性、降低形成所述金属层的工艺难度,所述第二金属膜835的材料和所述第一金属膜825的材料相同。
参考图24,刻蚀所述第二金属膜835,露出部分掩膜材料层850。
后续步骤包括图形化所述掩膜材料层850,在所述掩膜材料层850内形成至少一个贯穿所述掩膜材料层850的通孔,因此刻蚀所述第二金属膜835后,剩余第二金属膜835露出所述通孔所对应区域的掩膜材料层850。
参考图25,刻蚀所述第二金属膜835后,图形化所述掩膜材料层850(如图24所示),形成图形区I以及与所述图形区I相邻的遮挡区II,在所述图形区I形成至少一个贯穿所述掩膜材料层850的通孔810,且图形化后的剩余掩膜材料层850作为掩膜图形层800,其中,所述掩膜图形层800中位于所述第二沟槽(未标示)内的构成环形凸起830。
本实施例中,刻蚀所述第二金属膜835后,剩余第二金属膜835露出所述通孔810所对应区域的掩膜材料层850,因此剩余第二金属膜835能够覆盖所述掩膜图形层800背向所述衬底700一侧的表面。
参考图26,形成所述掩膜图形层800后,刻蚀所述通孔810底部的第一金属膜825,刻蚀后的剩余第一金属膜825和所述剩余第二金属膜835作为金属层820。
本实施例中,刻蚀所述通孔810底部的第一金属膜825后,所述通孔810露出所述第二牺牲层750,因此后续在所述衬底700内形成贯穿所述衬底700且露出所述图形区I第二牺牲层750的多个第一开口后,可以通过去除所述第一开口露出的第二牺牲层750的方式,使形成于所述衬底700内的第一开口与所述通孔810相贯通,从而实现所述掩膜版的正常使用功能。
而且,刻蚀所述通孔810底部的第一金属膜825后,剩余第一金属膜825能够覆盖所述掩膜图形层800朝向所述衬底700一侧的表面,从而使所述金属层820覆盖所述掩膜图形层800相对的两个表面。
对本实施例所述制作方法的具体描述,可结合参考第一实施例和第二实施例中的相应描述,本实施例在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种掩膜版,用于蒸镀工艺,其特征在于,包括:
衬底,所述衬底包括第一表面以及与所述第一表面相背的第二表面,所述衬底内具有贯穿所述衬底的多个开口,所述衬底能够利用半导体刻蚀工艺进行图形化;
位于所述第一表面的掩膜图形层,所述掩膜图形层包括相邻的图形区和遮挡区,所述图形区具有至少一个贯穿所述掩膜图形层的通孔,其中,所述开口露出所述图形区,且每一图形区与所述开口相对应;
第一牺牲层,位于所述掩膜图形层背向所述衬底一侧的遮挡区表面上,所述第一牺牲层具有多个第一开孔,其中,所述第一开孔露出所述图形区,且每一图形区与所述第一开孔相对应;
保护层,覆盖所述第一牺牲层背向所述掩膜图形层一侧的表面以及所述第一开孔的侧壁。
2.如权利要求1所述的掩膜版,其特征在于,所述掩膜图形层包括朝向所述第一表面的第三表面、以及与所述第三表面相背的第四表面;
所述掩膜版还包括金属层,所述金属层覆盖所述第四表面以及所述通孔的侧壁;或者,所述金属层覆盖所述第三表面;或者,所述金属层覆盖所述第三表面和第四表面。
3.如权利要求1所述的掩膜版,其特征在于,所述掩膜版还包括:第二牺牲层,位于所述衬底和所述掩膜图形层之间,所述第二牺牲层具有多个第二开孔,所述第二开孔露出所述图形区,且每一图形区与所述第二开孔相对应;
所述掩膜图形层具有凸伸入所述第二开孔的环形凸起,所述环形凸起与所述第二开孔的侧壁贴合。
4.如权利要求1所述的掩膜版,其特征在于,所述掩膜图形层的材料为氮化硅、氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
5.如权利要求1所述的掩膜版,其特征在于,所述衬底为硅衬底、锗衬底、锗化硅衬底、碳化硅衬底、砷化镓衬底、镓化铟衬底、绝缘体上的硅衬底或绝缘体上的锗衬底。
6.如权利要求1所述的掩膜版,其特征在于,所述通孔的深度为2μm至10μm。
7.如权利要求1所述的掩膜版,其特征在于,所述第一牺牲层的厚度为2μm至10μm。
8.如权利要求1所述的掩膜版,其特征在于,位于所述第一牺牲层上的保护层的厚度为2μm至10μm,位于所述第一开孔侧壁的保护层的厚度为3μm至18μm。
9.如权利要求2所述的掩膜版,其特征在于,所述通孔为圆形通孔,位于所述通孔侧壁上的金属层厚度小于所述通孔的半径。
10.一种掩膜版的制作方法,所述掩膜版用于蒸镀工艺,其特征在于,包括:
提供衬底,所述衬底包括第一表面以及与所述第一表面相背的第二表面;
在所述第一表面上形成掩膜材料层;
图形化所述掩膜材料层,形成图形区以及与所述图形区相邻的遮挡区,在所述图形区形成至少一个贯穿所述掩膜材料层的通孔,且图形化后的剩余掩膜材料层作为掩膜图形层;
形成覆盖所述掩膜图形层的第一牺牲层,所述第一牺牲层还填充所述通孔;
图形化所述第一牺牲层,在所述遮挡区的第一牺牲层内形成贯穿所述第一牺牲层的第一沟槽;
在所述遮挡区的第一牺牲层上形成保护层,所述保护层还填充所述第一沟槽;
形成所述保护层后,刻蚀所述衬底的第二表面,在所述衬底内形成贯穿所述衬底且露出所述图形区的多个开口,且每一开口与所述图形区相对应;
形成所述开口后,以所述保护层和衬底为掩膜,去除所述图形区的第一牺牲层,在剩余第一牺牲层内形成多个露出所述图形区的第一开孔,每一第一开孔与所述图形区相对应。
11.如权利要求10所述的掩膜版的制作方法,其特征在于,在所述第一表面上形成掩膜材料层之前,在所述第一表面上形成金属膜;
形成所述掩膜图形层后,形成所述第一牺牲层之前,刻蚀所述通孔底部的金属膜,刻蚀后的剩余金属膜作为金属层;
或者,
在所述第一表面上形成掩膜材料层之前,在所述第一表面上形成第一金属膜;
在所述第一表面上形成掩膜材料层后,形成所述掩膜图形层之前,在所述掩膜材料层上形成第二金属膜;刻蚀所述第二金属膜,露出所述通孔所对应区域的掩膜材料层;
形成所述掩膜图形层后,形成所述第一牺牲层之前,刻蚀所述通孔底部的第一金属膜,刻蚀后的剩余第一金属膜和剩余第二金属膜作为金属层;
或者,
形成所述掩膜图形层后,形成所述第一牺牲层之前,在所述掩膜图形层上、所述通孔侧壁和底部形成金属膜;刻蚀所述通孔底部的金属膜,保留位于所述掩膜图形层上以及所述通孔侧壁的剩余金属膜作为金属层。
12.如权利要求10所述的掩膜版的制作方法,其特征在于,在所述第一表面上形成掩膜材料层之前,在所述第一表面上形成第二牺牲层;图形化所述第二牺牲层,在所述遮挡区的第二牺牲层内形成露出所述衬底的第二沟槽;
形成所述掩膜材料层的步骤中,在所述第二牺牲层上形成所述掩膜材料层,且所述掩膜材料层还填充所述第二沟槽;
形成所述掩膜图形层后,所述掩膜图形层具有凸伸入所述第二沟槽的环形凸起。
13.如权利要求12所述的掩膜版的制作方法,其特征在于,形成所述开口后,以所述保护层和衬底为掩膜,去除所述图形区的第二牺牲层,在剩余第二牺牲层内形成多个露出所述图形区的第二开孔,每一第二开孔与所述图形区相对应,且所述环形凸起与所述第二开孔的侧壁贴合。
14.如权利要求10所述的掩膜版的制作方法,其特征在于,所述掩膜图形层的材料为氮化硅、氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
15.如权利要求11所述的掩膜版的制作方法,其特征在于,所述金属层的材料为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种。
16.如权利要求12所述的掩膜版的制作方法,其特征在于,所述第二牺牲层的材料为氧化硅、氮化硅、非晶碳或锗。
17.如权利要求10所述的掩膜版的制作方法,其特征在于,所述保护层的材料为氮化硅、氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
18.如权利要求10所述的掩膜版的制作方法,其特征在于,所述第一牺牲层的材料为氧化硅、氮化硅、非晶碳或锗。
19.如权利要求10或18所述的掩膜版的制作方法,其特征在于,去除所述图形区的第一牺牲层的工艺为湿法刻蚀工艺或灰化工艺。
20.如权利要求10所述的掩膜版的制作方法,其特征在于,所述衬底为硅衬底、锗衬底、锗化硅衬底、碳化硅衬底、砷化镓衬底、镓化铟衬底、绝缘体上的硅衬底或绝缘体上的锗衬底。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810416800.XA CN108611593B (zh) | 2018-05-03 | 2018-05-03 | 掩膜版及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810416800.XA CN108611593B (zh) | 2018-05-03 | 2018-05-03 | 掩膜版及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108611593A CN108611593A (zh) | 2018-10-02 |
CN108611593B true CN108611593B (zh) | 2020-05-19 |
Family
ID=63661935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810416800.XA Active CN108611593B (zh) | 2018-05-03 | 2018-05-03 | 掩膜版及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108611593B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200081609A (ko) * | 2018-12-27 | 2020-07-08 | 삼성디스플레이 주식회사 | 증착 마스크 및 증착 마스크의 제조 방법 |
CN110441985B (zh) * | 2019-08-15 | 2022-10-25 | 京东方科技集团股份有限公司 | 掩模板及其制作方法、以及采用掩模板进行图案化的方法 |
CN110699637B (zh) * | 2019-10-17 | 2021-03-23 | 昆山国显光电有限公司 | 掩膜版的制作方法、掩膜版和显示面板的制作方法 |
CN113548636B (zh) * | 2020-04-24 | 2024-05-17 | 绍兴中芯集成电路制造股份有限公司 | Mems驱动器件及其形成方法 |
CN113005409B (zh) * | 2021-02-22 | 2022-09-13 | 延边大学 | 一种复合金属薄膜制备方法 |
CN113964088B (zh) * | 2021-09-29 | 2024-05-17 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4448865A (en) * | 1981-10-30 | 1984-05-15 | International Business Machines Corporation | Shadow projection mask for ion implantation and ion beam lithography |
JP2003100583A (ja) * | 2001-09-20 | 2003-04-04 | Sony Corp | マスクおよびその製造方法と半導体装置の製造方法 |
CN1578547A (zh) * | 2003-07-25 | 2005-02-09 | 大日本网目版制造株式会社 | 蒸镀用掩模及其制造方法 |
JP2005286276A (ja) * | 2004-03-31 | 2005-10-13 | Dainippon Printing Co Ltd | 荷電粒子線用転写マスクの製造方法および荷電粒子線用転写マスク |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10138882B4 (de) * | 2001-08-08 | 2005-09-08 | Infineon Technologies Ag | Großflächige Membranmaske und Verfahren zu ihrer Herstellung |
-
2018
- 2018-05-03 CN CN201810416800.XA patent/CN108611593B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4448865A (en) * | 1981-10-30 | 1984-05-15 | International Business Machines Corporation | Shadow projection mask for ion implantation and ion beam lithography |
JP2003100583A (ja) * | 2001-09-20 | 2003-04-04 | Sony Corp | マスクおよびその製造方法と半導体装置の製造方法 |
CN1578547A (zh) * | 2003-07-25 | 2005-02-09 | 大日本网目版制造株式会社 | 蒸镀用掩模及其制造方法 |
JP2005286276A (ja) * | 2004-03-31 | 2005-10-13 | Dainippon Printing Co Ltd | 荷電粒子線用転写マスクの製造方法および荷電粒子線用転写マスク |
Also Published As
Publication number | Publication date |
---|---|
CN108611593A (zh) | 2018-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108546912B (zh) | 掩膜版及其制作方法 | |
CN108611593B (zh) | 掩膜版及其制作方法 | |
CN108624841B (zh) | 掩膜版及其制作方法 | |
CN108611592B (zh) | 一种掩膜版及其制造方法 | |
US5523185A (en) | Method for manufacturing stencil mask | |
JP4181143B2 (ja) | 有機電界発光表示素子及びその製造方法 | |
JP4542524B2 (ja) | 印刷板、印刷板を製造する方法及び印刷板を利用した平板表示装置の製造方法 | |
CN108666448B (zh) | 掩膜版及其制作方法 | |
CN108649142B (zh) | 一种掩膜版及其制造方法 | |
US20050282368A1 (en) | Mask, method for producing the same, deposition method, electronic device, and electronic apparatus | |
US20190341265A1 (en) | Mask and fabrication method thereof | |
KR930001956B1 (ko) | 미세패턴의 형성방법 | |
US7122282B2 (en) | Mask pattern forming method and patterning method using the mask pattern | |
JP2004128352A (ja) | 半導体装置及び半導体装置の製造方法 | |
US7241684B2 (en) | Method of forming metal wiring of semiconductor device | |
US20100311241A1 (en) | Three-state mask and method of manufacturing semiconductor device using the same | |
CN109378271B (zh) | 图案化的金属膜层、薄膜晶体管、显示基板的制备方法 | |
TWI794010B (zh) | 製造半導體元件的方法 | |
US20060079036A1 (en) | Method of manufacturing gate, thin film transistor and pixel | |
KR100750804B1 (ko) | 반도체소자 및 그 제조방법 | |
JPH11162845A (ja) | 半導体素子のマスク製造方法 | |
KR101250422B1 (ko) | 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법 | |
KR0138008B1 (ko) | 금속배선층 형성방법 | |
CN115747712A (zh) | 掩膜板及其制造方法 | |
KR20240010324A (ko) | 반도체 장치 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |