JPH10199856A - 単結晶部品の製造方法 - Google Patents

単結晶部品の製造方法

Info

Publication number
JPH10199856A
JPH10199856A JP9000758A JP75897A JPH10199856A JP H10199856 A JPH10199856 A JP H10199856A JP 9000758 A JP9000758 A JP 9000758A JP 75897 A JP75897 A JP 75897A JP H10199856 A JPH10199856 A JP H10199856A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
mask
etching
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9000758A
Other languages
English (en)
Inventor
Yoshihiro Minami
良博 南
Hideto Furuyama
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9000758A priority Critical patent/JPH10199856A/ja
Publication of JPH10199856A publication Critical patent/JPH10199856A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Micromachines (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 多少のプロセス上の不純物汚染があっても、
加工精度の低下を招くことなく単結晶部品の製造を可能
とする。 【解決手段】 n型高抵抗単結晶Si基板1の表面部に
矩形状の開口を有するV溝3を設けてなる単結晶部品の
製造方法において、Si基板1の表面に燐をイオン注入
してn型不純物層8を形成した後、Si基板1上に熱酸
化膜からなり矩形状の開口を有するマスク2材を形成
し、次いでKOHを用いた異方性エッチングにより基板
1を選択エッチングする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、単結晶基板の表面
部に溝を形成した単結晶部品の製造方法に係わり、特に
マイクロマシニング技術等に用いる深い溝を有する単結
晶部品の製造方法に関する。
【0002】
【従来の技術】Si等の単結晶基板は、原子配列の異方
性によるエッチング速度の結晶方位依存性があり、適切
なエッチング種を選択することにより、結晶構造を反映
した幾何学的形状をエッチングで形成できる。これが所
謂、異方性エッチングであり、各種の半導体プロセス
や、微小機械機構を基板上に作成するマイクロマシニン
グ技術等で活用されている。
【0003】近年、この異方性エッチングが高精度の機
械加工を必要とする光実装部品の加工手法として注目を
集めている。光実装部品への異方性エッチングの適用例
としては、光ファイバを保持させるためのV溝を高抵抗
のSi基板に加工する例があり、機械的な切削加工によ
るものと比較して、加工精度,量産性の点で優れる特徴
がある。
【0004】その理由として、半導体プロセスを適用し
ているためサブミクロン単位の制御が可能なこと、IC
チップと同様にSiウェハに多数の加工物を組み込み、
数十枚のSiウェハを同時処理(加工)できるため一度
に大量数加工できること、等がある。また、半導体プロ
セスを用いているため基板に配線電極等を形成すること
が容易であり、機械加工と電極配線加工を同時、又は一
連の工程の中で実施できる利点がある。なお、高抵抗の
Si基板を用いる理由は、信号の伝送損失をできる限り
小さくするためである。
【0005】しかしながら、これらの技術には半導体プ
ロセスを用いているための問題もある。即ち、ある種の
異方性エッチングは、Si基板の不純物の型によりエッ
チング速度が大きく変化するという特徴を持つ。上述し
たように、高抵抗のSi基板を用いた場合、プロセス途
中の汚染により容易に不純物型が変わり、エッチング形
状が制御できなくなってしまう。これは、基板として不
純物濃度の低い高抵抗基板を用いた場合に顕著に現れ
る。以下、図面を参照しながらこれを説明していく。
【0006】図7は、従来の異方性エッチング法による
加工例を示す工程断面図である。ここでは、マイクロマ
シンニング等で用いられる代表的な例として、単結晶基
板がSiの場合を示している。図7において、1はn型
高抵抗Si単結晶基板、2はエッチング用マスク材、3
はエッチング加工部である。Siの異方性エッチングの
例としては、マスク材2にSiO2 ,Si34 等の膜
を用い、エッチング液にKOH水溶液やヒドラジン等の
エッチング速度の結晶方位依存性の高いエッチング液が
用いられる。図7では、Si基板1の表面が(100)
面で、エッチング加工部3がSi基板表面で〈11
0〉,〈1-10〉方向となるような矩形開口を有する場
合の断面を示している。
【0007】まず、図7(a)はプロセス前のn型高抵
抗Si基板1を示す。次に、図7(b)は熱酸化によっ
て表面にエッチング用マスク材2を形成したところであ
る。このとき、Si基板1がp型不純物(ボロン,アル
ミニウム等)の汚染を受けると、基板表面にp型不純物
層4が形成されてしまう。これは、Si基板1が高抵抗
であればあるほど、微量のp型不純物でも起き易い。図
7(c)は異方性エッチングのために、エッチング用マ
スク材2に開口部を設けたところである。このとき、エ
ッチング加工部3に上述のp型不純物層4が現れると、
p型不純物層4は異方性エッチングのエッチング速度が
n型の場合に比べて著しく遅いため、図7(d)の破線
で示した正常エッチング断面5にはならず、実線で示し
た異常エッチング断面6となってしまう。
【0008】
【発明が解決しようとする課題】このように従来、異方
性エッチングを用いて単結晶部品を形成する場合、プロ
セス上の僅かの汚染が加工形状に悪影響を与えるという
問題があった。本発明は、上記事情を考慮して成された
もので、その目的とするところは、多少のプロセス上の
不純物汚染があっても、加工精度の低下を招くことなく
良好な加工形状を得ることができ、製造歩留まりの向上
をはかり得る単結晶部品の製造方法を提供することにあ
る。
【0009】
【課題を解決するための手段】
(構成)上記課題を解決するために本発明は、次のよう
な構成を採用している。即ち、本発明(請求項1)は、
単結晶基板上に開口を有するマスクを形成した後、該マ
スクを用いて異方性エッチングにより基板を選択エッチ
ングし、該基板の表面部に溝を設ける単結晶部品の製造
方法において、前記基板を選択エッチングする前に、該
基板の表面部に不純物を添加して不純物層を形成してお
くことを特徴とする。
【0010】また、本発明(請求項2)は、単結晶基板
の表面部に溝を設けてなる単結晶部品の製造方法におい
て、前記基板の表面部に不純物層を形成する工程と、前
記基板上に開口を有するマスクを形成する工程と、前記
マスクを用い前記基板に対して異方性エッチングを行
い、該基板を選択的に除去して溝を形成する工程とを含
むことを特徴とする。
【0011】また、本発明(請求項3)は、単結晶基板
の表面部に溝を設けてなる単結晶部品の製造方法におい
て、前記基板上に開口を有するマスクを形成する工程
と、前記マスクの開口に露出する前記基板の表面部に不
純物を選択的に添加して不純物層を形成する工程と、前
記マスクを用い前記基板に対して異方性エッチングを行
い、該基板を選択的に除去して溝を形成する工程とを含
むことを特徴とする。
【0012】ここで、本発明の望ましい実態態様として
は次のものがあげられる。 (1) 基板は面方位が(100)のn型高抵抗Si基板で
あり、不純物層も該基板と同一導電型のn型であり、溝
のエッチング側壁は(111)面であること。 (2) 不純物を形成する工程として、基板の表面部にn型
不純物をイオン注入すること。 (3) マスクは酸化Si又は窒化Siからなり、基板上に
矩形状の開口を有するように形成されること。 (4) 異方性エッチングで基板に溝を形成する工程とし
て、KOH水溶液を用いること。 (5) 溝の開口は矩形状であり、断面はV字型であるこ
と。 (作用)本発明によれば、仮に基板表面が汚染によりp
型化していたとしても、基板の異方性エッチング前に基
板表面に強制的にn型不純物を導入して不純物層を形成
するため、異方性エッチングの加工精度を低下させる不
純物層の発生を起こさない。即ち、プロセス中の何らか
の原因で発生する異常エッチングを起こす不純物層(p
型)を反対の型(n型)の不純物で補償する。これによ
り、プロセス中の汚染によって発生する異常エッチング
の発生を抑制することが可能であり、工程歩留まりを改
善することができる。
【0013】また、エッチャントによっては、n型不純
物が異常エッチングを起こす原因となる場合も考えら
れ、この場合は基板の異方性エッチング前にp型不純物
を導入すれば、同様に異常エッチングの発生を抑制する
ことが可能となる。
【0014】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。 (第1の実施形態)図1は、本発明の第1の実施形態に
係わる単結晶部品の製造工程を示す断面図である。な
お、この単結晶部品は、光デバイスと共に光ファイバや
ガイドピンを高精度に位置決めして実装するためのもの
である。
【0015】まず、図1(a)に示すように、表面が
(100)のn型高抵抗Si単結晶基板を用意する。こ
の基板1は、例えばn型不純物密度が約1×1012cm
-3、比抵抗が約1000Ω・cmの高抵抗基板である。
このような高抵抗基板を用いる理由は、信号の伝送損失
をできるだけ小さくするためである。
【0016】次いで、図1(b)に示すように、基板1
の表面にn型の不純物7(例えば燐,砒素)を、ドーズ
量1×1010cm-2でイオン注入する。なお、注入深さ
は1μmもあれば十分である。
【0017】次いで、図1(c)に示すように、高温酸
化により基板1の表面に酸化膜からなるマスク材2を形
成する。このときの熱処理により、基板表面に注入され
た不純物が活性化されて基板表面にn型不純物層8が形
成され、プロセス上の汚染によるp型不純物があったと
しても表面がp型化するのを防ぐことができる。
【0018】次いで、図1(d)に示すように、フォト
リソグラフィ技術を用いて、マスク材2に矩形状の開口
を形成する。この開口が、後述するエッチング加工部
(V溝)3に相当する。
【0019】次いで、KOH水溶液を用いた異方性エッ
チングにより、図1(e)に示すように、基板1を選択
エッチングする。ここで、KOH水溶液はエッチング速
度の結晶方位依存性の高いエッチャントであり、この溶
液を用いることにより、溝側壁が(111)面となるV
溝3を形成することができる。このとき、基板表面の汚
染に起因する異常エッチングが起こることもなく、溝側
壁が(111)面となる正常なエッチング断面5が得ら
れた。
【0020】かくして製造された単結晶部品は、例えば
図2に示すように、光ファイバと光デバイス11との光
結合に用いられる。図2において、(a)は平面図であ
り、(b)は(a)の矢視A−A′断面図、(c)は
(a)の矢視B−B′断面図である。
【0021】同図に示すように、基板1上の平坦部に光
デバイス11が設けられ、基板1表面の溝3内に光ファ
イバ12が設置され、V溝3内への光ファイバ12の設
置により光ファイバ12が自動的に位置決めされ、光フ
ァイバ12と光デバイス11とが良好に光結合するよう
になっている。
【0022】なお本実施形態において、表面に形成した
n型不純物層8は表面のp型化を防ぐためのものである
ため、その厚みは非常に薄く、また不純物量も僅かで済
むため、光デバイスの特性や信号の伝送特性に悪影響を
与えることはない。
【0023】ここで、熱酸化工程においてp型不純物が
拡散する場合、極端に多量の汚染でない限りは現在の一
般的なプロセスレベルから表面濃度は高々1×1013
-3、また拡散深さは1μmのオーダと考えられるた
め、必要なドーズ量としては 1×1013×1×10-4=1×109 cm-2 となる。マージンとして10倍の量をとると、1×10
10cm-2のn型不純物をドーズすれば、まずp型化する
ことはない。また、上記のドーズ量は通常のイオン注入
装置における照射量の最小値に近いものであり、長時間
の照射が必要というようなことはない。
【0024】このように本実施形態によれば、n型高抵
抗Si単結晶基板1の表面部にイオン注入によりn型不
純物7を導入することにより、後続する基板1の異方性
エッチングの際に異常エッチングが生じるのを未然に防
止することができる。このため、設計通りの良好な形状
のV溝3を再現性良く形成することができ、製造歩留ま
りの向上をはかることができる。また、従来のプロセス
に短時間のイオン注入プロセスを付加するのみで実施す
ることができ、その実用性が極めて高い。 (第2の実施形態)図3は、本発明の第3の実施形態を
示す工程断面図である。なお、図1と同一部分には同一
符号を付して、その詳しい説明は省略する。
【0025】本実施形態が先に説明した第1の実施形態
と異なる点は、n型不純物層8の形成方法にある。即
ち、第1の実施形態では、n型不純物層8を形成する手
段としてイオン注入技術を用いたが、本実施形態では不
純物の封管拡散技術や高温のオキシ塩化リン等のガス中
に晒すことによりn型不純物層8を形成する場合を示し
ている。その他については、図1と同様である。
【0026】具体的には、図3(a)に示すように、第
1の実施形態と同様な基板1を用意し、図3(b)に示
すように、封管拡散技術により基板表面にn型不純物を
導入してn型不純物層8を形成する。ここで、封管拡散
技術とは、石英管内に半導体基板と不純物を封じ込め、
熱処理することにより基板内に不純物を拡散させる方法
である。
【0027】これ以降は第1の実施形態と同様であり、
図3(c)に示すように熱酸化膜からなるマスク材2を
形成した後、図3(d)に示すように矩形状の開口を形
成し、さらに図3(e)に示すようにマスク材2を用い
てKOH水溶液による異方性エッチングを行って基板1
を選択エッチングする。これにより、第1の実施形態と
同様に溝側壁が(111)面となる正常なエッチング断
面5を有するV溝3が得られた。 (第3の実施形態)図4は、本発明の第3の実施形態を
示す工程断面図である。なお、図1と同一部分には同一
符号を付して、その詳しい説明は省略する。
【0028】本実施形態が先の第1の実施形態と異なる
点は、n型不純物層8の形成方法にある。即ち、第1の
実施形態では、n型不純物層8を形成する手段としてイ
オン注入技術を用いたが、本実施形態では固相拡散技術
を用いてn型不純物層8を形成する場合を示している。
その他については、図1と同様である。
【0029】具体的には、図4(a)に示すように、第
1の実施形態と同様な基板1を用意し、図4(b)に示
すように、基板1の表面にCVD法などによりn型不純
物ソース層9(PSG膜)を形成する。その後、熱処理
を加えるとソース層9中のn型不純物が基板1中に拡散
し、図4(c)に示すように、n型不純物層8が形成さ
れる。
【0030】これ以降は実質的に第1の実施形態と同様
であり、ソース層9を除去した後、図4(d)に示すよ
うに熱酸化膜からなるマスク材2を形成し、図4(e)
に示すように矩形状の開口を形成し、さらに図4(f)
に示すようにマスク材2を用いてKOH水溶液による異
方性エッチングを行って基板1を選択エッチングする。
これにより、第1の実施形態と同様に溝側壁が(11
1)面となる正常なエッチング断面5を有するV溝3が
得られた。 (第4の実施形態)図5は、本発明の第4の実施形態を
示す工程断面図である。なお、図1と同一部分には同一
符号を付して、その詳しい説明は省略する。
【0031】本実施形態が先の第1の実施形態と異なる
点は、イオン注入工程とマスク形成工程の順序を逆にし
たことにある。本実施形態では、図5(a)に示すよう
に、第1の実施形態と同様な基板1を用意し、図5
(b)に示すように、熱酸化膜からなるマスク材2を形
成する。次いで、図5(c)に示すように、フォトリソ
グラフィ技術を用いて、マスク材2に異方性エッチング
のための開口を形成する。
【0032】次いで、図5(d)に示すように、n型不
純物7をインプラント技術によりイオン注入する。これ
をアニールすれば、図5(e)に示すように、開口部に
n型不純物層8が選択的に形成される。
【0033】次いで、図5(f)に示すようにマスク材
2を用いてKOH水溶液による異方性エッチングを行っ
て基板1を選択エッチングすることにより、第1の実施
形態と同様に溝側壁が(111)面となる正常なエッチ
ング断面5を有するV溝3が得られた。
【0034】なお本実施形態では、図5(d)におい
て、エッチング用マスク材2はインプラント不純物7が
基板1の表面に到達するのを防ぐマスク材としても機能
するため、図5(e)においてエッチング用マスク材2
の直下にはn型不純物層8は形成されない。従って、K
OH水溶液を用いた異方性エッチングによりn型不純物
層8はエッチングにより消失することになり、信号の伝
送特性に与える影響を更に小さくできる。 (第5の実施形態)図6は、本発明の第5の実施形態を
示す工程断面図である。なお、図1と同一部分には同一
符号を付して、その詳しい説明は省略する。
【0035】本実施形態が先に説明した第4の実施形態
と異なる点は、n型不純物層8の形成方法にある。即
ち、第4の実施形態では、n型不純物層8を形成する手
段としてイオン注入技術を用いたが、本実施形態では不
純物の封管拡散技術や高温のオキシ塩化リン等のガス中
に晒すことによりn型不純物層8を形成する場合を示し
ている。その他については、図5と同様である。
【0036】具体的には、図6(a)〜(c)に示すよ
うに第4の実施形態と同様に、単結晶n型高抵抗基板1
上に熱酸化膜からなるマスク材2を形成し、このマスク
材2に異方性エッチングのための開口を形成する。
【0037】次いで、図6(d)に示すように、マスク
材2の開口部分に露出した基板1の表面に選択的に、封
管拡散技術によりn型不純物を導入してn型不純物層8
を形成する。これ以降は第1の実施形態と同様にKOH
水溶液による異方性エッチングを施すことにより、溝側
壁が(111)面となる正常なエッチング断面5を有す
るV溝が得られた。
【0038】なお、本発明は上述した各実施形態に限定
されるものではない。実施形態では単結晶基板としてS
iを用いたが、これに限らず各種の半導体基板を用いる
ことができる。また、エッチング用のマスクは酸化膜に
限らず、窒化膜を用いることもでき、要は基板と十分な
選択比の得られるものであればよい。また、溝形成のた
めのエッチャントとしては、KOH水溶液以外にヒドラ
ジンを用いることもできる。さらに、エッチング速度の
結晶方位依存性の高いものであれば、必ずしもウェット
エッチングに限らずドライエッチングを適用することも
可能である。また、溝の形状はV字型に限らず、仕様に
応じて適宜変更可能である。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。
【0039】
【発明の効果】以上説明したように本発明によれば、プ
ロセス中の何らかの原因で発生する異常エッチングを起
こす不純物層を反対の導電型の不純物で補償することに
より、プロセス中の汚染によって発生する異常エッチン
グの発生を抑制することが可能となり、工程歩留まりを
大幅に低減することができる。
【図面の簡単な説明】
【図1】第1の実施形態に係わる単結晶部品の製造工程
を示す断面図。
【図2】第1の実施形態で製造した単結晶部品の使用例
を示す平面図と断面図。
【図3】第2の実施形態に係わる単結晶部品の製造工程
を示す断面図。
【図4】第3の実施形態に係わる単結晶部品の製造工程
を示す断面図。
【図5】第4の実施形態に係わる単結晶部品の製造工程
を示す断面図。
【図6】第の5実施形態に係わる単結晶部品の製造工程
を示す断面図。
【図7】従来技術の問題点を説明するための単結晶部品
の製造工程を示す断面図。
【符号の説明】
1…n型高抵抗Si基板 2…異方性エッチング用マスク材 3…エッチング加工部(V溝) 4…プロセス汚染によるp型不純物層 5…正常なエッチング断面 6…異常なエッチング断面 7…不純物インプラント 8…n型不純物層 9…n型不純物ソース層(PSG膜)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】単結晶基板上に開口を有するマスクを形成
    した後、該マスクを用いて異方性エッチングにより基板
    を選択エッチングし、該基板の表面部に溝を設ける単結
    晶部品の製造方法において、 前記基板を選択エッチングする前に、該基板の表面部に
    不純物を添加して不純物層を形成しておくことを特徴と
    する単結晶部品の製造方法。
  2. 【請求項2】単結晶基板の表面部に溝を設けてなる単結
    晶部品の製造方法において、 前記基板の表面部に不純物層を形成する工程と、前記基
    板上に開口を有するマスクを形成する工程と、前記マス
    クを用い前記基板に対して異方性エッチングを行い、該
    基板を選択的に除去して溝を形成する工程とを含むこと
    を特徴とする単結晶部品の製造方法。
  3. 【請求項3】単結晶基板の表面部に溝を設けてなる単結
    晶部品の製造方法において、 前記基板上に開口を有するマスクを形成する工程と、前
    記マスクの開口に露出する前記基板の表面部に不純物を
    選択的に添加して不純物層を形成する工程と、前記マス
    クを用い前記基板に対して異方性エッチングを行い、該
    基板を選択的に除去して溝を形成する工程とを含むこと
    を特徴とする単結晶部品の製造方法。
  4. 【請求項4】前記基板は面方位が(100)のn型高抵
    抗Si基板であり、前記溝のエッチング側壁は(11
    1)面であることを特徴とする請求項1〜3のいずれか
    に記載の単結晶部品の製造方法。
  5. 【請求項5】前記不純物を形成する工程として、前記基
    板の表面部に不純物をイオン注入することを特徴とする
    請求項1〜3のいずれかに記載の単結晶部品の製造方
    法。
  6. 【請求項6】前記マスクは酸化Si又は窒化Siからな
    り、前記基板上にストライプ状の開口を有するように形
    成されることを特徴とする請求項1〜3のいずれかに記
    載の単結晶部品の製造方法。
JP9000758A 1997-01-07 1997-01-07 単結晶部品の製造方法 Pending JPH10199856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9000758A JPH10199856A (ja) 1997-01-07 1997-01-07 単結晶部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9000758A JPH10199856A (ja) 1997-01-07 1997-01-07 単結晶部品の製造方法

Publications (1)

Publication Number Publication Date
JPH10199856A true JPH10199856A (ja) 1998-07-31

Family

ID=11482603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9000758A Pending JPH10199856A (ja) 1997-01-07 1997-01-07 単結晶部品の製造方法

Country Status (1)

Country Link
JP (1) JPH10199856A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8260095B2 (en) 2006-09-08 2012-09-04 Hitachi Chemical Company, Ltd. Optical device, optical system, and method of manufacturing optical device
JPWO2021187275A1 (ja) * 2020-03-16 2021-09-23

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8260095B2 (en) 2006-09-08 2012-09-04 Hitachi Chemical Company, Ltd. Optical device, optical system, and method of manufacturing optical device
JPWO2021187275A1 (ja) * 2020-03-16 2021-09-23
WO2021187275A1 (ja) * 2020-03-16 2021-09-23 国立研究開発法人産業技術総合研究所 太陽電池および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH0785470B2 (ja) デバイスの製造方法
US4487653A (en) Process for forming and locating buried layers
US5130271A (en) Method of manufacturing a semiconductor device having no step at the boundary between self aligned p- or n- type impurity regions
JPH10199856A (ja) 単結晶部品の製造方法
JPS6174350A (ja) 半導体装置の製造方法
US6194319B1 (en) Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings
JP2007012753A (ja) ステンシルマスク及びこのステンシルマスクの作製方法
KR0135090B1 (ko) 반도체 제조의 웰 형성방법
EP0111097B1 (en) Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper
JPH088262A (ja) 半導体装置の製造方法
JPS59101851A (ja) 半導体装置の製造方法
KR100242524B1 (ko) 반도체장치의 소자격리방법
JPS58213444A (ja) 半導体装置の製造方法
KR100193120B1 (ko) 반도체 마이크로머시닝 소자의 기계구조부 형성방법
KR100242525B1 (ko) 반도체장치의 소자격리방법
JP2002151464A (ja) 半導体基板への穴部の作製方法
JPS59964A (ja) 半導体装置の製造方法
JPS61198730A (ja) 半導体装置製造のエツチング方法
JPH02181963A (ja) 半導体装置の製造方法
JPS60778B2 (ja) 半導体装置の製造方法
JPS6324635A (ja) 半導体装置の製造方法
EP0243392A1 (en) A method of producing isolated silicon structures
JPS63155758A (ja) 半導体装置の製造方法
JPH0322548A (ja) 半導体集積回路装置の製造方法
JPS6263435A (ja) 半導体装置の製造方法