KR0135090B1 - 반도체 제조의 웰 형성방법 - Google Patents
반도체 제조의 웰 형성방법Info
- Publication number
- KR0135090B1 KR0135090B1 KR1019940019597A KR19940019597A KR0135090B1 KR 0135090 B1 KR0135090 B1 KR 0135090B1 KR 1019940019597 A KR1019940019597 A KR 1019940019597A KR 19940019597 A KR19940019597 A KR 19940019597A KR 0135090 B1 KR0135090 B1 KR 0135090B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- type
- semiconductor substrate
- oxide film
- nitride film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명에 의한 웰 형성방법은 우선, 반도체기판상에서 장벽산화막과 질화막을 형성한 후, 사진식각공정으로 웰형성부위를 정의하고 질화막과 장벽산화막을 식각하여 반도체기판을 드러나게 하고, 식각되지 않은 질화막을 마스크로 사용하여 반도체기판의 웰형성부위를 소정 깊이로 식각한다.
그리고, 반도체기판에 에피택셜 성장공정을 진행시키면서 반도체기판의 식각된 웰 형성부위에 N형의 불순물을 첨가시켜서 N형의 웰을 형성시키고, 질화막을 마스크로 하여 P형의 웰이 형성된 부위의 에피택셜층을 산화시키면서, 질화막 상에도 성장되어 형성된 실리콘층도 산화시킨다.
그 후에, 질화막 상의 산화된 실리콘층과 질화막을 스트립하고, 반도체 기판상에서 에치 백 공정을 통해 N형의 웰이 형성된 부위의 웰산화막만 남기고, 웰산화막을 마스크로 P형의 웰을 형성시킬 부위의 반도체기판을 소정 깊이로 식각한다.
그리고, N형의 웰을 형성시킨 반도체기판에 에피택셜 성장공정을 진행시키면서 반도체기판의 식각된 P형의 웰 형성부위에 P형의 불순물을 첨가시켜서 P형의 웰을 형성시킨다.
Description
제1도는 종래의 웰 형성방법을 도시한 도면.
제2도는 본 발명에 따른 웰 형성방법.
* 도면의 주요부분에 대한 부호의 설명
10.20 : 반도체기판 11.21 : 장벽산화막
11-1.21-1 : 웰산화막 12.22 : 질화막
13 : 포토레지스터 14.24 : N형의 웰
15.25 : P형의 웰 26 : 실리콘층
27 : 산화막 A : N형의 웰형성부위
B : P형의 웰형성 부위
본 발명의 반도체 제조의 웰(Well) 형성방법에 관한 것으로, 씨-모스(C-MOS) 집적회로를 구성하는 각 반도체소자의 웰 형성에 적당하도록 한 반도체 제조의 웰 형성방법에 관한 것이다.
씨-모스 집적회로에서는 회로의 동작성능을 최적화시키기 위하여 여러 가지 유형의 소자를 하나의 반도체기 판에 형성시키는 것이 필요하며, 또한 각 소자의 동작특성을 안정시키기 위해서는 기판과 같은 도전형 혹은 틀린 도전형의 불순물을 반도체기판에 도핑하여 웰을 형성한다.
즉, 반도체기판의 표면에서 소정의 깊이로 기판의 불순물 농도보다 약간 높은 농도의 N형 혹은 P형의 불순물을 도핑하여, N형의 웰과 P형의 웰을 형성하였다.
제1도는 종래의 웰 형성방법의 공정단계를 도시한 도면으로, 종래에서는 반도체기판 표면에 웰형성부위를 정의하고 불순물을 이온 주입하여 웰을 형성하였으며, 도면을 참고로 종래의 웰 형성 단계를 설명하면 다음과 같다.
반도체기판(10)에 웰을 형성하기 위해서는 먼저, 반도체기판의 표면에 장벽산화막(11)과 질화막(12)을 형성시키고 포토레지스터를 도포한 다음에, 제1도의 (a)와 같이, 포토레지스터(13)로 N형의 웰을 형성시킬 부위를 정의하여 질화막을 식각하고 N형의 불순물을 이온 주입한다.
이때, 반도체기판(10)상에 남아있는 포토레지스터(13)와 질화막(12)은 마스크(mask)로 작용하여 P형의 웰을 형성시킬 부위로 N형 불순물의 이온주입되는 것을 막아준다.
그리고, 제1도의 (b)와 같이, 포토레지스터층만 스트립(strip)시킨 후에, 반도체기판(10)을 산화시키면 질화막(12)이 식각된 부위인 N형의 웰형성부위의 장벽산화막이 두텁게 되어서 웰산화막(11-1)이 형성된다.
이때, 질화막은 반도체기판의 산화공정시에 기판 산화의 장벽(barrier)으로 작용하여 N형의 웰이 형성될 부위만 산화되도록 한다.
이어서, 인산 용액속에서 반도체기판(10)상의 질화막을 스트립하고 P형 불순물을 반도체기판에 이온 주입하면, 제1도의 (c)와 같이, N형의 웰 형성부위의 두터운 웰산화막(11-1)이 마스크로 작용하여 P형의 웰을 형성시킬 부위에만 이온주입된다.
그 후에, 반도체기판(10)을 고온에서 장시간동안 확산공정을 진행시키면, 제1도의 (d)와 같이, N형의 웰(14)과 P형의 웰(15)이 형성된다.
그러나, 종래의 웰 형성방법에서는 반도체기판에 일정한 깊이로 주입된 이온을 확산시켜 P형 혹은 N형의 웰을 형성시키므로, 이온 주입시의 이온주입깊이와 반도체기판 표면의 장벽산화막 두께, 확산온도 및 확산시간등이 반도체기판에 형성시킨 웰의 깊이 및 불순물 농도의 분포에 영향을 끼쳐서, 반도체기판 표면에 형성시킨 P형의 웰형성부위와 N형의 웰형성부위의 구분이 정확하지 않게 되었으며, 소정의 공정에 의해 반도체기판의 웰부위표면에 형성시킨 반도체소자에 있어서는 각 소자의 문턱전압(threshold voltage)조절이 어렵게 되었다.
또한, 반도체기판에 이온주입된 불순물을 확산시키기 위하여 고온에서 확산공정을 진행시킬 때에는 원하지 않는 산화막이 반도체기판에 성장되어 웰의 형성에 영향을 끼쳤다.
본 발명에서는 이러한 문제를 해결하기 위하여, 반도체기판에서 웰형성부위의 반도체기판을 트랜치(trench)하여 에피택셜 성장(Epitaxial growth)공정을 진행시키고, 반도체기판의 식각된 부위에 에피택셜층이 성장될 때에 불순물을 첨가하여 웰을 형성시켰다.
즉, 반도체기판상에 장벽산화막과 질화막을 형성한 후, 사진식각공정으로 웰형성부위를 정의하고 질화막과 장벽산화막을 식각하여 반도체기판을 드러나게 하고, 식각되지 않은 질화막을 마스크로 사용하여 반도체기판의 웰형성부위를 소정 깊이로 트랜치한다.
그리고, 반도체기판에 에피택셜 성장공정을 진행시키면서 반도체기판의 트랜치된 웰형성부위에 N형의 불순물을 첨가시켜서 N형의 웰을 형성시키고, 질화막을 마스크로 하여 P형의 웰이 형성된 부위의 에피택셜층을 산화시키면서, 질화막 상에도 성장되어 형성된 실리콘층도 산화시킨다.
그 후에, 질화막 상의 산화된 실리콘층과 질화막을 스트립하고, 반도체기판상에서 에치 백 공정을 통해 N형의 웰이 형성된 부위의 웰산화막만 남기고, 웰산화막을 마스크로 P형의 웰을 형성시킬 부위의 반도체기판을 소정깊이로 트랜치한다.
그리고, N형의 웰을 형성시킨 반도체기판에 에피택셜 성장공정을 진행시키면서 반도체기판의 트랜치된 P형의 웰 형성부위에 P형의 불순물을 첨가시켜서 P형의 웰을 형성시킨다.
제2도는 본 발명에 의한 반도체 제조의 웰 형성방법의 공정단계를 도시한 도면으로, 본 발명의 웰 형성방법을 도면을 참조하여 설명하겠다.
반도체기판에 웰을 형성하기 위해서는 먼저, 반도체기판(20)상에서 장벽산화막과 질화막을 형성한 후, 사진식각공정으로 웰형성부위를 정의하고, 제2도의 (a)와 같이, 장벽산화막(21)과 질화막(22)을 식각하여 반도체기판의 N형의 웰형성부위(A)가 드러나도록 한다.
이때, 반도체기판에서 웰형성부위의 질화막과 장벽산화막을 건식식각하여 제거한다.
그리고, 제2도의 (b)와 같이, 반도체기판(20)에서 식각되지 않은 질화막(22)을 마스크로 사용하여 반도체기판의 N형의 웰형성부위(A)를 플라즈마 상태로 변화시킨 Cl2를 이용하여 4㎛ 내지 6㎛의 깊이로 트랜치한다.
그후에는, 제2도의 (c)와 같이, 반도체기판의 트랜치된 N형의 웰형성부위에 3000Å정도의 산화막(23)을 산화공정과 어닐링공정을 진행시켜 형성하고, 제2도의 (라)와 같이, HF수용액에서 산화막을 식각시켜서, 건식식각공정에 의하서 반도체기판의 N형의 웰형성부위가 받은 스트레스를 해소시켜 준다.
이어서, 제2도의 (e)와 같이, 반도체기판(20)에 에픽택셜 성장공정을 진행시키면서, 반도체기판의 트랜치된 웰형성부위(A)에는 N형의 불순물을 첨가시켜서 N형의 웰(24)을 형성시킨다.
그리고, 반도체기판(20)상에서 질화막을 마스크로 하여 N형의 웰(24)이 형성된 부위의 에피택셜층을 산화시키면서, 에피택셜 성장공정에 의해 질화막(22) 상에도 성장된 실리콘층(26)도 산화시킨다.
그 후엔, 제2도의 (f)와 같이, 반도체기판(25)상에서 질화막 상의 산화된 실리콘층과 질화막을 식각시키고, 제2도의 (g)와 같이, 에치백(etch back)공정을 통해 반도체기판(20)상에 N형의 웰(24)이 형성된 부위의 두터운 웰산화막(21-1)만 남게 한다.
이어서, 제2도의 (h)와 같이, 반도체기판(20)상에서 N형의 웰(24)의 두터운 웰산화막(21-1)을 마스크로 P형의 웰형성부위(B)의 반도체기판을 N형의 웰(24)의 깊이와 같게 반도체기판을 건식 식각시켜서 트랜치한다.
이때, 반도체기판의 식각된 부위에 3000Å정도의 산화막을 산화공정과 어닐링공정을 진행시켜 형성하고 HF수용액에서 산화막을 식각시켜서, 건식식각공정에 의해서 반도체기판에서 P형의 웰형성부위가 받은 스트레스를 해소시켜 준다.
그리고, 제2도의 (i)와 같이, N형의 웰(24)을 형성시킨 반도체기판(20)에 에피택셜 성장공정을 진행시키면서 반도체기판의 식각된 P형의 웰형성부위(B)에는 P형의 불순물을 첨가시켜서 P형의 웰을 형성시킨다.
이어서, 반도체기판의 P형의 웰을 형성시키기 위해 에피택셜 성장공정을 진행시킬 때에 N형의 두터운 웰산화막(21-1) 상에 형성된 실리콘층(26)을 제거하기 위하여, 제2도의 (j)와 같이, 반도체기판(20)을 산화시켜서 산화막(27)을 형성한다.
그리고, 제2도의 (k)와 같이 반도체 기판(20)에 형성된 산화막을 식각시켜서 N형의 웰(24)과 P형의 웰(25)을 형성시킨다.
본 발명에 의한 웰 형성방법에서는 종래의 이온 주입에 의해 불순물을 주입하여 웰을 형성시키는 것과 달리 에피택셜 성장공정에의해 에피택셜층이 성장될때에 불순물을 첨가하므로, N형의 웰 혹은 P형의 웰에서 불순물의 농도 및 웰의 깊이에 따른 농도분포의 조절이 용이하게 되며, 반도체기판 표면에 형성시킨 P형의 웰과 N형의 웰의 구분이 정확하게 된다.
또한, 소정의 공정에 의해 반도체기판의 웰 부위표면에 형성시킨 반도체소자에 있어서는 문턱전압 값의 변화가 감소되어, 소자의 동작특성이 안정적이 된다.
Claims (4)
- 반도체 제조의 웰 형성방법에 있어서,1) 반도체기판상에 장벽산화막과 질화막을 형성한 후, 사진식각공정으로 제 1 형의 웰 형성부위를 정의하고 질화막과 장벽산화막을 제거하여 반도체기판의 제 1 형의 웰 형성부위를 드러나게하는 단계와,2) 식각되지 않은 질화막을 마스크로 사용하여 반도체기판의 제 1 형의 웰 형성부위를 소정 상태의 화합물을 이용하여 소정 깊이로 트랜치하는 단계와,3) 반도체기판에 에피택셜 성장공정을 진행시키면서 반도체기판의 트랜치된 제 1 형의 웰 형성부위에는 제 1 형의 불순물을 첨가시켜서 제 1 형의 웰을 형성시키는 단계와,4) 반도체 기판상에서 질화막을 마스크로 하여 제 1 형의 웰이 형성된 부위의 에피택셜층을 산화시키면서, 에피택셜 성장공정에 의해 질화막 상에도 성장된 실리콘층도 산화시키는 단계와,5) 질화막 상의 산화된 실리콘층과 질화막을 식각시키는 단계와,6) 반도체기판을 에치 백 공정을 통해 제 1 형의 웰이 형성된부위의 두터운 웰산화막만 남기는 단계와,7) 제 1 형의 웰의 두터운 웰산화막을 마스크로 제 2 형의 웰을 형성시킬 부위의 반도체 기판을 소정 깊이로 트랜치하는 단계와,8) 제 1 형의 웰을 형성시킨 반도체 기판에 에피택셜 성장공정을 진행시키면서 반도체기판의 식각된 제 2 형의 웰 형성부위에는 제 2 형의 불순물을 첨가시켜서 제 2 형의 웰을 형성시키는 단계를 포함하여 이루어진 반도체 제조의 웰 형성방법.
- 제1항에 있어서, 상기 1) 단계에서 반도체 기판의 질화막과 장벽산화막은 건식 식각공정을 통해 제거하고, 상기 2) 단계에서 반도체기판의 웰 형성 부위를 플라즈마 상태로 변화시킨 Cl2를 이용하여 4㎛ 내지 6㎛의 깊이로 트랜치 하고, 상기 3) 단계에서 반도체기판의 식각된 부위에 3000Å정도의 산화막을 산화공정과 어닐링공정을 진행시켜 형성하고 HF수용액에서 산화막을 식각시킨 후에, 에피택셜 성장공정을 진행시키는 것이 특징인 반도체 제조의 웰 형성방법.
- 제1항에 있어서, 상기 7) 단계에서 제 2 형의 웰형성부위는 반도체기판에 형성된 제 1 형의 웰의 깊이와 같게 반도체기판을 식각시키고, 반도체기판의 식각된 부위에 3000Å정도의 산화막을 산화공정과 어닐링공정을 진행시켜 형성하고 HF수용액에서 산화막을 식각시키고, 상기 8) 단계에서 반도체기판의 제 2 형의 웰을 형성시키기위해 에피택샬 성장공정을 진행 시킬때에 제 1 형의 두터운 산화막 상에 형성된 실리콘층을 제거하기 위하여 반도체기판을 산화시키고, 반도체기판의 제 1 형의 웰과 제 2 형의 웰에 형성된 산화막을 식각시키는 것이 특징인 반도체 제조의 웰 형성방법.
- 제1항에 있어서, 상기 제 1 형의 불순물은 N형 불순물을 사용하고, 제 2 형의 불순물로는 P형 불순물을 사용하여, 제 1 형의 웰은 N형의 웰이 형성되고 제 2 형의 웰은 P형의 웰이 형성되는 것이 특징인 반도체 제조의 웰 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019597A KR0135090B1 (ko) | 1994-08-09 | 1994-08-09 | 반도체 제조의 웰 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019597A KR0135090B1 (ko) | 1994-08-09 | 1994-08-09 | 반도체 제조의 웰 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009167A KR960009167A (ko) | 1996-03-22 |
| KR0135090B1 true KR0135090B1 (ko) | 1998-04-20 |
Family
ID=19390042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940019597A KR0135090B1 (ko) | 1994-08-09 | 1994-08-09 | 반도체 제조의 웰 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0135090B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100815935B1 (ko) * | 2004-12-29 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 깊은 웰 형성 방법 |
-
1994
- 1994-08-09 KR KR1019940019597A patent/KR0135090B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009167A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159075B1 (ko) | 트렌치 dmos장치 및 그의 제조방법 | |
| US4659428A (en) | Method of manufacturing a semiconductor device and semiconductor device manufactured by means of the method | |
| EP0173414A1 (en) | Method of producing semiconductor devices comprising an overlying polysilicon layer | |
| JPH07201978A (ja) | 半導体素子間の隔離方法 | |
| JPH09289323A (ja) | 半導体装置の製造方法 | |
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| KR0135090B1 (ko) | 반도체 제조의 웰 형성방법 | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JP3062597B2 (ja) | 半導体装置の製造方法 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100197530B1 (ko) | 반도체 소자의 제조방법 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR100193120B1 (ko) | 반도체 마이크로머시닝 소자의 기계구조부 형성방법 | |
| KR0125312B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR940010516B1 (ko) | 자기정합 기술을 이용한 바이폴라 트랜지스터의 제조방법 | |
| KR100226478B1 (ko) | 반도체장치의 소자격리방법 | |
| US5786222A (en) | Method of manufacturing high performance bipolar transistors in a BiCMOS process | |
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| KR100236264B1 (ko) | 반도체장치의 제조방법 | |
| KR950007422B1 (ko) | 반도체 장치의 소자격리 방법 | |
| KR100225383B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH11274491A (ja) | 半導体装置及びその製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH02304931A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 17 |