JPH07201978A - 半導体素子間の隔離方法 - Google Patents
半導体素子間の隔離方法Info
- Publication number
- JPH07201978A JPH07201978A JP6267138A JP26713894A JPH07201978A JP H07201978 A JPH07201978 A JP H07201978A JP 6267138 A JP6267138 A JP 6267138A JP 26713894 A JP26713894 A JP 26713894A JP H07201978 A JPH07201978 A JP H07201978A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- field
- silicon
- isolating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 239000004065 semiconductor Substances 0.000 title claims description 67
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 51
- 230000003647 oxidation Effects 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- 241000293849 Cordylanthus Species 0.000 claims abstract description 27
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 239000002019 doping agent Substances 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 38
- 150000004767 nitrides Chemical class 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 21
- 239000007864 aqueous solution Substances 0.000 claims description 20
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 19
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000004904 shortening Methods 0.000 claims description 5
- 239000000243 solution Substances 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 4
- 229910015900 BF3 Inorganic materials 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- -1 boron fluoride ions Chemical class 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 21
- 238000007789 sealing Methods 0.000 abstract description 2
- 238000005260 corrosion Methods 0.000 abstract 2
- 230000007797 corrosion Effects 0.000 abstract 2
- 229910007277 Si3 N4 Inorganic materials 0.000 abstract 1
- 230000002250 progressing effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 14
- 230000003628 erosive effect Effects 0.000 description 11
- 230000010354 integration Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】パッド酸化膜を露出させずにフィールド酸化し
て、活性領域へのバーズビークの浸食を抑止し、フィー
ルド酸化を２回に分けて加熱時間を短縮し不純物の活性
領域への拡散を最小化し、半導体素子の集積度と性能の
向上をはかる。 【構成】シリコン基板にパッド酸化膜と窒化膜とを形成
しアクティブ領域パターンを形成した後、パッド酸化膜
の側面を一部分エッチング除去し、ついで、ポリシリコ
ン膜を蒸着してパッド酸化物が酸化性雰囲気に露出しな
いようにして、酸化時間を短くしてバーズビークの成長
を最小化する。さらに、アクティブ領域の側壁の窒化膜
を除去した後、フィールド領域へのイオン注入を行い、
イオン注入領域と活性領域との距離を大きくするか、第
１のイオン注入を、第１のフィールド酸化が終了した後
に側壁の窒化膜を除去して、第２のフィールド酸化の前
に行行う。
て、活性領域へのバーズビークの浸食を抑止し、フィー
ルド酸化を２回に分けて加熱時間を短縮し不純物の活性
領域への拡散を最小化し、半導体素子の集積度と性能の
向上をはかる。 【構成】シリコン基板にパッド酸化膜と窒化膜とを形成
しアクティブ領域パターンを形成した後、パッド酸化膜
の側面を一部分エッチング除去し、ついで、ポリシリコ
ン膜を蒸着してパッド酸化物が酸化性雰囲気に露出しな
いようにして、酸化時間を短くしてバーズビークの成長
を最小化する。さらに、アクティブ領域の側壁の窒化膜
を除去した後、フィールド領域へのイオン注入を行い、
イオン注入領域と活性領域との距離を大きくするか、第
１のイオン注入を、第１のフィールド酸化が終了した後
に側壁の窒化膜を除去して、第２のフィールド酸化の前
に行行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路素子の製
造方法に係り、特に半導体素子の単一素子間を電気的に
絶縁する半導体素子間の隔離方法に関する。
造方法に係り、特に半導体素子の単一素子間を電気的に
絶縁する半導体素子間の隔離方法に関する。
【０００２】
【従来の技術】一般的な半導体ＭＯＳ（Metal Oxide Se
miconductor）素子において、高集積化を可能とする各
種技術の中で、半導体素子の単一素子間を分離する非活
性領域（フィールド領域）を最小化するための隔離技術
が半導体素子の集積度を向上させるうえで最も重要な技
術である。この隔離技術は、バイポーラ素子で用いられ
ているｐ−ｎジャンクション隔離技術をはじめ、1970年
にE.KooiとJ.A.Appelsが紹介した、シリコン窒化膜を利
用したシリコン基板の選択的酸化法、いわゆるＬＯＣＯ
Ｓ（Localized Oxidation of Silicon）隔離技術の導入
により、ＭＯＳ素子およびバイポーラ素子分野において
集積度を大きく向上させることができた。一方、ＤＲＡ
Ｍの発展推移、すなわち集積化の趨勢は、非常に積極的
に集積度の向上に必要な技術開発を求めるようになり、
特に、チップの非活性領域の面積を縮められる隔離技術
の開発の成敗が集積度の向上に大きい影響を与える。Ｌ
ＯＣＯＳ技術が、最小線幅１μｍ（１Ｍ ＤＲＡＭ水
準）の半導体製造技術としては、何らの難しさなしに用
いられてきたが、０．８μｍの最小線幅（４ＭＤＲＡＭ
水準）の素子開発が始められてからＬＯＣＯＳ法の限界
論が台頭され、これを克服するための技術開発が１９８
５年以後、現在に至るまで活発に推進されている。その
一例として、ＬＯＣＯＳ法を改良する方向の技術開発
と、シリコン基板をエッチングしてトレンチ（溝）を作
り、絶縁体膜を埋めるトレンチ隔離技術の開発である。
このトレンチ隔離技術は、技術的に難しい点があるた
め、現在まで実際に量産への適用は微々たるものであ
る。しかし、現在、ＬＯＣＯＳ隔離技術を改良して６４
Ｍ ＤＲＡＭ級（０．４μｍ最小線幅）の素子の技術開
発が主流を占めており、量産にまで推進される可能性は
高い。ＬＯＣＯＳ技術において解決されなければならな
い課題は、酸化の際に発生するアクティブ領域への酸化
物の浸食（すなわち、鳥の口ばし状の欠陥部の形成：バ
ーズビークと言う）を最小化することである。図３に示
すように、一般的なＬＯＣＯＳ工程には、フィールド酸
化工程の進行時に、窒化膜３３の下層であるパッド酸化
膜（ＳｉＯ2膜）３２を通した側面酸化によるバーズビ
ーク３４が長く形成され、フィールド領域にイオン注入
された不純物が、活性領域（素子を形成する領域）に拡
散されて活性領域の範囲が縮小されるという問題があ
る。それで、ＬＯＣＯＳ工程における上記のような諸問
題を解決するため、図４に示すように、窒化膜４３の下
層であるパッド酸化膜（ＳｉＯ2膜）４２を通した側面
酸化によるバーズビーク４４の成長を抑止するために、
酸化マスクである窒化膜４３とＳｉＯ2膜４２との間
に、ポリシリコンバッファ層４５を設けたポリシリコン
バッファＬＯＣＯＳ法（１９８８年、ＩＥＤＭ、ｐ．１
００）が提案されている。なお、上記以外にもＳＩＬＯ
（sealed interface local oxidation,1988,IEEE Trans
action Electron Devices,p96）法あるいはＳＷＡＭＩ
（side wall masked isolation）法等の技術が提案され
ている。
miconductor）素子において、高集積化を可能とする各
種技術の中で、半導体素子の単一素子間を分離する非活
性領域（フィールド領域）を最小化するための隔離技術
が半導体素子の集積度を向上させるうえで最も重要な技
術である。この隔離技術は、バイポーラ素子で用いられ
ているｐ−ｎジャンクション隔離技術をはじめ、1970年
にE.KooiとJ.A.Appelsが紹介した、シリコン窒化膜を利
用したシリコン基板の選択的酸化法、いわゆるＬＯＣＯ
Ｓ（Localized Oxidation of Silicon）隔離技術の導入
により、ＭＯＳ素子およびバイポーラ素子分野において
集積度を大きく向上させることができた。一方、ＤＲＡ
Ｍの発展推移、すなわち集積化の趨勢は、非常に積極的
に集積度の向上に必要な技術開発を求めるようになり、
特に、チップの非活性領域の面積を縮められる隔離技術
の開発の成敗が集積度の向上に大きい影響を与える。Ｌ
ＯＣＯＳ技術が、最小線幅１μｍ（１Ｍ ＤＲＡＭ水
準）の半導体製造技術としては、何らの難しさなしに用
いられてきたが、０．８μｍの最小線幅（４ＭＤＲＡＭ
水準）の素子開発が始められてからＬＯＣＯＳ法の限界
論が台頭され、これを克服するための技術開発が１９８
５年以後、現在に至るまで活発に推進されている。その
一例として、ＬＯＣＯＳ法を改良する方向の技術開発
と、シリコン基板をエッチングしてトレンチ（溝）を作
り、絶縁体膜を埋めるトレンチ隔離技術の開発である。
このトレンチ隔離技術は、技術的に難しい点があるた
め、現在まで実際に量産への適用は微々たるものであ
る。しかし、現在、ＬＯＣＯＳ隔離技術を改良して６４
Ｍ ＤＲＡＭ級（０．４μｍ最小線幅）の素子の技術開
発が主流を占めており、量産にまで推進される可能性は
高い。ＬＯＣＯＳ技術において解決されなければならな
い課題は、酸化の際に発生するアクティブ領域への酸化
物の浸食（すなわち、鳥の口ばし状の欠陥部の形成：バ
ーズビークと言う）を最小化することである。図３に示
すように、一般的なＬＯＣＯＳ工程には、フィールド酸
化工程の進行時に、窒化膜３３の下層であるパッド酸化
膜（ＳｉＯ2膜）３２を通した側面酸化によるバーズビ
ーク３４が長く形成され、フィールド領域にイオン注入
された不純物が、活性領域（素子を形成する領域）に拡
散されて活性領域の範囲が縮小されるという問題があ
る。それで、ＬＯＣＯＳ工程における上記のような諸問
題を解決するため、図４に示すように、窒化膜４３の下
層であるパッド酸化膜（ＳｉＯ2膜）４２を通した側面
酸化によるバーズビーク４４の成長を抑止するために、
酸化マスクである窒化膜４３とＳｉＯ2膜４２との間
に、ポリシリコンバッファ層４５を設けたポリシリコン
バッファＬＯＣＯＳ法（１９８８年、ＩＥＤＭ、ｐ．１
００）が提案されている。なお、上記以外にもＳＩＬＯ
（sealed interface local oxidation,1988,IEEE Trans
action Electron Devices,p96）法あるいはＳＷＡＭＩ
（side wall masked isolation）法等の技術が提案され
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術における改良されたＬＯＣＯＳ法による半導
体素子間の隔離方法において、それぞれの隔離方法ごと
に解決しなければならない多くの課題がある。すなわ
ち、図４に示すポリシリコンバッファＬＯＣＯＳ法の場
合には、フィールド酸化膜４６のバーズビーク４４は、
ある程度小さくなるが、フィールド酸化膜４６の上部
（シリコン基板４１の表面から突出した部分）が非常に
大きいために、ＬＯＣＯＳ工程以後に、ゲートラインの
形成、配線層の形成等の工程を進行するとき、フォトレ
ジスト上に一定の解像度を持つレジストパターンの形成
が難しく、さらにシリコン基板４１の表面からフィール
ド酸化膜４６が深く形成されないために、寄生フィール
ドトランジスタのチャネル長さが短くなってパンチスル
ー特性が低下し、隔離度が悪くなるという問題がある。
また、アクティブ領域の側壁部を隔離するＳＷＡＭＩ隔
離方法の場合には、フィールド酸化膜のアクティブ領域
へのバーズビークの問題は生じないが、作製工程自体に
実行の難しさがある。例えば、シリコン基板を傾斜させ
るような湿式エッチングあるいは乾式エッチングは、い
ずれもエッチング操作が極めて難しい。すなわち、湿式
エッチング方式の場合は、ＫＯＨ、ＮａＯＨ等のアルカ
リ水溶液でエッチングするが、この時シリコン基板の結
晶性にしたがって一定の角度にエッチングされるため、
傾斜を平坦化する制御性（slope control ability）が
ない。例えば、（１００）シリコン基板の場合は〈１１
０〉方向に４５°の角度にエッチングされ、さらに、Ｋ
+、Ｎａ+イオン等がシリコン基板を汚染する等の問題が
生じる。また、乾式エッチング方式である場合は、基板
の傾斜の均一なコントロールおよびその再現性に問題が
ある。その他、従来のＬＯＣＯＳ法における大きな問題
点は、高集積素子に適合するようにアクティブ領域の幅
および長さを縮小するが、フィールド酸化膜の厚さは縮
まらないようにし、従来と同一のヒートサイクルで短い
チャンネル隔離スペースにおける貫通（パンチスルー）
電圧の安定的な維持をはかるために、チャネル領域へ高
濃度のイオン注入を行わなければならないところにあ
る。したがって、フィールド領域の高濃度チャネルスト
ップドーパント（不純物）が、従来と同一長さでアクテ
ィブ領域に側面拡散されるようになり、これによって実
質的なアクティブ領域の幅の減少量は従来と同一とな
る。しかしながら、集積度の増加にしたがって、設計上
のアクティブ領域の幅も設計基準に基づいて大きく縮ま
るようになり（例えば、６４Ｍ ＤＲＡＭ級素子におけ
るアクティブ領域の幅は０．４μｍ）、図５に示すよう
に、アクティブ領域の幅Ｗ対非アクティブ領域のチャネ
ルストップドーパントの不純物の側面拡散量ΔＷは、従
来の場合と比べ相当なアクティブ領域の幅Ｗの損失をも
たらすようになる。例えば、図５に示すように、０．４
μｍに設計されたアクティブ領域の幅Ｗと、アクティブ
領域の長さＬを有する場合に、ΔＷの量が０．１μｍの
みとなっても両側サイドで拡散されて浸食されるため、
結局、０．４μｍ−２×ΔＷ（０．１μｍ）＝０．２μ
ｍとなる。しかしながら、実際に、従来のＬＯＣＯＳ法
の場合、５０００Åの厚さのフィールド酸化膜を形成す
るとΔＷの値は、０．１５ないし０．２μｍと評価され
ている。したがって、アクティブ領域の幅Ｗが縮まる
と、トランジスタのソースとドレイン電極との間を流れ
る電流量が制限されて、電流駆動能力の低下およびトラ
ンジスタのしきい電圧の上昇効果によって、トランジス
タの全体的な性能低下をもたらすことになる。このた
め、従来のＬＯＣＯＳ隔離方法を、上述したように、高
集積度を要する半導体素子において単一素子間を隔離す
る技術として用いるためには解決すべき多くの問題点が
ある。
た従来技術における改良されたＬＯＣＯＳ法による半導
体素子間の隔離方法において、それぞれの隔離方法ごと
に解決しなければならない多くの課題がある。すなわ
ち、図４に示すポリシリコンバッファＬＯＣＯＳ法の場
合には、フィールド酸化膜４６のバーズビーク４４は、
ある程度小さくなるが、フィールド酸化膜４６の上部
（シリコン基板４１の表面から突出した部分）が非常に
大きいために、ＬＯＣＯＳ工程以後に、ゲートラインの
形成、配線層の形成等の工程を進行するとき、フォトレ
ジスト上に一定の解像度を持つレジストパターンの形成
が難しく、さらにシリコン基板４１の表面からフィール
ド酸化膜４６が深く形成されないために、寄生フィール
ドトランジスタのチャネル長さが短くなってパンチスル
ー特性が低下し、隔離度が悪くなるという問題がある。
また、アクティブ領域の側壁部を隔離するＳＷＡＭＩ隔
離方法の場合には、フィールド酸化膜のアクティブ領域
へのバーズビークの問題は生じないが、作製工程自体に
実行の難しさがある。例えば、シリコン基板を傾斜させ
るような湿式エッチングあるいは乾式エッチングは、い
ずれもエッチング操作が極めて難しい。すなわち、湿式
エッチング方式の場合は、ＫＯＨ、ＮａＯＨ等のアルカ
リ水溶液でエッチングするが、この時シリコン基板の結
晶性にしたがって一定の角度にエッチングされるため、
傾斜を平坦化する制御性（slope control ability）が
ない。例えば、（１００）シリコン基板の場合は〈１１
０〉方向に４５°の角度にエッチングされ、さらに、Ｋ
+、Ｎａ+イオン等がシリコン基板を汚染する等の問題が
生じる。また、乾式エッチング方式である場合は、基板
の傾斜の均一なコントロールおよびその再現性に問題が
ある。その他、従来のＬＯＣＯＳ法における大きな問題
点は、高集積素子に適合するようにアクティブ領域の幅
および長さを縮小するが、フィールド酸化膜の厚さは縮
まらないようにし、従来と同一のヒートサイクルで短い
チャンネル隔離スペースにおける貫通（パンチスルー）
電圧の安定的な維持をはかるために、チャネル領域へ高
濃度のイオン注入を行わなければならないところにあ
る。したがって、フィールド領域の高濃度チャネルスト
ップドーパント（不純物）が、従来と同一長さでアクテ
ィブ領域に側面拡散されるようになり、これによって実
質的なアクティブ領域の幅の減少量は従来と同一とな
る。しかしながら、集積度の増加にしたがって、設計上
のアクティブ領域の幅も設計基準に基づいて大きく縮ま
るようになり（例えば、６４Ｍ ＤＲＡＭ級素子におけ
るアクティブ領域の幅は０．４μｍ）、図５に示すよう
に、アクティブ領域の幅Ｗ対非アクティブ領域のチャネ
ルストップドーパントの不純物の側面拡散量ΔＷは、従
来の場合と比べ相当なアクティブ領域の幅Ｗの損失をも
たらすようになる。例えば、図５に示すように、０．４
μｍに設計されたアクティブ領域の幅Ｗと、アクティブ
領域の長さＬを有する場合に、ΔＷの量が０．１μｍの
みとなっても両側サイドで拡散されて浸食されるため、
結局、０．４μｍ−２×ΔＷ（０．１μｍ）＝０．２μ
ｍとなる。しかしながら、実際に、従来のＬＯＣＯＳ法
の場合、５０００Åの厚さのフィールド酸化膜を形成す
るとΔＷの値は、０．１５ないし０．２μｍと評価され
ている。したがって、アクティブ領域の幅Ｗが縮まる
と、トランジスタのソースとドレイン電極との間を流れ
る電流量が制限されて、電流駆動能力の低下およびトラ
ンジスタのしきい電圧の上昇効果によって、トランジス
タの全体的な性能低下をもたらすことになる。このた
め、従来のＬＯＣＯＳ隔離方法を、上述したように、高
集積度を要する半導体素子において単一素子間を隔離す
る技術として用いるためには解決すべき多くの問題点が
ある。
【０００４】本発明の目的は、上記従来技術におけるＬ
ＯＣＯＳ技術の問題点である活性領域へのバーズビーク
浸食（鳥の口ばし状の欠陥部）の抑止、およびフィール
ド領域に行うチャネルストップイオン注入ドーパントの
拡散を減少させた半導体素子間の隔離方法を提供するこ
とにある。さらに、本発明の目的は、フィールド酸化膜
のバーズビーク浸食の成長の際に通路の役割をするパッ
ド酸化膜を露出させないように抑制し、フィールド酸化
工程を２回に分けて行い、バーズビーク浸食の成長およ
び不純物が拡散される時間を短縮して、バーズビーク浸
食の大きさ、および不純物の拡散（アクティブ領域への
侵入）距離を低減した半導体素子間の隔離方法を提供す
ることにある。
ＯＣＯＳ技術の問題点である活性領域へのバーズビーク
浸食（鳥の口ばし状の欠陥部）の抑止、およびフィール
ド領域に行うチャネルストップイオン注入ドーパントの
拡散を減少させた半導体素子間の隔離方法を提供するこ
とにある。さらに、本発明の目的は、フィールド酸化膜
のバーズビーク浸食の成長の際に通路の役割をするパッ
ド酸化膜を露出させないように抑制し、フィールド酸化
工程を２回に分けて行い、バーズビーク浸食の成長およ
び不純物が拡散される時間を短縮して、バーズビーク浸
食の大きさ、および不純物の拡散（アクティブ領域への
侵入）距離を低減した半導体素子間の隔離方法を提供す
ることにある。
【０００５】
【課題を解決するための手段】上記本発明の目的を達成
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項１に記
載のように、半導体素子の単一素子間を電気的に絶縁す
る半導体素子間の隔離方法において、（ａ）半導体基板
上に、パッド酸化膜と窒化膜とを積層した後、アクティ
ブ領域となる部分のパッド酸化膜と窒化膜とを、非等方
性のエッチングにより除去してアクティブパターンを形
成する段階と、（ｂ）上記窒化膜とシリコン基板との間
のパッド酸化膜を、湿式エッチングによりアクティブパ
ターンの端部から水平方向に所定量をエッチング除去す
る段階と、（ｃ）上記（ｂ）の段階で除去したパッド酸
化膜が存在した空間にまで埋め戻されるように、基板全
面にシリコン膜を形成する段階と、（ｄ）さらに、上記
基板全面に窒化シリコン膜を蒸着した後、非等方性のエ
ッチングを行うことにより、アクティブパターンの側壁
部に、上記窒化シリコン膜よりなる側壁部を形成する段
階と、（ｅ）フィールド酸化を施して、基板上に露出さ
れたシリコン膜とシリコン基板とを酸化する第１のフィ
ールド酸化膜を形成する段階と、（ｆ）上記（ｄ）の段
階で形成したアクティブパターン側壁部の窒化シリコン
膜を除去した後、フィールド領域へのチャネルストップ
イオン注入を行う段階と、（ｇ）さらに、フィールド酸
化を施して第２のフィールド酸化膜を形成する段階を、
少なくとも含む半導体素子間の隔離方法とするものであ
る。また、本発明は請求項２に記載のように、請求項１
において、（ｂ）段階で行う湿式エッチング方法として
フッ化水素系の水溶液を用いるものである。また、本発
明は請求項３に記載のように、請求項２におけるフッ化
水素系の水溶液として、水またはアンモニア水溶液に希
釈したフッ化水素水溶液を用いるものである。また、本
発明は請求項４に記載のように、請求項１において、
（ｃ）段階で行う基板全面に形成するシリコン膜は、ポ
リシリコンを蒸着して形成したポリシリコン膜を用いる
ものである。また、本発明は請求項５に記載のように、
請求項１において、（ｄ）段階で行う窒化シリコン膜の
非等方性エッチング方法は、方向性の大きい反応性イオ
ンエッチングを用いるものである。また、本発明は請求
項６に記載のように、請求項１において、（ｆ）段階で
行うフィールド領域へのチャネルストップイオン注入す
るドーパントは、露出されたシリコン基板がＮ形である
場合には、リン（Ｐ）イオンもしくはヒ素（Ａｓ）イオ
ンを用いるものである。また、本発明は請求項７に記載
のように、請求項１において、（ｆ）段階で行うフィー
ルド領域へのチャネルストップイオン注入するドーパン
トは、露出されたシリコン基板がＰ形である場合には、
ホウ素（Ｂ）単一イオンもしくはフッ化ホウ素イオン
（ＢＦ2 +）を用いるものである。また、本発明は請求項
８に記載のように、請求項１において、（ｃ）段階で基
板全面に形成するシリコン膜は、減圧化学気相成長（Ｌ
ＰＣＶＤ）法で形成する非晶質シリコン膜もしくはポリ
シリコン膜を用いるものである。また、本発明は請求項
９に記載のように、請求項１において、（ｅ）段階で行
う第１フィールド酸化膜の形成、および（ｇ）段階で行
う第２フィールド酸化膜の形成は、それぞれのフィール
ド酸化膜の厚さを調整して形成するものである。また、
本発明は請求項１０に記載のように、請求項１におい
て、（ｅ）段階で形成する第１フィールド酸化膜の膜厚
と、（ｇ）段階で形成する第２フィールド酸化膜の膜厚
は、ほぼ等しい膜厚に形成するものである。また、本発
明は請求項１１に記載のように、請求項１において、
（ｅ）段階で形成する第１フィールド酸化膜の膜厚を、
（ｇ）段階で形成する第２フィールド酸化膜の膜厚より
も厚く形成するものである。また、本発明は請求項１２
に記載のように、請求項１において、（ｄ）段階におい
て、アクティブパターンの側壁部に窒化シリコン膜を形
成した後、（ｃ）段階で形成したシリコン膜の露出され
た部分をエッチングにより除去する工程を用いるもので
ある。また、本発明は請求項１３に記載のように、半導
体素子の単一素子間を電気的に絶縁する半導体素子間の
隔離方法において、（ａ）半導体基板上に、パッド酸化
膜と窒化膜とを積層した後、アクティブ領域となる部分
のパッド酸化膜と窒化膜とを、非等方性のエッチングに
より除去してアクティブパターンを形成する段階と、
（ｂ）上記窒化膜とシリコン基板との間のパッド酸化膜
を、湿式エッチングによりアクティブパターンの端部か
ら水平方向に所定量をエッチング除去する段階と、
（ｃ）上記（ｂ）の段階で除去したパッド酸化膜が存在
した空間にまで埋め戻されるように、基板全面にシリコ
ン膜を形成する段階と、（ｄ）さらに、上記基板全面に
窒化シリコン膜を蒸着した後、非等方性のエッチングを
行うことにより、アクティブパターンの側壁部に、上記
窒化シリコン膜よりなる側壁部を形成する段階と、
（ｅ′）フィールド領域へのチャネルストップイオン注
入を行う段階と、（ｆ′）フィールド酸化を施して、露
出されたシリコン膜とシリコン基板とを酸化して第１の
フィールド酸化膜を形成する段階と、（ｇ′）上記窒化
シリコン膜よりなる側壁部を除去した後、さらにフィー
ルド酸化を施して第２のフィールド酸化膜を形成する段
階を、少なくとも含む半導体素子間の隔離方法とするも
のである。また、本発明は請求項１４に記載のように、
請求項１３において、（ｂ）段階で行う湿式エッチング
方法はフッ化水素系の水溶液を用いるものである。ま
た、本発明は請求項１５に記載のように、請求項１４に
おけるフッ化水素系の水溶液は、水またはアンモニア水
溶液に希釈したフッ化水素水溶液を用いることができ
る。また、本発明は請求項１６に記載のように、請求項
１３において、（ｃ）段階で行う基板全面に形成するシ
リコン膜は、ポリシリコンを蒸着して形成したポリシリ
コン膜とするものである。また、本発明は請求項１７に
記載のように、請求項１３において、（ｄ）段階で行う
窒化シリコン膜の非等方性エッチング方法は、方向性の
大きい反応性イオンエッチングを用いるものである。ま
た、本発明は請求項１８に記載のように、請求項１３に
おいて、（ｅ′）段階で行うフィールド領域へのチャネ
ルストップイオン注入するドーパントは、露出されたシ
リコン基板がＮ形である場合はリン（Ｐ）イオンもしく
はヒ素（Ａｓ）イオンを用いるものである。また、本発
明は請求項１９に記載のように、請求項１３において、
（ｅ′）段階で行うフィールド領域へのチャネルストッ
プイオン注入するドーパントは、露出されたシリコン基
板がＰ形である場合はホウ素（Ｂ）単一イオンもしくは
フッ化ホウ素イオン（ＢＦ2 +）を用いるものである。ま
た、本発明は請求項２０に記載のように、請求項１３に
おいて、（ｃ）段階で基板全面に形成するシリコン膜
は、減圧化学気相成長（ＬＰＣＶＤ）法で形成する非晶
質シリコンもしくはポリシリコンを用いるものである。
また、本発明は請求項２１に記載のように、請求項１３
において、（ｆ′）段階でで行う第１フィールド酸化膜
の形成、および（ｇ′）段階で行う第２フィールド酸化
膜の形成は、それぞれのフィールド酸化膜の厚さを調整
して形成するものである。また、本発明は請求項２２に
記載のように、請求項１３において、（ｆ′）段階で形
成する第１フィールド酸化膜の膜厚と、（ｇ′）段階で
形成する第２フィールド酸化膜の膜厚は、ほぼ等しい膜
厚に形成するものである。また、本発明は請求項２３に
記載のように、請求項１３において、（ｆ′）段階で形
成する第１フィールド酸化膜の膜厚を、（ｇ′）段階で
形成する第２フィールド酸化膜の膜厚よりも厚く形成す
るものである。また、本発明は請求項２４に記載のよう
に、請求項１３において、（ｄ）段階においてシリコン
窒化膜の側壁部を形成した後、（ｃ）段階で形成したシ
リコン膜の露出された部分をエッチングにより除去する
工程を用いるものである。さらに、本発明は請求項２５
に記載のように、半導体素子の単一素子間を電気的に絶
縁する半導体素子間の隔離方法において、シリコン基板
上に、パッド酸化膜および窒化膜を積層して、アクティ
ブ領域のパターンを形成する段階と、上記パッド酸化膜
を、フッ化水素（ＨＦ）の溶液に浸漬して、上記パッド
酸化膜の側面を一部分エッチング除去する段階と、次
に、ポリシリコンを蒸着して、フィールド酸化の際に、
酸素の拡散経路であるパッド酸化膜が酸化雰囲気に露出
されないようにする段階と、フィールド領域側面に、窒
化膜よりなる側壁を形成して、フィールド酸化領域と活
性領域との距離を大きくする段階と、フィールド領域へ
のチャネルストップイオン注入を、第１のフィールド酸
化を終了した後に、フィールド領域側面の窒化膜よりな
る側壁を除去して、第２のフィールド酸化を施す前に行
い、酸化時間を短縮して不純物の拡散距離を短くし、バ
ーズビーク欠陥部の成長を最小化する段階を、少なくと
も含む半導体素子間の隔離方法である。
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項１に記
載のように、半導体素子の単一素子間を電気的に絶縁す
る半導体素子間の隔離方法において、（ａ）半導体基板
上に、パッド酸化膜と窒化膜とを積層した後、アクティ
ブ領域となる部分のパッド酸化膜と窒化膜とを、非等方
性のエッチングにより除去してアクティブパターンを形
成する段階と、（ｂ）上記窒化膜とシリコン基板との間
のパッド酸化膜を、湿式エッチングによりアクティブパ
ターンの端部から水平方向に所定量をエッチング除去す
る段階と、（ｃ）上記（ｂ）の段階で除去したパッド酸
化膜が存在した空間にまで埋め戻されるように、基板全
面にシリコン膜を形成する段階と、（ｄ）さらに、上記
基板全面に窒化シリコン膜を蒸着した後、非等方性のエ
ッチングを行うことにより、アクティブパターンの側壁
部に、上記窒化シリコン膜よりなる側壁部を形成する段
階と、（ｅ）フィールド酸化を施して、基板上に露出さ
れたシリコン膜とシリコン基板とを酸化する第１のフィ
ールド酸化膜を形成する段階と、（ｆ）上記（ｄ）の段
階で形成したアクティブパターン側壁部の窒化シリコン
膜を除去した後、フィールド領域へのチャネルストップ
イオン注入を行う段階と、（ｇ）さらに、フィールド酸
化を施して第２のフィールド酸化膜を形成する段階を、
少なくとも含む半導体素子間の隔離方法とするものであ
る。また、本発明は請求項２に記載のように、請求項１
において、（ｂ）段階で行う湿式エッチング方法として
フッ化水素系の水溶液を用いるものである。また、本発
明は請求項３に記載のように、請求項２におけるフッ化
水素系の水溶液として、水またはアンモニア水溶液に希
釈したフッ化水素水溶液を用いるものである。また、本
発明は請求項４に記載のように、請求項１において、
（ｃ）段階で行う基板全面に形成するシリコン膜は、ポ
リシリコンを蒸着して形成したポリシリコン膜を用いる
ものである。また、本発明は請求項５に記載のように、
請求項１において、（ｄ）段階で行う窒化シリコン膜の
非等方性エッチング方法は、方向性の大きい反応性イオ
ンエッチングを用いるものである。また、本発明は請求
項６に記載のように、請求項１において、（ｆ）段階で
行うフィールド領域へのチャネルストップイオン注入す
るドーパントは、露出されたシリコン基板がＮ形である
場合には、リン（Ｐ）イオンもしくはヒ素（Ａｓ）イオ
ンを用いるものである。また、本発明は請求項７に記載
のように、請求項１において、（ｆ）段階で行うフィー
ルド領域へのチャネルストップイオン注入するドーパン
トは、露出されたシリコン基板がＰ形である場合には、
ホウ素（Ｂ）単一イオンもしくはフッ化ホウ素イオン
（ＢＦ2 +）を用いるものである。また、本発明は請求項
８に記載のように、請求項１において、（ｃ）段階で基
板全面に形成するシリコン膜は、減圧化学気相成長（Ｌ
ＰＣＶＤ）法で形成する非晶質シリコン膜もしくはポリ
シリコン膜を用いるものである。また、本発明は請求項
９に記載のように、請求項１において、（ｅ）段階で行
う第１フィールド酸化膜の形成、および（ｇ）段階で行
う第２フィールド酸化膜の形成は、それぞれのフィール
ド酸化膜の厚さを調整して形成するものである。また、
本発明は請求項１０に記載のように、請求項１におい
て、（ｅ）段階で形成する第１フィールド酸化膜の膜厚
と、（ｇ）段階で形成する第２フィールド酸化膜の膜厚
は、ほぼ等しい膜厚に形成するものである。また、本発
明は請求項１１に記載のように、請求項１において、
（ｅ）段階で形成する第１フィールド酸化膜の膜厚を、
（ｇ）段階で形成する第２フィールド酸化膜の膜厚より
も厚く形成するものである。また、本発明は請求項１２
に記載のように、請求項１において、（ｄ）段階におい
て、アクティブパターンの側壁部に窒化シリコン膜を形
成した後、（ｃ）段階で形成したシリコン膜の露出され
た部分をエッチングにより除去する工程を用いるもので
ある。また、本発明は請求項１３に記載のように、半導
体素子の単一素子間を電気的に絶縁する半導体素子間の
隔離方法において、（ａ）半導体基板上に、パッド酸化
膜と窒化膜とを積層した後、アクティブ領域となる部分
のパッド酸化膜と窒化膜とを、非等方性のエッチングに
より除去してアクティブパターンを形成する段階と、
（ｂ）上記窒化膜とシリコン基板との間のパッド酸化膜
を、湿式エッチングによりアクティブパターンの端部か
ら水平方向に所定量をエッチング除去する段階と、
（ｃ）上記（ｂ）の段階で除去したパッド酸化膜が存在
した空間にまで埋め戻されるように、基板全面にシリコ
ン膜を形成する段階と、（ｄ）さらに、上記基板全面に
窒化シリコン膜を蒸着した後、非等方性のエッチングを
行うことにより、アクティブパターンの側壁部に、上記
窒化シリコン膜よりなる側壁部を形成する段階と、
（ｅ′）フィールド領域へのチャネルストップイオン注
入を行う段階と、（ｆ′）フィールド酸化を施して、露
出されたシリコン膜とシリコン基板とを酸化して第１の
フィールド酸化膜を形成する段階と、（ｇ′）上記窒化
シリコン膜よりなる側壁部を除去した後、さらにフィー
ルド酸化を施して第２のフィールド酸化膜を形成する段
階を、少なくとも含む半導体素子間の隔離方法とするも
のである。また、本発明は請求項１４に記載のように、
請求項１３において、（ｂ）段階で行う湿式エッチング
方法はフッ化水素系の水溶液を用いるものである。ま
た、本発明は請求項１５に記載のように、請求項１４に
おけるフッ化水素系の水溶液は、水またはアンモニア水
溶液に希釈したフッ化水素水溶液を用いることができ
る。また、本発明は請求項１６に記載のように、請求項
１３において、（ｃ）段階で行う基板全面に形成するシ
リコン膜は、ポリシリコンを蒸着して形成したポリシリ
コン膜とするものである。また、本発明は請求項１７に
記載のように、請求項１３において、（ｄ）段階で行う
窒化シリコン膜の非等方性エッチング方法は、方向性の
大きい反応性イオンエッチングを用いるものである。ま
た、本発明は請求項１８に記載のように、請求項１３に
おいて、（ｅ′）段階で行うフィールド領域へのチャネ
ルストップイオン注入するドーパントは、露出されたシ
リコン基板がＮ形である場合はリン（Ｐ）イオンもしく
はヒ素（Ａｓ）イオンを用いるものである。また、本発
明は請求項１９に記載のように、請求項１３において、
（ｅ′）段階で行うフィールド領域へのチャネルストッ
プイオン注入するドーパントは、露出されたシリコン基
板がＰ形である場合はホウ素（Ｂ）単一イオンもしくは
フッ化ホウ素イオン（ＢＦ2 +）を用いるものである。ま
た、本発明は請求項２０に記載のように、請求項１３に
おいて、（ｃ）段階で基板全面に形成するシリコン膜
は、減圧化学気相成長（ＬＰＣＶＤ）法で形成する非晶
質シリコンもしくはポリシリコンを用いるものである。
また、本発明は請求項２１に記載のように、請求項１３
において、（ｆ′）段階でで行う第１フィールド酸化膜
の形成、および（ｇ′）段階で行う第２フィールド酸化
膜の形成は、それぞれのフィールド酸化膜の厚さを調整
して形成するものである。また、本発明は請求項２２に
記載のように、請求項１３において、（ｆ′）段階で形
成する第１フィールド酸化膜の膜厚と、（ｇ′）段階で
形成する第２フィールド酸化膜の膜厚は、ほぼ等しい膜
厚に形成するものである。また、本発明は請求項２３に
記載のように、請求項１３において、（ｆ′）段階で形
成する第１フィールド酸化膜の膜厚を、（ｇ′）段階で
形成する第２フィールド酸化膜の膜厚よりも厚く形成す
るものである。また、本発明は請求項２４に記載のよう
に、請求項１３において、（ｄ）段階においてシリコン
窒化膜の側壁部を形成した後、（ｃ）段階で形成したシ
リコン膜の露出された部分をエッチングにより除去する
工程を用いるものである。さらに、本発明は請求項２５
に記載のように、半導体素子の単一素子間を電気的に絶
縁する半導体素子間の隔離方法において、シリコン基板
上に、パッド酸化膜および窒化膜を積層して、アクティ
ブ領域のパターンを形成する段階と、上記パッド酸化膜
を、フッ化水素（ＨＦ）の溶液に浸漬して、上記パッド
酸化膜の側面を一部分エッチング除去する段階と、次
に、ポリシリコンを蒸着して、フィールド酸化の際に、
酸素の拡散経路であるパッド酸化膜が酸化雰囲気に露出
されないようにする段階と、フィールド領域側面に、窒
化膜よりなる側壁を形成して、フィールド酸化領域と活
性領域との距離を大きくする段階と、フィールド領域へ
のチャネルストップイオン注入を、第１のフィールド酸
化を終了した後に、フィールド領域側面の窒化膜よりな
る側壁を除去して、第２のフィールド酸化を施す前に行
い、酸化時間を短縮して不純物の拡散距離を短くし、バ
ーズビーク欠陥部の成長を最小化する段階を、少なくと
も含む半導体素子間の隔離方法である。
【０００６】
【作用】本発明の半導体素子の単一素子間を電気的に絶
縁する半導体素子間の隔離方法は、基本的には請求項１
ないし請求項１２に記載のように、半導体基板上にパッ
ド酸化物と窒化膜とを形成した後、アクティブ領域とな
る部分のパッド酸化物と窒化膜とを非等方性エッチング
してアクティブパターンを形成し、シリコン窒化膜とシ
リコン基板との間にあるパッド酸化物を湿式エッチング
してアクティブパターンのエッジから水平方向に一定量
を除去し、上記段階で除去したパッド酸化物が存在した
空間にまで充填（埋め戻し）されるように基板全面にシ
リコン膜を形成し、その上にシリコン窒化膜を蒸着し
て、このシリコン窒化膜を非等方性エッチングにより、
アクティブパターンの側壁部に、シリコン窒化膜よりな
る側壁部を形成し、第１のフィールド酸化を施して、シ
リコン基板上に露出されたシリコン膜とシリコン基板と
を酸化させて第１のフィールド酸化膜を形成し、上記シ
リコン窒化膜の側壁部を除去した後、フィールド領域に
チャネルストップイオン注入を行い、さらに第２のフィ
ールド酸化を施して第２のフィールド酸化膜を形成する
段階を、少なくとも含む半導体素子間の隔離方法であ
る。このような工程で半導体素子間を隔離すると、活性
領域へのバーズビーク浸食（鳥の口ばし状の欠陥部）が
抑止され、フィールド領域に行うチャネルストップイオ
ン注入ドーパントの活性領域への拡散が減少するので、
トランジスタの狭いチャンネルによる電流駆動能力の低
下、ＶＴの変動、あるいはチャネル抵抗の増加に伴うス
イッチングスピードの減少などを抑制することができ、
トランジスタの性能を大きく向上させることができる。
さらに、フィールド酸化膜のバーズビーク浸食の成長の
際に通路の役割をするパッド酸化膜を露出させないよう
に抑制し、フィールド酸化工程を２回に分けて行うこと
により、バーズビーク浸食の成長と不純物が拡散される
時間の短縮が可能となり、バーズビーク浸食の大きさお
よび不純物の拡散（浸入）距離を著しく低減することが
でき、半導体素子の集積度を向上させることができる。
さらに、本発明は請求項１３ないし請求項２４に記載の
ように、請求項１と同様にして、アクティブパターンの
側壁部にシリコン窒化膜を形成した後、第１のフィール
ド酸化膜の形成の以前に、フィールドチャネルストップ
イオン注入を行い、フィールド酸化を施して、シリコン
基板上の露出されたシリコン膜とシリコン基板とを酸化
させて第１のフィールド酸化膜を形成し、上記アクティ
ブパターンの側壁部のシリコン窒化膜を除去した後、さ
らにフィールド酸化を施して第２のフィールド酸化膜を
形成する工程を用いてもよく、上記請求項１ないし請求
項１２と同様の効果が得られる。また、本発明の半導体
素子間の隔離方法において、第１のフィールド酸化膜お
よび第２のフィールド酸化膜は最適の状態となるように
厚さを調整して形成するものである。また、シリコン窒
化膜の側壁を形成した後、シリコン膜の露出された部分
をエッチングして除去した後に、次の工程へ進行しても
よい。また、本発明の半導体素子間の隔離方法は、請求
項２５に記載のように、シリコン基板に、パッド酸化物
と窒化膜とを形成しアクティブ領域パターンを形成した
後、パッド酸化物をＨＦに浸漬して側面の一部分をエッ
チングし、ついで、ポリシリコンを蒸着して酸化の際酸
素の拡散経路であるパッド酸化物がフィールド酸化工程
の際に酸化雰囲気に露出されないようにし、さらに、酸
化時間を縮めて水平方向に成長するバーズビークの成長
量を最小化して、バーズビークの長さをほとんど無くす
ることが可能である。さらに、不純物の側面拡散量ΔＷ
を縮小するためフィールドチャネルストップイオン注入
を、シリコン窒化膜の側壁をエッチングした後に行っ
て、イオン注入領域と活性領域との距離を大きくする
か、またはチャネルストップイオン注入を、第１のフィ
ールド酸化を終了した後に側壁のシリコン窒化膜を除去
し、第２のフィールド酸化工程の前に行い、不純物の拡
散距離Ｌｄが、Ｌｄ＝Ｄ・ｔ1/2（Ｄ：拡散係数、ｔ：
酸化時間）に比例する関係から酸化時間を縮める効果を
用いて、上記ΔＷを最小化することができる。
縁する半導体素子間の隔離方法は、基本的には請求項１
ないし請求項１２に記載のように、半導体基板上にパッ
ド酸化物と窒化膜とを形成した後、アクティブ領域とな
る部分のパッド酸化物と窒化膜とを非等方性エッチング
してアクティブパターンを形成し、シリコン窒化膜とシ
リコン基板との間にあるパッド酸化物を湿式エッチング
してアクティブパターンのエッジから水平方向に一定量
を除去し、上記段階で除去したパッド酸化物が存在した
空間にまで充填（埋め戻し）されるように基板全面にシ
リコン膜を形成し、その上にシリコン窒化膜を蒸着し
て、このシリコン窒化膜を非等方性エッチングにより、
アクティブパターンの側壁部に、シリコン窒化膜よりな
る側壁部を形成し、第１のフィールド酸化を施して、シ
リコン基板上に露出されたシリコン膜とシリコン基板と
を酸化させて第１のフィールド酸化膜を形成し、上記シ
リコン窒化膜の側壁部を除去した後、フィールド領域に
チャネルストップイオン注入を行い、さらに第２のフィ
ールド酸化を施して第２のフィールド酸化膜を形成する
段階を、少なくとも含む半導体素子間の隔離方法であ
る。このような工程で半導体素子間を隔離すると、活性
領域へのバーズビーク浸食（鳥の口ばし状の欠陥部）が
抑止され、フィールド領域に行うチャネルストップイオ
ン注入ドーパントの活性領域への拡散が減少するので、
トランジスタの狭いチャンネルによる電流駆動能力の低
下、ＶＴの変動、あるいはチャネル抵抗の増加に伴うス
イッチングスピードの減少などを抑制することができ、
トランジスタの性能を大きく向上させることができる。
さらに、フィールド酸化膜のバーズビーク浸食の成長の
際に通路の役割をするパッド酸化膜を露出させないよう
に抑制し、フィールド酸化工程を２回に分けて行うこと
により、バーズビーク浸食の成長と不純物が拡散される
時間の短縮が可能となり、バーズビーク浸食の大きさお
よび不純物の拡散（浸入）距離を著しく低減することが
でき、半導体素子の集積度を向上させることができる。
さらに、本発明は請求項１３ないし請求項２４に記載の
ように、請求項１と同様にして、アクティブパターンの
側壁部にシリコン窒化膜を形成した後、第１のフィール
ド酸化膜の形成の以前に、フィールドチャネルストップ
イオン注入を行い、フィールド酸化を施して、シリコン
基板上の露出されたシリコン膜とシリコン基板とを酸化
させて第１のフィールド酸化膜を形成し、上記アクティ
ブパターンの側壁部のシリコン窒化膜を除去した後、さ
らにフィールド酸化を施して第２のフィールド酸化膜を
形成する工程を用いてもよく、上記請求項１ないし請求
項１２と同様の効果が得られる。また、本発明の半導体
素子間の隔離方法において、第１のフィールド酸化膜お
よび第２のフィールド酸化膜は最適の状態となるように
厚さを調整して形成するものである。また、シリコン窒
化膜の側壁を形成した後、シリコン膜の露出された部分
をエッチングして除去した後に、次の工程へ進行しても
よい。また、本発明の半導体素子間の隔離方法は、請求
項２５に記載のように、シリコン基板に、パッド酸化物
と窒化膜とを形成しアクティブ領域パターンを形成した
後、パッド酸化物をＨＦに浸漬して側面の一部分をエッ
チングし、ついで、ポリシリコンを蒸着して酸化の際酸
素の拡散経路であるパッド酸化物がフィールド酸化工程
の際に酸化雰囲気に露出されないようにし、さらに、酸
化時間を縮めて水平方向に成長するバーズビークの成長
量を最小化して、バーズビークの長さをほとんど無くす
ることが可能である。さらに、不純物の側面拡散量ΔＷ
を縮小するためフィールドチャネルストップイオン注入
を、シリコン窒化膜の側壁をエッチングした後に行っ
て、イオン注入領域と活性領域との距離を大きくする
か、またはチャネルストップイオン注入を、第１のフィ
ールド酸化を終了した後に側壁のシリコン窒化膜を除去
し、第２のフィールド酸化工程の前に行い、不純物の拡
散距離Ｌｄが、Ｌｄ＝Ｄ・ｔ1/2（Ｄ：拡散係数、ｔ：
酸化時間）に比例する関係から酸化時間を縮める効果を
用いて、上記ΔＷを最小化することができる。
【０００７】
【実施例】以下に本発明の実施例を挙げ、図１（ａ）〜
（ｄ）および図２（ｅ）〜（ｉ）に示す本発明の半導体
素子間の隔離方法の工程図を用いて説明する。まず、図
１（ａ）に示すように、所望する半導体素子（すなわ
ち、ＰＭＯＳ、ＮＭＯＳまたはＣＭＯＳ）にしたがい、
シリコン基板１上に、パッド酸化膜（ＳｉＯ2膜）２
を、５００Åの厚さに熱酸化工程により形成し、ついで
減圧化学気相成長（ＬＰＣＶＤ）装置を用いて、シリコ
ン窒化膜３を２０００Å厚さに形成する。そして、通常
のフォトエッチング方式により、所望する素子の活性領
域と非活性領域を規定してアクティブパターンを形成す
る。すなわち、フォトレジストを塗布して、アクティブ
領域のフォトマスクを形成し、露光、現像してアクティ
ブ領域を規定するフォトレジストマスク４を形成する。
次に、フォトレジストマスク４を用いて、図１（ｂ）に
示すように、シリコン窒化膜３およびパッド酸化膜２を
エッチングして、アクティブパターン５を形成した後、
フォトレジストマスク４をＨ2ＳＯ4（硫酸）／Ｈ2Ｏ
2（過酸化水素）溶液に浸漬して除去する。次に、図１
（ｃ）に示すように、５０（水）：１（ＨＦ）のフッ化
水溶液に１０００秒間浸漬して、シリコン窒化膜３の下
方にあるパッド酸化膜２を、エッチング除去量９として
１０００Å程度をエッチング除去した後、ＬＰＣＶＤ方
式によって、ドーピングされないポリシリコン膜６ａを
５５０Åの厚さに蒸着して、さらにその上に、Ｓｉ3Ｎ4
膜７を１８００Å程度の厚さに蒸着する。図１（ｄ）に
示すように、アクティブパターン５の側面にＳｉ3Ｎ4膜
７の側壁スペースを作るために、Ｓｉ3Ｎ4膜７をＣＨＦ
3／ＣＦ4で反応性エッチング（ＲＩＥ：reactive ion e
tching）により、アクティブパターン５の側面にＳｉ3
Ｎ4膜からなる側壁８を形成する。次に、図２（ｅ）に
示すように、第１のフィールドチャネルストップイオン
注入を、素子のタイプ（ＮＭＯＳ、ＰＭＯＳ）に適合す
るドーパントを選定して所定の条件下でイオン注入を行
う。すなわち、アクティブ領域に、ＮＭＯＳトランジス
タを作製するためのホウ素（＋）イオン注入１３を４０
ｋｅＶの強さで、５．０×１０13イオン／ｃｍ2の密度
に注入する。なお、このイオン注入工程を省略し、後述
する第１のフィールド酸化工程の後に、イオン注入を１
回だけ行う工程を採用してもよい。ついで、図２（ｆ）
に示すように、第１のフィールド酸化工程を１０００
℃、Ｈ2／Ｏ2の雰囲気中で行い、フィールド酸化膜１０
を２５００Å程度に成長させる。この時、シリコン窒化
膜３上のポリシリコン膜６ａも酸化されて、シリコン酸
化膜６ｂとなる。そして、図２（ｇ）に示すように、Ｓ
ｉ3Ｎ4膜からなる側壁８をＨ3ＰＯ4（リン酸）溶液によ
りエッチングして除去し、さらに第２のフィールドチャ
ネルストップイオン注入を、素子のタイプ（ＮＭＯＳ、
ＰＭＯＳ）に適合するようにドーパントを選定して所定
の条件下で行う。すなわち、アクティブ領域にＮＭＯＳ
トランジスタを形成するためのホウ素（＋）イオン注入
１４を４０ＫｅＶ強さで、３．０×１０13イオン／ｃｍ
2の密度に注入する。ついで、図２（ｈ）に示すよう
に、第２のフィールド酸化工程を１０００℃、Ｈ2／Ｏ2
の雰囲気下で行い、フィールド酸化膜１０を２５００Å
程度に成長させる。そして、最終的にフィールド酸化膜
１１の厚さが、ほぼ５０００Åとなるように調整する。
この時、Ｓｉ3Ｎ4膜からなる側壁８の除去時に露出され
たポリシリコン膜６ａも同時に酸化されてシリコン酸化
膜６ｂとなる。次に、ＨＦ水溶液に浸してシリコン窒化
膜３上のシリコン酸化膜６ｂを除去し、さらに１８０℃
程度の温度のＨ3ＰＯ4水溶液に浸漬して、シリコン窒化
膜３を除去した後、パッド酸化膜２までＨＦ水溶液に浸
漬して除去することにより、フィールド領域にのみフィ
ールド酸化膜１２を形成する〔図２（ｉ）〕。なお、こ
の工程において、Ｓｉ3Ｎ4膜からなる側壁８を形成した
後、シリコン窒化膜３上のポリシリコン膜６ａを除去す
ると、第２のフィールド酸化工程が終了した後のシリコ
ン酸化膜６ｂを除去するための５０：１のＨＦ水溶液で
の浸漬工程を省略することが可能となる。さらに、第１
のフィールドチャネルストップイオン注入工程を、Ｓｉ
3Ｎ4膜からなる側壁８の形成後、第１のフィールド酸化
工程の前に行う場合には、イオン注入領域とアクティブ
領域の距離を大きくすることができ、同一量の不純物の
拡散が発生しても不純物の側面拡散量ΔＷを最初に離れ
た距離ほど縮めることができるので本発明の目的を達成
することができる。そして、第１のフィールドイオン注
入工程を省略し、第２のフィールドイオン注入工程のみ
を行っても本発明の目的を達成することができ、この場
合においても製作工程を単純化することができる。バー
ズビークの成長を抑制するために、Ｓｉ3Ｎ4膜とシリコ
ン基板との間の緩衝用のパッド酸化膜をアクティブパタ
ーンのエッジから側面エッチングした後、ポリシリコン
膜を蒸着して、アクティブパターンの側壁をポリシリコ
ン膜によりシーリングするので、パッド酸化膜が酸化時
に露出されることを防止し、フィールド酸化工程を２回
に分けて進行させることにより、第２のフィールド酸化
時にのみアクティブ領域のエッジ部分が酸化されるよう
にして、バーズビークの成長する環境（酸化時間、アク
ティブ領域側面のポリシリコン膜へのシーリング）を除
去して、バーズビークの成長を最小化することができ
る。さらに、フィールド領域にドーピングするチャネル
ストップイオン注入を、第１のフィールド酸化の後に行
うことにより、第２のフィールド酸化工程の間にのみフ
ィールド領域のドーパントがアクティブ領域への側面に
拡散するようにして、不純物の側面拡散量ΔＷを最小化
することができる。不純物の拡散距離Ｌｄは、Ｌｄ＝Ｄ
・ｔ1/2の式に基づいて概略計算することができる。こ
こで、Ｄは常数、ｔは酸化時間を示し、ｔは所望のフィ
ールド酸化膜の厚さを得るための酸化時間から第１のフ
ィールド酸化時間を差し引いた値であり、したがって不
純物の拡散距離Ｌｄは従来よりもずっと小さくなる。さ
らに、フィールド領域にドーピングされたドーパントの
拡散量を縮小することができ、フィールド領域に効果的
に不純物をドーピングでき、フィールド領域をチャネル
とする寄生フィールドトランジスタにおけるパンチスル
ー現象のコントロールが容易で、素子隔離特性を大きく
改善することができ、半導体素子の集積度を大幅に向上
できる。
（ｄ）および図２（ｅ）〜（ｉ）に示す本発明の半導体
素子間の隔離方法の工程図を用いて説明する。まず、図
１（ａ）に示すように、所望する半導体素子（すなわ
ち、ＰＭＯＳ、ＮＭＯＳまたはＣＭＯＳ）にしたがい、
シリコン基板１上に、パッド酸化膜（ＳｉＯ2膜）２
を、５００Åの厚さに熱酸化工程により形成し、ついで
減圧化学気相成長（ＬＰＣＶＤ）装置を用いて、シリコ
ン窒化膜３を２０００Å厚さに形成する。そして、通常
のフォトエッチング方式により、所望する素子の活性領
域と非活性領域を規定してアクティブパターンを形成す
る。すなわち、フォトレジストを塗布して、アクティブ
領域のフォトマスクを形成し、露光、現像してアクティ
ブ領域を規定するフォトレジストマスク４を形成する。
次に、フォトレジストマスク４を用いて、図１（ｂ）に
示すように、シリコン窒化膜３およびパッド酸化膜２を
エッチングして、アクティブパターン５を形成した後、
フォトレジストマスク４をＨ2ＳＯ4（硫酸）／Ｈ2Ｏ
2（過酸化水素）溶液に浸漬して除去する。次に、図１
（ｃ）に示すように、５０（水）：１（ＨＦ）のフッ化
水溶液に１０００秒間浸漬して、シリコン窒化膜３の下
方にあるパッド酸化膜２を、エッチング除去量９として
１０００Å程度をエッチング除去した後、ＬＰＣＶＤ方
式によって、ドーピングされないポリシリコン膜６ａを
５５０Åの厚さに蒸着して、さらにその上に、Ｓｉ3Ｎ4
膜７を１８００Å程度の厚さに蒸着する。図１（ｄ）に
示すように、アクティブパターン５の側面にＳｉ3Ｎ4膜
７の側壁スペースを作るために、Ｓｉ3Ｎ4膜７をＣＨＦ
3／ＣＦ4で反応性エッチング（ＲＩＥ：reactive ion e
tching）により、アクティブパターン５の側面にＳｉ3
Ｎ4膜からなる側壁８を形成する。次に、図２（ｅ）に
示すように、第１のフィールドチャネルストップイオン
注入を、素子のタイプ（ＮＭＯＳ、ＰＭＯＳ）に適合す
るドーパントを選定して所定の条件下でイオン注入を行
う。すなわち、アクティブ領域に、ＮＭＯＳトランジス
タを作製するためのホウ素（＋）イオン注入１３を４０
ｋｅＶの強さで、５．０×１０13イオン／ｃｍ2の密度
に注入する。なお、このイオン注入工程を省略し、後述
する第１のフィールド酸化工程の後に、イオン注入を１
回だけ行う工程を採用してもよい。ついで、図２（ｆ）
に示すように、第１のフィールド酸化工程を１０００
℃、Ｈ2／Ｏ2の雰囲気中で行い、フィールド酸化膜１０
を２５００Å程度に成長させる。この時、シリコン窒化
膜３上のポリシリコン膜６ａも酸化されて、シリコン酸
化膜６ｂとなる。そして、図２（ｇ）に示すように、Ｓ
ｉ3Ｎ4膜からなる側壁８をＨ3ＰＯ4（リン酸）溶液によ
りエッチングして除去し、さらに第２のフィールドチャ
ネルストップイオン注入を、素子のタイプ（ＮＭＯＳ、
ＰＭＯＳ）に適合するようにドーパントを選定して所定
の条件下で行う。すなわち、アクティブ領域にＮＭＯＳ
トランジスタを形成するためのホウ素（＋）イオン注入
１４を４０ＫｅＶ強さで、３．０×１０13イオン／ｃｍ
2の密度に注入する。ついで、図２（ｈ）に示すよう
に、第２のフィールド酸化工程を１０００℃、Ｈ2／Ｏ2
の雰囲気下で行い、フィールド酸化膜１０を２５００Å
程度に成長させる。そして、最終的にフィールド酸化膜
１１の厚さが、ほぼ５０００Åとなるように調整する。
この時、Ｓｉ3Ｎ4膜からなる側壁８の除去時に露出され
たポリシリコン膜６ａも同時に酸化されてシリコン酸化
膜６ｂとなる。次に、ＨＦ水溶液に浸してシリコン窒化
膜３上のシリコン酸化膜６ｂを除去し、さらに１８０℃
程度の温度のＨ3ＰＯ4水溶液に浸漬して、シリコン窒化
膜３を除去した後、パッド酸化膜２までＨＦ水溶液に浸
漬して除去することにより、フィールド領域にのみフィ
ールド酸化膜１２を形成する〔図２（ｉ）〕。なお、こ
の工程において、Ｓｉ3Ｎ4膜からなる側壁８を形成した
後、シリコン窒化膜３上のポリシリコン膜６ａを除去す
ると、第２のフィールド酸化工程が終了した後のシリコ
ン酸化膜６ｂを除去するための５０：１のＨＦ水溶液で
の浸漬工程を省略することが可能となる。さらに、第１
のフィールドチャネルストップイオン注入工程を、Ｓｉ
3Ｎ4膜からなる側壁８の形成後、第１のフィールド酸化
工程の前に行う場合には、イオン注入領域とアクティブ
領域の距離を大きくすることができ、同一量の不純物の
拡散が発生しても不純物の側面拡散量ΔＷを最初に離れ
た距離ほど縮めることができるので本発明の目的を達成
することができる。そして、第１のフィールドイオン注
入工程を省略し、第２のフィールドイオン注入工程のみ
を行っても本発明の目的を達成することができ、この場
合においても製作工程を単純化することができる。バー
ズビークの成長を抑制するために、Ｓｉ3Ｎ4膜とシリコ
ン基板との間の緩衝用のパッド酸化膜をアクティブパタ
ーンのエッジから側面エッチングした後、ポリシリコン
膜を蒸着して、アクティブパターンの側壁をポリシリコ
ン膜によりシーリングするので、パッド酸化膜が酸化時
に露出されることを防止し、フィールド酸化工程を２回
に分けて進行させることにより、第２のフィールド酸化
時にのみアクティブ領域のエッジ部分が酸化されるよう
にして、バーズビークの成長する環境（酸化時間、アク
ティブ領域側面のポリシリコン膜へのシーリング）を除
去して、バーズビークの成長を最小化することができ
る。さらに、フィールド領域にドーピングするチャネル
ストップイオン注入を、第１のフィールド酸化の後に行
うことにより、第２のフィールド酸化工程の間にのみフ
ィールド領域のドーパントがアクティブ領域への側面に
拡散するようにして、不純物の側面拡散量ΔＷを最小化
することができる。不純物の拡散距離Ｌｄは、Ｌｄ＝Ｄ
・ｔ1/2の式に基づいて概略計算することができる。こ
こで、Ｄは常数、ｔは酸化時間を示し、ｔは所望のフィ
ールド酸化膜の厚さを得るための酸化時間から第１のフ
ィールド酸化時間を差し引いた値であり、したがって不
純物の拡散距離Ｌｄは従来よりもずっと小さくなる。さ
らに、フィールド領域にドーピングされたドーパントの
拡散量を縮小することができ、フィールド領域に効果的
に不純物をドーピングでき、フィールド領域をチャネル
とする寄生フィールドトランジスタにおけるパンチスル
ー現象のコントロールが容易で、素子隔離特性を大きく
改善することができ、半導体素子の集積度を大幅に向上
できる。
【０００８】
【発明の効果】以上詳細に説明したように、本発明の半
導体素子の隔離方法によれば、従来技術における問題点
であったフィールド酸化膜のアクティブ領域への浸食に
よるバーズビークの成長を抑止することができ、またフ
ィールド領域にドーピングされた不純物のアクティブ領
域への拡散、浸食を最小化することが可能となり、トラ
ンジスタの狭いチャネルによる電流駆動能力の低下、Ｖ
Ｔの変動またはチャネル抵抗の増加に伴うスイッチング
スピードの減少等の問題を効果的に解消することがで
き、トランジスタの集積度ならびに性能を大きく向上さ
せることができる。
導体素子の隔離方法によれば、従来技術における問題点
であったフィールド酸化膜のアクティブ領域への浸食に
よるバーズビークの成長を抑止することができ、またフ
ィールド領域にドーピングされた不純物のアクティブ領
域への拡散、浸食を最小化することが可能となり、トラ
ンジスタの狭いチャネルによる電流駆動能力の低下、Ｖ
Ｔの変動またはチャネル抵抗の増加に伴うスイッチング
スピードの減少等の問題を効果的に解消することがで
き、トランジスタの集積度ならびに性能を大きく向上さ
せることができる。
【図１】本発明の実施例で例示した半導体素子の隔離方
法の過程を示す工程図。
法の過程を示す工程図。
【図２】本発明の実施例で例示した半導体素子の隔離方
法の過程を示す工程図。
法の過程を示す工程図。
【図３】従来のＬＯＣＯＳ法により形成された半導体素
子の断面構造の一例を示す図。
子の断面構造の一例を示す図。
【図４】従来のＬＯＣＯＳ法により形成された他の半導
体素子の断面構造の一例を示す図。
体素子の断面構造の一例を示す図。
【図５】従来のＬＯＣＯＳ法より形成されたアクティブ
領域への不純物の拡散状態を示す平面図。
領域への不純物の拡散状態を示す平面図。
１…シリコン基板 ２…パッド酸化膜 ３…シリコン窒化膜 ４…フォトレジストマスク ５…アクティブパターン ６ａ…ポリシリコン膜 ６ｂ…シリコン酸化膜（ポリシリコンを酸化した膜） ７…Ｓｉ3Ｎ4膜 ８…Ｓｉ3Ｎ4膜からなる側壁 ９…エッチング除去量 １０、１１、１２…フィールド酸化膜 １３、１４…ホウ素（＋）イオン注入 ３１…シリコン基板 ３２…パッド酸化膜 ３３…シリコン窒化膜 ３４…バーズビーク ３６…フィールド酸化膜 ４１…シリコン基板 ４２…パッド酸化膜 ４３…シリコン窒化膜 ４４…バーズビーク ４５…ポリシリコンバッファ層 ４６…フィールド酸化膜 Ｗ…アクティブ領域の幅 ΔＷ…不純物の側面拡散量 Ｌ…アクティブ領域の長さ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318 Ｂ 7352−4Ｍ 21/316 9274−4Ｍ Ｈ０１Ｌ 21/94 Ａ
Claims (25)
- 【請求項１】半導体素子の単一素子間を電気的に絶縁す
る半導体素子間の隔離方法において、 （ａ）半導体基
板上に、パッド酸化膜と窒化膜とを積層した後、アクテ
ィブ領域となる部分のパッド酸化膜と窒化膜とを、非等
方性のエッチングにより除去してアクティブパターンを
形成する段階と、 （ｂ）上記窒化膜とシリコン基板との間のパッド酸化膜
を、湿式エッチングによりアクティブパターンの端部か
ら水平方向に所定量をエッチング除去する段階と、 （ｃ）上記（ｂ）の段階で除去したパッド酸化膜が存在
した空間にまで埋め戻されるように、基板全面にシリコ
ン膜を形成する段階と、 （ｄ）さらに、上記基板全面に窒化シリコン膜を蒸着し
た後、非等方性のエッチングを行うことにより、アクテ
ィブパターンの側壁部に、上記窒化シリコン膜よりなる
側壁部を形成する段階と、 （ｅ）フィールド酸化を施して、基板上に露出されたシ
リコン膜とシリコン基板とを酸化する第１のフィールド
酸化膜を形成する段階と、 （ｆ）上記（ｄ）の段階で形成したアクティブパターン
側壁部の窒化シリコン膜を除去した後、フィールド領域
へのチャネルストップイオン注入を行う段階と、 （ｇ）さらに、フィールド酸化を施して第２のフィール
ド酸化膜を形成する段階を、少なくとも含むことを特徴
とする半導体素子間の隔離方法。 - 【請求項２】請求項１において、（ｂ）段階で行う湿式
エッチング方法は、フッ化水素系の水溶液を用いること
を特徴とする半導体素子間の隔離方法。 - 【請求項３】請求項２において、フッ化水素系の水溶液
は、水またはアンモニア水溶液に希釈したフッ化水素水
溶液であることを特徴とする半導体素子間の隔離方法。 - 【請求項４】請求項１において、（ｃ）段階で行う基板
全面に形成するシリコン膜は、ポリシリコンを蒸着して
形成したポリシリコン膜であることを特徴とする半導体
素子間の隔離方法。 - 【請求項５】請求項１において、（ｄ）段階で行う窒化
シリコン膜の非等方性エッチング方法は、方向性の大き
い反応性イオンエッチングを用いることを特徴とする半
導体素子間の隔離方法。 - 【請求項６】請求項１において、（ｆ）段階で行うフィ
ールド領域へのチャネルストップイオン注入するドーパ
ントは、露出されたシリコン基板がＮ形である場合に
は、リン（Ｐ）イオンもしくはヒ素（Ａｓ）イオンを用
いることを特徴とする半導体素子間の隔離方法。 - 【請求項７】請求項１において、（ｆ）段階で行うフィ
ールド領域へのチャネルストップイオン注入するドーパ
ントは、露出されたシリコン基板がＰ形である場合に
は、ホウ素（Ｂ）単一イオンもしくはフッ化ホウ素イオ
ン（ＢＦ2 +）を用いることを特徴とする半導体素子間の
隔離方法。 - 【請求項８】請求項１において、（ｃ）段階で基板全面
に形成するシリコン膜は、減圧化学気相成長（ＬＰＣＶ
Ｄ）法で形成する非晶質シリコン膜もしくはポリシリコ
ン膜であることを特徴とする半導体素子間の隔離方法。 - 【請求項９】請求項１において、（ｅ）段階で行う第１
フィールド酸化膜の形成、および（ｇ）段階で行う第２
フィールド酸化膜の形成は、それぞれのフィールド酸化
膜の厚さを調整して形成することを特徴とする半導体素
子間の隔離方法。 - 【請求項１０】請求項１において、（ｅ）段階で形成す
る第１フィールド酸化膜の膜厚と、（ｇ）段階で形成す
る第２フィールド酸化膜の膜厚は、ほぼ等しい膜厚に形
成することを特徴とする半導体素子間の隔離方法。 - 【請求項１１】請求項１において、（ｅ）段階で形成す
る第１フィールド酸化膜の膜厚を、（ｇ）段階で形成す
る第２フィールド酸化膜の膜厚よりも厚く形成すること
を特徴とする半導体素子間の隔離方法。 - 【請求項１２】請求項１において、（ｄ）段階におい
て、アクティブパターンの側壁部に窒化シリコン膜を形
成した後、（ｃ）段階で形成したシリコン膜の露出され
た部分をエッチングにより除去することを特徴とする半
導体素子間の隔離方法。 - 【請求項１３】半導体素子の単一素子間を電気的に絶縁
する半導体素子間の隔離方法において、 （ａ）半導体
基板上に、パッド酸化膜と窒化膜とを積層した後、アク
ティブ領域となる部分のパッド酸化膜と窒化膜とを、非
等方性のエッチングにより除去してアクティブパターン
を形成する段階と、 （ｂ）上記窒化膜とシリコン基板との間のパッド酸化膜
を、湿式エッチングによりアクティブパターンの端部か
ら水平方向に所定量をエッチング除去する段階と、 （ｃ）上記（ｂ）の段階で除去したパッド酸化膜が存在
した空間にまで埋め戻されるように、基板全面にシリコ
ン膜を形成する段階と、 （ｄ）さらに、上記基板全面に窒化シリコン膜を蒸着し
た後、非等方性のエッチングを行うことにより、アクテ
ィブパターンの側壁部に、上記窒化シリコン膜よりなる
側壁部を形成する段階と、 （ｅ′）フィールド領域へのチャネルストップイオン注
入を行う段階と、 （ｆ′）フィールド酸化を施して、露出されたシリコン
膜とシリコン基板とを酸化して第１のフィールド酸化膜
を形成する段階と、 （ｇ′）上記窒化シリコン膜よりなる側壁部を除去した
後、さらにフィールド酸化を施して第２のフィールド酸
化膜を形成する段階を、少なくとも含むことを特徴とす
る半導体素子間の隔離方法。 - 【請求項１４】請求項１３において、（ｂ）段階で行う
湿式エッチング方法は、フッ化水素系の水溶液を用いる
ことを特徴とする半導体素子間の隔離方法。 - 【請求項１５】請求項１４において、フッ化水素系の水
溶液は、水またはアンモニア水溶液に希釈したフッ化水
素水溶液であることを特徴とする半導体素子間の隔離方
法。 - 【請求項１６】請求項１３において、（ｃ）段階で行う
基板全面に形成するシリコン膜は、ポリシリコンを蒸着
して形成したポリシリコン膜であることを特徴とする半
導体素子間の隔離方法。 - 【請求項１７】請求項１３において、（ｄ）段階で行う
窒化シリコン膜の非等方性エッチング方法は、方向性の
大きい反応性イオンエッチングを用いることを特徴とす
る半導体素子間の隔離方法。 - 【請求項１８】請求項１３において、（ｅ′）段階で行
うフィールド領域へのチャネルストップイオン注入する
ドーパントは、露出されたシリコン基板がＮ形である場
合はリン（Ｐ）イオンもしくはヒ素（Ａｓ）イオンを用
いることを特徴とする半導体素子間の隔離方法。 - 【請求項１９】請求項１３において、（ｅ′）段階で行
うフィールド領域へのチャネルストップイオン注入する
ドーパントは、露出されたシリコン基板がＰ形である場
合はホウ素（Ｂ）単一イオンもしくはフッ化ホウ素イオ
ン（ＢＦ2 +）を用いることを特徴とする半導体素子間の
隔離方法。 - 【請求項２０】請求項１３において、（ｃ）段階で基板
全面に形成するシリコン膜は、減圧化学気相成長（ＬＰ
ＣＶＤ）法で形成する非晶質シリコンもしくはポリシリ
コンであることを特徴とする半導体素子間の隔離方法。 - 【請求項２１】請求項１３において、（ｆ′）段階でで
行う第１フィールド酸化膜の形成、および（ｇ′）段階
で行う第２フィールド酸化膜の形成は、それぞれのフィ
ールド酸化膜の厚さを調整して形成することを特徴とす
る半導体素子間の隔離方法。 - 【請求項２２】請求項１３において、（ｆ′）段階で形
成する第１フィールド酸化膜の膜厚と、（ｇ′）段階で
形成する第２フィールド酸化膜の膜厚は、ほぼ等しい膜
厚に形成することを特徴とする半導体素子間の隔離方
法。 - 【請求項２３】請求項１３において、（ｆ′）段階で形
成する第１フィールド酸化膜の膜厚を、（ｇ′）段階で
形成する第２フィールド酸化膜の膜厚よりも厚く形成す
ることを特徴とする半導体素子間の隔離方法。 - 【請求項２４】請求項１３において、（ｄ）段階におい
てシリコン窒化膜の側壁部を形成した後、（ｃ）段階で
形成したシリコン膜の露出された部分をエッチングによ
り除去することを特徴とする半導体素子間の隔離方法。 - 【請求項２５】半導体素子の単一素子間を電気的に絶縁
する半導体素子間の隔離方法において、 シリコン基板
上に、パッド酸化膜および窒化膜を積層して、アクティ
ブ領域のパターンを形成する段階と、 上記パッド酸化膜を、フッ化水素（ＨＦ）の溶液に浸漬
して、上記パッド酸化膜の側面を一部分エッチング除去
する段階と、 次に、ポリシリコンを蒸着して、フィールド酸化の際
に、酸素の拡散経路であるパッド酸化膜が酸化雰囲気に
露出されないようにする段階と、 フィールド領域側面に、窒化膜よりなる側壁を形成し
て、フィールド酸化領域と活性領域との距離を大きくす
る段階と、 フィールド領域へのチャネルストップイオン注入を、第
１のフィールド酸化を終了した後に、フィールド領域側
面の窒化膜よりなる側壁を除去して、第２のフィールド
酸化を施す前に行い、酸化時間を短縮することにより不
純物の拡散距離を最小にし、バーズビーク欠陥部の成長
を最小化する段階を、少なくとも含むことを特徴とする
半導体素子間の隔離方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027563A KR960014448B1 (ko) | 1993-12-14 | 1993-12-14 | 반도체 소자간의 격리방법 |
| KR1993-27563 | 1993-12-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201978A true JPH07201978A (ja) | 1995-08-04 |
| JP2724288B2 JP2724288B2 (ja) | 1998-03-09 |
Family
ID=19370825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6267138A Expired - Fee Related JP2724288B2 (ja) | 1993-12-14 | 1994-10-31 | 半導体素子間の隔離方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5563091A (ja) |
| JP (1) | JP2724288B2 (ja) |
| KR (1) | KR960014448B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0146528B1 (ko) * | 1995-04-11 | 1998-11-02 | 김주용 | 반도체 소자의 제조방법 |
| US5679601A (en) * | 1996-12-10 | 1997-10-21 | Powerchip Semiconductor Corp. | LOCOS method using encapsulating polysilicon/silicon nitride spacer |
| KR100224780B1 (ko) * | 1996-12-31 | 1999-10-15 | 김영환 | 반도체 소자의 필드산화막 제조방법 |
| US6057209A (en) * | 1997-07-10 | 2000-05-02 | Advanced Micro Devices, Inc. | Semiconductor device having a nitrogen bearing isolation region |
| US6133118A (en) * | 1997-08-22 | 2000-10-17 | Acer Semiconductor Manufacturing Inc. | Edge polysilicon buffer LOCOS isolation |
| TW358236B (en) * | 1997-12-19 | 1999-05-11 | Nanya Technology Corp | Improved local silicon oxidization method in the manufacture of semiconductor isolation |
| KR100275730B1 (ko) * | 1998-05-11 | 2000-12-15 | 윤종용 | 트렌치 소자분리 방법 |
| KR100275600B1 (ko) * | 1998-08-27 | 2000-12-15 | 한신혁 | 반도체 소자의 트렌치 형성 방법 |
| US6306726B1 (en) | 1999-08-30 | 2001-10-23 | Micron Technology, Inc. | Method of forming field oxide |
| KR100480604B1 (ko) * | 2002-07-24 | 2005-04-06 | 삼성전자주식회사 | 저에너지 이온주입을 이용한 반도체 소자의 쉘로우 웰 형성방법 |
| KR100538069B1 (ko) * | 2003-12-16 | 2005-12-20 | 매그나칩 반도체 유한회사 | 암신호 감소를 위한 이미지센서의 소자분리 방법 |
| US20110014726A1 (en) | 2009-07-20 | 2011-01-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming shallow trench isolation structure |
| US10163679B1 (en) | 2017-05-31 | 2018-12-25 | Globalfoundries Inc. | Shallow trench isolation formation without planarization |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62112344A (ja) * | 1985-11-11 | 1987-05-23 | Clarion Co Ltd | 半導体装置の製造方法 |
| KR880008448A (ko) * | 1986-12-17 | 1988-08-31 | 강진구 | 측면 격리 소자 분리방법 |
| JPS6430245A (en) * | 1987-07-27 | 1989-02-01 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPH01283854A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | 半導体装置の製造方法 |
| JP2722518B2 (ja) * | 1988-09-02 | 1998-03-04 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH02304927A (ja) * | 1989-05-19 | 1990-12-18 | Nec Corp | 半導体装置の製造方法 |
| JPH04123431A (ja) * | 1990-09-13 | 1992-04-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH04151852A (ja) * | 1990-10-15 | 1992-05-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH06163528A (ja) * | 1992-11-20 | 1994-06-10 | Nippon Steel Corp | 半導体装置の製造方法 |
-
1993
- 1993-12-14 KR KR1019930027563A patent/KR960014448B1/ko active IP Right Grant
-
1994
- 1994-10-31 JP JP6267138A patent/JP2724288B2/ja not_active Expired - Fee Related
- 1994-12-13 US US08/355,393 patent/US5563091A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR960014448B1 (ko) | 1996-10-15 |
| US5563091A (en) | 1996-10-08 |
| KR950021356A (ko) | 1995-07-26 |
| JP2724288B2 (ja) | 1998-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471525A (en) | Method for manufacturing semiconductor device utilizing two-step etch and selective oxidation to form isolation regions | |
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| KR960011861B1 (ko) | 반도체장치의 소자 분리 방법 | |
| JP2929419B2 (ja) | 半導体素子の製造方法 | |
| JP2724288B2 (ja) | 半導体素子間の隔離方法 | |
| JPH0519308B2 (ja) | ||
| US5229317A (en) | Method for preventing out-diffusion of phosphorous and boron in a bpsg-buried trench | |
| US6562707B2 (en) | Method of forming a semiconductor device using selective epitaxial growth | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| US6033971A (en) | Semiconductor device having an element isolating oxide film and method of manufacturing the same | |
| US5318922A (en) | Method for manufacturing a semiconductor device | |
| JP3076772B2 (ja) | 半導体素子の素子分離膜形成方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| KR100500581B1 (ko) | 반도체 장치에서 게이트 전극 형성 방법 | |
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| JP3518471B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| KR100500943B1 (ko) | 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법 | |
| KR100249026B1 (ko) | 반도체장치의 소자 격리 방법 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100337073B1 (ko) | 반도체소자간의격리방법 | |
| KR100663609B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR20040054916A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR19990066239A (ko) | 셜로우 트랜치 아이솔레이션을 구비한 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |