JPH04151852A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04151852A
JPH04151852A JP27749890A JP27749890A JPH04151852A JP H04151852 A JPH04151852 A JP H04151852A JP 27749890 A JP27749890 A JP 27749890A JP 27749890 A JP27749890 A JP 27749890A JP H04151852 A JPH04151852 A JP H04151852A
Authority
JP
Japan
Prior art keywords
film
silicon
oxide film
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27749890A
Other languages
English (en)
Inventor
Yoshiyuki Ishigaki
佳之 石垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27749890A priority Critical patent/JPH04151852A/ja
Publication of JPH04151852A publication Critical patent/JPH04151852A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明に、半導体装置の製造方法に関し、特に半導体
装置の素子分離構造の製造方法に関するものである。
〔従来の技術〕
同一基板上に複数の素子を形成する半導体装置では、各
素子間を電気的に分離する技術が軍警である。従来より
、シリコン基板とシリコン窒化膜との酸化膜の成長速反
差を利用した選択酸化法による素子分離は広く用いられ
ている。
第2図(a)〜(d) U従来の半導体装置の素子分離
構造の製造方法の第1の例を示す断面図である。
図において、illハシリコン単結晶等よりなる半導体
基板(以下、シリコン基板と称す) 、 (2+はシリ
コン基板ill上に形成されるシリコン酸化膜、(3)
はシリコン酸化膜(2)上に形成されるシリコン窒化膜
、I4+Hシリコン窒化膜(3)上に形成されるフォト
・レジスト膜、(5a)はシリコン基板i11に注入さ
れた不純物領域、(5b)は不純物領域(5a)の拡散
形成されたもので、隣接する素子間を電気的に分離する
チャネル−ストッパ、1611dチヤネル・ストッパ(
5b)の上に形成され、素子間を分離するためのフィー
ルド絶縁膜である。
なお、この場合、シリコン基板+111’JP型、不純
物層[(5a)およびチャネル・ストッパ(5b) i
d P”型にそれぞれ形成されている。
次に製造方法について説明する。
捷ず、P型のシリコン基板fil上の全面に熱酸化法[
よってシリコン酸化膜(21全形成し、さらにその上の
全面にCVD法により、シリコン窒化膜(31ヲ形成す
る。ここで、このシリコン酸化膜(21ば]010dy
n/cm2の引張り応力をもつシリコン窒化膜(3)の
応力を緩和するように働くものである。この後、シリコ
ン窒化膜(3)上の全面にフォト・レジスト膜(4を形
成し、これをフォトリングラフィ技術によりパターン化
する(第2図(a))。
次に、パターン化されたフォト・レジスト膜(4)をマ
スクにして、下地のシリコン窒化膜(3)を、例えば反
応性イオンエツチングc以下、RIEと称す)で選択的
に除去する。続いて、シリコン基板(1)上より、例え
ばpgとなるホウ素(B)イオンを注入してP型の不純
物領域(5a)を形成する。この後、フォト・レジスト
膜(4)をアッシング法等により除去する(第2図(b
))。
次に、水蒸気を用いた湿式酸化を行うことにより、シリ
コン窒化膜(3)で覆われた部分を除く部分のシリコン
基板(1)が酸化され、フィールド絶縁膜(6)が形成
される。このとき、シリコン窒化膜(3)の端部の下に
もフィールド絶縁膜(6)の一部が侵入する。また、フ
ィールド絶縁膜(61の形成の際に、すでに注入されて
あったP型の不純物層[(5a)のBイオンが拡散され
、不純物層となってチャネル・ストッパ(5b)が形成
される(第2図(C))。
次に、シリコン窒化膜(3)を、例えばリン酸を用いた
ウェット・エツチングにより除去する。これにより、素
子分離構造が形成される(第2図(d))。
なお、上記の従来例でHp型のシリコン基板tl+にお
ける場合であるため、フィールド絶縁膜(6)直下近傍
のP型シリコン基板illがN型に反転しやすくなり、
P′+型のチャネル・ストッパ(5b) ’に形成する
必要があるが、N型のシリコン基板の場合には、チャネ
ル・ストッパ(5b) ’e影形成る必要はない。
このような従来の素子分離構造の製造方法では、フィー
ルド絶縁膜(6)が盛り上がって形成されるため、シリ
コン基板+11表面の凹凸が大きくなってしまい、後工
程の素子形成の際に障害になる。寸た、フィールド絶縁
膜(61がシリコン窒化膜(31の端部の下にも一部が
侵入して形成されるため、フィールド絶縁膜(61の端
部は横方向に細長く伸びた形状となる。このため、素子
分離領域の占める面積が大きくなりすぎたり、また、ト
ランジスタ形成時にゲート幅が小さくなり狭チャネル効
果が大きくなるという間−があった。
このような問題点を解消するために、従来、次のような
方法が考えられている。すなわち、これを第3図を用い
て説明する〇 第3図(a)〜(1)は、従来の半導体装置の素子分離
構造の製造方法の第2の例を示す断面図である。
図において、(Illldシリコン基板、 (12)は
シリコン基板(fil上に形成される第1のシリコン酸
化膜、α3)は第1のシリコン酸化膜(12)上に形成
される第1のシ・リコン窒化膜114)l−filのシ
リコン窒化膜03)上に形成される第2のシリコン酸化
膜、(+51U第2のシリコン酸化膜H上に形成される
フォト・レジスト膜である。(16)はシリコン基板(
1)の所定領域に形成される溝、(17a)U溝(16
)が形成されたシリコン基板(1)上の全面に形成され
る第2のシリコン窒化膜、(17b) U第2のシリコ
ン窒化膜(17a)のうち溝θφの内部の一部に残され
る第3のシリコン窒化膜、(18a)は第2のシリコン
窒化膜(17a)上に形成される第3のシリコン酸化膜
、(18b)は第3のシリコン酸化膜のうち、溝(16
)の内部に残されてサイドウオールを形成した第4の酸
化膜、(19a)ld溝αΦの下のシリコン基板il+
に注入された不純物領域、(19b)は隣接する素子間
を電気的に分離するチャネル・ストッパ、−ハチャネル
・ストッパ(19b)の上に形成され、素子間全分離す
るためのフィールド絶縁膜である。
なお、この場合もシリコン基板illはP型、不純物領
[(19a)およびチャネル・ストッパ(19b) U
P+型にそれぞれ形成されている。
次に製造方法を説明する。
1ず、P型のシリコン基板(11)上の全面に熱酸化法
によって第1のシリコン酸化膜02)を約500Aの膜
厚に形成し、さらにその上の全面VCCVD法により第
1のシリコン窒化膜(1317ff:約500Aの膜厚
に、続いて第2のシリコン酸化膜(+4)全豹100O
Aの膜厚に順次形成する。ここで、この第1のシリコン
酸化膜θ乞ば10”dyn/cm2の引っ張り応力をも
つ第1のシリコン窒化膜(13)の応力を緩和するよう
に働くものである(第3図(a))。
次に、第2のシリコン酸化膜0舶上の全面にフォト・レ
ジスト膜Q5)’(i−形成し、フォトリングラフィ技
術によりパターン化する。その後、このフォト・レジス
ト膜(国のパターンをマスクにして、下地の第2のシリ
コン酸化膜Q4)、第1のシリコン窒化膜α3)、第1
のシリコン酸化膜(12)を、例えばトリフロロメタン
(CHF3)十酸素(02)系ガスによるRIEにより
、順次エツチング除去した後、さらにシリコン基板(+
11 ’i5、例えば塩素(CL2)+ヘリウム(He
 )ガスによるRIEにより約300OAの深さにエツ
チング除去して溝α6)全形成する(第3図(b))。
次に、フォト・レジスト膜(1ωをアッシング法により
除去する(第3図(C))。
次に、シリコン基板(11)上の全面に、CVD法によ
り第2のシリコン窒化膜(17a)を約500Aの膜厚
に形成し、さらにその上の全面にCVD法により第3の
シリコン酸化膜(18a) を約300OAの膜厚に形
成する(第3図(d))。
次に、第3のシリコン酸化膜(18a) f、例えばC
HF 3 + 02系ガスによるRIEにより、第2の
シリコン窒化膜(17g)の主面上から除去されるよう
にエツチング除去すると、溝(Ietの内部の側壁に第
3のシリコン酸化膜(18a)の一部が残存してサイド
ウオールとなり、第4のシリコン酸化膜(18b)が形
成される(第3図(e))。
次に、第2のシリコン窒化膜(17g)の露出部分を、
例えばCHF3+02系ガスによるRIE Kよりエツ
チング除去すると、溝帥内部で第4のシリコン酸化膜(
18b)の外側KL字型に第3のシリコン窒化膜(17
b)が形成される。その後、シリコン基板(11)上よ
う、例えばP型となるBイオンを、例えば打ち込みエネ
ルギー80KeV 、ドーズN1oI3/cm2テ注入
してP型の不純物領域(19a) f形成する(第3図
(f))。
次に、第2のシリコン酸化膜α舶および第4のシリコン
酸化膜(18b) t、弗酸系のエツチング液を用いた
ウェット・エツチングにより除去する(第3図(g))
次に、約1000℃で水蒸気を甲いた湿式酸化を行うこ
とにより、第1のシリコン窒化膜(13)および第3の
シリコン窒化膜(17b)で覆われていない部分のシリ
コン基板(11)を酸化し、約500OAの厚さとなる
フィールド絶縁膜(2G) ’t−形成する。このとき
、すでに注入されてあったP型の不純物領域(19a)
のBイオンが拡散され、チャネル・ストッパ(19b)
が形成される(第3図(h))。
次に、第1のシリコン窒化膜(13)および第3のシリ
コン窒化膜(17b)を、例えば熱リン酸を用いたウェ
ット・エツチングにより除去する(第3図(1))。
なお、上記第2の従来例においても、P型のシリコン基
板QI K−おける場合であるが、第1の従来例と同様
に、N型のシリコン基板の場合にはチャネル・ストッパ
(19b) i形成する必要は無い。
このような素子分離構造の製造方法では、溝α6)を形
成して溝(16)の底部に露出したシリコン基板(11
)を酸化することによってフィールド絶縁膜(社)を形
成しているため、前記第1の例のようにフィールド絶縁
膜(20)ハ盛り上がって形成されないが、フィールド
絶縁膜−の表面の中央部がくぼんだ状態となる。
また、第4のシリコン酸化膜(18b)および第3のシ
リコン窒化膜(17b)がフィールド絶縁膜−形成時に
横方向への酸化の進行を遅らせる働きをするため、前記
第1の例に比べて、フィールド絶縁膜(2))の端部が
横方向に細長く伸びるのが防止されている。
〔発明が解決しようとする課題〕
第2の例による素子分離構造は以上のように製造されて
いるので、フィールド絶縁膜(20)の表面の図示中央
部がくぼんだ状態に形成される。このためシリコン基板
(11)表面の凹凸が大きくなり、後工程の素子形成の
際に障害になる。
また、フィールド絶縁膜(20)の端部が横方向に細長
く伸びるのは、第2図に示す第1の例に比べて改善され
てはいるが、フィールド絶縁膜(20)形成時に第3の
シリコン窒化膜(17b )と第1のシリコン窒化膜(
3)下部まで酸化が進行し、そのため素子分離領域の占
める面積が大きくなり、後にトランジスタ形成を行うと
、狭チャネル効果が大きくなり、信頼性の悪いものにな
ってしまうという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、その目的とするところは、素子分離のための
絶縁膜形成後におけるシリコン基板表面の十分な平坦化
が可能で、素子分離領域の増加を防止でき、信頼性の高
い素子分離構造が形成される製造方法を提供することで
ある。
〔課題を解決するための手段〕
この発明に係る半導体装置の製造方法は、半導体基板の
一主面上に、第1のシリコン酸化膜、第1のシリコン窒
化膜、第2のシリコン酸化膜を順次形成する第1の工程
と、素子分離領域となるべき部分の上記第2のシリコン
酸化膜、第1のシリコン窒化膜、第1のシリコン酸化膜
ふ・よび基板の一部をエツチング除去して上記基板の主
面部に溝を形成する第2の工程と、上記溝内の底面の内
央部を除いた上記溝の内壁部に第3の窒化膜および第4
のシリコン酸化膜を形成する第3の工程と、上記溝内部
の底面の内央部に選択的にシリコン膜を形成する第4の
工程と、上記基板を酸化処理し、上記シリコン膜および
これと接合される基板部が酸化されて分離絶縁膜が形成
される第5の工程とを含むものである。
〔作用〕
この発明においては、素子分離領域に形成された溝内部
の底面の内央部にシリコン膜を形成するため、分離用絶
縁膜形成のために酸化すると、まずシリコン膜が酸化さ
れる。そのため溝に酸化膜が埋め込まれやすくなり、分
離用絶縁膜形成後における基板表面は凹凸が少なくなる
。また、シリコン膜の酸化において、溝の壁面に形成さ
れた第3の窒化膜が横方向の酸化を抑止させる働きをす
るため、分離用酸化膜の横方向への酸化の進行が遅れ、
素子分離領域の増加を防止できる。
〔実施例〕
以下、この発明の一実施例を図について説明する。なお
、従来の技術の説明と重複する部分に、適宜その説明を
省略する。
第1図(a)〜(j)はこの発明の一実施例による素子
分離構造の製造方法を示す断面図である。
図において、(11)〜(20)は従来のものと同じも
の、(21) fd不純物領戚(19a )の上に形成
された多結晶シリコン膜である。
次に製造方法を説明する。
捷ず、基板(11)表面に第1のシリコン酸化膜(+2
) 。
第1のシリコン窒化膜(13) 、第2のシリコン酸化
膜0舶を順次形成し、素子分離領域に溝06)全形成す
る。
その後、溝06)内部の壁面のうち底面の自失部以外の
部分に、第3のシリコン窒化膜(17b)および第4の
シリコン酸化膜(18b) ’e影形成、イオン注入に
より不純物領域(19a) @形成するが、この工程ま
では従来の技術における@3図(a)〜(f)に示す製
造方法と同じであり、その説明は省略する(第1図(、
)〜(f))。
次に基板(11)を温度800〜1000℃で例えばジ
クロルシラン、水素、塩化水素の混合雰囲気下でCVD
法により処理し、多結晶シリコン膜はを溝帥の底面部の
不純物領M、 (19a)の上にのみ選択的に、数百〜
数千Aの膜厚になるように形成する(第1図(g))。
次に、第2のシリコン酸化膜α4)および第4のシリコ
ン酸化膜(18b) i、弗酸系のエツチング液を用い
たウェット・エツチングにより除去する(第1図(h)
)。
次に、約1000℃で水蒸気を甲いた湿式酸化を行うこ
とにより、第1のシリコン窒化膜03)および第3のシ
リコン窒化膜(17b)で覆われていない部分のシリコ
ン基板H@n化処理し、フィールド絶縁膜(20)が約
5000Aの厚さとな2・ように形成する。このとき、
すでに注入されてあったp9の不純物領域(19a )
のBイオンが拡散され、不純物層となってチャネル・ス
トッパ(19b)が形成される(第1図0))。
次に、第1のシリコン窒化膜(!3)および第3のシリ
コン窒化膜(17b)を、例えば熱リン酸全戸いたウェ
ット・エツチングにより除去する。これにより、素子分
離構造が完成される(第1図(j))。
以上のような素子分離構造の製造方法でば、溝θ6)の
底面部で不純物領域(19a)の上に多結晶シリコン膜
(21) ’!i=形成した後、酸化処理してフィール
ド絶縁膜(20i ’i影形成る。そのため、フィール
ド絶縁膜(20)形成時に、1ず多結晶シリコン膜(2
)1)が酸化され、その後、多結晶シリコン膜し1)の
下のシリコン基板(11)が酸化される。多結晶シリコ
ン膜(21)の酸化においては、多結晶シリコン膜(2
]+の端部は第3のシリコン窒化膜(17b)と接して
いるため、第3のシリコン窒化膜(17b)が横方向へ
の酸化を抑える働きをする。これにより第3のシリコン
窒化膜(17b)とシリコン基板(11)界面への横方
向の酸化の進行は遅れ、酸化膜は溝06)に埋め込壕れ
やすくなる。従って、得られたフィールド絶縁膜(20
)は平坦化され、シリコン基板(11)表面の凹凸は少
なくなる。
また、横方向の酸化の進行が遅れるので、素子分離領域
の増加も抑制される。
なお、上記実施例においては、P型のシリコン基板(l
11における場合について示したが、N型のシリコン基
板の場合では不純物層*(19a)お−よびチャネル・
ストッパ(19b)H形成する必要はない。
また、上記実施例では、多結晶シリコン膜(21)’を
形成したが、単結晶シリコン膜マタハ非晶質シリコン膜
であってもよく、上記と同様の効果がある。
〔発明の効果〕
以上詳述したように、この発明によれば、素子分離領域
に形成された溝内部の底面の自失部にシリコン膜を形成
するため、分離用絶縁膜形成後のシリコン基板表面は凹
凸が少なく十分に平坦化される。′−!た素子分離領域
の増加も抑制され、後にトランジスタ形成を行うと狭チ
ャネル効果の小さ0輸 い信頼性の高いトランジスタが形成できる。
【図面の簡単な説明】
第1図(8)〜(j)はこの発明の一実施例の素子分離
構造の製造工程を示す断面図、第2図(a)〜(d)は
従来の素子分離構造の製造工程の第1の例を示す断面図
、第3図(a)〜(1)は従来の素子分離構造の製造工
程の第2の例を示す断面図である。 図において、(II+はシリコン基板、(12)は第1
のシリコン酸化膜、Q3)ld第1のシリコン窒化膜、
(14)は第2のシリコン酸化膜、(16)は溝、(1
7b )げ第3″のシリコン窒化膜、(18b)は第4
のシリコン酸化膜、(20)dフィールド絶縁膜、(2
1)ぼシリコン膜である。 なお、各図中、同一符号は同一、捷たは相当部分を示す

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に第1のシリコン酸化膜、第1のシリコン
    窒化膜、第2のシリコン酸化膜を順次形成する第1の工
    程と、素子分離領域となるべき部分の上記第2のシリコ
    ン酸化膜、第1のシリコン窒化膜、第1のシリコン酸化
    膜および基板の一部をエッチング除去して上記基板の主
    面部に溝を形成する第2の工程と、上記溝内の底面の内
    央部を除いた上記溝の内壁部に第3のシリコン窒化膜お
    よび第4のシリコン酸化膜を形成する第3の工程と、上
    記溝内部の底面の内央部に選択的にシリコン膜を形成す
    る第4の工程と、上記基板を酸化処理し、上記シリコン
    膜およびこれと接合される基板部が酸化されて分離絶縁
    膜が形成される第5の工程とを含むことを特徴とする半
    導体装置の製造方法。
JP27749890A 1990-10-15 1990-10-15 半導体装置の製造方法 Pending JPH04151852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27749890A JPH04151852A (ja) 1990-10-15 1990-10-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27749890A JPH04151852A (ja) 1990-10-15 1990-10-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04151852A true JPH04151852A (ja) 1992-05-25

Family

ID=17584438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27749890A Pending JPH04151852A (ja) 1990-10-15 1990-10-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04151852A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563091A (en) * 1993-12-14 1996-10-08 Goldstar Electron Co., Ltd. Method for isolating semiconductor elements
US5681776A (en) * 1994-03-15 1997-10-28 National Semiconductor Corporation Planar selective field oxide isolation process using SEG/ELO
US5686347A (en) * 1994-12-27 1997-11-11 United Microelectronics Corporation Self isolation manufacturing method
US6297093B1 (en) * 1998-03-26 2001-10-02 Stmicroelectronics S.A. Method of making an electrically programmable memory cell
KR100885287B1 (ko) * 2002-07-10 2009-02-23 매그나칩 반도체 유한회사 반도체소자의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563091A (en) * 1993-12-14 1996-10-08 Goldstar Electron Co., Ltd. Method for isolating semiconductor elements
US5681776A (en) * 1994-03-15 1997-10-28 National Semiconductor Corporation Planar selective field oxide isolation process using SEG/ELO
US5686347A (en) * 1994-12-27 1997-11-11 United Microelectronics Corporation Self isolation manufacturing method
US6297093B1 (en) * 1998-03-26 2001-10-02 Stmicroelectronics S.A. Method of making an electrically programmable memory cell
US6521942B2 (en) 1998-03-26 2003-02-18 Stmicroelectronics S.A. Electrically programmable memory cell
KR100885287B1 (ko) * 2002-07-10 2009-02-23 매그나칩 반도체 유한회사 반도체소자의 제조방법

Similar Documents

Publication Publication Date Title
EP1164636B1 (en) Method to form self aligned, L-shaped sidewall spacers
US5328867A (en) Peroxide clean before buried contact polysilicon deposition
JP3039978B2 (ja) 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法
JPH04151852A (ja) 半導体装置の製造方法
JP3628362B2 (ja) 半導体装置の隔離構造の製造方法
KR100433868B1 (ko) Cmos회로장치의형성방법
KR100244272B1 (ko) 반도체소자의 격리막 형성방법
JPS6252950B2 (ja)
JP2002164537A (ja) 半導体装置及びその製造方法
JP2000100927A (ja) トレンチ素子分離領域を有する半導体素子の製造方法
JPH06196494A (ja) 半導体装置の製造方法
JPH088262A (ja) 半導体装置の製造方法
JPH0779101B2 (ja) 半導体装置の製法
JPS58213444A (ja) 半導体装置の製造方法
JPH11354650A (ja) 半導体装置およびその製造方法
JPH09266204A (ja) 半導体装置の製造方法
KR100305023B1 (ko) 반도체소자의 소자분리절연막 형성방법
JP2790010B2 (ja) 半導体装置の製造方法
KR100517348B1 (ko) 반도체 소자의 제조방법
JPH05275528A (ja) 素子分離領域の形成方法
KR0122318B1 (ko) 반도체 소자의 트랜지스터 형성방법
JP2697019B2 (ja) 半導体装置の製造方法
JPS62248236A (ja) 半導体装置の製造方法
JPH04267336A (ja) 半導体装置の製造方法
JP3042004B2 (ja) 半導体装置の製造方法