JPH0750393A

JPH0750393A - 漏れ電流検出型集積回路

Info

Publication number: JPH0750393A
Application number: JP19610493A
Authority: JP
Inventors: Yasuyoshi Sawada; 康嘉澤田
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 1993-08-06
Filing date: 1993-08-06
Publication date: 1995-02-21

Abstract

(57)【要約】【目的】機能素子に電力供給する直流電源の一方の電
位を半導体基板に連絡し、逆バイアスされたＰＮ接合を
用いて、半導体基板から機能素子を電気的に分離した集
積回路に関し、漏れ電流による集積回路の誤動作を抑制
し、集積回路を使用できる温度範囲を拡張し、特別な冷
却機構を使用しないでも集積回路の正常な機能を維持で
きる漏れ電流検出型集積回路を提供することを目的とす
る。【構成】直流電源１３の一方の電位と半導体基板１１
の間に挿入して抵抗体１４を設け、抵抗体１４の両端の
電圧低下を検知して、機能素子１２の漏れ電流を見積も
り可能とした構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、機能素子に電力供給す
る直流電源の一方の電位を半導体基板に連絡し、逆バイ
アスされたＰＮ接合を用いて、半導体基板から機能素子
を電気的に分離した集積回路に関する。

【０００２】

【従来の技術】半導体基板の表面層にトランジスター、
抵抗、コンデンサ等の機能素子を作り込み、半導体基板
に複数の機能素子を配置して結線し、１枚の半導体基板
上で電気回路を構成するバイポーラ型の集積回路が実用
化されている。

【０００３】バイポーラ型の集積回路では、半導体基板
上に配置した複数の素子をそれぞれ半導体基板から電気
的に分離するために、逆バイアスされたＰＮ接合を利用
できる。このとき、機能素子に電力供給する直流電源の
一方の電位が半導体基板に連絡され、半導体基板と機能
素子の間に形成されたＰＮ接合に逆バイアス電圧が印加
される。これにより、半導体基板と機能素子の間に半導
体キヤリアの空乏層が形成され、両者間の必要な絶縁性
能が確保される。

【０００４】図７は従来の集積回路の構成の説明図、図
８は漏れ電流の説明図である。図７中、(a) は断面図、
(b) は等価回路、図８中、(a) は素子分離の概念、(b)
は温度特性をそれぞれ示す。ここでは、ＮＰＮ型バイポ
ーラトランジスターの素子分離の一例が示される。

【０００５】図７(a) において、ｐ^-基板の上にｎ層が
形成され、ｎ層の中に接合型トランジスター７１が形成
される。接合型トランジスターは、このｎ層をコレク
タ、ｎ層に不純物を拡散して形成したｐ層をベース、ベ
ースのｐ層にさらに不純物を拡散して形成したｎ層をエ
ミッタにそれぞれ定めて構成される。

【０００６】なお、ここで、ベースのｐ層の下方にコレ
クタの薄いｎ層を挟んで形成されたｎ⁺層は、ベース、
コレクタ間の抵抗を低下させて接合型トランジスター７
１の特性を改善するための拡散層である。

【０００７】このような接合型トランジスター７１で
は、ｐ^-基板を電源の最低電位（接地側）に接続すれ
ば、コレクタのｎ層とｐ^-基板の間のＰＮ接合が逆バイ
アス状態となり、太線で示す面７２全体に半導体キャリ
アの空乏層が形成されて、接合型トランジスターとｐ^-
基板の素子分離が実現される。

【０００８】図７(b) において、接合型トランジスター
７１は、集積回路の回路の一部を構成し、他の素子と相
互に関連して外部の直流電源７３に接続される。接合型
トランジスター７１は、図７(a) の逆バイアスされたＰ
Ｎ接合の面７２を介して接地側に連絡する。逆バイアス
されたＰＮ接合の面７２は、等価的にダイオードで表現
される。逆バイアスされたＰＮ接合の面７２の漏れ電流
は、接合型トランジスター７１のコレクタを接地側に短
絡させ、接合型トランジスター７１のコレクタ電流を実
質的に減少させる。

【０００９】図８(a) において、図７の接合型トランジ
スター７１の素子分離は、ｐ層に埋め込まれたｎ層に電
源８３の出力側（正）、ｐ層に電源８３の接地側（負）
を接続した回路に置き換えられる。ｎ層とｐ層のＰＮ接
合の漏れ電流は、集積回路の機能が費やす消費電力とは
無関係で、無駄で、有害な電流である。

【００１０】図８(b) において、ｎ層とｐ層のＰＮ接合
の漏れ電流は、温度上昇とともに増大する。特に、温度
が一定値を越えると指数関数的に急上昇する。漏れ電流
の温度特性は、接合型トランジスターおよび素子分離に
使用された半導体材料、素子構造等によって異なる。

【００１１】なお、図７、図８は、ＮＰＮ型トランジス
ターに関する素子分離のごく一例を示すに過ぎない。他
には、逆バイアスされたＰＮ接合を部分的に使用し、酸
化膜の絶縁層を組み合わせた素子分離等も知られる。ま
た、ＰＮＰ型トランジスターを使用した場合等では、Ｐ
Ｎ接合を逆バイアスするための電源の接続（正負）が逆
になることもある。

【００１２】逆バイアスされた半導体素子の漏れ電流を
検出する装置の例は、実開昭６１−１５８８８４号の
「絶縁耐圧・リーク電流検出装置」に示される。ここで
は、半導体素子の良品と不良品を区別する計測器が示さ
れ、漏れ電流の良品と不良品を区別する基準レベルを精
密に調整できる。しかし、これは、逆バイアスされたＰ
Ｎ接合を用いた素子分離の漏れ電流を検知して、集積回
路自体の信頼性を改善するものではない。

【００１３】

【発明が解決しようとする課題】逆バイアスされたＰＮ
接合による素子分離では、温度上昇とともに、漏れ電流
の影響が無視できなくなり、集積回路が誤動作する可能
性が著しく高まる。そして、バイポーラ型の集積回路で
は、消費電力が高いため、集積度の高まりが発熱量の増
大に直結し易く、自己発熱によって半導体基板の温度を
高めて、自ら漏れ電流を増大して誤動作に至る可能性が
ある。

【００１４】従って、高温環境に曝される、消費電力が
高い等の理由によって温度上昇が予想される集積回路に
は、特別な冷却構造が設けられ、動作中の温度上昇を抑
制して集積回路の誤動作が起きないようにしている。

【００１５】しかし、このような冷却構造は、集積回路
のパッケージを大型化し、放熱フィンの取付けスペース
の確保を強要し、集積回路を乗せたプリント基板の設計
の自由度を狭め、プリント基板や筐体の大型化を招く。
また、機械的な動作を伴う冷却機構は、消費電力、騒
音、機械寿命等の点で問題が多い。

【００１６】ところで、バイポーラ型の集積回路では、
集積回路を構成する全ての素子で均等に発熱が起こるわ
けではなく、また、動作中の全ての素子で温度上昇が等
しいわけでもなく、さらに、全ての素子で漏れ電流が直
ちに誤動作に直結するわけでもない。

【００１７】例えば、特定用途の集積回路では、アナロ
グ信号の処理回路とデジタル信号の処理回路が同一基板
に作り込まれる場合がある。このとき、アナログ信号を
出力する素子では、漏れ電流による誤差はかなり低い温
度でも問題となるが、デジタル信号を出力する素子は、
かなり高い温度に達しないと漏れ電流が出力を反転させ
るまでには至らない。

【００１８】しかし、従来の漏れ電流対策では、素子の
個別の要因を無視して、最も弱い素子が誤動作するレベ
ルを集積回路全体の温度限界（または負荷限界）と定め
ており、例えば、基板の平均温度で４０度〜６０度以下
と言ったかなり低い温度範囲で集積回路を使用する必要
があった。

【００１９】つまり、ごく一部の素子で局所的に温度が
１２０度Ｃにも達して漏れ電流が増大し、集積回路が誤
動作を始めても、基板の他の部分はかなり低い温度（例
えば６０度Ｃ）に維持され、大多数の素子は正常に機能
している場合が多い。

【００２０】また、安全率を高く採って、逆バイアスさ
れたＰＮ接合に流れる漏れ電流が個々の素子を誤動作さ
せ始めるはるか以前の低い温度に、集積回路の全体の使
用温度の限界を定めていたから、半導体材料そのものに
比較して、集積回路の使用できる温度範囲は、はるかに
狭く、また、低いものであった。例えば、１２０度Ｃ以
上の温度でも半導体として使用できるシリコン基板の集
積回路でも、温度限界が４０度Ｃという場合があった。

【００２１】本発明は、漏れ電流による集積回路の誤動
作を抑制し、集積回路を使用できる温度範囲を拡張し、
特別な冷却機構を使用しないでも集積回路の正常な機能
を維持できる漏れ電流検出型集積回路を提供することを
目的としている。

【００２２】

【課題を解決するための手段】図１は、請求項１の発明
の基本的な構成の説明図である。図１において、請求項
１の漏れ電流検出型集積回路は、半導体基板１１に機能
素子１２が形成され、前記機能素子１２に電力供給する
直流電源１３の一方の電位を前記半導体基板１１に連絡
し、逆バイアスされたＰＮ接合を用いて、前記半導体基
板１１から前記機能素子１２を電気的に分離した集積回
路において、前記直流電源１３の一方の電位と前記半導
体基板１１の間に挿入して配置した抵抗体１４と、前記
抵抗体１４の両端の電圧低下を検知して、前記機能素子
１２の漏れ電流を識別する漏れ検出手段（１５）と、を
設けたものである。

【００２３】請求項２の漏れ電流検出型集積回路は、半
導体基板に機能素子が形成され、前記機能素子に電力供
給する直流電源の一方の電位を前記半導体基板に連絡
し、逆バイアスされたＰＮ接合を用いて、前記半導体基
板から前記機能素子を電気的に分離した集積回路におい
て、前記半導体基板上で前記機能素子を囲んで形成さ
れ、前記機能素子の逆バイアスされたＰＮ接合の漏れ電
流の少なくとも一部を回収する検出用電極と、前記検出
用電極と前記直流電源の一方の電位との間に挿入して配
置した抵抗体と、を有し、前記抵抗体の両端の電圧低下
を検知して、前記機能素子の漏れ電流を識別する漏れ検
出手段と、を設けたものである。

【００２４】図２は、請求項３の発明の基本的な構成の
説明図である。図２において、請求項３の漏れ電流検出
型集積回路は、半導体基板２１に機能素子が形成され、
前記機能素子２２に電力供給する直流電源２３の一方の
電位を前記半導体基板２１に連絡し、逆バイアスされた
ＰＮ接合を用いて、前記半導体基板２１から前記機能素
子２２を電気的に分離した集積回路において、前記半導
体基板２１に形成され、逆バイアスされたＰＮ接合を用
いて前記半導体基板２１から電気的に分離され、その内
側に別のＰＮ接合を形成した検出用素子２６と、前記検
出用素子２６の内側のＰＮ接合を通じて前記検出用素子
２６の外に取り出した電流を、抵抗体２４を通じて、前
記直流電源２３の一方の電位に接続する検出回路と、前
記抵抗体２４の両端の電圧低下を検知して、前記機能素
子２２の漏れ電流を識別する漏れ検出手段と、を設けた
ものである。

【００２５】請求項４の漏れ電流検出型集積回路は、半
導体基板に機能素子が形成され、前記機能素子に電力供
給する直流電源の一方の電位を前記半導体基板に連絡
し、逆バイアスされたＰＮ接合を用いて、前記半導体基
板から前記機能素子を電気的に分離した集積回路におい
て、前記直流電源の一方の電位と前記半導体基板の間を
流れる電流を検知し、該電流量に基づいて前記機能素子
の出力を補正する補正出力回路、を設けたものである。

【００２６】図３は、請求項５の発明の基本的な構成の
説明図である。図３において、請求項５の漏れ電流検出
型集積回路は、半導体基板３１に機能素子３２が形成さ
れ、前記機能素子３２に電力供給する直流電源３３の一
方の電位を前記半導体基板３１に連絡し、逆バイアスさ
れたＰＮ接合を用いて、前記半導体基板３１から前記機
能素子３２を電気的に分離した集積回路において、前記
ＰＮ接合の外側に前記機能素子３２を囲んで形成した検
出用電極３４と、前記検出用電極３４から取り出した電
流を検知し、該電流量に基づいて前記機能素子３２の出
力を補正する補正出力回路３５と、を設けたものであ
る。

【００２７】

【作用】本発明の漏れ電流検出型集積回路では、(1) 半
導体基板の温度上昇が集積回路を誤動作させ始める温度
レベルを正確に識別する、(2) 漏れ電流が一定値を越え
た場合に信号を発生して、集積回路の機能の信頼性の低
下を通報する、(3) 漏れ電流が一定値を越えた場合に、
特定の素子で保護回路を動作させる、(4) 特定の素子で
漏れ電流のアナログ誤差を補正して、集積回路の出力の
精度を高める、等の手法を用いて、集積回路の使用温度
の限界と誤動作の関係を、従来よりも、適正で好ましい
ものに改善できる。

【００２８】(1) 〜(4) の機能を果たす回路構造は、好
ましくは、集積回路と同一の半導体基板上に作り込ま
れ、集積回路と同一のパッケージに収納される。ただ
し、外部回路を制御し、または、トリガーする出力端子
を通じて、(1) 〜(4) の回路構造を外部接続してもよ
い。

【００２９】図１において、請求項１の漏れ電流検出型
集積回路では、半導体基板１１と機能素子１２の間のＰ
Ｎ接合に逆バイアス電圧が印加されて、半導体基板１１
から機能素子１２が素子分離される。

【００３０】半導体基板１１をｐ型、機能素子１２をｎ
型と定めた場合、素子分離のＰＮ接合の漏れ電流は、機
能素子１２に相当する半導体基板１１から、抵抗体１４
を通じて、直流電源１３の一方の電位（この場合は負電
位）に流れ込む。そして、漏れ電流は、抵抗体１４の両
端に電流値に応じた電位差を発生する。

【００３１】抵抗体１４は、例えば、０．１Ωと言った
低い値に選択して、漏れ電流が増加しても、半導体基板
１１の電位を大きく上昇させないのが好ましい。しか
し、例えば、集積回路で使用する電位の下限を、直流電
源１３の負電位よりも数Ｖ高く設定した場合には、抵抗
体１４の抵抗値を大きく選択できる。これは、漏れ電流
が増加して半導体基板１１の電位が上昇しても、素子分
離のＰＮ接合における逆バイアス状態を維持できるから
である。

【００３２】漏れ検出手段１５は、抵抗体１４の両端の
電位差を検知して、漏れ電流の見積り出力を形成する。
例えば、抵抗体１４の両端の電位差を予め定めた基準値
に比較する。そして、この電位差が基準値を越えた場合
に警報信号を発生して、集積回路の機能の信頼性の低下
を通報してもよい。

【００３３】ここでは、半導体基板１１の全体から抵抗
体１４に漏れ電流が回収される。漏れ検出手段１５は、
半導体基板１１に配置されたすべての機能素子１２の合
計の漏れ電流を検知する。漏れ電流に図８(b) のような
特性の立ち上がりが識別されるとき、半導体基板１１に
配置されたすべての機能素子１２のうちの少なくとも１
つが半導体素子として機能し得る温度限界を迎えてい
る。

【００３４】請求項２の漏れ電流検出型集積回路では、
検出用電極（図３参照）の配置によって、漏れ電流の検
知に関与させたい機能素子を任意に選択できる。検出用
電極は、半導体基板の表面に接し、希望する１以上の機
能素子を、その素子分離のＰＮ接合の外側で環状に取り
囲む。

【００３５】半導体基板の深い層の比抵抗（通常はかな
り高い）が、環状の電極内の機能素子から直流電源の一
方の電位までの間に電位差を発生するから、環状の電極
内の機能素子の漏れ電流の少なくない部分が、環状の電
極に回収される。

【００３６】環状の検出用電極は、環状の検出用電極内
に配置された機能素子の漏れ電流の一部を回収される。
漏れ検出手段は、半導体基板に配置された特定の１以上
の機能素子の漏れ電流の増減またはレベルを識別する。

【００３７】図２において、請求項３の漏れ電流検出型
集積回路では、半導体基板２１と機能素子２２の間のＰ
Ｎ接合に逆バイアス電圧が印加されて、半導体基板２１
から機能素子２２が素子分離される。

【００３８】一方、検出用素子２６は、機能素子２２
（複数でもよい）に隣接させる等して熱的な条件を機能
素子２２に揃える。検出用素子２６は、直流電源の他方
の電位に連絡されて、半導体基板２１との間のＰＮ接合
に逆バイアス電圧を印加されている。検出用素子２６
は、また、その内側に別のＰＮ接合を配置する。

【００３９】半導体基板２１をｐ型、検出用素子２６を
ｎ型と定めた場合、検出用素子２６の内側に形成したｐ
型層から漏れ電流が取り出される。このとき、検出用素
子２６の内側の別のＰＮ接合を通じて漏れ電流が抵抗体
２４に流れ込み、直流電源２３の一方の電位に回収され
る。

【００４０】漏れ検出手段２５は、抵抗体２４の両端の
電位差を検知して、漏れ電流の見積り出力を形成する。
例えば、抵抗体２４の両端の電位差が基準値を越えた場
合に発熱が著しいと予測される特定の機能素子２２の電
流を遮断し、さらなる発熱を抑制してもよい。

【００４１】請求項４の漏れ電流検出型集積回路では、
半導体基板上に配置されたすべての機能素子の合計の漏
れ電流のレベルに基づいて、特定の機能素子の出力を積
極的に補正する。漏れ電流の検出方法は、図１、図２の
ような抵抗体の電圧低下によってもよいが、例えば、半
導体基板から取り出した漏れ電流を検出用トランジスタ
ーのベースに直接流し込む方法を採用してもよい。

【００４２】図３において、請求項５の漏れ電流検出型
集積回路では、半導体基板３１と機能素子３２の間のＰ
Ｎ接合に逆バイアス電圧が印加されて、半導体基板３１
から機能素子３２が素子分離される。半導体基板３１
は、直流電源３３の一方の電位に接続される。

【００４３】検出用電極３４は、好ましくは、出力を補
正したい機能素子３２（複数でもよい）を囲んで形成さ
れる。半導体基板３１の比抵抗が、検出用電極３４内の
機能素子３２から直流電源３３の一方の電位までの間に
電位差を発生するから、機能素子３２の漏れ電流の多く
の部分を補正出力回路３５に回収できる。

【００４４】補正出力回路３５は、検出用電極３４を通
じて回収した機能素子３２の漏れ電流のレベルに応じた
出力を発生する。補正出力回路３５は、機能素子３２の
出力を補正して、機能素子３２の出力における漏れ電流
の影響分を相殺する。

【００４５】例えば、機能素子３２を図７(a) のように
ＮＰＮ型トランジスターで構成した場合、補正出力回路
３５から機能素子３２のコレクタに電流を追加流入さ
せ、コレクタから素子分離のＰＮ接合を通じて半導体基
板３１に流出する漏れ電流分を相殺する。

【００４６】

【実施例】図４は第１実施例の集積回路の構成の説明図
である。図中、(a) は平面図、(b) はＸ−Ｘ断面図であ
る。ここでは、集積回路中で発熱の著しい４個の機能素
子の漏れ電流を選択的に検知しており、漏れ電流が基準
値を越えた場合に、外部に対して警報信号を出力する。

【００４７】図４(a) において、半導体基板４１の表面
には、ＮＰＮ型バイポーラトランジスター４２Ａ、４２
Ｃ、拡散型の抵抗器４２Ｂ、漏れ電流検出用の環状電極
４２Ａ、抵抗器４４、識別回路４７等が配置される。集
積回路の外部に設けた電池４３の正電極が端子４８Ａを
通じて集積回路のＶcc側に、負電極が端子４８Ｂを通じ
て集積回路の接地側にそれぞれ接続される。

【００４８】半導体基板４１の表面に形成された集積回
路の本体回路は、１０Ｖ以上の比較的に高い電圧を用い
て複数のランプの点滅を制御するドライバ回路である
が、ここでは、本体回路に含まれる大部分の機能素子、
入出力端子、配線等を省略しており、漏れ電流の検出と
利用に関する部分が主に図示される。

【００４９】識別回路４７は、漏れ電流の基準値に相当
する電圧を設定する電源４７Ｂに対して、それぞれのレ
ベルを比較し、出力を行うコンパレータ４７Ａを含む。
識別回路４７は、集積回路の本体回路と同一プロセスを
通じて一緒に形成され、共通の半導体基板４１上に配置
される。

【００５０】図４(b) において、ＮＰＮ型トランジスタ
ー４２Ａは、その底部分をＰ^-型の半導体基板４１に接
し、半導体基板４１上に堆積したｎ層の表面から溝状に
不純物を拡散してＰ^-層に到達させたｐ拡散層によって
周囲を囲まれる。ＮＰＮ型トランジスター４２Ａは、ｎ
層をコレクタＣ、このｎ層の表面から不純物を拡散して
形成したｐ層をベースＢ、このｐ層の表面からさらに別
の不純物を拡散して形成したｎ層をエミッタＥとして形
成される。

【００５１】コレクタＣ、ベースＢ、エミッタＥの金属
電極は、ｎ層の表面に形成した保護酸化膜の開口部分を
通じて、それぞれの拡散層に導通する。コレクタＣの金
属電極接触部分に形成された薄い拡散層は、金属電極と
ｎ層のコンタクト抵抗を改善するためのものである。

【００５２】漏れ電流検出用の環状電極４２Ａは、図４
(a) に示されるように、ＮＰＮ型トランジスター４２Ａ
および抵抗器４２Ｂを囲んで形成される。半導体基板４
１のｐ層の表面に形成された保護酸化膜が環状電極４６
に沿って線状に剥離され、環状電極４２Ａは、ｐ層の表
面に接触する。

【００５３】このように構成された集積回路では、半導
体基板４１のｐ層の比抵抗が比較的大きいため、ＮＰＮ
型トランジスター４２Ａおよび抵抗器４２Ｂの素子分離
のＰＮ接合の漏れ電流の少なくない部分が環状電極４２
Ａに回収され、抵抗器４４を通じて接地側に流れ、抵抗
器４４の両端に電位差を形成する。

【００５４】識別回路４７は、電源４７Ｂによって設定
された電圧以上に、抵抗器４４の両端の電位差が高まる
と、コンパレータ４７Ａの出力を反転させて、端子４８
Ｃの電圧レベルをＬからＨに移行させる。

【００５５】図５は第２実施例の集積回路の構成の説明
図である。図中、(a) は平面図、(b) はＸ−Ｘ断面図で
ある。ここでは、機能素子に隣接させて漏れ電流検出用
素子を配置しており、漏れ電流が基準値を越えた場合
に、機能素子の保護回路を動作させて、集積回路の誤動
作を未然に防止する。

【００５６】図５(a) において、半導体基板５１の表面
には、トランジスター５２Ａ、５２Ｂ、５２Ｃ、漏れ電
流検出用素子５６、抵抗器５４、識別回路５７等が配置
される。集積回路の外部に設けた電池５３は、その正電
極が端子５８Ａを通じて電圧Ｖcc側に、その負電極が端
子５８Ｂを通じて接地側にそれぞれ接続される。

【００５７】半導体基板５１の表面に形成された集積回
路の本体回路は、２つの独立した回路を含む。トランジ
スター５２Ａは、一方の回路に属し、トランジスター５
２Ｂは他方の回路に属する。ここでは、トランジスター
５２Ａの発熱量が大きく、隣接するトランジスター５２
Ｂにまで熱を及ぼしてトランジスター５２Ｂの漏れ電流
を増加させ、他方の回路を誤動作させる可能性がある。

【００５８】そこで、トランジスター５２Ａに対してト
ランジスター５２Ｂとほぼ同一の熱的な位置関係を持た
せて漏れ電流検出素子５６を配置し、漏れ電流検出素子
５６の漏れ電流からトランジスター５２Ｂの漏れ電流を
見積もる。そして、トランジスター５２Ｂの漏れ電流が
トランジスター５２Ｂを含む回路を誤動作させる以前の
段階で、トランジスター５２Ａの電流を遮断して、トラ
ンジスター５２Ａのさらなる発熱を防止する。

【００５９】すなわち、トランジスター５２Ａを含む回
路の動作を一時的に犠牲にして、トランジスターＢの温
度上昇に伴う漏れ電流の増大を抑制し、これにより、ト
ランジスターＢを含む回路の正常な動作を継続させる。

【００６０】識別回路５７は、抵抗器５４の両端の電位
差が電源５７Ｅで決められた電圧を越えると出力を反転
させるコンパレータ５７Ｄ、コンパレータ５７Ｄの出力
がＨになることによりＯＮするトランジスター５７Ａ、
トランジスター５２Ａに電圧Ｖccからコレクタ電流を供
給するトランジスター５７Ｂ、トランジスター５７Ａの
漏れ電流を接地側に逃がす抵抗５７Ｃ、トランジスター
５７Ｂにベース電流を供給してＯＮさせる抵抗５７Ｄ等
を含む。

【００６１】図５(b) において、漏れ電流検出素子５６
は、トランジスター５２Ｂと一緒にほぼ同一のプロセス
を通じて半導体基板５１上に形成される。すなわち、漏
れ電流検出素子５６は、半導体基板５１上に堆積したｎ
層の表面から溝状に不純物を拡散してＰ^-層に到達させ
たｐ拡散層によって周囲を囲まれる。漏れ電流検出素子
５６は、このｎ層の表面から不純物を拡散して形成した
ｐ層を有し、このｎ層とｐ層が内側のＰＮ接合を形成す
る。

【００６２】漏れ電流検出素子５６のｎ層には、電圧Ｖ
ccが印加されており、外側のＰＮ接合の漏れ電流が半導
体基板５１側を通じて接地側に流れる一方で、内側のＰ
Ｎ接合の漏れ電流がｐ層から電極５６Ａ、抵抗器５４を
通じて接地側に流れる。抵抗器５４の両端には、内側の
ＰＮ接合の漏れ電流にほぼ比例した値の電位差が発生す
る。電極５６Ａは、ｎ層の表面に形成した保護酸化膜の
開口部分を通じて、ｐ層の拡散層に導通する。

【００６３】このように構成された集積回路では、漏れ
電流検出素子５６の内側のＰＮ接合の漏れ電流によっ
て、抵抗器５４の両端の電位差が電源５７Ｅの電圧より
大きくなると、コンパレータ５７Ｄが反転することによ
り、トランジスター５７ＡがＯＮしてトランジスター５
７Ｂのベース電流を接地側に短絡し、トランジスター５
７ＢをＯＦＦして、トランジスター５２Ａに流れ込む電
流を遮断する。

【００６４】図６は第３実施例の集積回路の構成の説明
図である。ここでは、半導体基板６１全体の漏れ電流を
検出して、集積回路のアナログ出力を補正する。

【００６５】図６において、半導体基板６１には、アナ
ログ回路を形成するトランジスター６２Ａ、６２Ｂ、６
２Ｃ、抵抗器６２Ｄ、６２Ｅ等に加えて、漏れ電流回路
を構成する抵抗器６４、補正回路６７が配置される。集
積回路の端子６８Ａ、６８Ｂには、集積回路の各素子に
電力を供給する外部の電源が接続され、端子６８Ｃから
は、集積回路のアナログ出力が取り出される。

【００６６】集積回路のアナログ出力は、トランジスタ
ー６２Ｂ、６２Ｃによってベース電流を制御されるトラ
ンジスター６２Ａのコレクタから、抵抗６２Ｅを通じて
取り出される。

【００６７】ここでは、トランジスター６２Ａ、６２
Ｂ、６２Ｃ等の漏れ電流によるアナログ出力の誤差を補
正回路６７によって補正する。特に、集積回路の動作中
に発熱が著しいトランジスター６２Ａのコレクタに流れ
込む電流を増大して、トランジスター６２Ａの漏れ電流
Ａによるコレクタ電流の損失分を補充する。

【００６８】補正回路６７は、アナログ出力を補正する
トランジスター６７Ａ、抵抗器６４の両端の電位差に応
じてトランジスター６７Ａに流れ込むベース電流を調整
するベース電流回路６７Ｂ、トランジスター６７Ａに流
れ込むコレクタ電流を制限する抵抗６７Ｃを含む。

【００６９】トランジスター６２Ａ、６２Ｂ、６２Ｃ
は、図７(a) のような素子構造で形成され、図７(b) の
ように、素子分離のＰＮ接合をダイオードで表現して図
示している。トランジスター６２Ａ、６２Ｂ、６２Ｃ等
の漏れ電流Ａ、Ｂ、Ｃ等は、抵抗器６４を通じて接地側
に流れ込み、抵抗器６４の両端に電位差を形成する。

【００７０】このように構成された集積回路では、本体
回路のトランジスター６２Ａ、６２Ｂ、６２Ｃ等の漏れ
電流Ａ、Ｂ、Ｃ等が増加して、抵抗器６４の両端の電位
差が上昇すると、ベース電流回路６７Ｂがトランジスタ
ター６７Ａに流れ込むベース電流を増加させ、トランジ
スタター６７Ａのコレクタ電流Ｍを増加させ、本体回路
のトランジスター６２Ａに流れ込むコレクタ電流を増加
させる。

【００７１】これにより、トランジスター６２Ａから半
導体基板６１に流出する漏れ電流Ａが補充され、半導体
基板６１の温度上昇にもかかわらず、端子６８Ａから取
り出される集積回路のアナログ出力が一定に保たれる。

【００７２】

【発明の効果】請求項１、２の漏れ検出型集積回路によ
れば、漏れ電流を検知して、集積回路の素子が誤動作す
るか否かを、その都度、その回路状態で、リアルタイム
に正確に判断でき、集積回路を使用可能な温度範囲を、
単なる計算やシュミレーションよりも正確に求められ
る。

【００７３】従って、集積回路に大きな安全率を設定し
て、集積回路の使用温度範囲を不当に狭くすることがな
く、また、熱設計の誤り等で集積回路を過熱させて誤動
作させる心配もない。熱や光に曝される機能素子の信頼
性が高まる。

【００７４】ここで、図１に示されるように、半導体基
板の全体から漏れ電流を取り出した場合、漏れ電流が合
計されて、半導体基板全体の平均的な過熱状態が正確に
把握できる。一方、図３に示されるように、検出用電極
を通じて特定の機能素子から漏れ電流を検出した場合、
集積回路の特定の機能素子（１以上）の負荷状況や誤動
作への貢献度に応じたきめ細かな対策が可能である。

【００７５】請求項３の漏れ電流検出型集積回路によれ
ば、集積回路の特定の機能素子に対応させて検出用素子
を配置できるから、集積回路の特定の機能素子（１以
上）の負荷状況や誤動作への貢献度に応じたきめ細かな
対策が可能である。

【００７６】すなわち、(1) 半導体基板の温度上昇が集
積回路を誤動作させ始める温度レベルを正確に識別す
る、(2) 漏れ電流が一定値を越えた場合に信号を発生し
て、集積回路の機能の信頼性の低下を通報する、(3) 漏
れ電流が一定値を越えた場合に、特定の素子で保護回路
を動作させる、(4) 特定の素子で漏れ電流のアナログ誤
差を補正して、集積回路の出力の精度を高める、等の手
法を精密に実行でき、集積回路の使用温度の限界と誤動
作の関係を、従来よりも、適正で好ましいものに改善で
きる。

【００７７】請求項４、５の漏れ電流検出型集積回路に
よれば、機能素子の出力から漏れ電流による悪影響を除
去できるから、集積回路が誤動作する可能性が低下し、
全温度範囲に渡って集積回路の信頼性が向上する。

【００７８】従って、安全をみて、おおげさな冷却機構
を設けたり、集積回路の集積密度を故意に低く設計する
必要がなくなり、集積回路パッケージ、プリント基板、
筐体構造のそれぞれが小型化され、集積回路を使用した
機器の部品点数や組立て工数が削減される。

【図面の簡単な説明】

【図１】請求項１の発明の基本的な構成の説明図であ
る。

【図２】請求項３の発明の基本的な構成の説明図であ
る。

【図３】請求項５の発明の基本的な構成の説明図であ
る。

【図４】第１実施例の集積回路の構成の説明図である。

【図５】第２実施例の集積回路の構成の説明図である。

【図６】第３実施例の集積回路の構成の説明図である。

【図７】従来の集積回路の構成の説明図である。

【図８】漏れ電流の説明図である。

【符号の説明】

１１半導体基板１２機能素子１３直流電源１４抵抗体１５漏れ検出手段

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 25/00 // Ｈ０１Ｌ 21/66 Ｕ 7630−4Ｍ

Claims

【特許請求の範囲】

【請求項１】半導体基板（１１）に機能素子（１２）
が形成され、前記機能素子（１２）に電力供給する直流
電源（１３）の一方の電位を前記半導体基板（１１）に
連絡し、逆バイアスされたＰＮ接合を用いて、前記半導
体基板（１１）から前記機能素子（１２）を電気的に分
離した集積回路において、前記直流電源（１３）の一方の電位と前記半導体基板
（１１）の間に挿入して配置した抵抗体（１４）と、前記抵抗体（１４）の両端の電圧低下を検知して、前記
機能素子（１２）の漏れ電流を識別する漏れ検出手段
（１５）と、を設けたことを特徴とする漏れ電流検出型
集積回路。
【請求項２】半導体基板に機能素子が形成され、前記
機能素子に電力供給する直流電源の一方の電位を前記半
導体基板に連絡し、逆バイアスされたＰＮ接合を用い
て、前記半導体基板から前記機能素子を電気的に分離し
た集積回路において、前記半導体基板上で前記機能素子を囲んで形成され、前
記機能素子の逆バイアスされたＰＮ接合の漏れ電流の少
なくとも一部を回収する検出用電極と、前記検出用電極と前記直流電源の一方の電位との間に挿
入して配置した抵抗体と、を有し、前記抵抗体の両端の電圧低下を検知して、前記機能素子
の漏れ電流を識別する漏れ検出手段と、を設けたことを
特徴とする漏れ電流検出型集積回路。
【請求項３】半導体基板（２１）に機能素子が形成さ
れ、前記機能素子（２２）に電力供給する直流電源（２
３）の一方の電位を前記半導体基板（２１）に連絡し、
逆バイアスされたＰＮ接合を用いて、前記半導体基板
（２１）から前記機能素子（２２）を電気的に分離した
集積回路において、前記半導体基板（２１）に形成され、逆バイアスされた
ＰＮ接合を用いて前記半導体基板（２１）から電気的に
分離され、その内側に別のＰＮ接合を形成した検出用素
子（２６）と、前記検出用素子（２６）の内側のＰＮ接合を通じて前記
検出用素子（２６）の外に取り出した電流を、抵抗体
（２４）を通じて、前記直流電源（２３）の一方の電位
に接続する検出回路と、を設け、前記抵抗体（２４）の両端の電圧低下を検知して、前記
機能素子（２２）の漏れ電流を見積もり可能としたこと
を特徴とする漏れ電流検出型集積回路。
【請求項４】半導体基板に機能素子が形成され、前記
機能素子に電力供給する直流電源の一方の電位を前記半
導体基板に連絡し、逆バイアスされたＰＮ接合を用い
て、前記半導体基板から前記機能素子を電気的に分離し
た集積回路において、前記直流電源の一方の電位と前記半導体基板の間を流れ
る電流を検知し、該電流量に基づいて前記機能素子の出
力を補正する補正出力回路、を設けたことを特徴とする
漏れ電流検出型集積回路。
【請求項５】半導体基板（３１）に機能素子（３２）
が形成され、前記機能素子（３２）に電力供給する直流
電源（３３）の一方の電位を前記半導体基板（３１）に
連絡し、逆バイアスされたＰＮ接合を用いて、前記半導
体基板（３１）から前記機能素子（３２）を電気的に分
離した集積回路において、前記ＰＮ接合の外側に前記機能素子（３２）を囲んで形
成した検出用電極（３４）と、前記検出用電極（３４）から取り出した電流を検知し、
該電流量に基づいて前記機能素子（３２）の出力を補正
する補正出力回路（３５）と、を設けたことを特徴とす
る漏れ電流検出型集積回路。