CN109839798A - 极紫外掩模制造法、提供监控宏的方法及光学邻近校正法 - Google Patents

极紫外掩模制造法、提供监控宏的方法及光学邻近校正法 Download PDF

Info

Publication number
CN109839798A
CN109839798A CN201811363145.2A CN201811363145A CN109839798A CN 109839798 A CN109839798 A CN 109839798A CN 201811363145 A CN201811363145 A CN 201811363145A CN 109839798 A CN109839798 A CN 109839798A
Authority
CN
China
Prior art keywords
macro
monitoring
mask
simulation
example embodiment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811363145.2A
Other languages
English (en)
Other versions
CN109839798B (zh
Inventor
崔云爀
郑鲁永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109839798A publication Critical patent/CN109839798A/zh
Application granted granted Critical
Publication of CN109839798B publication Critical patent/CN109839798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明涉及EUV掩模制造方法、提供监控宏的方法及光学邻近校正方法。在掩模基板上制造用于极紫外(EUV)曝光工艺的EUV掩模的方法包括：考虑由EUV曝光工艺中使用的狭缝造成的影响，构建第一监控宏；使用多个第二监控宏执行光学邻近校正(OPC)，其中所述多个第二监控宏的每个与第一监控宏基本相同；输入通过OPC获取的掩模流片(MTO)设计数据；准备包括数据格式转换、掩模工艺校正(MPC)和用于MTO设计数据的掩模相关信息命令文本中的至少一个的掩模数据；以及基于掩模数据对掩模基板执行EUV曝光(写入)。

Description

极紫外掩模制造法、提供监控宏的方法及光学邻近校正法
技术领域
实施方式涉及用于光刻的极紫外(EUV)掩模和相关方法。
背景技术
半导体器件制造工艺期间的光刻工艺是通过将光照射到涂覆在基板上的光敏膜上而形成电路图案的技术。可以使用深紫外(DUV)光源作为光源。此外，正在研究使用诸如EUV射线、电子束、X射线和离子束的光源的工艺，并且正在开发EUV射线和电子束曝光工艺。
发明内容
实施方式涉及一种在掩模基板上制造用于极紫外(EUV)曝光工艺的EUV掩模的方法，该方法包括：考虑由EUV曝光工艺中使用的狭缝造成的影响，构建第一监控宏(monitoring macro)；使用多个第二监控宏执行光学邻近校正(OPC)，其中所述多个第二监控宏的每个与第一监控宏基本相同；输入通过OPC获取的掩模流片(MTO)设计数据；准备包括数据格式转换、掩模工艺校正(MPC)和用于MTO设计数据的掩模相关信息命令文本(job-deck)中的至少一个的掩模数据；以及基于掩模数据对掩模基板执行EUV曝光(写入)。
实施方式还涉及一种提供监控宏的方法，该方法包括：通过对样本宏执行第一模拟而生成第一模拟模型，样本宏包括彼此间隔开地布置的多个图案阵列，每个图案阵列包括多个图案；通过对样本宏执行与第一模拟不同的第二模拟而生成第二模拟模型；将第一模拟模型和第二模拟模型相互比较；以及通过选择样本宏的所述多个图案中的至少一些而构建监控宏。
实施方式还涉及一种光学邻近校正(OPC)方法，该方法包括：考虑由极紫外(EUV)曝光工艺中使用的狭缝引起的像差(aberration)，构建第一监控宏；生成包括多个第二监控宏的EUV掩模设计布局的OPC模型，其中所述多个第二监控宏的每个与第一监控宏基本相同；以及校正OPC模型。
附图说明
通过参照附图详细描述示例实施方式，特征对本领域技术人员将变得明显，附图中：
图1示出监控宏以间隔布置的一示例实施方式的布局图；
图2示出根据一示例实施方式的提供监控宏的方法的流程图；
图3A和3B示出根据一示例实施方式的提供监控宏的方法的布局图；
图4A和4B示出根据一示例实施方式的提供监控宏的方法的效果的曲线图；
图5A示出使用极紫外(EUV)掩模的曝光工艺中的阴影的剖视图；
图5B示出入射于EUV掩模的光的概念图，以描述EUV曝光工艺中发生像差的原因；
图6示出根据一示例实施方式的光学邻近校正(OPC)方法的流程图；
图7A至7D示出根据一示例实施方式的OPC方法的布局图；
图8和9示出根据一示例实施方式的EUV掩模制造方法的流程图；以及
图10示出根据一示例实施方式的半导体器件制造方法的流程图。
具体实施方式
在下文中，将参照附图详细描述示例实施方式。这里，同样的附图标记将表示同样的元件，并且为了简洁，将省略其多余的描述。
图1是一示例实施方式的样本宏1的布局图，图2是示出根据一示例实施方式的提供监控宏的方法的流程图。
在图1中，布局图显示了样本宏1。根据一示例实施方式，样本宏1可以包括用于构建监控宏的图案。样本宏1可以对应于一个全曝光(full shot)。在一示例实施方式中，监控宏可以在用于其中发生像差的EUV曝光工艺的狭缝的延伸方向上以间隔布置。根据示例实施方式，监控宏100可以包括例如线宽和间距(line-and-space)型监控图案、接触型监控图案等。
样本宏1可以包括以第一距离D1间隔开的图案阵列10，第一距离D1是相邻图案阵列10之间在第一方向X上的距离。多个图案阵列10的每个可以包括标准单元11和光刻宏13。
与样本宏1的布局的平面平行同时彼此交叉的方向将被称为第一方向X和第二方向Y。第一方向X和第二方向Y可以彼此垂直。
参照图1和2，根据一示例实施方式，第一模拟可以是用于获得由转印样本宏1的曝光工艺转印的图案的临界尺寸的模拟。在图2中的操作P1中，可以对样本宏1执行第一模拟以生成第一模拟模型。
供参考，这里，临界尺寸可以表示透明部分的图案临界尺寸。透明部分可以是EUV掩模的其中反射光的部分，并且可以对应于反射层210(见图5A中的掩模剖面)的通过吸收层230(见图5A)暴露的部分。
全曝光区域可以对应于可由一次扫描转印的整个掩模图案。通常，极紫外(EUV)曝光工艺可以以缩小投影(例如，约4:1缩小投影)的方式执行。掩模图案可以减小至约1/4的尺寸并转印到半导体基板，因而全曝光区域可以对应于整个掩模图案的尺寸的约1/4。这里，1/4可以是长度缩小比率，并且可以对应于约1/16的面积缩小比率。
这里，曝光设备的拍摄方法可以分为连续拍摄的扫描方法和逐步方式拍摄的步进方法。通常，EUV曝光工艺可以以扫描方式进行，因此，EUV曝光设备通常可以被称为扫描仪。此外，在EUV曝光设备中，可以使用将光限制到掩模的局部区域的狭缝来执行扫描。狭缝可以是在执行EUV曝光工艺的设备中用于限制光使得可向EUV掩模均匀地照射光的单元。光可以通过狭缝限制并照射到EUV掩模的局部区域，并且可以通过在与期望的扫描方向相反的方向上移动EUV掩模而连续地照射光。这样，通过在掩模的整个区域上扫描而在测试基板上照射光的区域可以是与全曝光区域对应的区域。
在一些实施方式中，全曝光区域可以具有例如约26mm的水平尺寸和例如约33mm的竖直尺寸。如上所述，全曝光可以通过经由狭缝进行扫描来进行。因此，与狭缝的尺寸对应的部分可以对应于全曝光区域的一部分。
根据一示例实施方式，如下所述，监控宏可以通过选择样本宏1的图案当中满足预定标准的图案来构建。样本宏1可以包括多个图案阵列10。根据一示例实施方式，样本宏1可以包括例如几个到几百个图案阵列10。
根据一示例实施方式，图案阵列10可以基本上彼此相同。在另外的示例实施方式中，图案阵列10可以彼此不同。
根据一示例实施方式，图案阵列10可以在第一方向X上彼此间隔开预定距离。根据一示例实施方式，图案阵列10可以彼此间隔开并以相等的间隔布置。因此，第一方向X上的相邻图案阵列10之间的距离可以是均匀的。根据一示例实施方式，第一距离D1(其是第一方向X上的相邻图案阵列10之间的距离)可以为例如约500μm。例如，第一距离D1可以小于或大于约500μm，并且可以根据设计选择为合适的值。
图案阵列10可以在第二方向Y上延伸。如上所述，根据一示例实施方式，多个图案阵列10的每个可以包括标准单元11和光刻宏13中的至少一个。根据一示例实施方式，多个图案阵列10的每个可以包括标准单元11和光刻宏13。根据一示例实施方式，标准单元11可以在第二方向Y上布置于图案阵列10的一端。在另外的示例实施方式中，每个图案阵列10可以包括例如两个或更多个标准单元11和/或两个或更多个光刻宏13。
根据一示例实施方式，标准单元11可以包括例如一个或更多个晶体管作为用于加速集成电路设计的预设计逻辑元件。根据一示例实施方式，标准单元11可以用于设计具有数字逻辑功能的专用集成电路(ASIC)。标准单元11可以在作为半导体设计方法之一的标准单元方法中使用。标准单元方法可以是通过组合准备好的标准功能块等根据用户要求进行设计和制造的方法，并且可以使用计算机辅助设计(CAD)系统自动设计。
根据一示例实施方式，标准单元11可以是逻辑门级的小单元。根据另外的实施方式，标准单元11可以是诸如中央处理单元(CPU)或各种外围器件的大单元。标准单元11可以是例如NAND电路、NOR电路、反相器电路、触发器电路等。根据一示例实施方式，标准单元11可以是与栅极阵列兼容的多单元类型。根据一示例实施方式，标准单元可以是构造块类型，其可以容易地优化芯片面积并容易地合并大规模集成(LSI)或超大规模集成(VLSI)等级的大单元。构建为构造块类型的标准单元集成电路可以被称为基于单元的LSI。光刻宏13可以是EUV光刻工艺中使用的一组电路图案。
根据一示例实施方式，标准单元11在第一方向X和第二方向Y上的长度可以基本上彼此相等。根据一示例实施方式，标准单元11在第一方向X和第二方向Y上的长度的每个可以为约20μm。在另外的示例实施方式中，标准单元11在第一方向X和第二方向Y上的长度可以彼此不同。
根据一示例实施方式，光刻宏13在第二方向Y上的长度可以大于其在第一方向X上的长度。根据一示例实施方式，光刻宏13在第一方向X上的长度可以等于标准单元11在第一方向X上的长度。根据一示例实施方式，光刻宏13在第一方向X上的长度可以为例如约20μm。
根据一示例实施方式，第一模拟可以是反映像差的模拟。将参照图5B更详细地描述像差。第一模拟可以通过商业光学邻近校正(OPC)工具或其它模拟工具来执行。用于样本宏1的第一模拟模型可以通过第一模拟而生成。
OPC方法可以是指通过校正设计掩模上的图案布局而抑制光学邻近效应(OPE)的发生的方法。OPE可以是指设计图案和由曝光工艺转印的实际转印图案由于根据图案的小型化相邻图案之间的影响而变化的现象。OPC方法可以分为例如两种类型：基于规则的OPC和基于模拟或基于模型的OPC。
为了执行基于规则的OPC，可以首先制造测试掩模图案，并且测试掩模图案可以被转印至半导体基板以制造测试基板。此后，用于确定将要应用于掩模图案的设计数据的偏差数据的设计规则可以基于测试掩模的设计数据和关于形成在半导体基板上的图案的测量数据来确定。当确定设计规则时，掩模图案可以基于所确定的设计规则来校正。校正可以在掩模图案的布局CAD(CAD)阶段中执行。基于规则的OPC会较为昂贵且耗时，因为它可以测量设计中允许的每个图案的测试图案，并且每当工艺改变时就重复该操作。
基于模型的OPC可以基于关于预定测试图案的测量结果和/或模拟结果而生成表示考虑光学邻近效应的转印工艺的核。通过包括该核的工艺模型，掩模图案的形状与转印至半导体基板的图案的形状之间的差异可以通过模拟获得，并且掩模图案可以根据模拟结果来校正。基于模型的OPC在时间和成本方面会较为有利，因为它可以避免测量大量的测试图案。
OPC可以包括对图案布局的修改以及在图案的拐角上添加子光刻特征(称为衬线)的方法或添加诸如散射条的亚分辨率辅助特征(SRAF)的方法。
衬线可以是位于图案的每个拐角上的矩形特征，并且可以使最终转印到半导体基板上的图案的拐角尖锐。根据一示例实施方式，衬线可以在例如交叉区域中使用以补偿由两个不同图案的交叉引起的失真度。
SRAF可以以小于曝光设备的分辨率的尺寸形成，并且可以是本身不清楚地转印至抗蚀剂层的特征。因此，SRAF可以不是实际形成在半导体基板上的图案。SRAF可以是被引入以解决由图案的密度差异引起的OPC偏差的辅助图案。
再次参照图1和2，在操作P2中，可以对样本宏1执行第二模拟以生成第二模拟模型。根据一示例实施方式，第二模拟可以是用于获得样本宏1上的曝光工艺的结果的临界尺寸的模拟。根据一示例实施方式，第二模拟可以不同于第一模拟。根据一示例实施方式，第二模拟可以是不反映由像差造成的影响的模拟。第二模拟可以由例如与第一模拟基本相同的工具执行。
随后，参照图1和2，在操作P3中，可以将第一模拟模型与第二模拟模型进行比较。第一模拟模型与第二模拟模型的比较可以包括将第一模拟模型的图案的临界尺寸与第二模拟模型的对应图案的临界尺寸进行比较。
根据一示例实施方式，将第一模拟模型与第二模拟模型进行比较可以包括获得第一模拟模型的一部分的临界尺寸与第二模拟模型的对应图案的临界尺寸之间的差异。根据一示例实施方式，第一模拟模型的图案的一部分的临界尺寸与第二模拟模型的对应图案的临界尺寸之间的差异的比较可以通过平均值、中值、均方根值、最小值、最大值等的比较来执行。根据一示例实施方式，可以主要将布置在第一方向X上的两端处的一个或更多个第一模拟模型和第二模拟模型的图案阵列10之间的临界尺寸差异相互比较。
在另外的示例实施方式中，第一模拟模型与第二模拟模型的比较可以包括获得第一模拟模型的整个图案的临界尺寸与对应于其的第二模拟模型的每个图案的临界尺寸之间的差异。
图3A和3B示出根据一示例实施方式的提供监控宏的方法的布局图。
首先，参照图2和3A，监控宏100可以在操作P4中构建。监控宏100的构建可以包括通过选择具有第一模拟模型与第二模拟模型之间的最大临界尺寸差异的至少一个监控图案MP而构建监控宏100。
例如，包括约25个监控图案MP的监控宏100的构建可以包括从具有第一模拟模型与第二模拟模型之间的最大临界尺寸差异的图案中选择直到第25个最大图案。具体地，监控宏100的构建可以包括按照第一模拟模型与第二模拟模型之间的临界尺寸差异的降序选择25个图案。然而，这25个图案仅是示例。
根据一示例实施方式，监控宏100可以考虑层间余量来制造，从而监控由归因于OPE的工艺误差引起的层间开路或短路的余量。
与监控宏100的布局的平面平行同时彼此交叉的方向是第一方向X和第二方向Y。根据一示例实施方式，监控宏100在第一方向X和第二方向Y上的长度可以彼此相等。根据一示例实施方式，监控宏100可以是正方形。根据一示例实施方式，监控宏100可以包括分别沿第一方向X和第二方向Y布置的多个监控图案MP。根据一示例实施方式，监控宏100可以包括布置成矩阵形式的多个监控图案MP。根据一示例实施方式，监控宏100可以包括彼此间隔开且沿第一方向X和第二方向Y的每个布置的五个监控图案MP。根据一示例实施方式，监控宏100可以包括例如布置成矩阵形式的25个监控图案MP。
根据一些另外的示例实施方式，如图3B所示，监控宏100'可以是矩形。根据一示例实施方式，沿第一方向X布置的监控图案MP的数量可以例如大于沿第二方向Y布置的监控图案MP的数量。根据另外的示例实施方式，沿第二方向Y布置的监控图案MP的数量可以大于沿第一方向X布置的监控图案MP的数量。
根据一示例实施方式，监控图案MP可以包括例如单条型、平行条型、十字型、T型、X型、U型、弯曲型或C型。
根据一示例实施方式，监控宏100'可以包括在平行于第一方向X的方向上延伸的监控图案MP。根据一示例实施方式，监控宏100'可以包括在平行于第二方向Y的方向上延伸的监控图案MP。根据一示例实施方式，监控宏100'可以包括在交叉第一方向X和第二方向Y的方向上延伸的监控图案MP。根据一示例实施方式，监控宏100'可以包括不平行于第一方向X和第二方向Y的监控图案MP。
根据一示例实施方式，监控图案MP可以包括彼此平行延伸的多个图案。根据一示例实施方式，监控图案MP中的任何一个可以包括彼此平行的两个或更多个线图案，并且其临界尺寸也可以具有各种值。
根据一示例实施方式，监控宏100可以包括线宽和间距型监控图案MP。根据一示例实施方式，监控宏100可以包括接触型监控图案MP。根据一示例实施方式，监控宏100可以仅包括线宽和间距型图案或者仅包括接触型图案，从而匹配将使用EUV曝光工艺形成的层的特性。根据一示例实施方式，监控宏100可以被划分为预定区域，然后一些区域中可以布置线宽和间距型监控图案MP，其它区域中可以布置接触型监控图案MP。根据一示例实施方式，一个监控宏100可以包括线宽和间距型监控图案MP和接触型监控图案MP两者。
图4A和4B示出根据一示例实施方式的提供监控宏的方法的效果的曲线图。
具体地，图4A示出相对于图案阵列10(见图1)中包括的图案当中具有第一模拟模型与第二模拟模型之间的最大临界尺寸差异的图案每个图案阵列10(见图1)的每个临界尺寸。在图4A中，纵轴表示线宽，横轴表示从图案阵列10(见图1)的左侧起的顺序。SIM1表示第一模拟模型的临界尺寸，SIM2表示第二模拟模型的临界尺寸。Diff表示对于每个图案阵列10的SIM1与SIM2之间的差异。
而且，关于与图4A中的相同图案，在图4B中，MCD表示使用制造的掩模转印至晶片的实际图案的临界尺寸的测量值，SIM1与以上参照图4A描述的SIM1相同。在图4B中，PE1和PE2分别是SIM1和MCD的多项式逼近曲线图。
参照图4A和4B，可以看出，SIM1可以相对准确地逼近MCD的值。另一方面，与SIM1不同，SIM2可以在整个区域上具有某个临界尺寸，并且可以不逼近MCD的值。而且，可以看出，SIM1中布置在两个边缘处的图案阵列10(见图1)的临界尺寸可以具有不同的值，并且狭缝的效果可以相对于其中心不同地发生。所述中心可以表示与狭缝的中心对应的部分的图案阵列。例如，当给出50个图案阵列时，第25至第26个图案阵列可以对应于狭缝的中心。
根据一示例实施方式，通过经由选择具有由狭缝引起的最大临界尺寸改变的图案而构建监控宏，可以高速监控由曝光工艺期间产生的像差造成的影响，因而可以提高图案监控的容易性和可靠性。
在下文中，将参照图5A和5B描述对第一模拟模型和第二模拟模型的临界尺寸之间的差异的说明。
图5A是EUV掩模的剖视图，用于描述EUV曝光工艺中狭缝的影响。
参照图5A，EUV掩模200可以包括顺序堆叠的反射层210、盖层220、吸收层230和抗反射涂层(ARC)240。为了描述的方便，以简化方式示出了EUV掩模200。
根据一示例实施方式，反射层210可以反射入射光。根据一示例实施方式，反射层210可以包括多层结构，其中例如Mo/Si层以几十层交替地且重复地堆叠。在一些实施方式中，包括例如玻璃或石英的基板可以布置在反射层210下方。
盖层220可以保护反射层210。根据一示例实施方式，盖层220可以由例如钌氧化物(RuO)形成。在另外的示例实施方式中，盖层220的材料可以不同，或者可以省略盖层220。
吸收层230可以是吸收光的层。根据一示例实施方式，吸收层230可以包括例如对光不透明的金属或无机材料。根据一示例实施方式，吸收层230可以包括基于钽(Ta)的化合物，诸如TaN、TaBN或TaBON。根据另一示例实施方式，吸收层230可以包括其它金属材料，诸如Al、Cr和W。反射层210的通过吸收层230暴露的部分可以反射入射光。
ARC层240可以防止入射在其上的光的反射。根据一示例实施方式，ARC层240可以包括例如硅氮化物(SiN)、硅氧化物(SiO)、硅氮氧化物(SiON)、钼硅氮化物(MoSiN)、钼硅氧化物(MoSiO)、钼硅氮氧化物(MoSiON)或钛氮化物(TiN)。根据一示例实施方式，ARC层240可以包括非晶碳膜、有机ARC、无机ARC等。
在EUV曝光工艺中，光可以相对于法线Ln以预定入射角θ入射在EUV掩模200上，其中法线Ln可以是垂直于第一方向X和第二方向Y的第三方向。根据一示例实施方式，入射角θ可以为例如约6°。对于相对于法线Ln以入射角θ入射的光，图像可以偏移或位移(S)图案的厚度，例如反射层210和ARC层240的厚度，因而会发生阴影效应。
图5B是示出狭缝和EUV掩模的概念图，用于描述由狭缝引起的像差。在图5B中，上部示出了掩模的透视图，下部示出了掩模和狭缝的俯视图。
参照图5B，在EUV曝光工艺中，狭缝S可以具有弧形的弯曲结构而非矩形结构。反射光学系统中的弯曲狭缝(S)结构可以是用于在掩模表面上实现均匀照度分布的最佳结构。
由于狭缝S具有弯曲结构，所以穿过狭缝S的光的方位角Φ根据光穿过其的狭缝S的部分而变化。例如，狭缝S的中心处的第一方位角Φ1可以为90°，图中左端部分处的方位角可以是小于90°的第二方位角Φ2，右端部分处的方位角可以是大于90°的第三方位角Φ3。例如，第二方位角Φ2可以为约67°，第三方位角Φ3可以为约113°。穿过狭缝S的光的方位角可以取决于光穿过其的狭缝S的部分而具有约67°到约113°的值。
方位角的取决于狭缝S的位置的差异可以导致穿过狭缝S的光的像差。像差可以存在于诸如光的强度和相位的方面，并且可以是以图像点为中心的参考球面与经过光学系统之后的波前之间的差异。像差可以由理想波前与经过光学系统的波前之间的光程差引起。像差量可以以波长为单位评估。当像差量的最大值不大于1/4波长时，可以认为相位与未发生像差的情况没有显著差异，这可以被称为瑞利容限。超过瑞利容限的像差会导致由曝光形成的图案的变形。
例如，狭缝S的边缘部分可以具有大的方位角。因此，可以预期入射在反射层210(见图5A)上的光的强度较小。因此，当光穿过狭缝S照射到EUV掩模200并由EUV掩模200反射时，转印图案的临界尺寸可以小于在与狭缝S的边缘对应的部分处的原始设计图案的临界尺寸。类似地，当测量与暗部对应的图案的临界尺寸时，转印图案的临界尺寸可以大于原始设计图案的临界尺寸。
相比之下，对于在具有矩形线性结构的深紫外(DUV)曝光工艺中使用的狭缝，穿过狭缝的光的方位角可以不改变并且取决于狭缝位置的像差可以不显著。因此，整个转印结构可以通过监控狭缝的一部分(例如其中心区域)而被监控。另一方面，在EUV曝光工艺使用具有弧形结构的弯曲狭缝的情况下，EUV曝光工艺的效果可以根据狭缝的位置而变化。在一示例实施方式中，狭缝可以分成多个区段，通过EUV曝光工艺转印的图案可以关于每个区段进行监控。在OPC性能中，如果不考虑狭缝位置的影响，则会引入OPC方法和/或对应OPC模型的误差。
图6示出根据一示例实施方式的OPC方法的流程图。
参照图6，监控宏可以在操作P10中被提供。监控宏的提供可以与以上参照图1至3B描述的监控宏的提供基本相同。因此，为了简洁，将省略其多余的描述。
在操作P20中，可以生成包括监控宏的OPC模型。根据一示例实施方式，OPC模型可以基于监控宏来生成。根据一示例实施方式，基于监控宏生成OPC模型可以包括根据监控宏的测得的临界尺寸或模拟出的临界尺寸的变化来确定OPC规则。
根据一示例实施方式，可以生成表示考虑监控宏的光学邻近效应的转印工艺的核以执行基于模型的OPC。根据一示例实施方式，监控宏的形状与转印至测试基板的监控宏的形状之间的差异可以通过包括该核的工艺模型的模拟来获得，并且掩模图案可以根据模型结果来校正。
在下文中，将参照图7A至7D描述测试基板。图7A至7D示出测试基板的构造的示意性布局图。
图7A至7D中示出了测试基板W的与掩模版或一个全曝光区域对应的部分。
参照图7A，测试基板W可以包括电路区域CR和划片槽SL。电路区域CR可以是其中形成用于形成半导体器件的各种图案和元件的区域。划片槽SL可以是用于切割半导体基板并将半导体基板上的多个半导体芯片分成单独的芯片或管芯的空间。
与测试基板W的顶表面平行同时彼此交叉的方向将被称为第一方向X和第二方向Y。第一方向X和第二方向Y可以彼此垂直。对方向的定义可以在图7B-7D中相同。
参照图7A，测试基板W可以包括多个监控宏100(或100')。监控宏100(或100')可以与以上参照图3A和3B描述的监控宏基本相同。因此，为了简洁，将省略其多余的描述。下文中，将以监控宏100为例进行说明。
根据一示例实施方式，监控宏100可以布置在划片槽SL上。根据一示例实施方式，第一方向X上的相邻监控宏100之间的距离可以基本上彼此相等，为第一间隔I1。第一方向X可以是狭缝的大体延伸方向。第一方向X上可发生由狭缝引起的像差。第二方向Y可以对应于EUV光源扫描测试基板W的方向。根据一示例实施方式，监控宏100可以在第一方向X上布置于将测试基板W的与一个全曝光区域对应的部分等分的位置处。
如图7A所示，每个监控宏100可以布置在电路区域CR之间的划片槽SL中。根据另一示例实施方式，如图7B所示，监控宏100可以布置在例如电路区域CR外部的划片槽SL上。
测试基板W的与一个全曝光区域或掩模版对应的部分可以在X方向上被分成第一至第十三区域R1、R2、……、R13，每个区域对应于至少一个监控宏。
例如，根据一示例实施方式，第一区域R1可以是最左边的区域，或者对应于图中位于在第一方向X上离左侧第一个监控宏100最小距离处的区域。根据一示例实施方式，第二区域R2可以是从左侧区域起的第二个区域，或者对应于图中位于在第一方向X上离左侧第二个监控宏100最小距离处的区域。同样地，可以划分第三至第十三区域R3、……、R13，例如，第十三区域R13可以对应于图中位于最右侧或在第一方向X上离最右的监控宏最小距离处的区域。根据一示例实施方式，监控宏100可以在第一方向X上布置于第一至第十三区域R1、R2、……、R13的大体中心处。
根据一示例实施方式，第一至第十三区域R1、R2、……、R13可以基本上等分与一个全曝光区域或掩模版对应的测试基板W。根据一示例实施方式，第一至第十三区域R1、R2、……、R13的面积可以基本上彼此相等。第一方向X可以是狭缝大体延伸的方向，并且像差的效果可以在第一方向X上变化。狭缝可以具有如上所述的弧形的弯曲结构，并且狭缝的延伸方向可以基本上平行于连接由狭缝形成的弧的两端的线段的方向。
根据一示例实施方式，为了确定第一区域R1的OPC规则，可以基于第一区域R1中包括的监控宏100来确定第一区域R1的OPC规则。根据一示例实施方式，可以分别基于第二至第十三区域R2、……、R13中包括的监控宏100来确定第二至第十三区域R2、……、R13的OPC规则。
根据一示例实施方式，第一至第十三区域R1、R2、……、R13中的至少一些的OPC规则可以基本上彼此相同。根据一示例实施方式，第一至第十三区域R1、R2、……、R13当中的一些相邻区域之间的OPC规则可以基本上彼此相同。根据一示例实施方式，区域的数量可以等于或大于彼此相区别的OPC规则的数量。一些相邻区域之间的OPC规则可以基本上彼此相同。因此，OPC规则可以不根据监控宏100的布置取决于区域的划分而变化。例如，在图7A中，测试基板W的与一个全曝光区域或掩模版对应的部分被分成13个区域。在另外的示例实施方式中，例如，可以提供12个或更少的OPC规则。在另外的示例实施方式中，可以针对各个监控宏100提供不同的OPC规则。
在图7A所示的示例实施方式中，给出了13个监控宏，并且一个全曝光区域或掩模版被分成13个区域。在另外的示例实施方式中，可以给出多于或少于13个监控宏，并且测试基板W的与掩模版或全曝光区域对应的部分可以根据监控宏的数量来划分。而且，可以给出偶数个监控宏，使得与掩模版或全曝光区域对应的测试基板W可以被划分为偶数个区域。例如，如图7C所示，可以给出八个监控宏，使得测试基板W可以被分成八个区域，也就是第一至第八区域R1'、R2'、……、R8'。
参照图7D，根据一示例实施方式的监控宏100之间的间隔可以不均匀。根据一示例实施方式，与边缘相邻的监控宏100之间的间隔可以是小于图7A的第一间隔I1的第二间隔I2。根据一示例实施方式，监控宏100之间的间隔可以是小于图7A的第一间隔I1的第二间隔I2。根据一示例实施方式，与中心部分相邻的监控宏100之间的间隔可以是大于图7A的第一间隔I1的第三间隔I3。在另外的示例实施方式中，中心部分中的监控宏100之间的间隔可以小于边缘部分中的监控宏100之间的间隔。图7D的第一至第十三区域R1"、R2"、……、R13"可以以与图7A中基本相同的方式划分。
根据一示例实施方式，划分后的区域的面积可以彼此不同。根据一示例实施方式，一些划分后的区域可以具有比其它区域小的面积。根据一示例实施方式，第一至第三区域R1"、R2"和R3"以及第十一至第十三区域R11"、R12"和R13"的面积可以小于第四至第十区域R4"、……、R10"的面积。第四区域R4"和第十区域R10"的面积可以小于第五至第九区域R5"、……、R9"的面积。根据一示例实施方式，第一至第三区域R1"、R2"和R3"以及第十一至第十三区域R11"、R12"和R13"的面积可以基本上彼此相等。第四区域R4"和第十区域R10"的面积可以基本上彼此相等。第五至第九区域R5"、……、R9"的面积可以基本上彼此相等。根据一示例实施方式，区域之间的边界可以基本上位于两个相邻监控宏100之间在第一方向X上的中心。例如，图中左侧的第一区域R1"与第二区域R2"之间的边界可以位于第一监控宏100和第二监控宏100之间在第一方向X上的中心。
图7A至7D示出已转印了监控宏100的测试基板W。在另外的示例实施方式中，监控宏的布置可以以基本相同的方式应用于例如测试基板、其中将形成半导体器件的半导体基板的设计及其设计。根据一示例实施方式，监控宏100可以被转印到半导体基板上，其中实际曝光工艺以参照图7A至7D描述的方式或以其它方式执行。因此，通过当在个性化之前测试半导体基板时检查监控宏的临界尺寸的变化，可以容易且快速地监控归因于像差的图案变化。
再参照图6，OPC可以在操作P30中修改。在基于监控宏生成OPC模型之后，可以通过基于OPC模型的模拟获得掩模图案，可以将所获取的掩模图案与目标掩模图案进行比较以确定所获取的掩模图案是否匹配目标掩模图案，并且当其间存在差异时，可以校正OPC以匹配目标掩模图案。OPC的校正可以包括调节OPC参数，诸如OPC配方调节、模型校准以及水平和垂直偏置调节，以转印期望的图案。
随后，在操作P40中，可以生成OPC验证模型以执行OPC验证。根据一示例实施方式，OPC验证模型可以是校正OPC模型的结果。OPC验证可以是基于OPC验证模型执行模拟并测试通过模拟获得的掩模图案是否匹配目标掩模图案的过程。根据一示例实施方式，OPC验证可以包括基于图案的模拟轮廓测试OPC校正是否已被适当地执行。根据一示例实施方式，OPC验证可以通过对监控宏100(见图3A)的测试来执行。
根据一示例实施方式，当基于OPC验证模型的模拟轮廓在误差容限(G)内时，可以结束OPC方法并且可以执行后续工艺。根据一示例实施方式，当基于OPC验证的模拟轮廓超出误差容限(NG)时，OPC模型可以通过校正诸如模型校准、OPC配方和偏置的参数而在操作P20中生成，OPC可以在操作P30中校正，并且OPC验证可以通过生成OPC验证模型而在操作P40中再次执行。
根据一示例实施方式的OPC方法可以通过使用监控宏执行OPC而容易地高速执行OPC。可以考虑由狭缝引起的像差。因此，可以执行具有提高的可靠性和准确性的OPC。而且，通过使用监控宏执行OPC验证，根据一示例实施方式的OPC方法可以高速执行OPC验证，和/或可以执行具有提高的可靠性和准确性的OPC验证。
图8和9示出根据一些示例实施方式的EUV掩模制造方法的流程图。为了描述的方便，将省略已参照图1至6给出的多余描述，并且将主要描述其间的差异。
参照图8，可以在操作P100中执行OPC。如以上参照图1和6所述，OPC的执行可以包括一系列工艺，诸如提供监控宏、基于监控宏生成OPC模型、基于OPC模型校正OPC、以及通过基于监控宏生成OPC验证模型而验证OPC。
此后，可以在操作P200中输入掩模流片(mask tape-out)(MTO)设计数据。MTO可以意思是OPC完成之后的掩模设计数据可被提交以请求掩模制造。根据一示例实施方式，MTO设计数据可以具有在电子设计自动化(EDA)软件等中使用的图形数据格式。根据一示例实施方式，MTO设计数据可以具有诸如图形数据系统II(GDS2)或开放式系统交互标准(OASIS)的数据格式。
此后，可以在操作P300中执行掩模数据准备。根据一示例实施方式，掩模数据准备可以包括例如称为压裂(fracturing)的格式转换、用于机械读取的条形码、用于测试的标准掩模图案、掩模相关信息命令文本的增强(augmentation)、及自动或手动验证。根据一示例实施方式，掩模相关信息命令文本的增强可以意思是生成诸如多个掩模文件的布置信息、参考剂量和曝光率或模式的一系列命令的文本文件。剂量可以意思是电子束的剂量。
根据一示例实施方式，例如压裂的格式转换可以意思是将MTO设计数据分割为多个区域并改变成用于电子束曝光设备的格式的过程。根据一示例实施方式，分割可以是可提高最终掩模质量的过程，并且可以主动地执行掩模工艺校正。分割可以包括例如数据操控，诸如缩放、数据大小调整、数据旋转、图案反射和颜色反转。
根据一示例实施方式，关于在从设计数据到半导体基板上的图像的转印期间可能发生的系统误差的数据可以基于分割而在转换过程中被校正。系统误差可以由例如曝光工艺、掩模显影工艺、蚀刻工艺和半导体基板成像工艺中发生的失真引起。
根据一示例实施方式，掩模数据准备可以包括掩模工艺校正(MPC)，即对于系统误差的数据校正过程。根据一示例实施方式，MPC可以包括诸如临界尺寸调节和/或图案布置精度改善的操作。
随后，在操作P400中，掩模基板可以基于掩模数据被曝光。根据一示例实施方式，曝光可以例如通过电子束写入来执行。根据一示例实施方式，例如，电子束写入可以基于多束掩模写入器(MBMW)以灰度级或灰度写入(gray writing)方式进行。根据一示例实施方式，可以使用例如可变形电子束(VSB)曝光设备来执行电子束写入。
根据一示例实施方式，可以在曝光工艺之前执行数据处理。根据一示例实施方式，数据处理可以是用于掩模数据的预处理过程，并且可以包括对掩模数据的语法检查、曝光时间预测等。根据一示例实施方式，在掩模数据准备之后，可以在曝光工艺之前执行将掩模数据转换成像素数据的工艺。像素数据可以是直接用于实际曝光的数据，并且可以包括关于将曝光的形状的数据、以及关于分配给每个形状的剂量的数据。根据一示例实施方式，关于将曝光的形状的数据可以是位图数据，矢量数据的形状数据通过光栅化等被转换成位图数据。
此后，在操作P500中，可以执行后续工艺以形成EUV掩模。根据一示例实施方式，后续工艺可以包括诸如显影、蚀刻和清洁的工艺。根据一示例实施方式，用于形成EUV掩模的后续工艺可以包括测量工艺、缺陷测试工艺或缺陷修复工艺。根据一示例实施方式，用于形成掩模的后续工艺可以包括薄膜涂覆工艺。薄膜涂覆工艺可以意思是通过最终清洁和测试来确认EUV掩模的表面没有污染颗粒或化学污渍、然后附贴薄膜以在掩模的传送和掩模的可用寿命期间保护掩模表面免受污染或冲击的工艺。
参照图9，根据一示例实施方式的EUV掩模制造方法可以与参照图8描述的方法类似，并且在操作P300与操作P400之间还可以包括对掩模数据执行邻近效应校正(PEC)的操作P350。该PEC可以是对作为由电子束散射引起的误差的电子束邻近效应进行校正的过程。
电子束邻近效应可以是指(用于产生向电子供应高动能的电子束的)高加速电压散射抗蚀剂和位于其下方的材料的原子的现象。电子束邻近效应可以通过例如两个高斯函数的重叠或经验确定的邻近函数来建模。电子束邻近效应可以基于上述建模函数来校正。
根据一示例实施方式，电子束邻近效应的补偿可以包括在实际曝光时改变剂量。根据一示例实施方式，电子束邻近效应可以通过将相对低的剂量分配给具有高图案密度的区域来补偿。根据一示例实施方式，电子束邻近效应可以通过将相对高的剂量分配给相对小或隔离的形状来补偿。根据一示例实施方式，邻近效应校正可以包括校正图案形状的边缘或改变图案形状的尺寸的方法。
图10是示出根据一示例实施方式的半导体器件制造方法的流程图。为了描述的方便，将不重复已参照图8给出的描述，并将主要描述它们之间的差异。
参照图10，EUV掩模可以通过经由与参照图8描述的操作相似的一系列操作执行EUV掩模形成操作而被制造。本示例实施方式的半导体器件制造方法可以与图8的EUV掩模制造方法类似，但是也可以使用包括例如图9的PEC操作的掩模制造方法。
随后，在操作P600中，半导体器件可以通过使用制造的EUV掩模对半导体基板执行各种半导体工艺而形成。根据一示例实施方式，使用EUV掩模的工艺可以包括通过EUV曝光工艺的图案化工艺。根据一示例实施方式，通过使用EUV掩模的图案化工艺，可以在半导体基板或材料层上形成期望的图案。
根据一示例实施方式，半导体工艺可以包括例如沉积工艺、蚀刻工艺、离子工艺和清洁工艺。根据一示例实施方式，沉积工艺可以包括用于形成材料层的工艺，诸如化学气相沉积、原子层沉积、溅射或旋涂。根据一示例实施方式，离子工艺可以包括诸如离子注入、扩散和热处理的工艺。根据一示例实施方式，半导体工艺可以包括其中半导体器件安装在印刷电路板(PCB)上然后用密封剂密封的封装工艺。根据一示例实施方式，半导体工艺可以包括用于测试半导体器件或封装的测试工艺。
作为总结和回顾，EUV光刻中使用的EUV射线被许多材料高度吸收。因此，可以构建基于反射器的光学系统，并且可以在EUV光刻中使用反射掩模。随着图案小型化，在相邻区域的曝光工艺期间，光学邻近效应(OPE)可能由于图案之间的影响而发生。因此，可以在掩模制造工艺中使用光学邻近校正(OPC)方法。
如上所述，实施方式涉及EUV掩模制造方法、提供监控宏的方法、光学邻近校正(OPC)方法和极紫外(EUV)掩模制造方法，更具体地，涉及提供监控宏的方法和OPC方法。实施方式可以在EUV掩模的制造中提供增强的工艺监控。
如上所述，监控宏可以在其中发生像差的狭缝的延伸方向上以相等的间隔布置。例如，监控宏可以通过以例如500微米间隔布置例如每个包括一个标准单元和一个光刻宏的50个阵列以构建全曝光区域、然后选择例如最受全曝光像差影响的25个图案来选择。监控宏可以用于执行光学邻近校正(OPC)规则生成、OPC校正、OPC验证等。
示例实施方式可以提供可促进工艺监控的监控宏。示例实施方式可以提供光学邻近校正(OPC)方法以及提供提高的可靠性的极紫外(EUV)掩模制造方法。
可以诸如通过各种硬件和/或软件部件、模块和/或电路适当地执行上述方法的各种操作。当在软件中实现时，操作可以使用例如用于实现逻辑功能的可执行指令的有序列表来实现，并且可以在处理器可读介质中实现以供指令执行系统、装置或设备(诸如单核或多核处理器或者包含处理器的系统)使用或与指令执行系统、装置或设备(诸如单核或多核处理器或者包含处理器的系统)结合使用。
在一些实施方式中，结合这里公开的实施方式描述的方法或算法及功能的块或步骤可以直接实现为硬件、由处理器执行的软件模块、或软件与硬件的组合。如果实现为软件，则功能可以作为一个或更多个指令或代码存储在有形的非暂时性计算机可读介质上或通过其传输。软件模块可以驻留在例如随机存取存储器(RAM)、闪速存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可移动磁盘、CDROM或任何其它合适形式的存储介质中。
这里已经公开了示例实施方式，虽然采用了特定术语，但是它们仅在一般和描述性意义上被使用和解释，而不是出于限制的目的。在一些情形下，如在本申请的提交时对本领域普通技术人员将明显的，结合特定实施方式描述的特征、特性和/或元件可以单独使用，或者与结合其它实施方式描述的特征、特性和/或元件组合使用，除非另有明确说明。因此，本领域技术人员将理解，可以进行形式和细节上的各种改变而不背离如所附权利要求中阐明的本发明的精神和范围。
2017年11月28日向韩国知识产权局提交的韩国专利申请第10-2017-0160998号通过引用全文合并于此。

Claims (20)

1.一种在掩模基板上制造用于极紫外(EUV)曝光工艺的极紫外掩模的方法，所述方法包括：
考虑由所述极紫外曝光工艺中使用的狭缝造成的影响，构建第一监控宏；
使用多个第二监控宏执行光学邻近校正(OPC)，其中所述多个第二监控宏的每个与所述第一监控宏基本相同；
输入通过所述光学邻近校正获取的掩模流片(MTO)设计数据；
准备掩模数据，所述准备掩模数据包括数据格式转换、掩模工艺校正(MPC)和用于掩模流片设计数据的掩模相关信息命令文本的增强中的至少一个；以及
基于所述掩模数据对所述掩模基板执行极紫外曝光。
2.如权利要求1所述的方法，其中，在所述掩模流片设计数据中，所述多个第二监控宏布置在与所述极紫外掩模的划片槽对应的区域上。
3.如权利要求2所述的方法，其中所述多个第二监控宏在一个方向上彼此间隔开并且以相等的间隔布置。
4.如权利要求3所述的方法，其中所述一个方向是所述极紫外曝光工艺中使用的所述狭缝的大体延伸方向。
5.一种提供监控宏的方法，所述方法包括：
通过对样本宏执行第一模拟而生成第一模拟模型，所述样本宏包括彼此间隔开地布置的多个图案阵列，每个图案阵列包括多个图案；
通过对所述样本宏执行与所述第一模拟不同的第二模拟而生成第二模拟模型；
将所述第一模拟模型和所述第二模拟模型相互比较；以及
通过选择所述样本宏的所述多个图案中的至少一些而构建监控宏。
6.如权利要求5所述的提供监控宏的方法，其中所述多个图案阵列每个包括光刻宏和标准单元中的至少一个。
7.如权利要求5所述的提供监控宏的方法，其中所述多个图案阵列基本上彼此相同。
8.如权利要求5所述的提供监控宏的方法，其中所述监控宏包括线宽和间距图案以及接触图案中的至少一种。
9.如权利要求5所述的提供监控宏的方法，其中所述多个图案阵列在一个方向上彼此间隔开并以相等的间隔布置。
10.如权利要求9所述的提供监控宏的方法，其中所述一个方向是极紫外(EUV)曝光工艺中使用的狭缝大体延伸的方向。
11.如权利要求5所述的提供监控宏的方法，其中所述第一模拟是考虑由极紫外(EUV)曝光工艺中使用的狭缝引起的像差的模拟。
12.如权利要求11所述的提供监控宏的方法，其中所述第二模拟是不考虑由所述狭缝引起的像差的模拟。
13.如权利要求12所述的提供监控宏的方法，其中所述监控宏的构建包括按照所述图案阵列的所述第一模拟模型与所述第二模拟模型之间的临界尺寸差异的降序选择所述多个图案中的一个或更多个。
14.一种光学邻近校正(OPC)方法，所述方法包括：
考虑由极紫外(EUV)曝光工艺中使用的狭缝引起的像差，构建第一监控宏；
生成包括多个第二监控宏的极紫外掩模设计布局的光学邻近校正模型，其中所述多个第二监控宏的每个与所述第一监控宏基本相同；以及
校正所述光学邻近校正模型。
15.如权利要求14所述的光学邻近校正方法，还包括：在所述光学邻近校正模型的校正之后，基于所述多个第二监控宏生成光学邻近校正验证模型，并基于所述光学邻近校正验证模型执行光学邻近校正验证，
其中当执行所述光学邻近校正验证时没有误差时，所述光学邻近校正方法结束。
16.如权利要求14所述的光学邻近校正方法，其中所述多个第二监控宏布置在与所述极紫外掩模设计布局的划片槽对应的区域上。
17.如权利要求16所述的光学邻近校正方法，其中所述多个第二监控宏在所述极紫外掩模设计布局上沿一个方向以相等的间隔布置。
18.如权利要求17所述的光学邻近校正方法，其中所述一个方向平行于所述狭缝大体延伸的方向。
19.如权利要求14所述的光学邻近校正方法，其中所述第一监控宏的构建包括：
通过对样本宏执行第一模拟而生成第一模拟模型，所述样本宏包括多个图案阵列，每个图案阵列包括多个图案并且彼此间隔开地布置；
通过对所述样本宏执行与所述第一模拟不同的第二模拟而生成第二模拟模型；
将所述第一模拟模型和所述第二模拟模型相互比较；以及
通过按照所述第一模拟模型与所述第二模拟模型之间的临界尺寸差异的降序选择所述多个图案中的至少一些而构建所述第一监控宏。
20.如权利要求19所述的光学邻近校正方法，其中所述第一模拟是考虑由所述狭缝造成的影响的模拟，所述第二模拟是不考虑由所述狭缝造成的影响的模拟。
CN201811363145.2A 2017-11-28 2018-11-15 极紫外掩模制造法、提供监控宏的方法及光学邻近校正法 Active CN109839798B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0160998 2017-11-28
KR1020170160998A KR102535826B1 (ko) 2017-11-28 2017-11-28 모니터링 매크로 제공 방법, OPC(Optical Proximity Correction) 방법 및 EUV(Extreme ultraviolet radiation) 마스크 제조 방법

Publications (2)

Publication Number Publication Date
CN109839798A true CN109839798A (zh) 2019-06-04
CN109839798B CN109839798B (zh) 2023-12-19

Family

ID=66632242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811363145.2A Active CN109839798B (zh) 2017-11-28 2018-11-15 极紫外掩模制造法、提供监控宏的方法及光学邻近校正法

Country Status (3)

Country Link
US (1) US11054736B2 (zh)
KR (1) KR102535826B1 (zh)
CN (1) CN109839798B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112859508A (zh) * 2019-11-27 2021-05-28 台湾积体电路制造股份有限公司 集成电路制造方法
TWI729593B (zh) * 2019-11-27 2021-06-01 台灣積體電路製造股份有限公司 積體電路之製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102632559B1 (ko) * 2018-08-23 2024-02-02 삼성전자주식회사 반도체 소자의 제조 방법, 극 자외선 노광 방법 및 광 근접 보정 방법
US11308254B2 (en) * 2019-08-30 2022-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for reducing layout distortion due to exposure non-uniformity
KR20210028326A (ko) 2019-09-03 2021-03-12 삼성전자주식회사 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법
EP4055444A1 (en) * 2019-11-04 2022-09-14 Synopsys, Inc. Using mask fabrication models in correction of lithographic masks
CN113050362B (zh) * 2019-12-27 2024-04-26 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法及掩膜版
KR20220068295A (ko) * 2020-11-18 2022-05-26 삼성전자주식회사 리소그래피 시스템의 광 근접 보정 방법 및 마스크 제작 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002365787A (ja) * 2001-06-08 2002-12-18 Semiconductor Leading Edge Technologies Inc 投影マスク、電子線露光方法、電子線露光装置、半導体装置及び半導体装置の製造方法
JP2003051470A (ja) * 2001-08-06 2003-02-21 Fujitsu Ltd 半導体装置の製造方法、マスクパターンの設計方法およびプログラム
US20050125164A1 (en) * 2003-11-11 2005-06-09 Henning Haffner Method for dynamically monitoring a reticle
US20070011639A1 (en) * 2005-07-05 2007-01-11 Pitts Robert L Placement methods for standard cell library
CN101228478A (zh) * 2005-07-22 2008-07-23 富士通株式会社 光掩模图形数据生成方法、用此数据生成的光掩模及用此掩模的半导体器件制造方法
CN101373336A (zh) * 2007-08-20 2009-02-25 中芯国际集成电路制造(上海)有限公司 一种优化曝光装置监控的方法
CN101458454A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 可同时监控光刻曝光条件和套刻精度的方法
JP2010135638A (ja) * 2008-12-05 2010-06-17 Renesas Electronics Corp 電子線露光方法
CN103376644A (zh) * 2012-04-23 2013-10-30 上海微电子装备有限公司 一种掩模图形修正方法
CN103592816A (zh) * 2012-08-17 2014-02-19 国际商业机器公司 一种极紫外光刻掩模和其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050077167A (ko) * 2004-01-27 2005-08-01 삼성전자주식회사 멀티 시뮬레이션 모델을 이용한 광 근접 보정을 통한마스크 레이아웃 보정 방법
DE102005009536A1 (de) 2005-02-25 2006-08-31 Carl Zeiss Sms Gmbh Verfahren zur Maskeninspektion im Rahmen des Maskendesigns und der Maskenherstellung
JP2007248596A (ja) 2006-03-14 2007-09-27 Toshiba Microelectronics Corp Ｏｐｃ検査システム
KR20080021358A (ko) 2006-09-04 2008-03-07 삼성전자주식회사 레티클 제작 방법
KR20080056429A (ko) 2006-12-18 2008-06-23 삼성전자주식회사 마스크 검사 방법
KR101010754B1 (ko) 2008-08-20 2011-01-25 주식회사 동부하이텍 반도체 집적회로 설계 방법
JP2010251500A (ja) 2009-04-15 2010-11-04 Toshiba Corp 半導体デバイスの製造方法及び露光条件決定プログラム
KR20110004944A (ko) * 2009-07-09 2011-01-17 주식회사 동부하이텍 광학근접보정 검증방법
KR101652830B1 (ko) 2010-07-02 2016-08-31 삼성전자주식회사 포토마스크 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템
KR101757743B1 (ko) 2011-03-03 2017-07-17 삼성전자 주식회사 플레어 보정방법 및 ｅｕｖ 마스크 제조방법
US9651855B2 (en) 2014-12-09 2017-05-16 GlobalFoundries, Inc. Methods for optical proximity correction in the design and fabrication of integrated circuits using extreme ultraviolet lithography
KR102491578B1 (ko) * 2015-11-02 2023-01-25 삼성전자주식회사 Ｏｐｃ 방법 및 그 ｏｐｃ 방법을 이용한 마스크 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002365787A (ja) * 2001-06-08 2002-12-18 Semiconductor Leading Edge Technologies Inc 投影マスク、電子線露光方法、電子線露光装置、半導体装置及び半導体装置の製造方法
JP2003051470A (ja) * 2001-08-06 2003-02-21 Fujitsu Ltd 半導体装置の製造方法、マスクパターンの設計方法およびプログラム
US20050125164A1 (en) * 2003-11-11 2005-06-09 Henning Haffner Method for dynamically monitoring a reticle
US20070011639A1 (en) * 2005-07-05 2007-01-11 Pitts Robert L Placement methods for standard cell library
CN101228478A (zh) * 2005-07-22 2008-07-23 富士通株式会社 光掩模图形数据生成方法、用此数据生成的光掩模及用此掩模的半导体器件制造方法
CN101373336A (zh) * 2007-08-20 2009-02-25 中芯国际集成电路制造(上海)有限公司 一种优化曝光装置监控的方法
CN101458454A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 可同时监控光刻曝光条件和套刻精度的方法
JP2010135638A (ja) * 2008-12-05 2010-06-17 Renesas Electronics Corp 電子線露光方法
CN103376644A (zh) * 2012-04-23 2013-10-30 上海微电子装备有限公司 一种掩模图形修正方法
CN103592816A (zh) * 2012-08-17 2014-02-19 国际商业机器公司 一种极紫外光刻掩模和其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112859508A (zh) * 2019-11-27 2021-05-28 台湾积体电路制造股份有限公司 集成电路制造方法
TWI729593B (zh) * 2019-11-27 2021-06-01 台灣積體電路製造股份有限公司 積體電路之製造方法

Also Published As

Publication number Publication date
CN109839798B (zh) 2023-12-19
US11054736B2 (en) 2021-07-06
KR102535826B1 (ko) 2023-05-23
US20190163048A1 (en) 2019-05-30
KR20190062026A (ko) 2019-06-05

Similar Documents

Publication Publication Date Title
CN109839798A (zh) 极紫外掩模制造法、提供监控宏的方法及光学邻近校正法
CN107851315B (zh) 用于预测晶片级缺陷可印性的设备及方法
US9715170B2 (en) Optical proximity correction method and method of manufacturing extreme ultraviolet mask by using the optical proximity correction method
KR101671322B1 (ko) 가변 성형 빔 리소그래피를 이용하여 레티클을 설계 및 제조하기 위한 방법
US9823585B2 (en) EUV focus monitoring systems and methods
KR101688506B1 (ko) 가변 형상 비임 리소그래피를 이용한 레티클의 광 근접 보정, 설계 및 제조 방법
TWI745468B (zh) 光罩優化方法及積體電路系統
US20150362834A1 (en) Exposure methods using e-beams and methods of manufacturing masks and semiconductor devices therefrom
KR102491578B1 (ko) Ｏｐｃ 방법 및 그 ｏｐｃ 방법을 이용한 마스크 제조방법
KR101757743B1 (ko) 플레어 보정방법 및 ｅｕｖ 마스크 제조방법
KR102632559B1 (ko) 반도체 소자의 제조 방법, 극 자외선 노광 방법 및 광 근접 보정 방법
US20230071777A1 (en) Optical proximity correction method, mask manufacturing method and semiconductor chip manufacturing method using the same
CN109559979A (zh) 集成电路制造方法
JP2006114901A (ja) リソグラフィ装置およびデバイス製造方法
TW201923443A (zh) 光罩製造方法
US20240143887A1 (en) Method and system for reducing layout distortion due to exposure non-uniformity
CN109254495A (zh) 光学邻近校正方法及通过使用其制造掩模的方法
JP2006350352A (ja) 半導体デバイスに均一なｃｄを提供するためのフォトマスク及びその製作方法
US20230205092A1 (en) Optical proximity correction method, mask manufacturing method, semiconductor chip manufacturing method using the same and computing device
US20230074316A1 (en) Mask process correction methods and methods of fabricating lithographic mask using the same
US20220155674A1 (en) Optical proximity correction method and mask manufacturing method of lithography system
US20230168590A1 (en) Methods for optical proximity correction and methods of manufacturing semiconductor devices having the same
TWI782372B (zh) 改善設計布局的方法及其半導體布局系統
US20230168576A1 (en) Full-chip cell critical dimension correction method and method of manufacturing mask using the same
US20240201578A1 (en) Optical proximity correction (opc) method and method of manufacturing mask by using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant