CN112001148B - 一种防止pcb表层铜皮鼓皮的设计方法、程序及设备 - Google Patents

一种防止pcb表层铜皮鼓皮的设计方法、程序及设备 Download PDF

Info

Publication number
CN112001148B
CN112001148B CN202010822455.7A CN202010822455A CN112001148B CN 112001148 B CN112001148 B CN 112001148B CN 202010822455 A CN202010822455 A CN 202010822455A CN 112001148 B CN112001148 B CN 112001148B
Authority
CN
China
Prior art keywords
target
copper sheet
target copper
copper
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010822455.7A
Other languages
English (en)
Other versions
CN112001148A (zh
Inventor
宫鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010822455.7A priority Critical patent/CN112001148B/zh
Publication of CN112001148A publication Critical patent/CN112001148A/zh
Application granted granted Critical
Publication of CN112001148B publication Critical patent/CN112001148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/12Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开一种防止PCB表层铜皮鼓皮的设计方法、程序及设备,包括遍历印刷电路板下表层和上表层的铜皮,获取所述铜皮的轮廓坐标、并根据所述轮廓坐标计算所述铜皮的面积;配置第一阈值,筛选出所述铜皮中面积大于所述第一阈值的目标铜皮;配置防止鼓皮策略,按照所述防止鼓皮策略对所述目标铜皮添加防止鼓皮设计。本申请提出的一种防止PCB表层铜皮鼓皮的设计方法依据铜皮面积大,受热时,铜皮与印刷电路板之间应力积累多,更容易鼓皮的情况设计了的面积相关的第一阈值;通过所述第一阈值筛选出面积大的目标铜皮,对于目标铜皮的筛选自动完成,相比根据经验手工筛选铜皮的情况更加高效。通过防止鼓皮策略设计目标铜皮,避免应力产生鼓皮效应。

Description

一种防止PCB表层铜皮鼓皮的设计方法、程序及设备
技术领域
本发明涉及印刷电路板设计技术领域,尤其涉及一种防止PCB表层铜皮鼓皮的设计方法、程序及设备。
背景技术
印刷电路板在设计中,表层会有各种各样形状的铜皮,印刷电路板进行焊接加工时,由于温度提高,印刷电路板中主要材料是玻璃布和树脂,其中树脂的热膨胀系数最大,高于玻璃化温度下,树脂的热膨胀系数一般大于250ppm/℃-350ppm/℃,而铜箔为5ppm/℃-20ppm/℃,因此高温情况下铜箔与树脂X/Y方向膨胀不一致会产生X/Y方向的剪切应力,当边角位置的应力大到铜箔和树脂结合极限时,树脂和铜箔界面会产生分离,出现铜皮起翘现象。
印刷电路板内部的应力作用经过累加后,在边角位置后会变大,而边角位置存在一定的尖角,受力面积减小,累加的应力集中于尖角使得应力的作用效果明显,导致边角位置的铜皮容易鼓皮。在现有的布线过程中,由于铜皮的形状不规则,PCB设计人员会根据经验进行相应的处理,在大铜皮的距离中心最远的边角位置,在沿中心到边角的方向增加连线延伸并增加开窗过孔。可以在Z轴方向对铜皮进行牵制,同时将热应力分散到线路上,可以有效改善铜皮鼓皮问题。在进行印刷电路板设计时,需要将降低边角应力的设计加入到设计图中,一个服务器主板中表层多达几十种形状的铜皮,人工根据经验对图中边角进行处理,容易遗漏,处理效率低,准确度不高。设计出问题,根据设计制造的印刷电路板容易出现铜皮鼓皮的问题,导致开发成本增加。
发明内容
本发明提供防止PCB表层铜皮鼓皮的设计方法、程序及设备,旨在解决现有技术中在对印刷电路板进行表层铜皮防止起皮设计时,人工根据经验寻找优化位置遗漏率高,效率低的问题。
为实现上述目的,本发明提供一种防止PCB表层铜皮鼓皮的设计方法,包括,
遍历印刷电路板下表层和上表层的铜皮,
获取所述铜皮的轮廓坐标、并根据所述轮廓坐标计算所述铜皮的面积;
配置筛选所述铜皮的第一阈值,筛选出所述铜皮中面积大于所述第一阈值的目标铜皮;
配置防止鼓皮策略,按照所述防止鼓皮策略对所述目标铜皮添加防止鼓皮设计。
优选地,所述防止鼓皮策略包括对所述目标铜皮的筛选方法和对所述目标铜皮的处理方法;其中,对所述目标铜皮的处理方法包括:对所述目标铜皮的边角进行钝角化或者圆角化处理,在所述目标铜皮上添加开窗或者过孔以及在所述目标铜皮上添加连线。
优选地,实现所述钝角化或者所述圆角化处理包括:
在组成边角的两边上分别选定两点,
在两点之间连接相邻夹角呈钝角的多段连接线段或者在两点之间连接圆弧。
优选地,实现所述添加开窗包括:
确定所述目标铜皮上需要添加开窗或者过孔的至少一个位置;
配置开窗或者过孔的形状及尺寸;
在确定的位置上添加所配置的所述开窗或者过孔。
优选地,实现所述添加连线包括:
确定所述目标铜皮上需要添加连线的至少一个位置;
配置连线的形状及尺寸;
在确定的位置上添加所配置的所述连线。
优选地,对所述目标铜皮的筛选方法包括按形状对所述目标铜皮筛选、按照面积进一步对所述目标铜皮进行筛选和按照共性特征对所述目标铜皮进行筛选;按筛选结果对所述目标铜皮进行分类。
优选地,在所述印刷电路板设计软件中配置防止鼓皮策略库,根据所述目标铜皮的分类创建防止鼓皮策略模板,将所述防止鼓皮策略模板保存到所述防止鼓皮策略库中。
优选地,筛选出所述目标铜皮之后,在所述印刷电路板设计软件中区别显示所述目标铜皮;在所述目标铜皮实施所述防止鼓皮策略后,取消所述目标铜皮的区别显示。
本发明提供一种程序,所述程序实现所述的防止PCB表层铜皮鼓皮的设计方法。
本发明提供一种设备,所述设备包括存储单元、处理单元、总线单元,输入单元和输出单元;
所述存储单元存储有至少一条指令,所述指令实现所述的防止PCB表层铜皮鼓皮的设计方法;
所述处理单元执行所述指令;
所述输入单元配置所述指令的参数;
所述输出单元显示所述指令的结果。
本申请提出的一种防止PCB表层铜皮鼓皮的设计方法具体有以下有益效果:
本申请提出的一种防止PCB表层铜皮鼓皮的设计方法依据当铜皮面积大,受热时,铜皮与印刷电路板之间应力积累多,更容易鼓皮的情况,设计了面积相关的第一阈值;通过所述第一阈值筛选出面积大的目标铜皮,对于目标铜皮的筛选自动完成,相比根据经验手工筛选铜皮的情况更加高效。
本申请设计了将目标铜皮的边角钝角化或者圆角化处理方法,使边角处应力分散,降低应力使得边角鼓皮的作用效果。本申请设计了将目标铜皮的添加开窗的方法,降低所述目标铜皮的面积、增加散热,降低应力的积累。本申请设计了在所述目标铜皮的添加过孔的方法,增加铜皮散热、降低所述目标铜皮面积,避免应力因温度持续升高而增大,降低应力的积累。本申请设计了在所述目标铜皮的添加连线的方法,通过增加连线改变应力集中点拓扑结构将应力分散到所述连线上,避免应力集中而产生鼓皮起皮的情况。设计人员根据上述方法配置防止鼓皮策略,对所述目标铜皮实施所述防止鼓皮策略,确保根据设计投产的印刷电路板相应的铜皮不会鼓皮。
本申请提供了自动确定开窗、过孔或者连线位置的方法,获取距离所述目标铜皮中心最远的目标边角,快速指向所述目标边角,方便设计人员在所述目标边角实施防止鼓皮策略,提高设计效率;将所述防止鼓皮策略保存于防止鼓皮策略库中形成策略模板,针对所述目标铜皮的共性特征批量处理共性特征的直接调用所述策略模板处理所述目标铜皮,提高设计效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1是本发明实施例中防止PCB表层铜皮鼓皮的设计方法的流程示意图;
图2是本发明实施例中对目标铜皮边角钝角化或圆角化流程示意图;
图3是本发明实施例中对目标铜皮添加开窗或者过孔流程示意图;
图4是本发明实施例中对目标铜皮添加连线流程示意图;
图5是本发明实施例中对目标铜皮边角钝角化或圆角化示意图;
图6是本发明实施例中对目标铜皮添加过孔示意图;
图7是本发明实施例中对目标铜皮添加开窗示意图;
图8是本发明实施例中对目标铜皮添加连线示意图;
图9是本发明实施例中一种设备架构示意图。
图中标号及含义:
1、印刷电路板,2、目标铜皮,3、圆弧,4、连接线段,5、过孔,6、开窗,7、连线;
501、处理单元,502、输出单元,503、存储单元,504、总线单元,505、输入单元。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
参阅图1所示,本发明提供一种防止PCB表层铜皮鼓皮的设计方法,包括,
S101,遍历印刷电路板1下表层和上表层铜皮;具体实施过程中,遍历印刷电路板设计软件所打开的印刷电路板设计工程文件中的印刷电路板1上表层和下表层的闭合轮廓,所述闭合轮廓表示铜皮。
S102,获取所述铜皮的轮廓坐标、并根据所述轮廓坐标计算所述铜皮的面积;具体实施过程中,将所述闭合轮廓根据所述轮廓坐标微分成小单元,统计所述闭合轮廓区域内所述小单元的数量,将所述小单元的数量与所述小单元的面积相乘获取所述闭合轮廓的面积,即为所述铜皮的面积。
S103,配置第一阈值,筛选出所述铜皮中面积大于所述第一阈值的目标铜皮2;所述第一阈值根据在回流焊最大温度条件下所述铜皮与所述印刷电路板1之间单位面积的结合力和所述铜皮的热膨胀系数与所述印刷电路板1的热膨胀系数差异制定。
S104,配置防止鼓皮策略,按照所述防止鼓皮策略对所述目标铜皮2添加防止鼓皮设计。
在具体实施过程中,所述防止鼓皮策略包括对所述目标铜皮2的筛选方法和对所述目标铜皮2的处理方法。
其中,对所述目标铜皮2的处理方法包括:
对所述目标铜皮2的边角进行钝角化或者圆角化处理,参阅图2所示,具体实施时,实现所述钝角化或者所述圆角化处理包括:
S201,在组成边角的两边上分别选定两点。一种可行的实施方式为,配置距离参数A,在组成所述边角的两边上选定两个点,使两个点到所述边角的顶点距离为距离参数A,来实现两个点的选定。选定两个点之后获取两个点的坐标,将两个点与所述顶点之间的线删除。
S202,在两点之间连接相邻夹角呈钝角的多段连接线段4或者在两点之间连接圆弧3。一种可行的实施方式为:将所述连接线段4配置为等长的,并配置在两个点之间连接的所述连接线段4数量B,获取组成边角的两边所呈夹角值C,按照180°-C/(B+1)配置夹角,所述夹角是组成所述边角的两边和与其相邻的所述连接线段4之间的钝角值,所述夹角还是相邻所述连接线段4之间的钝角值。根据所述两个点的坐标计算所述两个点的距离,使得所述连接线段4的长度等比缩放直至所述连接线段4组成的整体的两端与所述两个点重合。同样的原理,另一种可行的实施方式为:配置钝角角度值,由角度值计算线段数量。一种可行的实施方式为,配置圆弧3的弧度,对圆弧3进行缩放使圆弧3的两端与所述两个点分别重合。参阅图5所示,当夹角值C取90°,所述连接线段4数量B取2,距离参数A取10mm时,添加的连接线段4。所述连接线段4与相邻的边的夹角为180°-90°/(2+1),即150°,相邻的所述连接线段4之间的夹角也是150°。当夹角值C取90°,圆弧3弧度取Π/4,距离参数A取10mm时,添加的圆弧3。
在所述目标铜皮2上添加开窗6或者过孔5,参阅图3所示,具体实施时,实现在所述目标铜皮2上添加开窗6或者过孔5包括:
S301,确定所述目标铜皮2上需要添加开窗6或者过孔5的至少一个位置;具体实施过程中表示开窗6或者过孔5位置的为至少一个点,获取点的坐标;
S302,配置开窗6或者过孔5的形状及尺寸;一种可行的实施方式为:在所述印刷电路板1设计软件中配置图形参数设置接口,所述图形参数设置接口包括设定设计的图形尺寸的接口和设定设计的图形的角度的接口。在所述印刷电路板1设计软件配置基本图形选择模块,选择所述基本图形选择模块中的基本图形创建相应的基本图形,来实现对所述开窗6或者过孔5形状的设计,选中设计的所述开窗6或者过孔5、则展示图形参数设置接口,通过所述图形参数设置接口输入所述开窗6或者过孔5的设计的尺寸。在所述印刷电路板1设计软件配置自定义图形窗口,所述自定义图形窗口配置画笔模块以及线型选择模块,通过线性选择模块与所述画笔模块创建自定义图形,来实现对所述开窗6或者过孔5形状的设计,选中设计的所述开窗6或者过孔5、则展示所述图形参数设置接口,通过所述图形参数设置接口输入所述开窗6或者过孔5的尺寸。
S303,在确定的位置上添加所配置的所述开窗6或者过孔5;一种可行的方式为:获取位置的坐标,通过所述图形参数设置接口配置所述开窗6或者过孔5的角度。在设计的所述开窗6或者过孔5上选取一点,使设计的述开窗6或者过孔5平移,使得选取的所述点与所述位置的坐标重合。在所述目标铜皮2上将添加所述开窗6或者过孔5的位置挖空。
在所述目标铜皮2上添加连,参阅图4所示,具体实施时,实现所述添加连线7包括:
S401,确定所述目标铜皮2上需要添加连线7的至少一个位置;具体实施过程中,用至少一个单位向量指示所述连线7的位置。获取所述单位向量的起点坐标与指向。
S402,配置连线7的形状及尺寸;同样的通过所述基本图形选择模块或者自定义图形窗口设计所述连线7的形状,通过所述图形参数设置接口配置所述连线7的尺寸。
S403,在确定的位置上添加所配置的所述连线7。在所述连线7上通过配置起点坐标和终点坐标的方式指定定位向量,使所述定位向量的起点与所述单位向量的起点重合,定位向量的方向与所述单位向量一致。
具体实施过程中对所述目标铜皮2的筛选方法包括按形状对所述目标铜皮2筛选、按照面积进一步对所述目标铜皮2进行筛选和按照共性特征对所述目标铜皮2进行筛选,按筛选结果对所述目标铜皮2进行分类。作为一种可行的实施方式:将形状相同或者相似的所述目标铜皮2归为一类,然后统一制定针对同一类的所述目标铜皮2的防止鼓皮策略。作为一种可行的实施方式:配置面积相关的第三阈值,所述第三阈值大于所述第一阈值,当所述目标铜皮2面积大于所述第三阈值,同一将所述目标铜皮2通过均匀添加开窗6的方式形成网格拓扑形状。作为一种可行的实施方式:按照共性特征对所述目标筛选,设置角度值相关的第四阈值,筛选所述目标铜皮2中夹角小于所述第四阈值的边角为目标边角,对所述目标边角做所述钝角化处理或者所述圆角化处理。
具体实施过程中,确定所述目标铜皮2上需要添加开窗6、过孔5或者连线7的位置包括自动确定开窗6、过孔5或者连线7位置和手动确定开窗6、过孔5或者连线7位置;
其中,一种可行的自动确定开窗6、过孔5或者连线7位置实施方式为:根据所述目标铜皮2的轮廓计算所述目标铜皮2的中心,计算所述目标铜皮2到所述目标铜皮2轮廓边角的距离;筛选出到所述目标铜皮2中中心到距离最大的目标边角,将所述目标边角处作为添加开窗6、过孔5或者连线7的位置。
一种可行的手动确定开窗6、过孔5或者连线7位置实施方式为:在所述目标铜皮2上选择坐标点作为添加开窗6、过孔5或者连线7的位置。指定在所述目标铜皮2范围内的坐标点作为添加开窗6、过孔5或者连线7的位置。
一种可行的实施方式为:配置防止鼓皮策略时,如果所述防止鼓皮策略使得所述目标铜皮2的面积小于所述第一阈值,则停止配置所述防止鼓皮策略。具体实施过程中,向所述目标铜皮2中添加开窗6或者过孔5或者连线7,显示所述目标铜皮2当前的面积以及当前的面积与所述第一阈值的差值。
一种可行的实施方式为:筛选出所述目标铜皮2之后,在所述印刷电路板1设计软件中区别显示所述目标铜皮2;在所述目标铜皮2实施所述防止鼓皮策略后,取消所述目标铜皮2的区别显示。具体实施过程中,可以将筛选出的目标铜皮2着色。
一种可行的实施方式为:在所述印刷电路板1设计软件中配置防止鼓皮策略库,根据所述目标铜皮2的分类创建防止鼓皮策略模板,将所述防止鼓皮策略模板保存到所述防止鼓皮策略库中。
本发明提供一种程序,所述程序实现所述的防止PCB表层铜皮鼓皮的设计方法。
本发明提供一种设备,所述设备包括存储单元503、处理单元501、总线单元504,输入单元502和输出单元505;
所述存储单元503存储有至少一条指令,所述指令实现所述的防止PCB表层铜皮鼓皮的设计方法;
所述处理单元501执行所述指令;
所述输入单元505配置所述指令的参数;
所述输出单元502显示所述指令的结果。
本申请提出的一种防止PCB表层铜皮鼓皮的设计方法依据当铜皮面积大,受热时,铜皮与印刷电路板1之间应力积累多,更容易鼓皮的情况,设计了面积相关的第一阈值;通过所述第一阈值筛选出面积大的目标铜皮2,对于目标铜皮2的筛选自动完成,相比根据经验手工筛选铜皮的情况更加高效。
本申请设计了将目标铜皮2的边角钝角化或者圆角化处理方法,使边角处应力分散,降低应力使得边角鼓皮的作用效果。本申请设计了将目标铜皮2的添加开窗6的方法,降低所述目标铜皮2的面积、增加散热,降低应力的积累。本申请设计了在所述目标铜皮2的添加过孔5的方法,增加铜皮散热、降低所述目标铜皮2面积,避免应力因温度持续升高而增大,降低应力的积累。本申请设计了在所述目标铜皮2的添加连线7的方法,通过增加连线7改变应力集中点拓扑结构将应力分散到所述连线7上,避免应力集中而产生鼓皮起皮的情况。设计人员根据上述方法配置防止鼓皮策略,对所述目标铜皮2实施所述防止鼓皮策略,确保根据设计投产的印刷电路板1相应的铜皮不会鼓皮。
本申请提供了自动确定开窗6、过孔5或者连线7位置的方法,获取距离所述目标铜皮2中心最远的目标边角,快速指向所述目标边角,方便设计人员在所述目标边角实施防止鼓皮策略,提高设计效率;将所述防止鼓皮策略保存于防止鼓皮策略库中形成策略模板,针对所述目标铜皮2的共性特征批量处理共性特征的直接调用所述策略模板处理所述目标铜皮2,提高设计效率。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,程序可以存储于一种计算机可读设备中,上述提到的设备可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。

Claims (7)

1.一种防止PCB表层铜皮鼓皮的设计方法,应用于印刷电路板设计软件,其特征在于,包括,
遍历印刷电路板设计工程文件中的印刷电路板上表层的铜皮,获取铜皮的轮廓坐标、并根据轮廓坐标计算铜皮的面积;
根据在回流焊最大温度条件下铜皮与印刷电路板之间单位面积的结合力和铜皮的热膨胀系数与印刷电路板的热膨胀系数差异制定配置筛选铜皮的第一阈值,筛选出铜皮中面积大于第一阈值的目标铜皮;
配置包括对目标铜皮的筛选方法和对目标铜皮的处理方法的防止鼓皮策略,
对目标铜皮的筛选方法包括:按形状对目标铜皮筛选、按照面积进一步对目标铜皮进行筛选和按照共性特征对目标铜皮进行筛选,将形状相同或者相似的目标铜皮归为一类,统一制定针对同一类的目标铜皮的防止鼓皮策略;
对目标铜皮的处理方法包括以下方式的至少一种:
对目标铜皮的边角进行钝角化或者圆角化处理:确定至少一需处理的目标铜皮的边角,配置距离参数A,在组成边角的两边上选定两个点,使两个点到边角的顶点距离为距离参数A;圆角化时,在两点之间配连接圆弧;进行钝角化时,将连接线段配置为等长的,并配置在两个点之间连接的连接线段数量B,获取组成边角的两边所呈夹角值C,按照180°-C/(B+1)配置夹角,根据两个点的坐标计算两个点的距离,使连接线段的长度等比缩放直至连接线段组成的整体的两端与两个点重合;
在目标铜皮上添加开窗或者过孔:自动或和手动确定至少一添加开窗或过孔的位置,配置开窗或者过孔的形状及尺寸;在确定的位置上添加所配置的所述开窗或者过孔;
以及在目标铜皮上添加连线:自动或和手动确定至少一添加连线的位置;配置连线的形状及尺寸,在确定的位置上添加所配置的所述连线;
按照防止鼓皮策略对目标铜皮添加防止鼓皮设计。
2.根据权利要求1所述的防止PCB表层铜皮鼓皮的设计方法,其特征在于,确定至少一需处理的目标铜皮的边角包括:按照共性特征对所述目标铜皮筛选,设置角度值相关的第四阈值,筛选所述目标铜皮中夹角小于所述第四阈值的边角为目标边角,对所述目标边角做所述钝角化处理或者所述圆角化处理。
3.根据权利要求1所述的防止PCB表层铜皮鼓皮的设计方法,其特征在于,自动或和手动确定至少一添加开窗或过孔的位置,其中,自动确定添加开窗或过孔的位置包括:添加根据目标铜皮的轮廓计算目标铜皮的中心,计算目标铜皮中心到目标铜皮轮廓边角的距离,筛选出到目标铜皮中心距离最大的目标边角,将目标边角处作为添加开窗、过孔的位置;按形状对所述目标铜皮筛选、按照面积进一步对所述目标铜皮进行筛选时,配置面积相关的第三阈值,所述第三阈值大于所述第一阈值,当所述目标铜皮面积大于所述第三阈值,统一将所述目标铜皮通过均匀添加开窗的方式形成网格拓扑形状;
手动确定添加开窗或过孔的位置包括:在所述目标铜皮上选择坐标点作为添加开窗、过孔的位置。
4.根据权利要求1所述的防止PCB表层铜皮鼓皮的设计方法,其特征在于,自动或和手动确定至少一添加连线的位置,其中,自动确定添加连线的位置包括:根据目标铜皮的轮廓计算目标铜皮的中心,计算目标铜皮中心目标铜皮轮廓边角的距离,筛选出到目标铜皮中心距离最大目标边角,将目标边角处作为连线的位置;
手动确定添加连线的位置包括:在所述目标铜皮上选择坐标点作为添加连线的位置。
5.根据权利要求1所述的防止PCB表层铜皮鼓皮的设计方法,其特征在于,在印刷电路板设计软件中配置防止鼓皮策略库,根据所述目标铜皮的分类创建防止鼓皮策略模板,将所述防止鼓皮策略模板保存到所述防止鼓皮策略库中。
6.根据权利要求1所述的防止PCB表层铜皮鼓皮的设计方法,其特征在于,筛选出所述目标铜皮之后,在印刷电路板设计软件中区别显示所述目标铜皮;在所述目标铜皮实施所述防止鼓皮策略后,取消所述目标铜皮的区别显示。
7.一种电子设备,其特征在于,所述电子设备包括存储单元、处理单元、总线单元,输入单元和输出单元;
所述存储单元存储有至少一条指令,所述指令实现权利要求1-6中任一所述的防止PCB表层铜皮鼓皮的设计方法;
所述处理单元执行所述指令;
所述输入单元配置所述指令的参数;
所述输出单元显示所述指令的结果。
CN202010822455.7A 2020-08-14 2020-08-14 一种防止pcb表层铜皮鼓皮的设计方法、程序及设备 Active CN112001148B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010822455.7A CN112001148B (zh) 2020-08-14 2020-08-14 一种防止pcb表层铜皮鼓皮的设计方法、程序及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010822455.7A CN112001148B (zh) 2020-08-14 2020-08-14 一种防止pcb表层铜皮鼓皮的设计方法、程序及设备

Publications (2)

Publication Number Publication Date
CN112001148A CN112001148A (zh) 2020-11-27
CN112001148B true CN112001148B (zh) 2022-10-25

Family

ID=73473770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010822455.7A Active CN112001148B (zh) 2020-08-14 2020-08-14 一种防止pcb表层铜皮鼓皮的设计方法、程序及设备

Country Status (1)

Country Link
CN (1) CN112001148B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112685993B (zh) * 2021-03-17 2021-07-06 武汉大学 一种柔性pcb板湿法化学蚀刻工艺仿真方法
CN115238631B (zh) * 2022-08-12 2023-11-03 苏州浪潮智能科技有限公司 一种对pcb过孔添加铜皮的方法、系统及相关组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102958290A (zh) * 2012-11-15 2013-03-06 广东生益科技股份有限公司 改善pcb板大铜面起翘的pcb板制造方法
CN106897490A (zh) * 2017-01-18 2017-06-27 深圳市百能信息技术有限公司 一种pcb工程文件中铜皮的识别方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102958290A (zh) * 2012-11-15 2013-03-06 广东生益科技股份有限公司 改善pcb板大铜面起翘的pcb板制造方法
CN106897490A (zh) * 2017-01-18 2017-06-27 深圳市百能信息技术有限公司 一种pcb工程文件中铜皮的识别方法

Also Published As

Publication number Publication date
CN112001148A (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
CN112001148B (zh) 一种防止pcb表层铜皮鼓皮的设计方法、程序及设备
JP4719657B2 (ja) 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム
WO2023087718A1 (zh) 信号线的布线方法、装置、设备及可读存储介质
JP4451575B2 (ja) 配線基板の設計支援装置、設計支援方法、プログラム記録媒体、及びプログラム
CN112235949A (zh) 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备
CN115544957A (zh) 一种板级散热仿真方法、系统及介质
CN108984912B (zh) 一种pcb设计自动调整线段间距的方法及系统
US6678878B2 (en) Intelligent milling path creation for panelization abstract
US8392156B2 (en) Power supply noise analysis model creation method and apparatus, and recording medium storing program for power supply noise analysis model creation
CN103077272B (zh) 一种屏蔽罩封装库的创建方法及装置
CN114218886B (zh) 花焊盘实现方法、装置、电子设备及存储介质
CN114297977A (zh) 一种切断丝印的方法和装置
CN113642281B (zh) Pcb设计图的检测方法、装置、设备及介质
CN112989747B (zh) 射频传输线的布线方法、布线装置及存储介质
CN105760584A (zh) 一种芯片的内部走线方法及系统
JPH06203102A (ja) プリント配線基板の設計方法
CN107122535B (zh) 半导体器件设计的计算机实现方法和终端设备
CN117688897B (zh) 差分信号线参数修改方法、装置、集成电路、设备及介质
CN112966458B (zh) 图形处理方法、电子设备、服务器和存储介质
JP3234378B2 (ja) 配線基板cad装置と配線基板設計方法
CN117291140B (zh) 自动布线工具的绕线违例减少方法、装置、存储介质及电子终端
CN116070576B (zh) 差分信号线线间距修改方法、装置、电子设备及存储介质
CN116627372B (zh) Pnl物料对齐预览显示方法、装置、设备及存储介质
Cracraft et al. Unintended effects of asymmetric return vias and via array design for reduced mode conversion
CN115952761A (zh) 一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant