JP2014067755A - 半導体装置、半導体装置の設計方法、及び半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の設計方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2014067755A
JP2014067755A JP2012210042A JP2012210042A JP2014067755A JP 2014067755 A JP2014067755 A JP 2014067755A JP 2012210042 A JP2012210042 A JP 2012210042A JP 2012210042 A JP2012210042 A JP 2012210042A JP 2014067755 A JP2014067755 A JP 2014067755A
Authority
JP
Japan
Prior art keywords
pair
differential signal
shield
semiconductor device
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012210042A
Other languages
English (en)
Inventor
Hidenori Egawa
秀範 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012210042A priority Critical patent/JP2014067755A/ja
Publication of JP2014067755A publication Critical patent/JP2014067755A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】ノイズを低減でき、高周波成分の減衰を抑制することができる半導体装置を提供すること。
【解決手段】半導体装置は、基板と、前記基板上に配置され、送信回路と受信回路とを接続する、一対の差動信号配線と、前記基板上に配置され、一定の電圧が印加される、一対のシールド配線とを備える。前記一対のシールド配線は、前記一対の差動信号配線と同一層に設けられる。前記一対の差動信号配線は、前記一対のシールド配線の間に配置される。前記一対の差動信号配線の間隔は、G1である。前記一対のシールド配線と前記一対の差動信号配線との間の間隔は、G2である。前記一対の差動信号配線及び前記一対のシールド配線は、G1<G2<3G1が成り立つように、配置されている。
【選択図】図1

Description

本発明は、半導体装置、半導体装置の設計方法、及び半導体装置の製造方法に関する。
信号を高速に伝送するため、差動信号が用いられる。差動信号を用いる場合、送信回路と受信回路とが、一対の差動信号配線を介して接続される。送信回路と受信回路との間では、シリアル化された信号が、差動信号(コンプリメンタリ信号)として、一対の差動信号配線を介して伝送される。
差動信号の振幅は、一般的に、小さい。そのため、差動信号の波形(いわゆるアイパターン)は、他の配線からのノイズによって歪みやすい。高速で信号を伝達する場合も、ノイズがアイパターンに影響を与え易い。他の配線により生じるノイズを除去する為に、一対の差動信号配線と他の配線との間に、シールド配線が設けられる場合がある。シールド配線の電位は、固定される。
関連技術が、特許文献1(特開2010−212439号公報)に開示されている。特許文献1には、グランド層と前記グランド層に対して絶縁体層を介して信号配線を配設してなる回路基板において、前記グランド層とは反対面の前記信号配線を覆う絶縁被覆層上には導電性素材によるシールド層が形成される点が開示されている。また、特性インピーダンスの制御が必要な前記信号配線に対峙する前記絶縁被覆層上は、前記シールド層が敷設されないシールド層の開口部になされる点が開示されている。また、信号配線が差動伝送されるペア配線である場合には、ペア配線間の距離をSとしたとき、線間距離Sの位置におけるペア配線の両外側とシールド層の開口端との距離Uが、3S≦U≦20Sの範囲に設定される点が開示されている。
他の関連技術が、特許文献2(特開2009−45008号公報)に開示されている。特許文献2には、差動配線装置が、差動ペアの差動配線中あるいは差動配線後に、指定の差動配線を囲むようにシールド配線を発生させる点が開示されている。また、差動配線とシールド配線との間隔は、設定された間隔と同一とし、その間隔を維持することができない箇所ではシールドを発生させない点が開示されている。
特開2010−212439号公報 特開2009−45008号公報
ところで、一対の差動信号配線には、ノイズの低減に加え、高周波成分の減衰を抑制した上で信号を伝達することも求められる。シールド配線層が一対の差動信号配線と同一の配線層に設けられる半導体装置においては、どのように各配線を配置すれば、ノイズを低減でき、且つ、高周波成分の減衰を抑制できるのかが、明かではなかった。
尚、特許文献1には、信号配線を覆う絶縁被覆層上にシールド層を設けることは開示されているが、同一配線層に差動信号配線とシールド層が設けられた半導体装置についての記述はない。
一方、特許文献2には、差動配線と同一層にシールド配線を設ける点については開示されているが、信号の減衰が少ない伝送路を設計する点については、開示がない。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明かになるであろう。
一実施の形態によれば、半導体装置は、基板と、前記基板上に配置され、送信回路と受信回路とを接続する、一対の差動信号配線と、前記基板上に配置され、一定の電圧が印加される、一対のシールド配線とを有する。前記一対のシールド配線は、前記一対の差動信号配線と同一層に設けられる。前記一対の差動信号配線は、前記一対のシールド配線の間に配置される。前記一対の差動信号配線の間隔は、G1である。前記一対のシールド配線と前記一対の差動信号配線との間の間隔は、G2である。前記一対の差動信号配線及び前記一対のシールド配線は、下記式1が成り立つように、配置されている。
(数式1):G1<G2<3G1
上記一実施の形態によれば、差動信号配線を伝送する信号の減衰を低減することができる。
図1は、第1の実施形態に係る半導体装置を示す平面図である。 図2は、一対の差動信号配線を伝達する差動信号の波形を示す概念図である。 図3は、本願発明者によって行なわれた実験結果を示すグラフである。 図4は、第2の実施形態に係る半導体装置を示す平面図である。 図5は、第3の実施形態に係る半導体装置を示す平面図である。 図6は、第4の実施形態に係る半導体装置を示す平面図である。 図7は、第1領域における半導体装置を示す断面図である。 図8は、第5の実施形態に係る半導体装置を示す断面図である。 図9は、第6の実施形態に係る半導体装置を示す断面図である。 図10は、半導体装置の設計装置を示す構成図である。 図11は、半導体装置の設計装置を示す機能ブロック図である。 図12は、半導体装置の設計装置の動作方法を示すフローチャートである。
以下、図面を参照しつつ、実施形態について説明する。
(第1の実施形態)
図1は、本実施形態に係る半導体装置10を示す平面図である。図1に示されるように、半導体装置10は、基板11、一対の差動信号配線13(13P及び13N)、一対のシールド配線14(14−1、14−2)、及び受信回路12を備えている。
本実施形態に係る半導体装置10は、TABテープパッケージである。すなわち、基板11は、可撓性を有するテープ状基板である。
一対の差動信号配線13、一対のシールド配線14、及び受信回路12は、基板11の主面上に設けられている。
受信回路12は、半導体チップに設けられている。すなわち、基板11上には、受信回路12が設けられた半導体チップが実装されている。
基板11上には、配線層が設けられており、一対の差動信号配線13、及び一対のシールド配線14は、その配線層に配置されている。配線層は、単一(単層)である。
一対の差動信号配線13は、一端で、受信回路12に接続されている。一対の差動信号配線13の他端は、半導体装置10の外部に設けられた送信回路51に接続される。送信回路51は、例えば、マザーボード等の基板上に設けられる。すなわち、受信回路12は、一対の差動信号配線13を介して、送信回路51に接続される。受信回路12と送信回路51との間では、一対の差動信号配線13を介して、差動信号が伝送される。
一対のシールド配線14は、差動信号にノイズが混入することを防止するために設けられている。一対のシールド配線14(14−1、14−2)は、一対の差動信号配線13(13P、13N)の外側に設けられている。すなわち、一対の差動信号配線13(13P、13N)は、一対のシールド配線14(14−1、14−2)の間に配置されている。一対のシールド配線14の電位は、少なくとも動作時に、固定される。例えば、一対のシールド配線14は、接地されている。
本実施形態に係る半導体装置10では、送信回路51が、差動信号を送信する。差動信号は、一対の差動信号配線13(13P、13N)を伝送し、受信回路12によって受信される。この際、一対のシールド配線14の電位が固定されていることにより、外来ノイズが抑制される。
ここで、配線の間隔について説明する。図1に示されるように、一対の差動信号配線13(13P、13N)の間の間隔が、G1として、定義される。また、一対のシールド配線14(14−1、14−2)と、一対の差動信号配線13(13P、13N)との間の間隔が、G2として、定義される。すなわち、間隔G2は、差動信号配線13Nとシールド配線14−1との間の間隔、及び、差動信号配線13Pとシールド配線14−2との間の間隔を示す。
間隔G1は、例えば、以下のようにして決定される。一対の差動信号配線13の特性インピーダンスは、送信回路51及び受信回路12に整合していることが望まれる。一対の差動信号配線13は、平衡型である。そのため、一対の差動信号配線13の特性インピーダンスは、一対の差動信号配線13の間隔G1、その厚み、差動信号配線13とシールド配線14との間の間隔G2、その物理的形状及び、基板11及び空気の誘電率等により決まる。従って、間隔G1及び隔G2は、一対の差動信号配線13の特性インピーダンスが目標とする特性インピーダンスになるように、設定される。
一方、間隔G2は、下記数式1が成り立つように、決定される。
(数式1):G1<G2<3G1
G1<G2が成り立つことにより、十分なシールド効果を維持しつつ、十分な信号伝達特性が得られる。また、G2<3G1が成り立つことにより、配線密度の低下が防止される。以下に、これらの点について、説明する。
まず、シールド効果について説明する。図2は、一対の差動信号配線13を伝達する差動信号の波形を示す概念図であり、いわゆるアイパターンを示す図である。図2において、横軸は時間を示し、縦軸は、各差動信号配線(13P、13N)の電圧を示す。作動信号配線13Pの電圧が信号Pとして示され、差動信号配線13Nの電圧が信号Nとして示されている。差動信号は、いわゆるコンプリメンタリ信号である。すなわち、信号Nと信号Pとは、逆の論理値を示す。例えば、信号Pの電圧がハイレベルに対応する電圧である場合、信号Nの電圧は、ローレベルに対応する電圧となる。一方、信号Pの電圧がローレベルに対応する電圧である場合、信号Nの電圧は、ハイレベルに対応する電圧となる。各信号の論理値(電圧)は、時間経過と共に、変化する。ここで、各信号がローレベルからハイレベルに変化する際、各信号の電圧は、瞬時に変化する訳ではない。送信回路51及び受信回路12のジッタ成分などにより、各信号の電圧がローレベルからハイレベルに切り替わるまでには、時間が費やされる。各信号がハイレベルからローレベルに切り替わる場合についても、同様である。
受信回路12が正しく信号を受信するためには、信号Pと信号Nとの間の電圧差が、所定期間Δt以上、所定の差電圧ΔV以上でなければならない。例えば、時刻t1に信号Pと信号Nとの差電圧がΔVであるものとする。そして、時刻t1から時刻t2までの間、差電圧がΔV以上であるものとする。時刻t1から時刻t2までが期間Δt以上であれば、受信回路12は、差動信号を安定して受信できる。
ここで、図2に示される例では、時刻t3において、外来ノイズがアイパターンに混入している。この場合、差電圧がΔV以上である期間が、必要な期間Δtだけ確保することができなくなり、受信回路12が信号の受信に失敗する蓋然性が高くなる。
外来ノイズについては、既述のように、一対のシールド配線14を一対の差動信号配線13の外側に配置することにより、上述の外来ノイズの影響を抑制することが可能である。
ここで、本願発明者は、シミュレーションにより、G1に対するG2の比とシールド特性との関係を確認した。その結果、G2が大きくなるほど、シールド特性が下がることが判明した。すなわち、一対のシールド配線14が一対の差動信号配線13に近いほど(G2が小さいほど)、高いシールド効果が得られ、ノイズが抑制されやすくなる。一方、一対のシールド配線14が一対の差動信号配線13から離れているほど(G2が大きいほど)、シールド効果が小さくなる。具体的には、シミュレーションの結果、G2<3G1が成り立っていれば、受信回路12が安定して差動信号を受信することができる程度に、ノイズを抑制することができることが判った。尚、G2がG1の3倍以上である場合には、同一配線層内における配線密度が低下してしまいやすくなる。
続いて、信号伝達特性について説明する。図2に示されるように、各信号(信号N、信号P)の立ち上がり期間及び立ち下がり期間が小さいほど、受信回路12が正確に信号を受信しやすくなる。ここで、立ち上がり期間又は立ち下がり期間は、一対の差動信号配線13の信号伝達特性に依存する。具体的には、各信号の高周波成分の減衰率が小さければ、立ち上がり期間及び立下り期間が小さくなり、受信回路12が差動信号を正確に受信しやすくなる。
差動信号における高周波成分の減衰率は、G2の大きさにも依存する。本願発明者は、一対の差動信号配線13にネットワークアナライザを接続し、一対の差動信号配線13を伝達する差動信号の周波数と、減衰率との関係を測定した。図3は、本願発明者によって行なわれた実験結果を示すグラフである。図3において、横軸は、差動信号の周波数(GHz)を示し、縦軸は、減衰率(−dB)を示す。また、図3には、実線a及び破線bが示されている。実線aは、G2=2G1の場合における結果を示し、破線bは、G2=G1の場合における結果を示している。
図3に示されるように、約2GHz以下の領域においては、実線aと破線bとの間において、減衰率に殆ど差はない。しかしながら、破線bにより示されるように、G2=G1が成り立つ場合、周波数が2GHzを超える部分において、減衰率が−3dB以下になっている。一方、実線aにより示されるように、G2=2G1である場合、周波数が約3GHz以下の領域においては、減衰率として、−3dB以上の値が維持されている。すなわち、G2が小さい場合、高周波成分の減衰率が大きくなる。
G2がG1よりも大きい値であれば、受信回路12が安定して差動信号を受信することができると同時に、高周波成分の減衰率低下の抑制効果を維持することが可能となる。また、G2=2G1とすることにより、減衰率の低下をより効果的に抑制することができる。
以上説明したように、本実施形態によれば、G2が、G1より大きく、3G1より小さくなるように、設定されている。その結果、単一の配線層を有する半導体装置において、配線密度の低下を抑制した上で、十分なシールド特性及び十分な信号伝達特性を得ることが可能になる。
尚、本実施形態では、半導体装置10がTABテープパッケージである場合について説明した。TABテープパッケージでは、可撓性を維持するために、配線層が単一であることが求められる。その結果、一対のシールド配線14が一対の差動信号配線13と同一の配線層に設けられることが多い。但し、本実施形態は、半導体装置10としてTABテープパッケージを用いた場合に限定されるものではなく、他の種類の半導体装置10に適用することも可能である。
(第2の実施形態)
続いて、第2の実施形態について説明する。図4は、本実施形態に係る半導体装置10を示す平面図である。本実施形態では、基板11上に、2対の差動信号配線13(13−1、13−2)、及び2対のシールド配線14が設けられている。その他の点については、第1の実施形態と同様の構成を採用することができるので、詳細な説明については省略する。
図4に示されるように、基板11上には、1対の差動信号配線13−1、1対の差動信号配線13−2、一対のシールド配線14A、及び一対のシールド配線14Bが設けられている。一対の差動信号配線13−1は、信号配線13−1N及び信号配線13−1Pを有している。一対の差動信号配線13−23は、信号配線13−2N及び信号配線13−2Pを有している。
一対のシールド配線14Aは、1対の差動信号配線13−1に対応して設けられており、シールド配線14−1A及びシールド配線14−2Aを有している。すなわち、1対の差動信号配線13−1は、シールド配線14−1Aとシールド配線14−2Aとの間に、配置されている。また、一対のシールド配線14Bは、1対の差動信号配線13−2に対応して設けられており、シールド配線14−1B及びシールド配線14−2Bを有している。1対の差動信号配線13−2は、シールド配線14−1Bとシールド配線14−2Bとの間に配置されている。尚、シールド配線14−1Aとシールド配線14−1Bは、共通である。
ここで、一対の差動信号配線13−1の間隔(信号配線13−1Nと信号配線13−1Pの間隔)が、G1Aとして、定義される。また、一対のシールド配線14Aと一対の差動信号配線13−1との間の間隔が、G2Aとして定義される。また、一対の差動信号配線13−2の間隔が、G1Bとして定義される。更に、一対のシールド配線14Bと一対の差動信号配線13−2との間の間隔が、G2Bとして定義される。
2対の差動信号配線13−1、13−2、及び2対のシールド配線14A、14Bは、下記式2、3が成り立つように、配置される。
(数式2)G1A<G2A<3G1A
(数式3)G1B<G2B<3G1B
より好ましくは、2対の差動信号配線13−1、13−2、2対のシールド配線14A、14Bは、下記式4、5が成り立つように配置される。
(数式4)G2A=2G1A
(数式5)G2B=2G1B
上述のように各配線が配置されていることにより、複数対の差動信号配線13が設けられている場合であっても、第1の実施形態と同様の作用効果を得ることができる。
尚、G1AとG1Bとは、同一であることが好ましいが、異なっていてもよい。同様に、G2AとG2Bとも、同一であることが好ましいが、異なっていてもよい。
(第3の実施形態)
続いて、第3の実施形態について説明する。図5は、本実施形態に係る半導体装置10を示す平面図である。
既述の実施形態においては、基板11上に受信回路12が設けられており、送信回路51が半導体装置10の外部に設けられている場合について説明した。これに対して、本実施形態では、基板11上に送信回路51が設けられており、受信回路12は半導体装置10の外部に設けられている。その他の点については、既述の実施形態と同様の構成を採用することができるので、詳細な説明は省略する。
図5に示されるように、基板11上には、送信回路51、一対の差動信号配線13(13P、13N)、及び一対のシールド配線14(14−1、14−2)が設けられている。一対の差動信号配線13は、一端で送信回路51に接続されている。一対の差動信号配線13の他端は、半導体装置10の外部に設けられた受信回路12に接続されている。
一対の差動信号配線13の間隔は、G1である。一対のシールド配線14と一対の差動信号配線13との間の間隔は、G2である。各配線は、下記式6が成り立つように配置され、より好ましくは下記式7が成り立つように配置される。
(数式6)G1<G2<3G1
(数式7)G2=2G1
本実施形態のように、基板11上に送信回路51が設けられている場合であっても、上式6、7が成り立つように各配線を配置することにより、既述の実施形態と同様の作用効果を得ることができる。
(第4の実施形態)
続いて、第4の実施形態について説明する。図6は、本実施形態に係る半導体装置10を示す平面図である。本実施形態では、一対の差動信号配線13(13P、13N)の間隔が、位置によって異なっている。その他の点については、既述の実施形態と同様の構成を採用することができるので、詳細な説明は省略する。
図6に示されるように、基板11上には、第1領域、第2領域、及び中間領域が設定されている。一対の差動信号配線13は、基板11の外部端子(送信回路51に接続される端子)側から、第1領域、中間領域、第2領域の順に伸び、基板11上に設けられた受信回路12に接続されている。第1領域における一対の差動信号配線13の間隔は、G11であり、第2領域における一対の差動信号配線の間隔は、G21である。G11は、G21よりも大きい。
一対のシールド配線14も、一対の差動信号配線13に対応するように、第1領域、中間領域、及び第2領域に設けられている。
図7は、第1領域における半導体装置10を示す断面図であり、図6のAA’断面を示す図である。第1領域において、一方のシールド配線14−1と差動信号配線13Nとの間の間隔は、G12である。また、第1領域において、他方のシールド配線14−2と差動信号配線13Pとの間の間隔は、G13である。一対のシールド配線14は、第1領域において、下記式8及び式9が成り立つように、配置される。また、好ましくは、一対のシールド配線14は、第1領域において、下記式10が成り立つように配置される。
(数式8)G11<G12<3G11
(数式9)G11<G13<3G11
(数式10)G12=G13=2G11
一方、第2領域において、一方のシールド配線14−1と差動信号配線13Nとの間の間隔は、G22である。また、第2領域において、他方のシールド配線14−2と差動信号配線13Pとの間の間隔は、G23である。一対のシールド配線14は、第2領域において、下記式11及び式12が成り立つように、配置される。また、好ましくは、一対のシールド配線14は、第2領域において、下記式12が成り立つように配置される。
(数式11)G21<G22<3G21
(数式12)G21<G23<3G21
(数式13)G22=G23=2G21
更に、中間領域においても、上述のように、一対のシールド配線14と一対の差動信号配線との間の間隔は、一対の差動信号配線の間隔よりも大きく、一対の差動信号配線の間隔の3倍よりも小さくなるように、設定される。
半導体装置では、通常、外部端子部分の配線ピッチより、半導体チップに接続される内部端子のピッチの方が小さい。そのため、通常、一対の差動信号配線13の間隔は、外部端子側と内部端子側とで、異なる。本実施形態によれば、一対の差動信号配線13の間隔が領域によって異なっている場合であっても、既述の実施形態と同様の作用効果を得ることができる。
(第5の実施形態)
続いて、第5の実施形態について説明する。図8は、本実施形態に係る半導体装置10を示す断面図であり、第4の実施形態の図7に対応する断面を示す図である。図8に示されるように、本実施形態においては、基板11の裏面に、シールド配線層32が設けられている。シールド配線層32は、接地されている。その他の点については、第4の実施形態と同様の構成を採用することができるので、詳細な説明は省略する。
本実施形態によれば、裏面にシールド配線層32が配置されているので、より大きなシールド効果を得ることができる。但し、可撓性とコストの観点からは、既述の実施形態の方が好ましい。尚、シールド配線層32の形状、厚み、材質などは、一対の差動信号配線13の特性インピーダンスが所望する値になるように、設計される。
(第6の実施形態)
続いて、第6の実施形態について説明する。図9は、本実施形態に係る半導体装置10を示す断面図であり、図8(第5の実施形態)に対応する断面を示す図である。図9に示されるように、本実施形態では、基板11の主面上に、配線層(一対の差動信号配線13、一対のシールド配線14)を被覆するように、絶縁層43が設けられている。絶縁層43上には、他の配線44が設けられている。その他の点については、第5の実施形態と同様である。
本実施形態に係る半導体装置10の構造は、PWB(printed wiring board)等で採用される構造である。本実施形態においても、一対の差動信号配線及び一対のシールド配線14は、既述の実施形態と同様の間隔で配置される。これにより、既述の実施形態と同様の作用効果が得られる。
(第7の実施形態)
続いて、第7の実施形態について説明する。本実施形態では、半導体装置の設計装置について説明する。具体的には、本実施形態に係る半導体装置の設計装置は、既述の実施形態において説明した一対のシールド配線14と一対の差動信号配線13との間の間隔G2を決定する装置である。
図10は、半導体装置の設計装置61を示す構成図である。図10に示されるように、半導体装置の設計装置61は、コンピュータにより実現され、CPU62、RAM65、ROM63、及び入出力部64を備えている。これらは、バスを介して接続されている。ROM63には、半導体装置の設計プログラムが格納されている。CPU62がその設計プログラムを実行することにより、半導体装置の設計装置61が実現される。
図11は、半導体装置の設計装置61を示す機能ブロック図である。半導体装置の設計装置61は、入出力部64、G1データ取得部66、減衰率データ取得部67、及び間隔決定部68を備えている。G1データ取得部66、減衰率データ取得部67、及び間隔決定部68は、半導体装置の設計プログラム65により実現される。
図12は、半導体装置の設計装置61の動作方法を示すフローチャートである。
まず、G1データ取得部66が、入出力部64を介して、一対の差動信号配線13の間隔G1を示すG1データを取得する(ステップS1)。G1データは、既述の実施形態で説明したように、特性インピーダンス等を考慮して、決められる。
次いで、減衰率データ取得部67が、入出力部64を介して、減衰率データを取得する(ステップS2)。減衰率データは、間隔G2と、一対の差動信号配線13を介して送受信される信号の減衰率との関係を示すデータであり、シミュレーションなどにより、予め求められる。
次いで、間隔決定部68が、G1データ及び減衰率データに基づいて、設計対象回路における一対の差動信号配線13と一対のシールド配線14との間の間隔G2を決定する(ステップS3)。すなわち、間隔決定部68は、減衰率が所望する値よりも小さくなるように、間隔G2を決定する。また、この際、間隔決定部68は、G2とシールド特性との関係を示すデータ、及びG2と配線密度との関係を示すデータ等を更に考慮して、G2を決定してもよい。
次いで、間隔決定部68は、入出力部64を介して、決定された間隔G2を示すG2間隔データを出力する(ステップS4)。
以上説明したステップS1乃至S4の動作により、一対の差動信号配線13と一対のシールド配線14との間の間隔が設計される。その後、設計された間隔で、基板11上に配線層が形成され、半導体装置10が製造される。
本実施形態によれば、所望の減衰率が得られるように、一対の差動信号配線13及び一対のシールド配線14を設計することが可能になる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
10 半導体装置
11 基板
12 受信回路
13 一対の差動信号配線
14 一対のシールド配線
32 シールド導体層
43 絶縁層
44 配線
51 送信回路
61 半導体装置の設計装置
62 CPU
63 ROM
64 入出力部
65 半導体装置の設計プログラム
66 G1データ取得部
67 減衰率データ取得部
68 間隔決定部

Claims (9)

  1. 基板と、
    前記基板上に配置され、送信回路と受信回路とを接続する、一対の差動信号配線と、
    前記基板上に配置され、一定の電圧が印加される、一対のシールド配線と、
    を具備し、
    前記一対のシールド配線は、前記一対の差動信号配線と同一層に設けられ、
    前記一対の差動信号配線は、前記一対のシールド配線の間に配置され、
    前記一対の差動信号配線の間隔は、G1であり、
    前記一対のシールド配線と前記一対の差動信号配線との間の間隔は、G2であり、
    前記一対の差動信号配線及び前記一対のシールド配線は、下記式1が成り立つように、配置されている
    (数式1):G1<G2<3G1
    半導体装置。
  2. 請求項1に記載された半導体装置であって、
    前記G2は、前記G1の2倍である
    半導体装置。
  3. 請求項1に記載された半導体装置であって、
    前記基板は、テープ基板である
    半導体装置。
  4. 請求項1に記載された半導体装置であって、
    前記送信回路は、前記基板上に搭載されている
    半導体装置。
  5. 請求項1に記載された半導体装置であって、
    前記受信回路は、前記基板上に搭載されている
    半導体装置。
  6. 請求項1に記載された半導体装置であって、
    前記基板は、主面及び裏面を有し、
    前記一対の差動信号配線及び前記一対のシールド配線は、前記主面上に配置されており、
    前記基板の裏面には、一定の電圧が印加される、シールド導体層が形成されている
    半導体装置。
  7. 請求項6に記載された半導体装置であって、
    前記シールド導体層は、接地されている
    半導体装置。
  8. 基板と、
    前記基板上に配置され、送信回路と受信回路とを接続する、一対の差動信号配線と、
    前記基板上に配置され、一定電圧が印加される、一対のシールド配線と、
    を具備し、
    前記一対の差動信号配線は、前記一対のシールド配線の間に配置され、
    前記基板上には、第1領域、第2領域、及び前記第1領域と第2領域とを接続する中間領域が設けられており、
    前記第1領域において、前記一対の差動信号配線の間隔は、G11であり、
    前記第2領域において、前記一対の差動信号配線の間隔は、前記G11より小さいG12であり、
    前記第1領域において、前記一対のシールド配線と前記一対の差動信号配線との間の間隔は、G21であり、
    前記第2領域において、前記一対のシールド配線と前記一対の差動信号配線との間の間隔は、前記G21より小さいG22であり、
    前記一対の差動信号配線及び前記一対のシールド配線は、下記式2及び3が成り立つように、配置されている
    (数式1):G11<G21<3G11
    (数式2):G21<G22<3G21
    半導体装置。
  9. 基板、一対の差動信号配線、及び一対のシールド配線を備える半導体装置を製造する、半導体装置の製造方法であって、
    前記一対の差動信号配線は、前記基板上に配置され、送信回路と受信回路とを接続するように配置され、
    前記一対のシールド配線は、前記基板上に配置され、一定の電圧が印加され、
    前記一対のシールド配線は、前記一対の差動信号配線と同一層に設けられ、
    前記一対の差動信号配線は、前記一対のシールド配線の間に配置され、
    前記半導体装置の製造方法は、
    予め定められた前記一対の差動信号配線の間隔G1を示すG1データを取得するステップと、
    前記一対のシールド配線と前記一対の差動信号配線との間の間隔G2と、前記一対の差動信号配線を介して送受信される信号の減衰率との関係を示す、減衰率データを取得するステップと、
    前記G1データと前記減衰率データとに基づいて、前記一対のシールド配線と前記一対の差動信号配線との間の間隔を決定するステップと、
    前記基板上に、前記決定するステップで決定された間隔で配置されるように、前記一対の差動信号配線及び前記一対のシールド配線を形成するステップと、
    を具備する
    半導体装置の製造方法。
JP2012210042A 2012-09-24 2012-09-24 半導体装置、半導体装置の設計方法、及び半導体装置の製造方法 Pending JP2014067755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012210042A JP2014067755A (ja) 2012-09-24 2012-09-24 半導体装置、半導体装置の設計方法、及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012210042A JP2014067755A (ja) 2012-09-24 2012-09-24 半導体装置、半導体装置の設計方法、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014067755A true JP2014067755A (ja) 2014-04-17

Family

ID=50743891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012210042A Pending JP2014067755A (ja) 2012-09-24 2012-09-24 半導体装置、半導体装置の設計方法、及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014067755A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016045143A (ja) * 2014-08-26 2016-04-04 株式会社デンソー 微少電流検出装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224408A (ja) * 2002-01-30 2003-08-08 Kyocera Corp 高周波用配線基板
US6797891B1 (en) * 2002-03-18 2004-09-28 Applied Micro Circuits Corporation Flexible interconnect cable with high frequency electrical transmission line
WO2004105128A1 (ja) * 2003-05-20 2004-12-02 Fujitsu Limited 半導体パッケージ
US20060081990A1 (en) * 2004-10-18 2006-04-20 Chi-Hsing Hsu Circuit structure
JP2006245291A (ja) * 2005-03-03 2006-09-14 Nec Corp 伝送線路及び配線形成方法
JP2009266427A (ja) * 2008-04-22 2009-11-12 Mitsubishi Electric Corp 基板接続構造
JP2010098240A (ja) * 2008-10-20 2010-04-30 Sharp Corp プリント基板および電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224408A (ja) * 2002-01-30 2003-08-08 Kyocera Corp 高周波用配線基板
US6797891B1 (en) * 2002-03-18 2004-09-28 Applied Micro Circuits Corporation Flexible interconnect cable with high frequency electrical transmission line
WO2004105128A1 (ja) * 2003-05-20 2004-12-02 Fujitsu Limited 半導体パッケージ
US20060081990A1 (en) * 2004-10-18 2006-04-20 Chi-Hsing Hsu Circuit structure
JP2006245291A (ja) * 2005-03-03 2006-09-14 Nec Corp 伝送線路及び配線形成方法
JP2009266427A (ja) * 2008-04-22 2009-11-12 Mitsubishi Electric Corp 基板接続構造
JP2010098240A (ja) * 2008-10-20 2010-04-30 Sharp Corp プリント基板および電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NATIONAL SEMICONDUCTOR'S LVDS GROUP, LVDSオーナーズ・マニュアル, JPN7015002504, December 2004 (2004-12-01), pages 3 - 6, ISSN: 0003151677 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016045143A (ja) * 2014-08-26 2016-04-04 株式会社デンソー 微少電流検出装置

Similar Documents

Publication Publication Date Title
JP5707879B2 (ja) 光送信器及び中継基板
JP4942811B2 (ja) 配線基板、電気信号伝送システムおよび電子機器
US20110100682A1 (en) Differential signal transmission cable
US9055676B2 (en) Differential signal transmission circuit and method for manufacturing same
WO2010041376A1 (ja) インターポーザ基板及び半導体装置
US8907739B2 (en) Differential signal line structure
CN111725164B (zh) 线路结构及芯片封装件
US20130118790A1 (en) Localized Skew Compensation Technique for Reducing Electromagnetic Radiation
JP6270762B2 (ja) Ic回路
WO2015045309A1 (ja) プリント基板及びプリント基板への実装方法
JP7267297B2 (ja) 超伝導デバイスにおけるpcbからダイへの遷移部のクロストーク軽減
US11057987B2 (en) Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion
JP5392131B2 (ja) 配線基板
TWI696197B (zh) 高頻軟性扁平排線
US20040040736A1 (en) Shielded cable
JP2014067755A (ja) 半導体装置、半導体装置の設計方法、及び半導体装置の製造方法
JP2005056961A (ja) インターポーザ
JP4371766B2 (ja) プリント配線板
US10736209B2 (en) Circuit board structure and conductive transmission line structure thereof
JP2016207834A (ja) 印刷配線板
CN110958759B (zh) 电路板结构以及其传输导线结构
WO2018042518A1 (ja) 半導体装置及びプリント基板
JP5653787B2 (ja) 接続構造及び接続方法
US11259400B1 (en) Circuit board
US7186922B2 (en) Circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209