TWI548227B - Inter-module communication device - Google Patents

Inter-module communication device Download PDF

Info

Publication number
TWI548227B
TWI548227B TW101105102A TW101105102A TWI548227B TW I548227 B TWI548227 B TW I548227B TW 101105102 A TW101105102 A TW 101105102A TW 101105102 A TW101105102 A TW 101105102A TW I548227 B TWI548227 B TW I548227B
Authority
TW
Taiwan
Prior art keywords
signal line
line
coupling
module
signal
Prior art date
Application number
TW101105102A
Other languages
English (en)
Other versions
TW201242282A (en
Inventor
Tadahiro Kuroda
Hiroki Ishikuro
Original Assignee
Univ Keio
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Keio filed Critical Univ Keio
Publication of TW201242282A publication Critical patent/TW201242282A/zh
Application granted granted Critical
Publication of TWI548227B publication Critical patent/TWI548227B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/48—Transceivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/28—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium using the near field of leaky cables, e.g. of leaky coaxial cables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/22—Capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2203/00—Indexing scheme relating to line transmission systems
    • H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5462—Systems for power line communications
    • H04B2203/5483—Systems for power line communications using coupling circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Description

模組間通訊裝置
本發明係有關於模組間通訊裝置，例如是有關於，用來高速進行鄰近模組間的無線資料通訊所需之構成。
近年來，記憶卡與PC之間以非接觸進行資料通訊等的複數模組在靠近之際可高速無線資料通訊的模組間通訊裝置，正被開發中。作為此種模組間通訊裝置，其他還有，將密封有半導體積體電路晶片之封裝予以複數層積而成的PoP(封裝上封裝)中，跨越封裝以無線進行半導體積體電路晶片間通訊，也備受期待。
本發明人係曾提出了，使用印刷基板(Printed Circuit Board；PCB)或半導體積體電路晶片之配線所形成之線圈的感應耦合、亦即磁場耦合，而在實裝基板間或半導體積體電路晶片間進行資料通訊的電子電路(例如，參照非專利文獻1至非專利文獻3)。
若依據非專利文獻1，則使用封裝中所被密封之半導體積體電路晶片之配線所形成之線圈與封裝表面所被著裝之可撓性印刷基板(Flexible Printed Circuits；FPC)之線圈所致之感應耦合，可從封裝外偵測封裝中所被密封之半導體積體電路晶片內的資料，可用於半導體積體電路晶片或以半導體積體電路晶片所構成之系統的評估或除錯等用途。
又，若依據非專利文獻2，則可使用被層積實裝在1個封裝中之處理器半導體積體電路晶片與記憶體半導體積體電路晶片的各自之半導體積體電路晶片之配線所形成的線圈對所致之感應耦合，而在兩者之間進行高速通訊。若應用此技術，則在實裝有處理器之封裝與實裝有記憶體之封裝被層積實裝的狀態下，藉由使用被形成在封裝之線圈之感應耦合的無線資料通訊，處理器就可對記憶體寫入資料。
又，若依據非專利文獻3，則可使用印刷基板上的線圈對所致之感應耦合，使記憶卡與PC進行非接觸資料通訊。
另一方面，使微帶線或匯流排線鄰近耦合，利用電容耦合及感應耦合而將資料進行無線通訊，也被提出(例如參照專利文獻1至專利文獻7)。若依據專利文獻1，則將平行配置的二條傳輸線路所成之差動傳輸線路，朝彼此同一方向平行地配置，可在2個模組間進行無線通訊。
又，若依據專利文獻2，則將可移動之驅動器平台隔著耦合要素而與2個對稱配置之導體進行電磁耦合或電容耦合，就可架構出雙向傳輸系統。
又，若依據專利文獻3，則將在接地平面上隔著介電體膜而配置的二條微帶線當作方向性耦合器使用，對二條微帶線輸入差動訊號，可在2個模組間進行無線通訊。
又，若依據專利文獻4至專利文獻7，則藉由將2條匯流排配線之一部分做平行配置，藉由電容耦合及感應耦 合而在複數印刷電路基板間進行無線通訊。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2008-278290號公報
[專利文獻2]日本特表2003-533130號公報
[專利文獻3]日本特開2007-049422號公報
[專利文獻4]日本特開平07-141079號公報
[專利文獻5]日本特開2001-027918號公報
[專利文獻6]日本特開2002-123345號公報
[專利文獻7]日本特開2004-318451號公報
[非專利文獻]
[非專利文獻1]H.Ishikuro,T.Sugahara,and T.Kuroda,“An Attachable Wireless Chip Access Interface for Arbitrary Data Rate by Using Pulse-Based Inductive-Coupling through LSI Package”,IEEE International Solid-State Circuits Conference(ISSCC‘07),Dig.Tech.Papers,pp.360-361,608,Feb.2007
[非專利文獻2]K.Niitsu,Y.Shimazaki,Y.Sugimori,Y.Kohama,K.Kasuga,I.Nonomura,M.Saen,S.Komatsu,K.Osada,N.Irie,T.Hattori,A.Hasegawa,and T.Kuroda,“An Inductive-Coupling Link for 3D Integration of a 90nm CMOS Processor and a 65nm CMOS SRAM”,IEEE International Solid-State Circuits Conference(ISSCC‘09),Dig.Tech.Papers,pp.480-481,Feb.2009
[非專利文獻3]S.Kawai,H.Ishikuro,and T.Kuroda,“A 2.5Gb/s/ch Inductive-Coupling Transceiver for Non-Contact Memory Card”,IEEE International Solid-State Circuits Conference(ISSCC‘10),Dig.Tech.Papers,pp.264-265,Feb.2010
使用線圈的磁場耦合的情況下，模組間或半導體積體電路晶片間無線資料通訊中所使用的線圈，係和通常的線圈同樣地，除了電感L以外還會寄生有電容C，因此會以某種頻率、亦即自我共振頻率而做LC共振。若通訊所使用之訊號的頻率接近該自我共振頻率，則在訊號變化後仍會暫時持續搖擺因此若進行高速通訊則會發生符號間干擾，而有無法進行高信賴性之通訊的問題。
能夠以線圈的感應耦合來實現的通訊速度之上限，約為線圈自我共振頻率的1/3~1/2左右。線圈的自我共振頻率，係與線圈的LC積的平方根成反比。由於通訊距離越遠就需要越大的線圈，因此C會變大，自我共振頻率會降低。
在被層積之半導體積體電路晶片間之通訊的情況下，例如通訊距離是50μm左右，因此線圈的直徑係為其2倍的100μm左右。此時頻道之頻帶係為10GHz以上，通訊速度係由送收訊器的電路所決定。
可是，模組間的通訊所致之通訊距離會變長。例如，通訊距離為1mm時，必須要直徑1mm左右的線圈，PCB上的線圈的自我共振頻率會是3GHz左右，因此通訊速度係由通訊頻道所決定，1Gb/s(每秒1G位元)程度係為上限。
因此，為了實現4Gb/s之通訊速度，必須將4組線圈如圖39般配置而將4個通訊路並排使用，進行平行通訊。此時，為了使相鄰通訊路間不發生串音，線圈係保持一定距離而配置。此外，圖中的Tx及Rx分別為送訊電路及收訊電路。
此處，因為具備送收訊器之積體電路與線圈之間的配線長未對齊，或若送收訊器的特性參差，則如圖39所示的訊號波形所示，各頻道上所接收到之訊號的時序沒有對準而發生訊號歪斜，造成訊號難以同步。
通訊距離越遠而線圈越大，又，通訊速度越快則線圈數越多，線圈與積體電路之配線係會越長，因此訊號延遲也越大。即使配線長有對齊，積體電路或線圈之製造參差所致之訊號延遲的參差係仍會變大。如此，先前的平行通訊中，通訊頻道的並列數是有上限，通訊頻道的高速化係為課題。
又，當無法將具備送收訊器的積體電路設置在線圈的附近時，兩者必須要以傳輸線路來連接。此時，傳輸線路的阻抗(稱作特性阻抗)雖然不會隨著訊號頻帶而大幅變化，但線圈的阻抗係正比於頻率而變化。因此，要在兩者的 連接點上使阻抗匹配是很困難的，導致訊號反射而造成訊號品質劣化，無法進行高信賴性之通訊。
例如，為了以4Gb/s來傳輸數位訊號，典型而言是將訊號的上揚時間或下挫時間，設計成50ps左右。該數位訊號中係含有到達1/(2×50ps)=10GHz為止的頻率成分，因此相較於訊號週期(1/10G=100ps)並非夠短，例如，若在發生大於1/40的延遲、亦即100ps/40=2.5ps之延遲的距離來傳輸訊號時，就必須要視為傳輸線路來看待。
由於在真空中傳播的10GHz訊號的波長係為30mm，因此2.5ps的延遲係對應於(30mm/100ps)×2.5ps=0.75mm之距離。實際上，相對介電率4左右的耐燃性玻璃基材環氧樹脂層積板FR4中，由於波長縮短效應而會使傳播速度減半，因此2.5ps的延遲係對應於0.75mm/2=0.37mm。
亦即，若是比0.4mm還長的距離則必須要視作傳輸線路來看待，就需要阻抗的匹配。亦即，將線圈的感應耦合使用於通訊路的先前技術中，必須要將具備送收訊器的積體電路，設置在距離線圈0.4mm以內。可是，要將直徑1mm之線圈以不發生串音的方式遠離配置之後，能夠在0.4mm以內做連接的，最多只能達到4個線圈，要連接更多的線圈會有困難。再者，在機器設計的限制上，經常會想把積體電路裝置做分離配置。
另一方面，將微帶線做鄰近配置而以電容耦合及感應耦合進行無線通訊的方式的情況下，由於未充分考慮阻抗匹配，因此會有訊號發生反射之問題。
亦即，本發明人經過努力研究的結果，導出以下結論：若2個模組接近，傳輸線路的阻抗係因鄰近效應而受到其他傳輸線路之影響，而變成與單體的傳輸線路之特性阻抗Z0不同的值，此種阻抗之變化係無法忽視。
2個模組越近則鄰近效應越大，傳輸線路的阻抗則變得越小。若不考慮處於此種耦合狀態之傳輸線路的阻抗而進行阻抗匹配，則2個或更多模組做鄰近配置而進行無線通訊時，會發生障礙。本說明書中係將處於此種耦合狀態的傳輸線路的阻抗，稱作耦合系阻抗，以Z0-coupled來表示。
又，專利文獻1的情況下，係完全沒考慮耦合系阻抗Z0-coupled，只考慮單體的傳輸線路之特性阻抗Z0，因此會發生訊號反射而導致難以高速通訊之問題。此外，雖然也有言及「單獨傳輸之構成亦佳」之意旨，但具體構成完全沒有揭露。
又，在專利文獻3中也是，不但耦合系阻抗Z0-coupled，就連阻抗匹配都完全沒有特別注意，因此會發生訊號反射而有難以高速通訊之問題。又，雖然2個模組是彼此相同方向平行配置，但由於使用了接地平面，因此必須要彼此面對面，面對面時的定位精度也是問題。又，由於使用了接地平面，因此還有無法層積3個以上模組的問題。甚至，在專利文獻3的情況下，是將資料使用載波訊號進行調變而通訊，因此還有送收訊電路構成複雜化之問題。
甚至，專利文獻4至專利文獻7的情況下也是，完全 沒考慮耦合系阻抗Z0-coupled，只考慮單體的傳輸線路之特性阻抗Z0，因此會發生訊號反射而導致難以高速通訊之問題。又，具體的構成係有關於匯流排配線與印刷電路基板，使用匯流排配線與印刷電路基板而在同一基板上構成了耦合器，因此會有無法對應2個模組間之通訊的問題。
因此，本發明係視為耦合系阻抗而進行匹配，使反射更為減少，可將通訊頻道達到比感應耦合更為高速(寬頻)，為其目的。
(1)為了解決上記課題，本發明係於一種模組間通訊裝置中，其特徵為，第1模組與第2模組係被彼此對向鄰近配置，該第1模組係至少具有：具有特性阻抗為Z01之阻抗的第1訊號線路；和提供前記第1訊號線路之回歸路徑的第1回歸訊號線路；和將前記第1訊號線路與前記第1回歸訊號線路予以終堵的第1終端構件；和具備送收訊電路的第1半導體積體電路裝置；該第2模組係至少具有：具有特性阻抗為Z02之阻抗的第2訊號線路；和提供前記第2訊號線路之回歸路徑的第2回歸訊號線路；和將前記第2訊號線路與前記第2回歸訊號線路予以終堵的第2終端構件；和具備送收訊電路的第2半導體積體電路裝置；前記第1終端構件及前記第2終端構件的阻抗係為，不同於前記Z01及Z02的有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合系阻抗。
如此，在各模組中使用了，具有反映出第1模組與第2模組之耦合狀態下之鄰近效應的耦合系阻抗的終端構件，因此可有效地消除訊號反射。又，不必使用載波訊號來進行調變，是以基頻來進行通訊，因此可以較簡單之構成來實現更高速通訊。
(2)又，本發明係於上記(1)中，其特徵為，前記第1訊號線路係為，被設置在第1絕緣性基板上的具有訊號波形之1/10以上之長度的訊號線路；前記第1半導體積體電路裝置係與前記第1訊號線路和前記第1回歸訊號線路連接；前記第2訊號線路係為，被設置在第2絕緣性基板上的具有訊號波形之1/10以上之長度的訊號線路；前記第2半導體積體電路裝置係與前記第2訊號線路和前記第2回歸訊號線路連接；前記第1訊號線路與前記第2訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊，且前記第1回歸訊號線路與前記第2回歸訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊；在前記第1訊號線路與前記第2訊號線路之間使用電容耦合及感應耦合而產生訊號耦合，在前記第1回歸訊號線路與第2回歸訊號線路之間使用電容耦合及感應耦合而產生回歸訊號耦合；以藉由前記訊號耦合而在前記第2訊號線路中傳輸前記第1訊號線路之訊號的方式，進行層積。
(3)又，本發明係於上記(1)或(2)中，其特徵為，前記回歸訊號耦合係與前記訊號耦合相同或更強。如此，藉由設定成前記回歸訊號耦合係與前記訊號耦合相同或更強，耦合 傳輸線路的偶模式阻抗及奇模式阻抗係被明確規定，在實際的使用條件下，這些阻抗不會大幅變動，因此終端處理變為容易。
(4)又，本發明係於上記(2)中，其特徵為，前記第1回歸訊號線路係對前記第1訊號線路形成共面結構；前記第2回歸訊號線路係對前記第2訊號線路形成共面結構。如此，藉由將回歸訊號線路設計成對於訊號線路呈現共面結構，就可提高雜訊耐性。
(5)又，本發明係於上記(4)中，其特徵為，前記第1回歸訊號線路係對前記第1訊號線路的兩側具有對稱結構；前記第2回歸訊號線路係對前記第2訊號線路的兩側具有對稱結構。如此，藉由將回歸訊號線路設計成對於訊號線路呈現對稱結構，就可提高同相雜訊去除比，可更加提高雜訊耐性。
(6)又，本發明係於上記(2)中，其特徵為，在前記第1絕緣性基板的前記第1訊號線路之配置面的相反側的面，具有第1電磁屏蔽層；在前記第2絕緣性基板的前記第2訊號線路之配置面的相反側的面，具有第2電磁屏蔽層。藉由如此設置電磁屏蔽層，可減低來自外部的電磁場雜訊之侵入，藉此，可更加提高雜訊耐性。
(7)又，本發明係於上記(2)中，其特徵為，藉由使前記第1訊號線路與前記第2訊號線路之間隔或前記第1訊號線路與前記第2訊號線路之重疊寬度的任一者在訊號之傳播方向上有所不同，以使前記第1訊號線路與前記第2訊號 線路的耦合狀態在前記訊號之傳播方向上有所不同。
如此，藉由使第1訊號線路與第2訊號線路的耦合狀態在訊號之傳播方向上有所不同，就可使訊號線路的耦合係數之頻率特性變得平坦，可實現寬頻的耦合器。
(8)又，本發明係於上記(2)中，其特徵為，前記第1模組或第2模組之一方，是相對於前記第1訊號線路或第2訊號線路，夾著假耦合器，而具有第3訊號線路及提供前記第3訊號線路之回歸路徑的第3回歸訊號線路；且具有：將前記第3訊號線路與前記第3回歸訊號線路予以終堵的第3終端構件；和第3半導體積體電路裝置，係具備與前記第3訊號線路和前記第3回歸訊號線路連接的送收訊電路。
如此，藉由在一方之模組中設置2組訊號線路與回歸訊號線路之配對，就可以1個傳輸線路來實現複數分歧之耦合通訊。
(9)又，本發明係於上記(2)中，其特徵為，前記第1訊號線路，係透過具有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合系阻抗的第1引出用傳輸線路，來和前記第1半導體積體電路裝置連接；前記第2訊號線路，係透過具有前記耦合系阻抗的第2引出用傳輸線路，來和前記第2半導體積體電路裝置連接。
如此，藉由設置引出用傳輸線路，就可將半導體積體電路裝置，配置在遠離訊號線路的位置上，而增加設計自由度。
(10)又，本發明係於上記(9)中，其特徵為，在前記第1絕緣性基板的前記第1訊號線路之配置面的相反側的面，具有至少對向於第1訊號線路之部分是呈缺口部的第1平面；在前記第2絕緣性基板的前記第2訊號線路之配置面的相反側的面，具有至少對向於第2訊號線路之部分是呈缺口部的第2平面。
如此，在設置平面、典型而言係為接地平面的情況下，藉由至少將對向於第1訊號線路及第2訊號線路的部分設計成缺口部，就可使電力線集中在耦合器的配線間，可提高耦合器之耦合度。
(11)又，本發明係於上記(9)或(10)中，其特徵為，前記第1訊號線路之線寬，係大於或等於前記第1引出用傳輸線路之線寬；前記第2訊號線路之線寬，係大於或等於前記第2引出用傳輸線路之線寬。藉由設定成此種線寬之關係，就可增大耦合器之耦合度。
(12)又，本發明係於上記(9)中，其特徵為，在前記第1訊號線路與前記第2訊號線路從層積方向來看為彼此整列的狀態下，前記第1引出用傳輸線路與前記第2引出用傳輸線路是朝彼此互異方向延伸。如此，藉由將引出用傳輸線路朝不同方向予以引出，一旦引出用傳輸線路間之耦合變弱，則引出用傳輸線路間之耦合系阻抗係相等於特性阻抗，因此可不受模組間的距離變動之影響地設計阻抗。
(13)又，本發明係於上記(9)中，其特徵為，前記第1引出用傳輸線路與前記第2引出用傳輸線路的對向間隔係為， 比前記第1訊號線路與前記第2訊號線路的對向間隔還寬。藉由採用如此構成，就可使得引出用傳輸線路間之耦合變弱。
(14)又，本發明係於上記(9)中，其特徵為，在前記第1絕緣性基板之前記第1引出用傳輸線路所配置的面的相反面、且為對向於前記第2模組的面上，具有將前記第1引出用傳輸線路予以屏蔽的第1輔助電磁屏蔽層。藉由採用如此構成，就可使得引出用傳輸線路間之耦合變弱。
(15)又，本發明係於上記(9)中，其特徵為，前記第1訊號線路與前記第1引出用傳輸線路的耦合部之側面係由曲面所成；前記第2訊號線路與前記第2引出用傳輸線路的耦合部之側面係由曲面所成。藉由如此構成，阻抗就不會劇烈變化，因此可使阻抗大致均一，藉此，可降低反射，因此可實現更寬頻的耦合器。
(16)又，本發明係於上記(9)中，其特徵為，在前記第1訊號線路的與前記第1引出用傳輸線路之耦合部的相反側之一端，具有第1阻抗調整用傳輸線路；對前記第1阻抗調整用傳輸線路，係連接有第1阻抗匹配電路；在前記第2訊號線路的與前記第2引出用傳輸線路之耦合部的相反側之一端，具有第2阻抗調整用傳輸線路；對前記第2阻抗調整用傳輸線路，係連接有第2阻抗匹配電路。
如此，藉由設置阻抗調整用傳輸線路和阻抗匹配電路，即使耦合線路的阻抗有製造參差或是線路間距離有變動時，仍可高精度地進行阻抗匹配，藉此，可防止訊號反射 而達成高速通訊。
(17)又，本發明係於上記(16)中，其特徵為，在前記第1絕緣性基板的前記第1訊號線路之配置面的相反側的面，具有至少對向於第1訊號線路之部分是呈缺口部的第1平面；在前記第2絕緣性基板的前記第2訊號線路之配置面的相反側的面，具有至少對向於第2訊號線路之部分是呈缺口部的第2平面。
如此，在設置平面、典型而言係為接地平面的情況下，藉由至少將對向於第1訊號線路及第2訊號線路的部分設計成缺口部，就可使電力線集中在耦合器的配線間，可提高耦合器之耦合度。
(18)又，本發明係於上記(16)或(17)中，其特徵為，前記第1訊號線路之線寬，係大於或等於前記第1引出用傳輸線路之線寬及前記第1阻抗調整用傳輸線路之線寬；前記第2訊號線路之線寬，係大於或等於前記第2引出用傳輸線路之線寬及前記第2阻抗調整用傳輸線路之線寬。藉由設定成此種線寬之關係，就可增大耦合器之耦合度。
(19)又，本發明係於上記(9)中，其特徵為，在前記第1訊號線路的與前記第1引出用傳輸線路之耦合部的相反側之一端，具有第3引出用傳輸線路；對前記第3引出用傳輸線路係連接有，具備送收訊電路的半導體積體電路裝置；在前記第2訊號線路的與前記第2引出用傳輸線路之耦合部的相反側之一端，具有第4引出用傳輸線路；對前記第4引出用傳輸線路係連接有，具備送收訊電路的半導體積 體電路裝置。藉由採用如此構成，就可用一個耦合器設置可同時通訊的2個頻道，因此可使資料通訊速度變成2倍。
(20)又，本發明係於上記(2)中，其特徵為，前記第1回歸訊號線路，係與前記第1訊號線路構成差動線路；前記第2回歸訊號線路，係與前記第2訊號線路構成差動線路。
如此，藉由設計成差動訊號線路，相較於單端，對同相雜訊的耐性較高，又，阻抗的控制較為容易，共面結構的回歸路徑變得不見得必要，因此設計變為容易。
(21)又，本發明係於上記(20)中，其特徵為，在前記第1絕緣性基板的前記第1訊號線路之配置面的相反側的面，具有第1電磁屏蔽層；在前記第2絕緣性基板的前記第2訊號線路之配置面的相反側的面，具有第2電磁屏蔽層。此時也是，除了差動所帶來之設計自由度，還可更加提高雜訊耐性。
(22)又，本發明係於上記(20)中，其特徵為，藉由使前記第1訊號線路與前記第2訊號線路之間隔或前記第1訊號線路與前記第2訊號線路之重疊寬度的任一者在訊號之傳播方向上有所不同，以使前記第1訊號線路與前記第2訊號線路的耦合狀態在前記訊號之傳播方向上有所不同。此時也是，除了差動所帶來的設計自由度，還可使訊號線路的耦合係數之頻率特性變得平坦，可實現寬頻的耦合器。
(23)又，本發明係於上記(20)中，其特徵為，前記第1模組或第2模組之一方，是相對於前記第1訊號線路或第2 訊號線路，夾著假耦合器，而具有第3訊號線路及提供與前記第3訊號線路構成差動線路之回歸路徑的第3回歸訊號線路；且具有：將前記第3訊號線路與前記第3回歸訊號線路予以終堵的第3終端構件；和第3半導體積體電路裝置，係具備與前記第3訊號線路和前記第3回歸訊號線路連接的送收訊電路。此時也是，除了差動所帶來的設計自由度，還可以1個傳輸線路來實現複數分歧之耦合通訊。
(24)又，本發明係於上記(20)中，其特徵為，前記第1訊號線路與前記第1回歸訊號線路係分別具有：具有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合阻抗且與前記第1半導體積體電路裝置連接的引出用傳輸線路；前記第2訊號線路與前記第2回歸訊號線路係分別具有：具有前記耦合系阻抗且與前記第2半導體積體電路裝置連接的引出用傳輸線路。如此，藉由設置引出用傳輸線路，就可將半導體積體電路裝置，配置在遠離訊號線路的位置上，除了差動所帶來的設計自由度，還更增加了設計自由度。
(25)又，本發明係於上記(24)中，其特徵為，在前記第1絕緣性基板的前記第1訊號線路之配置面的相反側的面，具有至少對向於第1訊號線路之部分是呈缺口部的第1平面；在前記第2絕緣性基板的前記第2訊號線路之配置面的相反側的面，具有至少對向於第2訊號線路之部分是呈缺口部的第2平面。
如此，在設置平面、典型而言係為接地平面的情況下，藉由至少將對向於第1訊號線路及第2訊號線路的部分設計成缺口部，就可使電力線集中在耦合器的配線間，可提高耦合器之耦合度。
(26)又，本發明係於上記(24)或(25)中，其特徵為，前記第1訊號線路及前記第1回歸訊號線之線寬，係大於或等於前記引出用傳輸線路之線寬；前記第2訊號線路及前記第1回歸訊號線之線寬，係大於或等於前記引出用傳輸線路之線寬。藉由設定成此種線寬之關係，就可增大耦合器之耦合度。
(27)又，本發明係於上記(24)或(25)中，其特徵為，前記第1訊號線路與前記第1回歸訊號線之間隔，係大於或等於前記引出用傳輸線路彼此之間隔；前記第2訊號線路與前記第2回歸訊號線之間隔，係大於或等於前記引出用傳輸線路彼此之間隔。藉由設定成此種間隔之關係，耦合器的間隔變得非常寬，耦合器部分的特性阻抗係僅由來自耦合對象之影響而決定，因此設計變為容易。
(28)又，本發明係於上記(24)或(25)中，其特徵為，前記第1訊號線路與前記第1回歸訊號線之間隔，係大於或等於前記第1訊號線路及前記第1回歸訊號線之線寬；前記第2訊號線路與前記第2回歸訊號線之間隔，係大於或等於前記第2訊號線路及前記第2回歸訊號線之線寬。
藉由設定成此種線寬與間隔之關係，差動耦合會變疏，因此設計變為容易。尤其是，若間隔是線寬的2倍以上 ，則耦合變得非常疏因此較為理想。但是，若遠離3倍以上則會失去對阻抗的影響。
(29)又，本發明係於上記(24)中，其特徵為，在前記第1訊號線路與前記第2訊號線路從層積方向來看為彼此整列的狀態下，與前記第1半導體積體電路裝置連接的引出用傳輸線路、和與前記第2半導體積體電路裝置連接的引出用傳輸線路，是朝彼此互異方向延伸。此時也是，除了差動所帶來的設計自由度，還可不受模組間的距離變動之影響地設計阻抗。
(30)又，本發明係於上記(24)中，其特徵為，與前記第1半導體積體電路裝置連接之引出用傳輸線路和與前記第2半導體積體電路裝置連接之引出用傳輸線路的對向間隔係為，比前記第1訊號線路與前記第2訊號線路的對向間隔還寬。此時也是，除了差動所帶來的設計自由度，還可使得引出用傳輸線路間之耦合變弱。
(31)又，本發明係於上記(24)中，其特徵為，至少在前記第1絕緣性基板之前記第1引出用傳輸線路所配置的面的相反面、且為對向於前記第2模組的面上，具有將與前記第1半導體積體電路裝置連接之引出用傳輸線路予以屏蔽的第1輔助電磁屏蔽層。此時也是，除了差動所帶來的設計自由度，還可使得引出用傳輸線路間之耦合變弱。
(32)又，本發明係於上記(24)中，其特徵為，前記第1訊號線路與前記引出用傳輸線路的耦合部之側面係由曲面所成；前記第1回歸訊號線路與前記引出用傳輸線路的耦合 部之側面係由曲面所成；前記第2訊號線路與前記引出用傳輸線路的耦合部之側面係由曲面所成；前記第2回歸訊號線路與前記引出用傳輸線路的耦合部之側面係由曲面所成。此時也是，除了差動所帶來的設計自由度，還可使阻抗大致均一，藉此，可降低反射，因此可實現更寬頻的耦合器。
(33)又，本發明係於上記(24)中，其特徵為，在前記第1訊號線路和與前記第1半導體積體電路裝置連接之引出用傳輸線路的耦合部的相反側之一端，具有第1阻抗調整用傳輸線路；對前記第1阻抗調整用傳輸線路，係連接有第1阻抗匹配電路；在前記第2訊號線路和與前記第2半導體積體電路裝置連接之引出用傳輸線路的耦合部的相反側之一端，具有第2阻抗調整用傳輸線路；對前記第2阻抗調整用傳輸線路，係連接有第2阻抗匹配電路。此時也是，除了差動所帶來的設計自由度，還可防止訊號反射而達成高速通訊。
(34)又，本發明係於上記(24)中，其特徵為，在前記第1訊號線路及前記第1回歸訊號線路的與前記第1半導體積體電路裝置連接之引出用傳輸線路的耦合部的相反側之各端，具有與具備送收訊電路之半導體積體電路裝置連接的引出用傳輸線路，並且在前記第2訊號線路及前記第2回歸訊號線路的與前記第2半導體積體電路裝置連接之引出用傳輸線路的耦合部的相反側之各端，具有與具備送收訊電路之半導體積體電路裝置連接的引出用傳輸線路；前記 各引出用傳輸線路的阻抗係為，不同於前記Z01及Z02的有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合系阻抗。此時也是，除了差動所帶來的設計自由度，還更增加了設計自由度。
(35)又，本發明係於上記(34)中，其特徵為，在前記第1絕緣性基板的前記第1訊號線路之配置面的相反側的面，具有至少對向於第1訊號線路之部分是呈缺口部的第1平面；在前記第2絕緣性基板的前記第2訊號線路之配置面的相反側的面，具有至少對向於第2訊號線路之部分是呈缺口部的第2平面。
如此，在設置平面、典型而言係為接地平面的情況下，藉由至少將對向於第1訊號線路及第2訊號線路的部分設計成缺口部，就可使電力線集中在耦合器的配線間，可提高耦合器之耦合度。
(36)又，本發明係於上記(34)或(35)中，其特徵為，前記第1訊號線路及前記第1回歸訊號線之線寬，係大於或等於前記各引出用傳輸線路之線寬；前記第2訊號線路及前記第1回歸訊號線之線寬，係大於或等於前記各引出用傳輸線路之線寬。藉由設定成此種線寬之關係，就可增大耦合器之耦合度。
(37)又，本發明係於上記(34)或(35)中，其特徵為，前記第1訊號線路與前記第1回歸訊號線之間隔，係大於或等於前記各引出用傳輸線路彼此之間隔；前記第2訊號線路與前記第2回歸訊號線之間隔，係大於或等於前記各引出 用傳輸線路彼此之間隔。藉由設定成此種間隔之關係，耦合器的間隔變得非常寬，耦合器部分的特性阻抗係僅由來自耦合對象之影響而決定，因此設計變為容易。
(38)又，本發明係於上記(34)或(35)中，其特徵為，前記第1訊號線路與前記第1回歸訊號線之間隔，係大於或等於前記第1訊號線路及前記第1回歸訊號線之線寬；前記第2訊號線路與前記第2回歸訊號線之間隔，係大於或等於前記第2訊號線路及前記第2回歸訊號線之線寬。
藉由設定成此種線寬與間隔之關係，差動耦合會變疏，因此設計變為容易。尤其是，若間隔是線寬的2倍以上，則耦合變得非常疏因此較為理想。但是，若遠離3倍以上則會失去對阻抗的影響。
若依據所揭露的模組間通訊裝置，則可視為耦合系阻抗而進行匹配，使反射更為減少，可將通訊頻道達到比感應耦合更為高速(寬頻)。
此處，參照圖1，說明本發明的實施形態的模組間通訊裝置。圖1係本發明的實施形態的模組間通訊裝置的概念性斜視圖，2個模組11,12，係被彼此鄰近配置而藉由電容耦合及感應耦合，以無線進行資料通訊。
各模組11,12係分別被設在絕緣性基板21,22上且具 有訊號波形之1/10以上的長度，具有：具有特性阻抗為Z0之阻抗的作為耦合器的訊號線路31,32、和提供訊號線路31,32之回歸路徑的回歸訊號線路41,42。各訊號線路31,32與回歸訊號線路41,42係被終端構件51,52所連接，並且各訊號線路31,32與回歸訊號線路41,42之間係連接有，具備送收訊電路的半導體積體電路裝置61,62。
此時，各訊號線路31,32彼此及各回歸訊號線路41,42彼此，係從層積方向來看至少其中一部分是投影性重疊，以使得各訊號線路31,32彼此之間及回歸訊號線路41,42彼此之間會產生電容耦合及感應耦合所致之訊號耦合及回歸訊號耦合的方式予以接近而層積。
此處，回歸訊號耦合係被設定成，與訊號耦合相同或更強。藉此，耦合傳輸線路的偶模式阻抗及奇模式阻抗係被明確規定，因此在實際的使用條件下，這些阻抗不會大幅變動，終端處理變為容易。
又，終端構件51,52的阻抗係並非單體時的傳輸線路之特性阻抗Z0，而是設計成有反映出模組11與模組12之耦合狀態下之鄰近效應的耦合系阻抗Z0-coupled。作為終端構件51,52，係使用電阻或電晶體。
作為絕緣性基板21,22，係只要有絕緣性即可，要柔軟而基板的厚度係薄到75μm左右，易於實裝在記憶卡這類小型裝置裡的FPC較為合適，但無論是PCB還是半導體基板還是封裝內基板皆可。
FPC的情況下，可將被形成在基板兩面之厚度30μm 左右的銅箔與可貫通基板而配線之貫孔進行印刷加工就可形成傳輸線路，傳輸線路之特性阻抗一般是50 Ω，但設成耦合系阻抗之值。
想定為記憶卡與PC之間的資料通訊等之應用時的通訊距離係為1mm前後。又，雖然圖1係圖示了2個模組11,12接近之情形，但模組的數目亦可為3個以上。又，將模組11,12予以接近層積的情況下，亦可相同方向直接層積，也可翻轉成使相同面呈對向的方式而層積。此外，若將3個以上的模組加以層積時，是保持相同面向而直接層積。
又，回歸訊號線路41,42係亦可對訊號線路31,32呈共面結構，或亦可與訊號線路31,32一起構成差動線路。差動訊號線路的情況下，相較於單端，對同相雜訊的耐性較高，又，阻抗的控制較為容易，共面結構的回歸路徑變得不見得必要，因此設計變為容易。
又，訊號線路31,32的耦合狀態，係使訊號線路31,32彼此的間隔或訊號線路31,32彼此的重疊寬度之任一者，在訊號之傳播方向上有所不同，即使設計成多節耦合器也無妨，可使訊號線路31,32的耦合係數之頻率特性變得平坦，可實現寬頻的耦合器。
又，訊號線路31,32與半導體積體電路裝置61,62之連接，係可為直接連接，或者亦可使用比訊號線路31,32之寬度還窄的引出用之傳輸線路來連接。由於引出用的傳輸線路彼此的耦合係越弱越理想，因此將彼此的對向間隔 設計成比訊號線路31,32的對向間隔還寬、或是使投影性重疊減少，較為理想，藉此，傳輸線路的耦合系阻抗會變成大致等於單體的特性阻抗Z0，因此設計變為容易。
如此，若依據本發明的實施形態，則可使通訊頻道之頻帶變成比先前之感應耦合還要寬頻(10Gb/s以上)，因此可達成通訊的高速化。又，若使用本發明，則可使通訊頻道之阻抗不隨通訊頻帶之範圍而變化且對於長度也能使其成為均一之構成，因此在與送收訊電路之連接點上可取得阻抗匹配、可用已取得匹配之電阻來進行終堵，可在遠離通訊頻道的地方配置具備送收訊器的積體電路，增加設計的自由度。又，由於可配置更多頻道而連接，因此可達成通訊的高速化。
作為本發明的其他適用領域，係當電路基板是上下並排而複數配置時，不必使用先前的連接器或背板所致之配線連接，而在以無線進行資料通訊時，可利用之。或者，在裝置內旋轉之模組與其周邊固定模組之間的無線資料通訊時，可利用之。
[實施例1]
以上述為前提，接著參照圖2乃至圖6，說明本發明的實施例1的模組間通訊裝置。圖2係本發明的實施例1的模組間通訊裝置的概念性斜視圖，圖3係其剖面圖。傳輸線路耦合器係由，長度L(典型而言係為5mm)寬度W(典型而言係為2mm)的長方形之訊號線路121,122所構成。 在周邊的共面傳輸路上，設置有訊號的回歸路徑(return pass)131,132。這些訊號線路121,122及回歸路徑131,132，係將被形成在FPC基板111,112表面的厚度30μm左右的銅箔進行加工而形成。
傳輸線路的阻抗(電壓與電流之比值)係不隨著線路的場所，在對象之訊號頻帶內幾乎不依存於頻率，而為一定值。表現傳輸線路之「特性」的特性阻抗Z0的值，係由訊號線路121,122與回歸路徑131,132的佈局所決定，且由基板111,112之介電率或透磁率所決定。
可是，若2個模組101,102接近，則訊號線路121,122的阻抗係因鄰近效應而受另一方之訊號線路122,121的影響，變成與Z0不同的值。2個模組101,102越近則鄰近效應越大，訊號線路121,122的阻抗則變得越小。
處於耦合狀態的訊號線路121,122的傳輸線路的阻抗，在本說明書中係稱作耦合系阻抗，以Z0-coupled來表示。先前係控制特性阻抗Z0，但在本發明中係控制耦合系阻抗Z0-coupled這點，在本質上是不同的。
將具備數位訊號進行訊號處理而進行收送訊之收送訊器的半導體積體電路裝置151,152，在訊號線路121,122的附近，例如，以10Gb/s傳輸數位訊號時係設置在0.4mm以下之距離而進行配線連接。收送訊器的輸出或輸入阻抗，係使用等於耦合系阻抗Z0-coupled的電阻(被設置在半導體積體電路裝置151,152內，在圖中並未被顯示)，與訊號線路121,122之間取得阻抗匹配。又，訊號線路 121,122的另一端與回歸路徑131,132之間，係使用等於耦合系阻抗Z0-coupled的電阻141,142來做終堵而取得阻抗匹配。
阻抗的控制，係亦可取代電阻改由調整電晶體的轉導gm，亦可實現。轉導gm，係可隨著電晶體的閘極．源極間電壓或通過汲極之電流或電晶體的通道形狀而改變。(以下，在以電阻來說明或圖示的情況，係也包含使用電晶體之轉導的情況。)
傳輸線路耦合之結果，若一方之訊號線路121,122中有相應於訊號的電流通過，則另一方之訊號線路122,121中會有與其同一方向及逆方向的電流通過而傳輸訊號。
2個模組101,102係有，雙方都被固定設置而總是可以通訊的情形，和模組會移動而到夠接近之距離時才可通訊的情形。作為前者的例子係有，封裝間通訊或機板間通訊。作為後者的例子係有，非接觸記憶卡、跨越封裝的探針裝置、與旋轉部進行資料通訊的情形等。模組係以塑膠等而被密封，在2個模組之間會有接著用樹脂或空間介入。
訊號線路121,122所被設置的面，係可為FPC的基板111,112的對向面也可為其相反面。此外，圖2係圖示設置在相反面的情形，圖3係圖示設置在對向面的情形。無論如何，在耦合的傳輸線路耦合器間係有介電體(典型的相對介電率係為3至5)與空間(相對介電率係為1)。
圖4係本發明的實施例1的耦合器的頻率特性的說明 圖，如圖4(a)所示，將一方之訊號線路121的兩端子稱作端子1和端子2，另一方之訊號線路122的兩端子，將與端子1同一側的端子稱作端子3，將相反側稱作端子4。考慮端子2與端子4係被終堵，從端子1輸入訊號，從端子3輸出訊號的情形。
以傳輸線路耦合來傳輸訊號的通訊頻道的頻率特性S31的典型例，示於圖4(b)。耦合強度從最大降低3dB後的頻率若以fL與fH，則fL與fH的中心頻率f0，係令λ為訊號之波長、v為訊號之速度，則可以下記的式(1)來表示。
相對介電率為4的介電體之中，10GHz的訊號之波長係為約14mm，因此λ/4係為約3.7mm。由於頻率與波長係呈反比，因此λ/4會變成5mm，係為頻率約7GHz的時候。於傳輸線路耦合中係將傳輸線路耦合器的長度L設計成1/4波長(λ/4)，因此若令L=5mm，則f0=7GHz，若令L=7mm則f0=5GHz。
又，耦合強度從最大降低3dB後的頻率若以fH至fL之間的頻率領域係由於耦合強度幾乎不依存於頻率，不必使訊號波形變形就能傳輸，因此將此領域想作是訊號頻帶 。由於fL係大約是0.5×f0，fH係大約是14×f0，因此訊號頻帶的fH-fL係大約為f0。通訊速度係正比於訊號頻帶，因此傳輸線路長(L)越小，寬頻越大，越能高速通訊。如此根據訊號頻帶之要求，而決定傳輸線路耦合器的長度L。
又，若耦合強度不是非常大，則無法獲得較大的訊號雜訊比，因此無法進行高信賴性之通訊。電壓訊號衰減的絕對值C(分貝值)，係由下記的式(2)來給定。
此處，Z0e係為傳輸線路對的偶模式下的特性阻抗，Z0o係為傳輸線路對的奇模式下的特性阻抗。
當2個訊號線路121,122耦合時，通過兩傳輸線路的訊號，係可以用同方向之訊號(例如雙方都是從低往高變化)與逆向之訊號(一方是從低往高變化時，另一方是從高往低變化)的合成來表現。亦即，若令偶模式下所傳播之訊號成分為Veven、奇模式下所傳播之訊號成分為Vodd線路1和線路2的訊號V1與V2，係可根據、Vodd=V1-V2、Veven=0.5(V1+V2)，而表現成V1=Veven+0.5Vodd、V2=Veven-0.5Vodd。
將對同相訊號的傳輸線路對之耦合系阻抗稱作偶模式阻抗(Z0e)，將對逆相訊號的傳輸線路之耦合系阻抗稱作奇模式阻抗(Z0o)。在偶模式下由於訊號是以同相而變化，因此相較於訊號是以逆相而變化的奇模式，線路間的電容係會實效地減少。
阻抗係與電容成反比，因此偶模式阻抗(Z0e)係會大於奇模式阻抗(Z0o)。由於(Z0e-Z0o)/(Z0e+Z0o)係為1以下的值，因此其間的差越大則C的值會越小，耦合強度會越強。又，耦合系阻抗Z0-coupled係根據Z0e與Z0o，而如下記的式(3)來決定。
將訊號線路121,122的終端以相等於耦合系阻抗Z0-coupled的電阻來終堵，或藉由與帶有與耦合系阻抗Z0-coupled相等之特性阻抗Z0的傳輸線路做連接而取得匹配，抑制訊號反射，且使耦合強度變大的方式，來設計耦合器的寸法。
圖5中係圖示，將這些關係以電磁場分析模擬器進行調查的結果。圖5(a)係訊號線路的寬度W、間隔d及位置偏差s的說明圖，圖5(b)係Z0o與Z0e的線寬W及位置偏差S依存性的說明圖，圖5(c)係電壓訊號衰減C與線寬W 之相關關係的位置偏差S依存性的說明圖。耦合器的頻率特性係隨著配線寬度W而變化，W越大則耦合越強。又，傳輸線路的位置越偏差則耦合會越弱，但即使偏差答傳輸線路寬度的一半左右(例如W=3mm時，s=1.5mm)，耦合強度係會降低3dB(亦即一半)左右。
此處，偶模式及奇模式的阻抗Z0o,Z0e，係分別由訊號線路121與回歸路徑131之間的電容與電感、訊號線路122與回歸路徑132之間的電容與電感、及訊號線路121與訊號線路122之間的電容與電感所決定。此時回歸路徑131與回歸路徑132之間的耦合若變弱，則訊號基準電位無法確定，耦合傳輸線路的偶模式阻抗及奇模式阻抗就未被明確規定。其結果為，在實際的使用條件下這些阻抗會大幅變動，終端處理變得困難。
為了避免此問題，回歸路徑131與回歸路徑132之間，也必須要有和訊號線路121,122間同等或其以上的耦合。
若依據本發明的實施例1，則由於可基於耦合系阻抗Z0-coupled來獲得阻抗匹配，因此可減少訊號反射而高速通訊，並且如圖6所示，可比只有使用線圈之感應耦合的情形，實現更寬頻的無線通訊路。
[實施例2]
接著，參照圖7，說明本發明的實施例2的模組間通訊裝置。圖7係本發明的實施例2的模組間通訊裝置的概 念性剖面圖，在基板111,112上設置凸狀構件161,162，以跨越其上的方式設置訊號線路121,122，其他構成係和上記實施例1相同。此時的凸狀構件161,162係為，例如由紫外線硬化型樹脂所形成。
構成耦合器的訊號線路121,122係為彎曲，因此訊號線路121,122彼此的間隔係會緩緩變化，耦合器的中央為最接近，線路間的耦合電容係變大。其結果為，偶模式阻抗Z0o與奇模式阻抗Z0e的差會變大，耦合強度會變大。
耦合強度變強的結果，可使收訊側的訊號強度變大。又，耦合強度係隨地點而不同，如下記式(4)所示，這些的重合就成為耦合傳輸線路全體的耦合係數Ctotal(f)。
如此，藉由將屬於一種位置函數的C(x)調整成使得Ctotal(f)變平坦，就可增加耦合傳送線路的頻寬。此外，FPC這類基板111,112為柔軟的情況下，亦可將基板111,112本身成型為碗形。
如此，本發明的實施例2中，係可藉由通訊距離的縮短來增大傳輸線路間之耦合係數，可提高收訊機側的S/N比。尤其是，藉由調整連續變化的耦合係數之強度，就可使傳輸線路的耦合係數的頻率特性變平坦，可擴展頻寬。 又，可防止耦合傳送線路的阻抗不連續變化，終端處理較為容易。這些結果，就可提升訊號傳輸的信賴性。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例3]
接著，參照圖8，說明本發明的實施例3的模組間通訊裝置。圖8(a)係模組單體的概念性平面圖，圖8(b)係本發明之實施例3的模組間通訊裝置的概念性剖面圖。於本發明的實施例3中，對於耦合器之訊號傳送方向的訊號線路121,122，在左右兩側以對耦合器呈線對稱的方式，形成回歸路徑131,132。
於本發明的實施例3中，由於回歸路徑係對稱於訊號線路121,122的兩側，因此從訊號線路121,122之一端A朝向另一端B通過的電流，是通過訊號線路121,122之兩側的回歸路徑而從另一端B往一端A之方向返回，因此和同一形狀的2個線圈被橫向排列而其中電流呈逆方向流過的狀態相同。
此時，若該2個線圈中有相同大小的磁場以雜訊的身分貫通，則其影響下而出現在2個線圈中的雜訊訊號係呈逆向，而被抵消。因此，同相雜訊去除比會變高，雜訊耐性會提高。
[實施例4]
接著，參照圖9，說明本發明的實施例4的模組間通訊裝置。圖9(a)係模組單體的概念性平面圖，圖9(b)係本發明之實施例4的模組間通訊裝置的概念性剖面圖。在本發明的實施例4，係對上述的實施例3的模組，以將耦合器內包在基板111,112之背面的方式，設置遮斷層171,172。該遮斷層171,172係藉由被形成在FPC之基板111,112之另一面的銅箔所形成。此外，在圖中雖然耦合器與半導體積體電路裝置151,152是被配置在相同平面上，但半導體積體電路裝置151,152係亦可使用貫孔而配置在相反側。
如此，在本發明的實施例4中，由於設置遮斷層171,172，因此藉由遮斷層171,172可減少來自外部的電磁場雜訊侵入至耦合器。其結果為，可提高雜訊耐性。又反之，使用耦合器之無線通訊的影響是朝外部以電磁雜訊的方式而輻射(亦即電磁干擾)，藉由遮斷層而降低。其結果為，可提高電磁環境適合性。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例5]
接著，參照圖10及圖11，說明本發明的實施例5的模組間通訊裝置。圖10(a)係本發明的實施例5的模組間通訊裝置的耦合器之概念性斜視圖，圖10(b)係概念性平面圖，圖10(c)係耦合部的說明圖。
藉由改變傳輸線路耦合器的配線寬，就可改變耦合器的頻率特性。於是，藉由使訊號線路121,122的配線寬非一致性變化，就可實現更寬頻的耦合器。亦即，只要將不同寬度的耦合器做複數連接而變成多節即可。可是，若改變配線寬則配線的阻抗就難以抑制成一定值，會發生訊號的多重反射。於是，於本發明的實施例5中，將線寬設成一定以將阻抗控制成一定，同時，使訊號線路121,122重疊耦合的地點變成多節，以使得各個線寬不同的方式，將傳輸線路耦合器予以彎曲。
圖11係關於實施例5之構成的電磁場模擬所致之頻率特性的說明圖，可實現訊號頻帶12.6GHz、耦合強度S31-14.5dB。如此多節構造的情況下，重複部分越大的場所，線路間的耦合電容也就越大。其結果為，偶模式與奇模式阻抗Z0o,Z0e的差會變大，耦合強度C會變大。
若令第n節的耦合強度為Cn，則在該節耦合且傳達至收訊端的訊號的強度，係也考慮相位的變化，而成為下記的式(5)。
其中，令各節的長度為L，訊號的速度及頻率分別為v,f，令θ=2Lf/v。
全體的耦合係數Ctotal係成為從各節傳達至收訊端的訊號的重合，因此以下記的式(6)來表示。
[數6]C total (f)=j sin θΣ C n exp(-j(1+2n)θ)………(6)
於是，藉由將各節的耦合強度Cn，調整成使得Ctotal(f)變平坦，就可增加耦合傳送線路的頻寬。為了防止訊號反射，以曲面來構成傳輸線路時也同樣的想法，可使耦合係數之頻率特性變得平坦，可實現寬頻的耦合器。
如此，於本發明的實施例5中，由於是將訊號線路121,122設計成多節，因此可實現比單節的耦合器更寬頻的耦合通訊路。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例6]
接著，參照圖12，說明本發明的實施例6的模組間通訊裝置。圖12(a)係本發明的實施例6的模組間通訊裝置的一方之訊號線路的概念性平面圖，圖12(b)係另一方之訊號線路的概念性平面圖，圖12(c)係耦合部的說明圖。
如圖12(a)及(b)所示，本發明的實施例6中，作為另一種多節耦合器的實現方法，是將訊號線路121,122的曲線性彎曲節的數目，設計成非常多。
如此於本發明的實施例6中，耦合地點係連續性地些許變化，因此阻抗的劇烈變化較少，可更加寬頻化。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例7]
接著，參照圖13，說明本發明的實施例7的模組間通訊裝置。圖13係本發明的實施例7的模組間通訊裝置的概念性投影平面圖。如圖13所示，訊號線路121,122係彼此交叉，在交叉部分構成耦合器。
一定寬度且阻抗也均勻的訊號線路121,122若斜向交叉，則交叉部分的寬度是在交叉部的中央較寬兩側較窄，因此和上述實施例5同樣地變為寬頻。而且，訊號線路121,122的相對位置無論在平面的任何方向上有偏差，交叉部分的形狀仍為一定，因此還具有，不受模組的位置偏差之影響，耦合特性皆為一定的效果。
如此，於本發明的實施例7中，由於是將訊號線路121,122斜向交叉而配置，因此可實現寬頻的無線通訊路。又，即使模組101,102的相對位置有偏差，通訊路的特性仍不會變化，具有如此優點。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例8]
接著，參照圖14，說明本發明的實施例8的模組間通訊裝置。圖14係本發明的實施例8的模組間通訊裝置的說明圖，是將2個模組以平面圖來表示。如圖所示，是令一方之模組101中所設置的1條訊號線121和另一方之模組102中所設置的複數訊號線路122,123做耦合而成者。
從模組101的半導體積體電路裝置151所發送之訊號，係同時被傳輸至模組102的半導體積體電路裝置152及半導體積體電路裝置153。此情況下，藉由在未被使用於耦合的地方設置未被連接至半導體積體電路裝置的耦合器、亦即假耦合器20，就可使訊號線路121的阻抗維持一定，可使耦合系阻抗Z0-coupled的控制變得容易。此外，雖然圖中是在另一方之模組102中設置2個耦合器，但亦可設置3個以上的耦合器。
如此，於本發明的實施例8中，由於在一方之模組中設置複數耦合器，所以可以一個傳輸線路來實現複數分歧之耦合通訊，可從一個半導體積體電路晶片對複數半導體積體電路晶片進行資料通訊。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例9]
接著，參照圖15，說明本發明的實施例9的模組間通訊裝置。圖15係本發明的實施例9的模組間通訊裝置的概念性斜視圖。是用與訊號線路121,122的耦合系阻抗 Z0-coupled相等之特性阻抗Z0的傳輸線路181,182，來連接訊號線路121,122與半導體積體電路裝置151,152。在訊號線路121,122的耦合部上實現強的耦合，在半導體積體電路裝置151,152與連接訊號線路121,122之引出線用之傳輸線路181,182的部分上不要耦合，較為理想。
因此，傳輸線路181,182係使用比耦合部還細的線寬。典型而言，訊號線路121,122的線寬是2mm，相對於此，傳輸線路181,182的線寬係為0.3mm。在傳輸線路181,182與訊號線路121,122的接合部，為了使得阻抗不至於發生太大之不匹配，而設計成推拔狀以將線寬的差異緩緩對齊，較為理想。又，訊號線路121,122的耦合系阻抗與傳輸線路181,182的特性阻抗對齊的結果，回歸路徑131,132的形狀也和實施例1不同。
當兩模組101,102的引出用之傳輸線路181,182間的耦合完全不見時，引出用之傳輸線路181,182的耦合系阻抗Z0-coupled係等於特性阻抗Z0。此時，若訊號線路121,122的耦合系阻抗Z0-coupled假設為50 Ω，則訊號線路121,122本身的特性阻抗Z0係高於50 Ω，引出用之傳輸線路181,182的特性阻抗Z0係設計成50 Ω。
或者，當兩模組101,102的引出用之傳輸線路181,182間的耦合只有一點點，為了將引出用之傳輸線路181,182的耦合系阻抗Z0-coupled設計成50 Ω，係將該特性阻抗設成比50 Ω稍高一些，例如設計成55 Ω。
在上述的實施例1中，雖然必須要將具備收送訊器的 半導體積體電路裝置151,152配置在訊號線路121,122的極近處(例如0.4mm以內)，但於本發明的實施例9中，由於設置有引出用之傳輸線路181,182，因此也可將具備收送訊器之半導體積體電路裝置151,152配置在遠離訊號線路121,122的地方，增加設計的自由度。
又，半導體積體電路裝置151,152與傳輸線路181,182與訊號線路121,122，係由於在其終端上的阻抗有整合，因此不會發生訊號反射，可高信賴性地高速通訊。
[實施例10]
接著，參照圖16，說明本發明的實施例10的模組間通訊裝置。圖16(a)係本發明的實施例10的模組間通訊裝置的概念性剖面圖，圖16(b)係概念性平面圖，圖16(c)係沿著圖16(b)中的連結A-A′之一點鎖線的剖面圖，圖16(d)係沿著圖16(b)中的連結B-B′之一點鎖線的剖面圖。
於該實施例10中，係不採用實施例9的共面結構而改為採用微帶結構，在基板111,112的背面設置平面311,312，透過通孔321,322及凸塊331,332而與電阻141,142連接。
此情況下，於構成耦合器的訊號線路121,122的部分，藉由排除平面311,312，可使電力線集中在耦合器的配線間，可提高耦合器之耦合度。此外，該平面311,312一般而言係為被接地的接地平面，但並不一定需要接地。
又，如圖16(c)及圖16(d)所示，由於將訊號線路121,122的寬度W1設計成比傳輸線路181,182的寬度w1還細，因此如後述的實施例23所詳述，可增大耦合器之耦合度。
[實施例11]
接著，參照圖17，說明本發明的實施例11的模組間通訊裝置。圖17係本發明的實施例11的模組間通訊裝置的概念性投影平面圖。如圖所示，為了使引出用之傳輸線路181,182是在模組101,102間幾乎沒有耦合，模組101與模組102的引出用之傳輸線路181,182的延伸方向係為彼此相反方向。
由於設置有引出用之傳輸線路181,182幾乎沒有耦合，因此引出用之傳輸線路181,182的耦合系阻抗Z0-coupled係等於特性阻抗Z0，因此若以與訊號線路121,122的耦合部的耦合系阻抗Z0-coupled相等的方式來設計引出用之傳輸線路181,182的特性阻抗，則不會發生訊號反射。
如此，使引出用之傳輸線路181,182的延伸方向呈彼此相反方向而不會發生耦合，因此可不會受到模組101,102間的距離變動之影響來設計阻抗，所以可確實地設計。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例12]
接著，參照圖18，說明本發明的實施例12的模組間通訊裝置。圖18係本發明的實施例12的模組間通訊裝置的概念性剖面圖。如圖所示，為了使引出用之傳輸線路181,182是在模組101,102間幾乎沒有耦合，將訊號線路121,122使用貫孔191,192而形成在與基板111,112之引出用之傳輸線路181,182設置面相反側的面上，使訊號線路121,122彼此面對面的方式，配置模組101與模組102，使引出用之傳輸線路181,182的距離大幅遠離。此外，回歸路徑131,132也是設置在與引出用之傳輸線路181,182相同的面上。
於本發明的實施例12中，由於身為耦合器之訊號線路121,122的設置基板面上不存在半導體積體電路裝置151,152或電阻141,142等之元件，因此可將訊號線路121,122彼此接近配置而增強耦合，將引出用之傳輸線路181,182彼此配置更遠而減弱耦合。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例13]
接著，參照圖19，說明本發明的實施例13的模組間通訊裝置。圖19係本發明的實施例13的模組間通訊裝置的概念性剖面圖。如圖所示，與實施例11不同，兩模組101,102的基板111,112是被同向配置。此時，為了縮短訊號線路121,122的距離，加長引出用之傳輸線路181, 182間的距離，而在下側的模組102具備立體結構21，抬高訊號線路122。
於本發明的實施例13中，藉由使基板111,112的朝向為相同的狀態，可將訊號線路121,122彼此接近配置而增強耦合，將引出用之傳輸線路181,182彼此配置更遠而減弱耦合。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例14]
接著，參照圖20，說明本發明的實施例14的模組間通訊裝置。圖20(a)係模組單體的概念性平面圖，圖20(b)係本發明之實施例14的模組間通訊裝置的概念性剖面圖。本發明的實施例14，係將基板111,112同方向層積，在上部側所配置之模組101的基板111的背面的引出用之傳送線路181加以覆蓋的位置上，設置遮斷層221。
如此，在本發明的實施例14中，由於設置遮斷層221，因此可消除引出用之傳輸線路181,182彼此的耦合。
於本發明的實施例14中，由於有設置遮斷層221，因此基板111,102不需要立體結構，就可將半導體積體電路裝置151,152與傳輸線路181,182與訊號線路121,122，整合其終端上的阻抗，因此可不引起訊號反射，可高信賴性地高速通訊。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例15]
接著，參照圖21，說明本發明的實施例15的模組間通訊裝置。圖21係模組單體的概念性平面圖，圖21(b)係本發明之實施例15的模組間通訊裝置的概念性剖面圖。如圖所示，將引出用之傳輸線路181,182與訊號線路121,122的接合部之側面設計成曲線。
於本發明的實施例15中，由於將傳輸線路181,182與訊號線路121,122的接合部的側面設計成曲線，因此可消除阻抗的劇烈變化，可使阻抗盡可能地均勻。其結果為，阻抗係變得幾乎均勻因此可降低訊號反射而可實現寬頻的耦合器。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例16]
接著，參照圖22及圖23，說明本發明的實施例16的模組間通訊裝置。圖22係模組單體的概念性平面圖。如圖所示，在訊號線路121(122)的另一端也設置傳輸線路183(184)，在該傳輸線路183(184)上係連接有內建終端阻抗匹配電路231(232)的半導體積體電路裝置151(152)。
此外，若能將半導體積體電路晶片設置在耦合器附近，則亦可不透過傳輸線路而直接以配線將兩者連接。
阻抗的匹配機能的全部或部分是被搭載在半導體積體電路裝置151(152)的內部，而可調整阻抗。由於耦合傳輸路的線寬等參數的製造參差，或線路間距離的變動，導致 耦合系阻抗Z0-coupled有變化的情況下，若匹配用阻抗之值為固定，則會產生阻抗不匹配，降低耦合係數。監視訊號反射等而偵測出Z0-coupled的值，隨著該變化而適應性調整終端阻抗。
圖23係終端阻抗控制電路之一例的說明圖，在模組102的半導體積體電路裝置151中，係有輸出阻抗可變得送訊器，被連接至訊號線路122。搭載有相同的副本送訊電路，被連接至訊號線路122的另一端上所連接的可變終端電阻相同的副本終端電阻。例如，傳輸線路的耦合係數是隨著最大的頻率而將圖案(00110011．．等)從送訊機予以輸出，監視著此時的送訊機與副本送訊機的輸出訊號。
耦合傳送線路的阻抗與送訊機及終端電阻的值相同時，送訊機的輸出與副本送訊機的輸出訊號位準就成為相同的值。將該值以峰值偵測電路加以偵測而以比較器進行比較，改變Rt之值以使兩者呈一致。此時，傳輸線路的另一端之終端也設定成相同的值。此時，由於是取得阻抗匹配之前，因此使用低速通訊模式等來設定另一端的可變終端電阻之值。
將兩者一致的Rt之值保持在暫存器等，以後就使用該設定值。若在通訊時也令監視電路動作而進行電阻控制，則即使因通訊距離變動等導致傳輸線路的阻抗有變化時，仍可保持最佳的終端電阻值。
如此，於本發明的實施例15中，由於設置有終端阻抗調整電路231,232，因此即使耦合線路的阻抗因製造參 差、線路間距離之變動而變化，仍可取得阻抗匹配，因此可防止訊號反射而高速通訊。此外，若能將半導體積體電路裝置151,152配置在訊號線路121,122附近則亦可不透過傳輸線路181,182而直接以配線將兩者連接。此外，此種構成係即使在後述的將回歸路徑與訊號線路來構成差動線路的情況下，仍可適用。
[實施例17]
接著，參照圖24，說明本發明的實施例17的模組間通訊裝置。圖24係本發明的實施例17的模組間通訊裝置的概念性斜視圖。如圖所示，在訊號線路121,122的另一端上也有設置傳輸線路185,186，與半導體積體電路裝置155,156連接，在各連接點上以耦合系阻抗的方式取得阻抗匹配。
若從耦合器的一方之端子1往端子2通過電流，則另一方耦合器的端子4往端子3通過之電流(逆向電流)是遠大於從端子3往端子4通過之電流(順向電流)的情況下，例如，大100倍的情況下，將從端子1輸入之訊號從端子3予以輸出的同時，可將從端子2輸入之訊號從端子4予以輸出，可以1個耦合器形成2個獨立的通訊路。將從端子1輸入之訊號從端子3予以輸出的同時，亦可將從端子4輸入之訊號從端子2予以輸出。
若將S31/s41稱作分離係數，則當分離係數分離係数S31/s41無法設計得足夠大的情況，其原因主要可想到2種 。其一是，訊號的反射。若阻抗的匹配更為完美，則可提高分離係數S31/s41。其二是，偶模式與奇模式的訊號傳播延遲之差異。
例如，若使用微帶線之類相對介電體率不同的材質，則偶模式與奇模式下電力線通過的地點會有所不同，藉此而產生訊號傳播延遲的差異，係為耦合器的遠方端發生雜訊的原因。於是，若材料的介電率盡可能地相等，就可提高分離係數。
若依據本發明的實施例17，則可用一個耦合器設置可同時通訊的2個頻道，因此可使資料通訊速度提高成2倍。
[實施例18]
接著，參照圖25，說明本發明的實施例18的模組間通訊裝置。圖25(a)係本發明的實施例18的模組間通訊裝置的概念性剖面圖，圖25(b)係概念性平面圖，圖25(c)係沿著圖25(b)中的連結A-A′之一點鎖線的剖面圖，圖25(d)係沿著圖25(b)中的連結B-B′之一點鎖線的剖面圖。
於該實施例18中，係不採用實施例17的共面結構而改為採用微帶結構，在基板111,112的背面設置平面311,312。
此情況下也是，於構成耦合器的訊號線路121,122的部分，藉由排除平面311,312，可使電力線集中在耦合器的配線間，可提高耦合器之耦合度。此外，該平面311, 312一般而言係為被接地的接地平面，但並不一定需要接地。
又，如圖25(c)及圖25(d)所示，由於將訊號線路121,122的寬度W1設計成比傳輸線路181,182、185,186的寬度w1還細，因此如後述的實施例23所詳述，可增大耦合器之耦合度。
[實施例19]
接著，參照圖26乃至圖32，說明本發明的實施例19的模組間通訊裝置。圖26係本發明的實施例19的模組間通訊裝置的概念性斜視圖。如圖所示，將回歸路徑241,242設計成與訊號線路121,122相同之構成而成為差動耦合器。此情況下也是，將回歸路徑241,242與訊號線路121,122，以具有和耦合系阻抗Z0-coupled相等之特性阻抗Z0的電阻141,142予以終堵。
若一條線路的特性阻抗是例如50 Ω，則差動阻抗Zdiff係為約100 Ω。正確而言，2條線路、亦即回歸路徑241,242與訊號線路121,122越遠，典型而言遠離達線路寬度3倍以上而不耦合時則為100 Ω，但2條線路接近而出現鄰近效應則會小於100 Ω，典型而言會小10%左右。
長度5mm的2條線路的寬度W與間隔S做各種改變時的耦合器之耦合系阻抗Z0-coupled、耦合係數C、頻寬(3-dB BW)，以電磁分析模擬求出的結果示於下表。通訊距離係為1mm。
寬度0.5mm且間隔1.5mm至2.5mm時，耦合係數C較高，頻寬(3-dB BW)也較寬。但是，阻抗為100 Ω左右，差動阻抗係為200 Ω左右。如此，傳輸線路耦合器的寸法，係由阻抗或耦合係數或頻寬等之設計目標值、和基板的材質等物性值所決定。
此外，由於終端電阻係為例如1.6mm×0.8mm左右之大小的零件，因此當傳輸耦合器的間隔是1.5mm至2.5mm時，將傳輸耦合器的終端設計成緩和彎曲而間隔為1.6mm左右，以容易和終端電阻連接。此外，若劇烈彎曲則阻抗不均而並非理想。
圖27及圖28係本發明的實施例19的模組間通訊裝置的特性說明圖。圖27(a)係本發明的實施例19的模組間通訊裝置的等價電路圖，此處是將耦合器、亦即回歸路徑241,242與訊號線路121,122的寬度W設成0.5mm，間隔S設成1.5mm，距離d設成1mm。
圖27(b)係耦合係數S31的頻率特性的耦合器長度依存性的說明圖，此處圖示了，將耦合器的長度L分別設成4mm、6mm、10mm時的耦合係數S31的實測結果。如圖所示，若將L縮短則中心頻率係與L呈反比而變高，頻寬係正比於中心頻率而變寬。
圖28(a)係耦合係數S31的頻率特性的耦合器之位置偏差依存性的說明圖，如圖所示，往圖27(a)所示之方向偏差時，耦合係數也幾乎沒有變化。由這些事情可知，即使模組的相對位置改變，仍可進行模組間通訊。
圖28(b)係耦合係數S31的頻率特性的耦合器之間隔d依存性的說明圖，表示將耦合器的寬度W設成0.5mm、間隔S設成1.5mm、長度L設成6mm，將距離d分別設成0.5mm、1mm、1.5mm時的耦合係數S31的實測結果。如圖所示，模組間隔d越大而通訊距離越長則耦合係數S31就變得越低，但頻寬係幾乎沒有改變。因此，若隨著通訊距離來調整收訊器的輸入段之增幅器的增益，則即使距離有變化，仍可以同樣速度來進行通訊。
圖29係本發明的實施例19的模組間通訊裝置加以構成的送收訊電路的構成說明圖，圖30係動作波形之一例的說明圖。若以送訊側的模組來隨著送訊數位資料而改變輸出緩衝區之輸出電壓值，則差動耦合器中通過的電流會變化，在收訊模組側係相對於送訊模組側之電流方向而呈逆向，產生送訊側之訊號波形微分後的訊號。微分訊號產生的理由是，在耦合器的低頻區域中，具有和磁場耦合同樣的頻率特性。
在收訊器上，將收訊訊號以寬頻低雜訊放大器加以增幅後，通過磁滯比較器，復原成原始的訊號。做為在通訊路中訊號被微分時的收送訊方法，其他還可想到有許多種。例如，亦可在收訊器中使用積分電路來進行積分。或者，亦可將送訊器與收訊器加以組合來進行積分。積分演算係亦可用類比電路來進行，也可用數位訊號處理來進行。
圖31係本發明的實施例19中的頻率特性之實測結果的說明圖，可獲得和模擬結果幾乎相等的頻率特性。
圖32係使用擬似亂數資料來進行資料通訊時，位元錯誤率(BER)與資料傳輸速度之關係的實測資料的說明圖，由實施例19的構成可知，能夠進行高信賴性且高速的資料通訊。
如此，於本發明的實施例19中，由於是差動構成因此相較於單端，對同相雜訊的耐性較高。又，耦合系阻抗Z0-coupled之控制較為容易，沒有回歸路徑也無妨，因此設計較為簡單。此外，該實施例17中，差動線路之一方是訊號路徑而另一方是回歸路徑，但亦可在差動線路以外設置回歸路徑。
[實施例20]
接著，參照圖33，說明本發明的實施例20的模組間通訊裝置。圖33係本發明的實施例20的模組間通訊裝置的概念性斜視圖。於該實施例18中，係在所有訊號線路121,122及回歸路徑241,242中，都設置引出用之傳送線路251,252,261,262。
此時也是，半導體積體電路裝置151,152與傳輸線路251,252,261,262與訊號線路121,122及回歸路徑241,242係分別做了阻抗匹配而連接，訊號線路121,122及回歸路徑241,242的終端也有被阻抗匹配。
模組101與模組102的傳輸線路251,252,261,262彼此係不耦合較為理想，因此例如，傳輸線路251,252,261,262係使用比訊號線路121,122及回歸路徑241,242還細 的線寬，或配置在從層積方向來看在投影上相同位置的方式，將各個傳輸線路予以分離佈局，較為理想。
在該圖中，差動傳送路係緊閉耦合，典型而言，傳輸線路251,252,261,262的間隔是被配置成寬度的3倍以內而耦合。此時，亦可在差動線路之外另外將回歸路徑平行地設置在例如傳輸線路251,252,261,262的旁邊，或是FCB的相反面。
於本發明的實施例20中，由於設置有引出用之傳輸線路251,252,261,262，因此除了差動特性所帶來的效果外，還可將具備收送訊器之半導體積體電路裝置151,152配置在遠離訊號線路121,122及回歸路徑241,242的地方，因此增加設計的自由度。
[實施例21]
接著，參照圖34，說明本發明的實施例21的模組間通訊裝置。圖34(a)係本發明的實施例21的模組間通訊裝置的概念性剖面圖，圖34(b)係概念性平面圖，圖34(c)係沿著圖34(b)中的連結A-A′之一點鎖線的剖面圖，圖34(d)係沿著圖34(b)中的連結B-B′之一點鎖線的剖面圖。
於該實施例21中，係在實施例20採用微帶結構，在基板111,112的背面設置平面311,312，透過通孔321,322及凸塊331,332而與電阻141,142連接。
此情況下，於構成耦合器的訊號線路121,122及回歸 路徑241,242的部分，藉由排除平面311,312，可使電力線集中在耦合器的配線間，可提高耦合器之耦合度。此外，此時也是，該平面311,312一般而言係為被接地的接地平面，但並不一定需要接地。
又，如圖34(c)及圖34(d)所示，由於將訊號線路121,122及回歸路徑241,242的寬度W1設計成比傳輸線路251,252,261,262的寬度w1還細，因此如後述的實施例23所詳述，可增大耦合器之耦合度。又，由於將訊號線路121,122與回歸路徑241,242的間隔S1設計成比傳輸線路251,252與傳輸線路261,262的間隔s1還寬，因此這點也可使耦合器之耦合度增大。
[實施例22]
接著，參照圖35，說明本發明的實施例22的模組間通訊裝置。圖35係本發明的實施例22的模組間通訊裝置的概念性斜視圖。於該實施例22中，係在所有訊號線路121,122及回歸路徑241,242的另一端上也是，都設置引出用之傳送線路253,254,263,264，對該引出用之傳送線路253,254,263,264連接半導體積體電路裝置155,156。
在本發明的實施例22中，除了差動特性所致之效果外，可用一個耦合器設置可同時通訊的2個頻道，因此可使資料通訊速度提高成2倍。
[實施例23]
接著，參照圖36乃至圖38，說明本發明的實施例23的模組間通訊裝置。圖36(a)係本發明的實施例23的模組間通訊裝置的概念性剖面圖，圖36(b)係概念性平面圖，圖36(c)係沿著圖36(b)中的連結A-A′之一點鎖線的剖面圖，圖36(d)係沿著圖36(b)中的連結B-B′之一點鎖線的剖面圖。
於該實施例23中，係在實施例22採用微帶結構，在基板111,112的背面設置平面311,312，並且又，由於將訊號線路121,122與回歸路徑241,242的間隔S1設計成比傳輸線路251,252,253,254與傳輸線路261,262,263,264的間隔s1還寬。
此情況下，於構成耦合器的訊號線路121,122及回歸路徑241,242的部分，藉由排除平面311,312，可使電力線集中在耦合器的配線間，可提高耦合器之耦合度。此外，此時也是，該平面311,312一般而言係為被接地的接地平面，但並不一定需要接地。
此處詳述設置平面311,312的意義。在連接至差動型耦合器的引出用之傳輸線路251,252,253,254,261,262,263,264中，係有將訊號線路121,122及回歸路徑241,242之間隔配置成寬度的3倍以上而稀疏地耦合的情形，和間隔是被配置成寬度的3倍以內而緊密耦合的情形。稀疏耦合的情況下，為了規定線路的差動模式的特性阻抗，而必須要如圖示般地倍配置在平面311,312上。
另一方面，緊密耦合的情況下也是，為了提高對雜訊 的耐性，或也為了規定同相模式的特性阻抗，而如圖示般地倍配置在平面311,312上，較為理想。但是，在耦合器的部分中，藉由排除平面311,312，可使電力線集中在耦合器的配線間，可提高耦合器之耦合度。
接著說明，傳輸線路251,252,253,254,261,262,263,264與訊號線路121,122及回歸路徑241,242之間隔及寬度的關係。平面311,312與傳輸線路251,252,253,254,261,262,263,264的距離(t)，典型而言係為0.02mm左右(可撓性基板的情形)~0.1mm左右(FR4電路基板的情形)。若將差動的特性阻抗設定成例如100 Ω的時候(相當於各線單相50 Ω)，線寬w1與間隔s1典型而言係為0.1~0.4mm左右。
為了防止構成引出用之傳輸線路251,252,253,254,261,262,263,264與耦合器的訊號線路121,122及回歸路徑241,242的連接部分上的訊號反射，必須要使傳輸線路251,252,253,254,261,262,263,264與耦合器的阻抗做匹配。耦合器部分的特性阻抗Zver係使用偶模式阻抗(Zeven,ver)及奇模式阻抗(Zodd,ver)而可和上述式(3)同樣地用下記的式(7)來表示。
當將傳輸線路251,252,253,254,261,262,263,264的 特性阻抗設定成例如100 Ω時，以使得耦合器部分的差動特性阻抗Zver也會成為100 Ω(單相50 Ω)的方式，來設定Zeven,ver,Zodd,ver。
圖37係阻抗的線寬依存性及間隔依存性的說明圖，圖37(a)係偶模式阻抗Zeven,ver的線寬依存性及間隔依存性的說明圖，圖37(b)係奇模式阻抗Zodd,ver的線寬依存性及間隔依存性的說明圖。此外，此處係表示，將耦合器間距離d1=1mm時的值，以電磁場分析模擬器求出的結果。
如圖37所示，將訊號線路121,122及回歸路徑241,242之間隔S1設成一定而將線寬W1加寬，則線間電容會變大，Zeven,ver,Zodd,ver均會減少。又，若將線寬W1設成一定而將間隔S1加寬，則因斜向對向之線間距離的增加導致電容減少，又，磁力線所形成的面積變大，因此Zeven,ver,Zodd,ver係增大。
另一方面，耦合器間的耦合度係和上述的式(2)同樣地，可用下記的式(8)來表示。
因此，藉由增大Zeven,ver,Zodd,ver的差，可增強耦合。
由圖37可知，例如若設W1=0.5mm,s1=0.2mm，則Zeven,ver≒60 Ω，Zodd,ver≒45 Ω，Zver≒50 Ω。此時，耦合度係為-17dB左右。接著，若設W1=2mm,s1=0.8mm左右，則Zeven,ver≒80 Ω,Zodd,ver≒30 Ω，Zver≒50 Ω。此時耦合度係為-7dB左右，耦合是比上例更強。
若W1與s1取得更寬則耦合度可更加提高，但耦合器的尺寸太大而會導致實裝效率劣化，或隨著耦合器的長度方向的重疊程度而頻寬會有變化等理由，W1與s1係有上限。
又，線寬或間隔越大則耦合部越不易受到重合誤差之影響，典型而言必須要為W1>0.3mm。基於這些理由，設計成W1≧w1，藉此就可增大耦合度。
又，藉由加大耦合器的線寬W1，令1對耦合器呈對向而耦合的情況下，即使發生定位誤差，耦合度仍不太會降低，可增大定位誤差容許範圍而產生容易實裝之效果。
又，若將耦合器的間隔S1縮窄，則耦合器部分的特性阻抗係會受到來自其他3個耦合器的影響，因此設計會變得非常困難。另一方面，若將耦合器的間隔S1設成非常大，則耦合器部分的特性阻抗係僅由來自耦合對象之影響所決定，因此設計變為容易。因此從設計容易性的觀點來看，S1≧s1較為理想。
又，耦合器的間隔S1與線寬W1越大，則差動耦合會變疏，因此設計變為容易。尤其是，間隔S1若為線寬W1的2倍以上，則耦合變得非常疏因此較為理想。另一方面 ，若間隔S1為線寬W1的3倍以上，則無論間隔S1多寬都不會對阻抗造成影響。
因此在該實施例23中，係將構成耦合器的訊號線路121,122及回歸路徑241,242的線寬W1或間隔S1，設成比引出用傳輸線路251,252,261,262的線寬w1與間隔s1還大，因此可增大耦合器之耦合度。
圖38係構成耦合器的訊號線路121,122及回歸路徑241,242與引出用傳輸線路251,252,253,254,261,262,263,264的連接部分的圖案的說明圖，任一情況均可產生同樣效果。
以上雖然逐一說明了本發明的各實施例，但本發明係不限於具體所示之構成，只要彼此的作用沒有矛盾，當然亦可將各特徵構成加以組合。例如，如上述，對於差動構成的實施例17乃至實施例19所記載之發明，亦可適宜組合實施例2、實施例4、實施例5、實施例6、實施例7、實施例8、實施例10、實施例11、實施例12、實施例13、實施例14或實施例15之構成。
11,12‧‧‧模組
21,22‧‧‧絕緣性基板
31,32‧‧‧訊號線路
41,42‧‧‧回歸訊號線路
51,52‧‧‧終端構件
61,62‧‧‧半導體積體電路裝置
101,102‧‧‧模組
111,112‧‧‧基板
121,122,123‧‧‧訊號線路
131,132‧‧‧回歸路徑
141,142,143‧‧‧電阻
151,152,153,155,156‧‧‧半導體積體電路裝置
161,162‧‧‧凸狀構件
171,172‧‧‧遮斷層
181,182,183,184,185,186‧‧‧傳送線路
191,192‧‧‧貫孔
20‧‧‧假耦合器
21‧‧‧立體結構
221‧‧‧遮斷層
231,232‧‧‧終端阻抗匹配電路
241,242‧‧‧回歸路徑
251,252,253,254,261,262,263,264‧‧‧傳送線路
311,312‧‧‧平面
321,322‧‧‧通孔
331,332‧‧‧凸塊
[圖1]本發明的實施形態的模組間通訊裝置的概念性斜視圖。
[圖2]本發明的實施例1的模組間通訊裝置的概念性斜視圖。
[圖3]本發明的實施例1的模組間通訊裝置的剖面圖 。
[圖4]本發明的實施例1的耦合器的頻率特性的說明圖。
[圖5]本發明的實施例1中的耦合器之尺寸與耦合器之特性的關係的說明圖。
[圖6]關於本發明的實施例1的電磁場分析模擬結果的說明圖。
[圖7]本發明的實施例2的模組間通訊裝置的概念性剖面圖。
[圖8]本發明的實施例3的模組間通訊裝置的構成說明圖。
[圖9]本發明的實施例4的模組間通訊裝置的構成說明圖。
[圖10]本發明的實施例5的模組間通訊裝置的構成說明圖。
[圖11]關於實施例5之構成的電磁場模擬所致之頻率特性的說明圖。
[圖12]本發明的實施例6的模組間通訊裝置的構成說明圖。
[圖13]本發明的實施例7的模組間通訊裝置的概念性投影平面圖。
[圖14]本發明的實施例8的模組間通訊裝置的說明圖。
[圖15]本發明的實施例9的模組間通訊裝置的概念性 斜視圖。
[圖16]本發明的實施例10的模組間通訊裝置的構成說明圖。
[圖17]本發明的實施例11的模組間通訊裝置的概念性投影平面圖。
[圖18]本發明的實施例12的模組間通訊裝置的概念性剖面圖。
[圖19]本發明的實施例13的模組間通訊裝置的概念性剖面圖。
[圖20]本發明的實施例14的模組間通訊裝置的構成說明圖。
[圖21]本發明的實施例15的模組間通訊裝置的構成說明圖。
[圖22]本發明的實施例16的模組單體的概念性平面圖。
[圖23]本發明的實施例16的終端阻抗控制電路之一例的說明圖。
[圖24]本發明的實施例17的模組間通訊裝置的概念性斜視圖。
[圖25]本發明的實施例18的模組間通訊裝置的構成說明圖。
[圖26]本發明的實施例19的模組間通訊裝置的概念性斜視圖。
[圖27]本發明的實施例19的模組間通訊裝置的特性 說明圖。
[圖28]本發明的實施例19的模組間通訊裝置的另一特性說明圖。
[圖29]本發明的實施例19的模組間通訊裝置加以構成的送收訊電路的構成說明圖。
[圖30]本發明的實施例19的模組間通訊裝置加以構成的送收訊電路的動作波形之一例的說明圖。
[圖31]本發明的實施例19中的頻率特性之實測結果的說明圖。
[圖32]使用擬似亂數資料來進行資料通訊時，位元錯誤率(BER)與資料傳輸速度之關係的實測資料的說明圖。
[圖33]本發明的實施例20的模組間通訊裝置的概念性斜視圖。
[圖34]本發明的實施例21的模組間通訊裝置的構成說明圖。
[圖35]本發明的實施例22的模組間通訊裝置的概念性斜視圖。
[圖36]本發明的實施例23的模組間通訊裝置的構成說明圖。
[圖37]阻抗的線寬依存性及間隔依存性的說明圖。
[圖38]耦合器與引出用之傳輸線路的連接部分之圖案的說明圖。
[圖39]使用先前線圈的模組間資料通訊的構成說明圖。
11,12‧‧‧模組
21,22‧‧‧絕緣性基板
31,32‧‧‧訊號線路
41,42‧‧‧回歸訊號線路
51,52‧‧‧終端構件
61,62‧‧‧半導體積體電路裝置

Claims (30)

  1. 一種模組間通訊裝置，其特徵為，第1模組與第2模組係被彼此對向鄰近配置，該第1模組係至少具有：具有特性阻抗為Z01之阻抗的第1訊號線路；和提供前記第1訊號線路之回歸路徑的第1回歸訊號線路；和將前記第1訊號線路與前記第1回歸訊號線路予以終堵的第1終端構件；和具備送收訊電路的第1半導體積體電路裝置；該第2模組係至少具有：具有特性阻抗為Z02之阻抗的第2訊號線路；和提供前記第2訊號線路之回歸路徑的第2回歸訊號線路；和將前記第2訊號線路與前記第2回歸訊號線路予以終堵的第2終端構件；和具備送收訊電路的第2半導體積體電路裝置；並且，前記第1終端構件及前記第2終端構件的阻抗係為，不同於前記Z01及Z02的有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合系阻抗；前記第1訊號線路與前記第2訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊，且前記第1回歸訊號線路與前記第2回歸訊號線路係 為，其至少一部分是從層積方向觀看為投影性重疊；在前記第1訊號線路與前記第2訊號線路之間使用電容耦合及感應耦合而產生訊號耦合，在前記第1回歸訊號線路與第2回歸訊號線路之間使用電容耦合及感應耦合而產生回歸訊號耦合；以藉由前記訊號耦合而在前記第2訊號線路中傳輸前記第1訊號線路之訊號的方式，進行層積；藉由使前記第1訊號線路與前記第2訊號線路之間隔或前記第1訊號線路與前記第2訊號線路之重疊寬度的任一者在訊號之傳播方向上有所不同，以使前記第1訊號線路與前記第2訊號線路的耦合狀態在前記訊號之傳播方向上有所不同。
  2. 一種模組間通訊裝置，其特徵為，第1模組與第2模組係被彼此對向鄰近配置，該第1模組係至少具有：具有特性阻抗為Z01之阻抗的第1訊號線路；和提供前記第1訊號線路之回歸路徑的第1回歸訊號線路；和將前記第1訊號線路與前記第1回歸訊號線路予以終堵的第1終端構件；和具備送收訊電路的第1半導體積體電路裝置；該第2模組係至少具有：具有特性阻抗為Z02之阻抗的第2訊號線路；和提供前記第2訊號線路之回歸路徑的第2回歸訊號線 路；和將前記第2訊號線路與前記第2回歸訊號線路予以終堵的第2終端構件；和具備送收訊電路的第2半導體積體電路裝置；並且，前記第1終端構件及前記第2終端構件的阻抗係為，不同於前記Z01及Z02的有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合系阻抗；前記第1訊號線路與前記第2訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊，且前記第1回歸訊號線路與前記第2回歸訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊；在前記第1訊號線路與前記第2訊號線路之間使用電容耦合及感應耦合而產生訊號耦合，在前記第1回歸訊號線路與第2回歸訊號線路之間使用電容耦合及感應耦合而產生回歸訊號耦合；以藉由前記訊號耦合而在前記第2訊號線路中傳輸前記第1訊號線路之訊號的方式，進行層積；前記第1模組或第2模組之一方，是相對於前記第1訊號線路或第2訊號線路，夾著假耦合器，而具有第3訊號線路及提供前記第3訊號線路之回歸路徑的第3回歸訊號線路；且具有：將前記第3訊號線路與前記第3回歸訊號線路予以終 堵的第3終端構件；和第3半導體積體電路裝置，係具備與前記第3訊號線路和前記第3回歸訊號線路連接的送收訊電路。
  3. 一種模組間通訊裝置，其特徵為，第1模組與第2模組係被彼此對向鄰近配置，該第1模組係至少具有：具有特性阻抗為Z01之阻抗的第1訊號線路；和提供前記第1訊號線路之回歸路徑的第1回歸訊號線路；和將前記第1訊號線路與前記第1回歸訊號線路予以終堵的第1終端構件；和具備送收訊電路的第1半導體積體電路裝置；該第2模組係至少具有：具有特性阻抗為Z02之阻抗的第2訊號線路；和提供前記第2訊號線路之回歸路徑的第2回歸訊號線路；和將前記第2訊號線路與前記第2回歸訊號線路予以終堵的第2終端構件；和具備送收訊電路的第2半導體積體電路裝置；並且，前記第1終端構件及前記第2終端構件的阻抗係為，不同於前記Z01及Z02的有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合系阻抗；前記第1訊號線路與前記第2訊號線路係為，其至少 一部分是從層積方向觀看為投影性重疊，且前記第1回歸訊號線路與前記第2回歸訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊；在前記第1訊號線路與前記第2訊號線路之間使用電容耦合及感應耦合而產生訊號耦合，在前記第1回歸訊號線路與第2回歸訊號線路之間使用電容耦合及感應耦合而產生回歸訊號耦合；以藉由前記訊號耦合而在前記第2訊號線路中傳輸前記第1訊號線路之訊號的方式，進行層積；前記第1訊號線路，係透過具有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合系阻抗的第1引出用傳輸線路，來和前記第1半導體積體電路裝置連接；前記第2訊號線路，係透過具有前記耦合系阻抗的第2引出用傳輸線路，來和前記第2半導體積體電路裝置連接。
  4. 如請求項3所記載之模組間通訊裝置，其中，在前記第1絕緣性基板的前記第1訊號線路之配置面的相反側的面，具有至少對向於第1訊號線路之部分是呈缺口部的第1平面；在前記第2絕緣性基板的前記第2訊號線路之配置面的相反側的面，具有至少對向於第2訊號線路之部分是呈缺口部的第2平面。
  5. 如請求項3或請求項4所記載之模組間通訊裝置， 其中，前記第1訊號線路之線寬，係大於或等於前記第1引出用傳輸線路之線寬；前記第2訊號線路之線寬，係大於或等於前記第2引出用傳輸線路之線寬。
  6. 如請求項3所記載之模組間通訊裝置，其中，在前記第1訊號線路與前記第2訊號線路從層積方向來看為彼此整列的狀態下，前記第1引出用傳輸線路與前記第2引出用傳輸線路是朝彼此互異方向延伸。
  7. 如請求項3所記載之模組間通訊裝置，其中，前記第1引出用傳輸線路與前記第2引出用傳輸線路的對向間隔係為，比前記第1訊號線路與前記第2訊號線路的對向間隔還寬。
  8. 如請求項3所記載之模組間通訊裝置，其中，至少在前記第1絕緣性基板之前記第1引出用傳輸線路所配置的面的相反面、且為對向於前記第2模組的面上，具有將前記第1引出用傳輸線路予以屏蔽的第1輔助電磁屏蔽層。
  9. 如請求項3所記載之模組間通訊裝置，其中，前記第1訊號線路與前記第1引出用傳輸線路的耦合部之側面係由曲面所成；前記第2訊號線路與前記第2引出用傳輸線路的耦合部之側面係由曲面所成。
  10. 如請求項3所記載之模組間通訊裝置，其中，在前記第1訊號線路的與前記第1引出用傳輸線路之耦合部的相反側之一端，具有第1阻抗調整用傳輸線路；對前記第1阻抗調整用傳輸線路，係連接有第1阻抗匹配電路；在前記第2訊號線路的與前記第2引出用傳輸線路之耦合部的相反側之一端，具有第2阻抗調整用傳輸線路；對前記第2阻抗調整用傳輸線路，係連接有第2阻抗匹配電路。
  11. 如請求項10所記載之模組間通訊裝置，其中，在前記第1絕緣性基板的前記第1訊號線路之配置面的相反側的面，具有至少對向於第1訊號線路之部分是呈缺口部的第1平面；在前記第2絕緣性基板的前記第2訊號線路之配置面的相反側的面，具有至少對向於第2訊號線路之部分是呈缺口部的第2平面。
  12. 如請求項10或請求項11所記載之模組間通訊裝置，其中，前記第1訊號線路之線寬，係大於或等於前記第1引出用傳輸線路之線寬及前記第1阻抗調整用傳輸線路之線寬；前記第2訊號線路之線寬，係大於或等於前記第2引出用傳輸線路之線寬及前記第2阻抗調整用傳輸線路之線寬。
  13. 如請求項3所記載之模組間通訊裝置，其中，在前記第1訊號線路的與前記第1引出用傳輸線路之耦合部的相反側之一端，具有第3引出用傳輸線路；對前記第3引出用傳輸線路係連接有，具備送收訊電路的半導體積體電路裝置；在前記第2訊號線路的與前記第2引出用傳輸線路之耦合部的相反側之一端，具有第4引出用傳輸線路；對前記第4引出用傳輸線路係連接有，具備送收訊電路的半導體積體電路裝置。
  14. 一種模組間通訊裝置，其特徵為，第1模組與第2模組係被彼此對向鄰近配置，該第1模組係至少具有：具有特性阻抗為Z01之阻抗的第1訊號線路；和提供前記第1訊號線路之回歸路徑的第1回歸訊號線路；和將前記第1訊號線路與前記第1回歸訊號線路予以終堵的第1終端構件；和具備送收訊電路的第1半導體積體電路裝置；該第2模組係至少具有：具有特性阻抗為Z02之阻抗的第2訊號線路；和提供前記第2訊號線路之回歸路徑的第2回歸訊號線路；和將前記第2訊號線路與前記第2回歸訊號線路予以終堵的第2終端構件；和 具備送收訊電路的第2半導體積體電路裝置；並且，前記第1終端構件及前記第2終端構件的阻抗係為，不同於前記Z01及Z02的有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合系阻抗；前記第1訊號線路與前記第2訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊，且前記第1回歸訊號線路與前記第2回歸訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊；在前記第1訊號線路與前記第2訊號線路之間使用電容耦合及感應耦合而產生訊號耦合，在前記第1回歸訊號線路與第2回歸訊號線路之間使用電容耦合及感應耦合而產生回歸訊號耦合；以藉由前記訊號耦合而在前記第2訊號線路中傳輸前記第1訊號線路之訊號的方式，進行層積；前記第1回歸訊號線路，係與前記第1訊號線路構成差動線路；前記第2回歸訊號線路，係與前記第2訊號線路構成差動線路；藉由使前記第1訊號線路與前記第2訊號線路之間隔或前記第1訊號線路與前記第2訊號線路之重疊寬度的任一者在訊號之傳播方向上有所不同，以使前記第1訊號線路與前記第2訊號線路的耦合狀態在前記訊號之傳播方向上有所不同。
  15. 一種模組間通訊裝置，其特徵為，第1模組與第2模組係被彼此對向鄰近配置，該第1模組係至少具有：具有特性阻抗為Z01之阻抗的第1訊號線路；和提供前記第1訊號線路之回歸路徑的第1回歸訊號線路；和將前記第1訊號線路與前記第1回歸訊號線路予以終堵的第1終端構件；和具備送收訊電路的第1半導體積體電路裝置；該第2模組係至少具有：具有特性阻抗為Z02之阻抗的第2訊號線路；和提供前記第2訊號線路之回歸路徑的第2回歸訊號線路；和將前記第2訊號線路與前記第2回歸訊號線路予以終堵的第2終端構件；和具備送收訊電路的第2半導體積體電路裝置；並且，前記第1終端構件及前記第2終端構件的阻抗係為，不同於前記Z01及Z02的有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合系阻抗；前記第1訊號線路與前記第2訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊，且前記第1回歸訊號線路與前記第2回歸訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊； 在前記第1訊號線路與前記第2訊號線路之間使用電容耦合及感應耦合而產生訊號耦合，在前記第1回歸訊號線路與第2回歸訊號線路之間使用電容耦合及感應耦合而產生回歸訊號耦合；以藉由前記訊號耦合而在前記第2訊號線路中傳輸前記第1訊號線路之訊號的方式，進行層積；前記第1回歸訊號線路，係與前記第1訊號線路構成差動線路；前記第2回歸訊號線路，係與前記第2訊號線路構成差動線路；前記第1模組或第2模組之一方，是相對於前記第1訊號線路或第2訊號線路，夾著假耦合器，而具有第3訊號線路及提供與前記第3訊號線路構成差動線路之回歸路徑的第3回歸訊號線路；且具有：將前記第3訊號線路與前記第3回歸訊號線路予以終堵的第3終端構件；和第3半導體積體電路裝置，係具備與前記第3訊號線路和前記第3回歸訊號線路連接的送收訊電路。
  16. 一種模組間通訊裝置，其特徵為，第1模組與第2模組係被彼此對向鄰近配置，該第1模組係至少具有：具有特性阻抗為Z01之阻抗的第1訊號線路；和提供前記第1訊號線路之回歸路徑的第1回歸訊號線 路；和將前記第1訊號線路與前記第1回歸訊號線路予以終堵的第1終端構件；和具備送收訊電路的第1半導體積體電路裝置；該第2模組係至少具有：具有特性阻抗為Z02之阻抗的第2訊號線路；和提供前記第2訊號線路之回歸路徑的第2回歸訊號線路；和將前記第2訊號線路與前記第2回歸訊號線路予以終堵的第2終端構件；和具備送收訊電路的第2半導體積體電路裝置；並且，前記第1終端構件及前記第2終端構件的阻抗係為，不同於前記Z01及Z02的有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合系阻抗；前記第1訊號線路與前記第2訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊，且前記第1回歸訊號線路與前記第2回歸訊號線路係為，其至少一部分是從層積方向觀看為投影性重疊；在前記第1訊號線路與前記第2訊號線路之間使用電容耦合及感應耦合而產生訊號耦合，在前記第1回歸訊號線路與第2回歸訊號線路之間使用電容耦合及感應耦合而產生回歸訊號耦合；以藉由前記訊號耦合而在前記第2訊號線路中傳輸前 記第1訊號線路之訊號的方式，進行層積；前記第1回歸訊號線路，係與前記第1訊號線路構成差動線路；前記第2回歸訊號線路，係與前記第2訊號線路構成差動線路；前記第1訊號線路與前記第1回歸訊號線路係分別具有：具有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合阻抗且與前記第1半導體積體電路裝置連接的引出用傳輸線路；前記第2訊號線路與前記第2回歸訊號線路係分別具有：具有前記耦合系阻抗且與前記第2半導體積體電路裝置連接的引出用傳輸線路。
  17. 如請求項16所記載之模組間通訊裝置，其中，在前記第1絕緣性基板的前記第1訊號線路之配置面的相反側的面，具有至少對向於第1訊號線路之部分是呈缺口部的第1平面；在前記第2絕緣性基板的前記第2訊號線路之配置面的相反側的面，具有至少對向於第2訊號線路之部分是呈缺口部的第2平面。
  18. 如請求項16或請求項17所記載之模組間通訊裝置，其中，前記第1訊號線路及前記第1回歸訊號線之線寬，係大於或等於前記引出用傳輸線路之線寬；前記第2訊號線路及前記第1回歸訊號線之線寬，係 大於或等於前記引出用傳輸線路之線寬。
  19. 如請求項16或請求項17所記載之模組間通訊裝置，其中，前記第1訊號線路與前記第1回歸訊號線之間隔，係大於或等於前記引出用傳輸線路彼此之間隔；前記第2訊號線路與前記第2回歸訊號線之間隔，係大於或等於前記引出用傳輸線路彼此之間隔。
  20. 如請求項16或請求項17所記載之模組間通訊裝置，其中，前記第1訊號線路與前記第1回歸訊號線之間隔，係大於或等於前記第1訊號線路及前記第1回歸訊號線之線寬；前記第2訊號線路與前記第2回歸訊號線之間隔，係大於或等於前記第2訊號線路及前記第2回歸訊號線之線寬。
  21. 如請求項16所記載之模組間通訊裝置，其中，在前記第1訊號線路與前記第2訊號線路從層積方向來看為彼此整列的狀態下，與前記第1半導體積體電路裝置連接的引出用傳輸線路、和與前記第2半導體積體電路裝置連接的引出用傳輸線路，是朝彼此互異方向延伸。
  22. 如請求項16所記載之模組間通訊裝置，其中，與前記第1半導體積體電路裝置連接之引出用傳輸線路和與前記第2半導體積體電路裝置連接之引出用傳輸線路的對向間隔係為， 比前記第1訊號線路與前記第2訊號線路的對向間隔還寬。
  23. 如請求項16所記載之模組間通訊裝置，其中，至少在前記第1絕緣性基板之前記第1引出用傳輸線路所配置的面的相反面、且為對向於前記第2模組的面上，具有將與前記第1半導體積體電路裝置連接之引出用傳輸線路予以屏蔽的第1輔助電磁屏蔽層。
  24. 如請求項16所記載之模組間通訊裝置，其中，前記第1訊號線路與前記引出用傳輸線路的耦合部之側面係由曲面所成；前記第1回歸訊號線路與前記引出用傳輸線路的耦合部之側面係由曲面所成；前記第2訊號線路與前記引出用傳輸線路的耦合部之側面係由曲面所成；前記第2回歸訊號線路與前記引出用傳輸線路的耦合部之側面係由曲面所成。
  25. 如請求項16所記載之模組間通訊裝置，其中，在前記第1訊號線路的與前記第1半導體積體電路裝置連接之引出用傳輸線路的耦合部的相反側之一端，具有第1阻抗調整用傳輸線路；對前記第1阻抗調整用傳輸線路，係連接有第1阻抗匹配電路；在前記第2訊號線路和與前記第2半導體積體電路裝置連接之引出用傳輸線路的耦合部的相反側之一端，具有 第2阻抗調整用傳輸線路；對前記第2阻抗調整用傳輸線路，係連接有第2阻抗匹配電路。
  26. 如請求項16所記載之模組間通訊裝置，其中，在前記第1訊號線路及前記第1回歸訊號線路的與前記第1半導體積體電路裝置連接之引出用傳輸線路的耦合部的相反側之各端，具有與具備送收訊電路之半導體積體電路裝置連接的引出用傳輸線路，並且在前記第2訊號線路及前記第2回歸訊號線路的與前記第2半導體積體電路裝置連接之引出用傳輸線路的耦合部的相反側之各端，具有與具備送收訊電路之半導體積體電路裝置連接的引出用傳輸線路；前記各引出用傳輸線路的阻抗係為，不同於前記Z01及Z02的有反映出前記第1模組與前記第2模組之耦合狀態下之鄰近效應的耦合系阻抗。
  27. 如請求項26所記載之模組間通訊裝置，其中，在前記第1絕緣性基板的前記第1訊號線路之配置面的相反側的面，具有至少對向於第1訊號線路之部分是呈缺口部的第1平面；在前記第2絕緣性基板的前記第2訊號線路之配置面的相反側的面，具有至少對向於第2訊號線路之部分是呈缺口部的第2平面。
  28. 如請求項26或請求項27所記載之模組間通訊裝置，其中， 前記第1訊號線路及前記第1回歸訊號線之線寬，係大於或等於前記各引出用傳輸線路之線寬；前記第2訊號線路及前記第1回歸訊號線之線寬，係大於或等於前記各引出用傳輸線路之線寬。
  29. 如請求項26或請求項27所記載之模組間通訊裝置，其中，前記第1訊號線路與前記第1回歸訊號線之間隔，係大於或等於前記各引出用傳輸線路彼此之間隔；前記第2訊號線路與前記第2回歸訊號線之間隔，係大於或等於前記各引出用傳輸線路彼此之間隔。
  30. 如請求項26或請求項27所記載之模組間通訊裝置，其中，前記第1訊號線路與前記第1回歸訊號線之間隔，係大於或等於前記第1訊號線路及前記第1回歸訊號線之線寬；前記第2訊號線路與前記第2回歸訊號線之間隔，係大於或等於前記第2訊號線路及前記第2回歸訊號線之線寬。
TW101105102A 2011-02-18 2012-02-16 Inter-module communication device TWI548227B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011032886 2011-02-18

Publications (2)

Publication Number Publication Date
TW201242282A TW201242282A (en) 2012-10-16
TWI548227B true TWI548227B (zh) 2016-09-01

Family

ID=46672558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105102A TWI548227B (zh) 2011-02-18 2012-02-16 Inter-module communication device

Country Status (6)

Country Link
US (1) US9419684B2 (zh)
JP (1) JP5213087B2 (zh)
KR (1) KR101869581B1 (zh)
CN (1) CN103477567B (zh)
TW (1) TWI548227B (zh)
WO (1) WO2012111639A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6059874B2 (ja) * 2012-02-17 2017-01-11 学校法人慶應義塾 方向性結合式マルチドロップバス
EP2924425B1 (en) * 2012-11-22 2019-09-11 Shimadzu Corporation Tandem quadrupole mass spectrometer
JP6091284B2 (ja) * 2013-03-27 2017-03-08 三菱電機株式会社 方向性結合器
JP6181968B2 (ja) 2013-05-16 2017-08-16 学校法人慶應義塾 被覆電線結合式情報通信網、電磁界結合通信方法及び電磁界結合器
JP6163383B2 (ja) 2013-08-19 2017-07-12 学校法人慶應義塾 方向性結合器及びそれを備える通信装置
JP2016029785A (ja) 2014-07-18 2016-03-03 株式会社東芝 通信システム
US20170353056A1 (en) * 2016-06-02 2017-12-07 Panasonic Corporation Electromagnetic resonant coupler including input line, first resonance line, second resonance line, output line, and coupling line, and transmission apparatus including the electromagnetic resonant coupler
WO2018012622A1 (ja) 2016-07-15 2018-01-18 学校法人慶應義塾 回転情報伝達機器
US10638601B2 (en) * 2017-08-11 2020-04-28 Seagate Technology Llc Apparatus comprising conductive traces configured to transmit differential signals in printed circuit boards
JP6933258B2 (ja) 2017-09-05 2021-09-08 株式会社ソシオネクスト 通信回路、通信システム及び通信方法
WO2020036148A1 (ja) * 2018-08-17 2020-02-20 学校法人慶應義塾 電子回路基板、通信回路、及びその接続方法
WO2020036149A1 (ja) * 2018-08-17 2020-02-20 学校法人慶應義塾 通信回路、及び通信方法
US11817250B2 (en) * 2019-05-07 2023-11-14 International Business Machines Corporation Broadside coupled coplanar inductors
JP7302869B2 (ja) * 2019-10-23 2023-07-04 慶應義塾 通信モジュール、及び通信回路
KR20210115867A (ko) * 2020-03-16 2021-09-27 삼성전자주식회사 카메라 모듈 및 이를 포함하는 전자 장치
WO2024096083A1 (ja) * 2022-11-02 2024-05-10 株式会社Premo 情報処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2972121A (en) * 1957-10-14 1961-02-14 Motorola Inc Coupling system
US5530422A (en) * 1994-09-16 1996-06-25 General Electric Company Differentially driven transmission line for high data rate communication in a computerized tomography system
US20070037516A1 (en) * 2005-08-10 2007-02-15 Jun Sawai Communication system, transmitting device, transmitting method, receiving device, and receiving method
JP2008278290A (ja) * 2007-05-01 2008-11-13 Fuji Xerox Co Ltd ユニット間通信装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583011A (ja) * 1991-09-25 1993-04-02 Sumitomo Electric Ind Ltd 半導体装置用パツケージの入出力結合デバイス
JP3399630B2 (ja) 1993-09-27 2003-04-21 株式会社日立製作所 バスシステム
JPH1168033A (ja) * 1997-08-15 1999-03-09 Matsushita Electric Ind Co Ltd マルチチップモジュール
JP3880286B2 (ja) 1999-05-12 2007-02-14 エルピーダメモリ株式会社 方向性結合式メモリシステム
BR0015835A (pt) * 1999-11-25 2002-08-06 Infineon Technologies Ag Suporte plano com ao menos um chip semicondutor
DE10021671A1 (de) 2000-05-05 2001-11-15 Schleifring Und Appbau Gmbh Vorrichtung zur breitbandigen elektrischen Signalübertragung mit bidirektionaler Übertragungsstrecke
JP4314759B2 (ja) 2000-08-09 2009-08-19 株式会社日立製作所 バスシステム
US6882239B2 (en) * 2001-05-08 2005-04-19 Formfactor, Inc. Electromagnetically coupled interconnect system
JP4483198B2 (ja) 2003-04-16 2010-06-16 株式会社日立製作所 方向性結合素子を使用したメモリバスシステム
JP2006140933A (ja) * 2004-11-15 2006-06-01 Hitachi Chem Co Ltd 伝送線路層間接続器
CN100456602C (zh) * 2006-09-08 2009-01-28 高大田 永磁同步电机
JP5374994B2 (ja) * 2008-09-25 2013-12-25 ソニー株式会社 ミリ波誘電体内伝送装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2972121A (en) * 1957-10-14 1961-02-14 Motorola Inc Coupling system
US5530422A (en) * 1994-09-16 1996-06-25 General Electric Company Differentially driven transmission line for high data rate communication in a computerized tomography system
US20070037516A1 (en) * 2005-08-10 2007-02-15 Jun Sawai Communication system, transmitting device, transmitting method, receiving device, and receiving method
JP2008278290A (ja) * 2007-05-01 2008-11-13 Fuji Xerox Co Ltd ユニット間通信装置

Also Published As

Publication number Publication date
CN103477567A (zh) 2013-12-25
JPWO2012111639A1 (ja) 2014-07-07
JP5213087B2 (ja) 2013-06-19
CN103477567B (zh) 2015-04-29
WO2012111639A1 (ja) 2012-08-23
TW201242282A (en) 2012-10-16
US20130324044A1 (en) 2013-12-05
KR20140020911A (ko) 2014-02-19
KR101869581B1 (ko) 2018-06-20
US9419684B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
TWI548227B (zh) Inter-module communication device
US7446624B2 (en) Transmission line and wiring forming method
TWI587654B (zh) Directional coupling communication device
US8797121B2 (en) Distributed coupler with first line on substrate and second line in package supporting substrate
US7448880B2 (en) Multilayer printed circuit board for high-speed differential signal, communication apparatus, and data storage apparatus
JP5812184B2 (ja) 方向性結合器
US6420778B1 (en) Differential electrical transmission line structures employing crosstalk compensation and related methods
JP5861868B2 (ja) 電子回路および電子回路の製造方法
US9864143B2 (en) Directional coupling-type multi-drop bus
WO2014013339A1 (en) Overcoming multiple reflections in packages and connectors at high speed broadband signal routing
KR102678311B1 (ko) 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자
US8587388B2 (en) Multi-section velocity compensated microstrip directional coupler
TW201517535A (zh) 差動至單端傳輸線介面
KR20150057673A (ko) 격리 특성이 높은 방향성 결합기
KR100951552B1 (ko) 방향성 결합기 및 이를 포함하는 듀플렉스 송수신 시스템의시스템 인 패키지
KR101515854B1 (ko) 광대역 커플러
JP6649195B2 (ja) 差動信号伝送装置
US6452254B2 (en) Optical package with dual interconnect capability
JP4329702B2 (ja) 高周波デバイス装置
US20220407210A1 (en) On-chip directional coupler
Oikawa A low-cost wire-bonding package design with package built-in three-dimensional distributed matching circuit for over 5Gbps SerDes applications
JP2013098889A (ja) 電子回路、電子回路の製造方法、及び、実装部材