JP2005044955A - 積層基板を用いた回路装置 - Google Patents
積層基板を用いた回路装置 Download PDFInfo
- Publication number
- JP2005044955A JP2005044955A JP2003202251A JP2003202251A JP2005044955A JP 2005044955 A JP2005044955 A JP 2005044955A JP 2003202251 A JP2003202251 A JP 2003202251A JP 2003202251 A JP2003202251 A JP 2003202251A JP 2005044955 A JP2005044955 A JP 2005044955A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate
- circuit device
- multilayer substrate
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】積層基板の回路装置における回路素子の配置において、回路素子配置の座グリや埋設加工および手はんだ接続などの熟練と技巧を要する作業を簡素化して容易にし且つ高周波特性の改善を図ことにある。
【解決手段】絶縁基板13,14を積層した積層基板両面の表層に回路素子22,24の抵抗を分割配置し、これを貫通用導通スルーホール30を介してラインパターン12の所定位置に接続する積層基板を用いた回路装置10を提供し、製造上の量産化と簡素化で低コスト化を図ると共に高周波特性の改善を図る。
【選択図】図3
【解決手段】絶縁基板13,14を積層した積層基板両面の表層に回路素子22,24の抵抗を分割配置し、これを貫通用導通スルーホール30を介してラインパターン12の所定位置に接続する積層基板を用いた回路装置10を提供し、製造上の量産化と簡素化で低コスト化を図ると共に高周波特性の改善を図る。
【選択図】図3
Description
【0001】
【発明の属する技術分野】この発明は、デジタルおよびアナログ信号を処理する高クロック回路やRF(高周波)回路の給電に用いる積層基板を用いた回路装置、特に、RF回路におけるストリップラインウイルキンソン回路のパワーディバイダ(電力分配器)またはコンバイナ(電力合成器)に好適する積層基板を用いた回路装置に関する。
【0002】
【従来の技術】一つの高周波信号を二つ以上に分配したり、二つ以上の高周波信号を一つに合成したりする場合に、パワーディバイダやコンバイナが使用される。周知のY型3抵抗電力分配器はDCから1GHz程度までの使用帯域に対して簡単に設計でき、サイズも抵抗体の大きさ程度で実現できるが、使用周波数帯域がマイクロ波帯やミリ波帯ではアイソレーションがとり難く信号ロスが大きく不適合となる。そして、周波数帯域がマイクロ波帯やミリ波帯では、例えば、非特許文献1に記載のものが知られており、50Ω系で2分配するウイルキンソンパワーディバイダが略U字形平面状金属のマイクロストリップラインを基板上に形成して構成する。通常、ウイルキンソンタイプパワーディバイダは、シールドケース内に収容される単一基板上のラインパターン形状設計法による伝送線路およびこれに付随する回路部品により構成され、伝送線路のラインパターンを分配段の分流ラインに応じて特定形状にしている。例えば、特許文献1は絶縁基板に設けた導電性パターンをシールドケース内に配置して空間介在で絶縁するマイクロストリップライン構造を開示する。なお、パワーコンバイナはパワーディバイダの出力信号ポートを入力側、入力信号ポートを出力側として利用される。しかし、シールドケース内への単一基板の収容構造は、平面的回路構成は所要する面積のみならずシールドケースの立体的容積も大きくなり、機器への装着でスペース上の問題を提起している。
【0003】一方、近年デジタルおよびアナログ回路装置において、小型化やコンパクト化に対応するために積層基板型回路装置が利用されることが多く、この種の積層基板型RF回路やクロック回路が知られている。例えば、RF回路や高クロック回路の使用周波数の高域化や、多数の類似回路を同一装置に並置することの増大があり、小型化や複合回路化のための積層構造化も進みつつある。しかし、信号用ラインパターンやグラウンド用シールドパターンを銅箔で形成した絶縁基板の多層構造では、組み込まれる回路部品の実装が難しいと言う問題があった。すなわち、積層基板型回路装置では抵抗器等の回路部品を装着する場合に積層基板に穴あけやざぐり加工を必要としたりするほかに回路部品のラインパターンへのはんだ付け処理があり、作業上高度な技巧と熟練を必要とするほかに面倒な調整作業が要求される等の問題を提起している。
【非特許文献1】雑誌「トランジスタ技術」の1999年2月号(pp317〜322)の「ウイルキンソン・パワー・ディバイダ」
【特許文献1】特開2001−28507号
【0004】
【発明が解決しようとする課題】上述するようにウイルキンソン回路のパワーディバイダまたはコンバイナにおいて、絶縁基板上の平面回路構成では取り付けスペース上の制約から小型化コンパクト化が困難であったので、これを積層基板構造により解消し、その際に生ずる製作上の問題を解消して同時に製品性能の改良の図れる構造が望まれていた。たとえば、ウイルキンソン回路の信号ラインの設計寸法を正確に再現する積層基板を形成すると共に抵抗器などの所要の回路部品をコンパクトで容易に取り付けたり調整作業を精度よく正確且つ容易に行なえ同時に、信号ロス、アイソレーション、リターンロスとしての電圧定在波比(VSWR)の低下を防ぎ、周波数特性上の変動による製品の不具合を阻止することが望まれている。一方、近年、RF回路においても高クロック回路などのデジタル回路用集積デバイスの必要性と同様に、複数のラインパターンが利用できる多層化積層基板が重視されている。すなわち、ラインレイアウトの複雑化によって起る信号ラインの直交問題は積層基板の利用によって別の層へ展開することで解消できる。加えて、寸法、重量の制約を解消するためにシールドケースを排除してサイズの縮小化と重量の軽減化を実現する。
【0005】したがって、本発明は上述する問題に鑑みて提案されたものであり、コストパフォーマンスの高い一括積層、全層貫通の導通スル−ホールを形成した積層基板の表層に回路部品を実装して作業性を容易にし且つ所望の電気的特性が得られる積層基板を用いた回路装置の提供を目的とする。具体的には、ウイルキンソンディバイダまたはコンバイナにおける回路素子の装着を積層基板の外面に装着して作業性の向上を図ると共に所望する性能を発揮する積層型基板を用いた回路装置の提供を目的とする。
【0006】
【課題を解決するための手段】本発明によれば、出力および入力信号用ポートと、信号ラインパターンを形成した第1の絶縁基板および全面導電パターンを形成した第2の絶縁基板を含む複数の絶縁基板を積層固着した積層基板と、この積層基板の外層面に配置して信号ラインパターンに接続した回路素子とを具備し、回路素子は積層基板に形成した貫通用導通スルーホールを介して所定のラインパターンに接続した積層基板を用いた回路装置が提供される。すなわち、積層基板の第1および第2の絶縁基板を含む複数の絶縁基板間をプリプレグまたはボンデングフィルムの介在により接着され、立体的領域内に複数個の回路形成を可能にしたことを特徴とする積層基板を用いた回路装置が開示される。たとえば、一括して積層された積層基板に全層貫通のスルーホールを形成し、その表裏面に回路素子を実装したRF回路のストリップラインウイルキンソン回路のパワーディバイダまたはパワーコンバイナが提供される。ここでは信号用ラインパターン間に接続する回路素子を外面実装として性能改善を図りつつ製造作業上で工数などを改善して小型化と低コスト化が実現される。
【0007】換言すると、第1の絶縁基板が信号用ラインパターンを形成した給電側絶縁基板であり、第2の絶縁基板がシールド用アースパターンを形成したグランド側絶縁基板であり、導通スルーホールは積層基板を貫通して信号用導通スルーホールとシールド用導通スルーホールが形成され、シールド用導通スルーホールにより隣接する信号用ラインパターン間を遮蔽するようにした高周波用回路装置である。なお、信号用ラインパターンはストリップラインウイルキンソン回路であり、分流または合流の伝送線路からなり、この伝送線路間に回路素子を接続した積層基板を用いた回路装置である。具体的なパワーディバイダまたはパワーコンバイナの場合、回路素子は膜状またはチップ状抵抗で特性改善用吸収抵抗として機能し、それにより信号の反射損失、挿入損失、あるいはアイソレーションの高周波特性を改善することができる。
【0008】本発明の別の観点によれば、積層基板は第1および第2の絶縁基板を含む複数の絶縁基板の積層基板内の平面的および立体的空間に複数個のデジタル回路、たとえば高クロック回路を形成したことを特徴とする積層基板を用いた回路装置が提供され、使用する回路素子は積層基板の外層面の表裏両面側で分割して配置することが望ましく、軽薄短小でコンパクトナ回路装置となる。
【0009】
【発明の実施の形態】積層基板は、それぞれ絶縁基板の表面に銅箔のグラウンド用パターンや信号給電用ラインパターンを形成した複数個の基板を用意し、絶縁基板と同様な材料からなる接着層のプリプレグまたはボンディングフィルムを交互に組み合わせてプレス加工して作られる。この積層基板には全層貫通の導通スルーホールが形成され、各層のラインパターンと回路素子との接続を導通スルーホールにより可能にする。これによりRF回路におけるシールドのケースレス化が実現でき軽量化とコンパクト化を達成する。従来、この様な積層基板に固定部品や素子を装着するには、積層基板に穴あけやざぐりで装着位置を確保し、所定位置に配置し、次いではんだ付けなどで接続していたが、これが多大な工数と熟練を必要として問題であった。本発明はこうした回路素子の装着に積層基板の全層貫通スル−ホールを形成し、このスルーホールを利用した接続回路を提案する。すなわち、回路素子を積層基板の表層外面に配置すると共に全層貫通スルーホールを介して所定パターンに接続する積層基板型高周波回路装置が提供される。特に、好ましくは、回路素子を積層基板の表層の表裏両面で分割配置して高周波特性の更なる改良を見出した。
【0010】一方、分流または合流伝送線路は導電性パターンをストリップラインウイルキンソン回路で形成し、このパターン間に接続する回路素子に吸収抵抗を用いたパワーディバイダまたはパワーコンバイナを提供する。本発明に係るストリップライン構造の利用では、パワーディバイダとするかパワーコンバイナとするかは、複数個の信号ポートのうちどのポートを入力または出力にするかによって決定される。以下の具体例はパワーディバイダについて説明するが、パワーコンバイナとするには「分配」と「合成」、「入力」と「出力」の用語を読み替えることで理解できよう。
【0011】
【実施例】本発明に係る積層型高周波回路装置の実施例は、ウイルキンソン回路パワーディバイダに適用され、以下その要部拡大断面を示す図面を参照しつつ詳述する。図1および図2に示す本発明の積層基板を用いた回路装置10は、出力および入力信号用ポート(図示せず)を有するラインパターン12を形成した第1の絶縁基板14および導電パターン11を形成した第2の絶縁基板13を含む複数の絶縁基板をプリプレグ15の介在により積層固着した積層基板で構成され、チップ抵抗の回路素子20をこの積層基板の外層面に配置し導通スルーホール30を介してラインパターン12に接続している。積層固着工程は加圧による一体的成形で、各パターン位置を正確に合わせた状態のもとで行なわれる。なお、第1の絶縁基板14はそのラインパターン12が信号用伝送線路S2層で形成した給電側絶縁基板であってその裏面には全面に導電パターンのシールド用G3層が形成され、第2の絶縁基板13はその表面に導電パターン11がシールド用G1層として略全面に形成したグランド側絶縁基板であり、導通スルーホール30、31、32はこれらの積層基板を貫通して形成されそれぞれ所定のパターンに接続している。この内、信号用導通スルーホール30、31は回路素子20をラインパターン12と接続するのに利用され、シールド用導通スルーホール32は平面的に隣接する別の高周波回路から電磁的に遮蔽するのに利用される。このようにして、ラインパターン12の伝送線路S2が二つの導電パターン11のグランド層G1とG2で立体的にシールドされたG1−S2−G3層からなる一つの高周波ブロックを構成する。なお、信号用導通スルーホール31は別の高周波ブロックをG4−S5−G6層で構成する場合の回路素子20の接続用として使用される。図2は積層前の絶縁基板14を部分的に示す平面図で、第1の絶縁基板14上に銅箔のラインパターン12がストリップラインウイルキンソン回路の信号用伝送線路として形成された状態を示している。なお、上述するように、一対の絶縁基板で形成した1−3層ストリップラインと同時に別の一対の絶縁基板をプリプレグを介して接着して4−6層ストリップラインを形成する併設回路は作業の効率化と共にコンパクト化に役立つなど多層構造積層基板を用いた回路装置の利点を示すものである。この場合に回路素子20のチップ抵抗は導通スルーホール31を介して伝送線路S5層に接続され、立体的領域内の併設構造を示している。また、この実施例は、プリプレグの介在により絶縁基板間を固着したが、プレプレグに替えて絶縁性ボンディングフィルムを使用してもよい。
【0012】図3は本発明の別の実施例を示し、回路素子を積層基板の外面である表裏両面側の表層に分割して配置する構造である。以下、積層基板の両面に回路素子を分割配置した実施例を示すが、図1に示す実施例とは回路素子の配置状態を除き略同じであり、同一部分は同一符号で示して詳細な説明を省略する。すなわち、図3に示す実施例は、図1の実施例ではチップ抵抗回路素子20を積層基板の表面側のみに配置したのに対し、表裏両面側の表層にそれぞれ抵抗22、24として分割配置している。この場合、抵抗22、24の抵抗値R1、R2は、図1に示す抵抗20の所望する抵抗値Rと同様にするためにはR=R1*R2/(R1+R2)の関係式で選定されなければならない。このような分割配置は高周波回路におけるラインパターンがオープン(開放)状態のフリーターミナルが存在せず、後述するように高周波特性上で顕著な改善効果が確認された。なお、実施例に示す導通スルーホールは銅箔スルーホール以外に、はんだや導通ピンなどをスルーホールに挿入して導通状態を得ることもできる。
【0013】図4(a)および(b)は前述する2つの実施例の積層基板を用いた回路装置に関するそれぞれの電気回路的模式図である。図4(a)は回路素子のチップ抵抗を積層基板の表面のみに配置した図1の実施例の等価的回路図であり、入力信号ポートRgから分流して結合するストリップラインL=λ/4の位置で抵抗値2Rl=Rの吸収抵抗が接続され、2つの出力信号ポートR1から分配出力が導出される。この場合、2−6層間のスルーホールはオープンで開放状態にあることを示すのに対し、1−2層間のスルーホールは抵抗Rが積層基板の表層で接続されるのでクローズ状態となっている。そして、パワーディバイダの分配分流された信号は出力信号ポートRlに結合している。一方、図3の実施例の等価的回路を示す図4(b)の場合は、回路素子の抵抗が積層基板の表裏両面に配置されて接続された状態にあり、両面側のスルーホールともクローズ(閉止)状態にあり、オープン部分が存在しない。ここでは端子間の抵抗値は図4(a)と同様にRとなるように、それぞれの分割抵抗の抵抗値はR1およびR2であり、抵抗値Rとの関係は、関係式R=R1*R2/(R1+R2)を満足するように選定される。注目すべきはこれらの等価回路図によるオープンかクローズかの相違により高周波特性に顕著な違いを生ずることが判明した。
【0014】図5(a)および(b)は前述する2つの実施例とそれぞれの電気回路的模式図で示された相違により生ずる高周波特性の差異を明示する電磁界シミュレータによる電気的特性図を示す。先ず、回路素子を積層基板一方の表層にのみ配置すると導通スルーホールの他方がオープンとなるが、その結果、高周波特性曲線は図5(a)に示される。特性図には出力ポートの反射損失とアイソレーションを示している。図5(b)は、積層基板の両面に抵抗を配置してクローズ状態とした場合の同様な高周波特性曲線を示している。比較対比のために同一目盛で示されるが、後者、抵抗分割で両面搭載することは周波数帯域7〜12GHzにおいて反射損失およびアイソレーション特性が顕著に改善されたことを示す。すなわち、片面配置より両面分割配置は電気的高周波特性から明らかなように明白な改善効果が示された。
【0015】本発明の実施例はストリップライン構造のウイルキンソン2分配パワーディバイダが積層基板を用いたRF回路装置で構成したものであるが、本発明はアナログおよびデジタルの各種回路にも適用される。たとえば、本発明は3分配や4分配など多数分岐の分配器への適用や合成器への適用も積層基板を用いた回路装置で実現されるほか、デジタル回路のクロック回路にも適用され、高クロック回路では顕著な効果が期待される。また、従来に比べて、コンパクト化が容易に可能であり、従来のざぐりや穴あけによる回路素子の配置構造と比べて製造上リフロー処理の適用による量産化や構造の簡素化が図られ、また一括積層で製作可能なため積層工程の簡略化によるコスト面でのメリットなどの実用的効果が得られる。応用例としては、ディバイダやコンバイナに限らず高周波回路装置に広く利用でき、一括積層全層貫通スルーホールによる製造上のメリットに加えてスルーホールのオープン端をなくすことで高周波特性などの性能向上に寄与できる。
【0016】加えて、平面的と同時に立体的領域内に異なる回路装置を併置することが可能となり回路装置の小型コンパクト化が実現できる。図6は立体的に複数回路を併置する場合の積層基板における個別の基板と積層後の状態を示す。これは、実施例2に示す場合の1−3層で形成する第1のストリップラインおよび4−6層で形成する第2のストリップラインについて、それぞれの平面図(a)および(b)並びに重ね合わされて積層した状態の平面図を拡大して示している。図では絶縁基板とラインパターンおよびスルーホールのレイアウト的平面を示すのみであるが、図6(c)に示すように、積層構造によって同じ平面内でも立体的に異なる領域を利用して回路配置することができる。ここでは回路素子を接続するスルーホール30、31とシールドに用いるスルーホール32との関連性を示すと共に2つののストリップライン回路が同一の積層基板を用いた回路装置で互いに接近して配置され、コンパクト化の実現に寄与できる。
【0017】
【発明の効果】上記実施例に示すように本発明の積層基板を用いた回路装置は平面的および立体的領域内で近接して複数個のデジタルおよびアナログ的回路装置が容易に構成され、小型と軽量等コンパクト化に有利な設計上レイアウトを容易に実現できる。また、回路素子を積層基板の表層に配置するので製造上リフローはんだを可能にして作業の容易化と簡素化が図られ、コスト面での低減化と共に精度の向上にも寄与する。特に、高クロック回路やパワーディバイダなどのRF回路では回路素子を積層基板の両面表層に分割配置することで、反射ロスやアイソレーションの高周波特性の改善に役立ち、さらに一括積層で製作可能なため積層工程の簡略化による低コスト化と共に製品品質の向上が図れるなど実用的効果が大きい。
【図面の簡単な説明】
【図1】本発明に係る実施例の積層基板を用いた回路装置の要部拡大断面図、
【図2】同じく図1の回路装置の一部で基板上のラインパターンを示す平面図、
【図3】同じく別の実施例の積層基板を用いた回路装置の要部拡大断面図、
【図4】同じく図1および図3の実施例における電気的等価回路の模式図、
【図5】図4の回路模式図のシュミレーションによる高周波特性図、および
【図6】図2の実施例におけるラインパターンの配置関係を示す平面図である。
【符号の説明】
10:積層基板を用いた回路装置
11:導電パターン(シールド用導電パターン)
12;ラインパターン(信号用伝送線路)
13:第2の絶縁基板(グラウンド用絶縁基板)
14;第1の絶縁基板(給電用絶縁基板)
15:プリプレグ(ボンディングフィルム)
20、22、24:回路素子(抵抗)
30、31:接続用導通スルーホール
32:シールド用導通スルーホール
【発明の属する技術分野】この発明は、デジタルおよびアナログ信号を処理する高クロック回路やRF(高周波)回路の給電に用いる積層基板を用いた回路装置、特に、RF回路におけるストリップラインウイルキンソン回路のパワーディバイダ(電力分配器)またはコンバイナ(電力合成器)に好適する積層基板を用いた回路装置に関する。
【0002】
【従来の技術】一つの高周波信号を二つ以上に分配したり、二つ以上の高周波信号を一つに合成したりする場合に、パワーディバイダやコンバイナが使用される。周知のY型3抵抗電力分配器はDCから1GHz程度までの使用帯域に対して簡単に設計でき、サイズも抵抗体の大きさ程度で実現できるが、使用周波数帯域がマイクロ波帯やミリ波帯ではアイソレーションがとり難く信号ロスが大きく不適合となる。そして、周波数帯域がマイクロ波帯やミリ波帯では、例えば、非特許文献1に記載のものが知られており、50Ω系で2分配するウイルキンソンパワーディバイダが略U字形平面状金属のマイクロストリップラインを基板上に形成して構成する。通常、ウイルキンソンタイプパワーディバイダは、シールドケース内に収容される単一基板上のラインパターン形状設計法による伝送線路およびこれに付随する回路部品により構成され、伝送線路のラインパターンを分配段の分流ラインに応じて特定形状にしている。例えば、特許文献1は絶縁基板に設けた導電性パターンをシールドケース内に配置して空間介在で絶縁するマイクロストリップライン構造を開示する。なお、パワーコンバイナはパワーディバイダの出力信号ポートを入力側、入力信号ポートを出力側として利用される。しかし、シールドケース内への単一基板の収容構造は、平面的回路構成は所要する面積のみならずシールドケースの立体的容積も大きくなり、機器への装着でスペース上の問題を提起している。
【0003】一方、近年デジタルおよびアナログ回路装置において、小型化やコンパクト化に対応するために積層基板型回路装置が利用されることが多く、この種の積層基板型RF回路やクロック回路が知られている。例えば、RF回路や高クロック回路の使用周波数の高域化や、多数の類似回路を同一装置に並置することの増大があり、小型化や複合回路化のための積層構造化も進みつつある。しかし、信号用ラインパターンやグラウンド用シールドパターンを銅箔で形成した絶縁基板の多層構造では、組み込まれる回路部品の実装が難しいと言う問題があった。すなわち、積層基板型回路装置では抵抗器等の回路部品を装着する場合に積層基板に穴あけやざぐり加工を必要としたりするほかに回路部品のラインパターンへのはんだ付け処理があり、作業上高度な技巧と熟練を必要とするほかに面倒な調整作業が要求される等の問題を提起している。
【非特許文献1】雑誌「トランジスタ技術」の1999年2月号(pp317〜322)の「ウイルキンソン・パワー・ディバイダ」
【特許文献1】特開2001−28507号
【0004】
【発明が解決しようとする課題】上述するようにウイルキンソン回路のパワーディバイダまたはコンバイナにおいて、絶縁基板上の平面回路構成では取り付けスペース上の制約から小型化コンパクト化が困難であったので、これを積層基板構造により解消し、その際に生ずる製作上の問題を解消して同時に製品性能の改良の図れる構造が望まれていた。たとえば、ウイルキンソン回路の信号ラインの設計寸法を正確に再現する積層基板を形成すると共に抵抗器などの所要の回路部品をコンパクトで容易に取り付けたり調整作業を精度よく正確且つ容易に行なえ同時に、信号ロス、アイソレーション、リターンロスとしての電圧定在波比(VSWR)の低下を防ぎ、周波数特性上の変動による製品の不具合を阻止することが望まれている。一方、近年、RF回路においても高クロック回路などのデジタル回路用集積デバイスの必要性と同様に、複数のラインパターンが利用できる多層化積層基板が重視されている。すなわち、ラインレイアウトの複雑化によって起る信号ラインの直交問題は積層基板の利用によって別の層へ展開することで解消できる。加えて、寸法、重量の制約を解消するためにシールドケースを排除してサイズの縮小化と重量の軽減化を実現する。
【0005】したがって、本発明は上述する問題に鑑みて提案されたものであり、コストパフォーマンスの高い一括積層、全層貫通の導通スル−ホールを形成した積層基板の表層に回路部品を実装して作業性を容易にし且つ所望の電気的特性が得られる積層基板を用いた回路装置の提供を目的とする。具体的には、ウイルキンソンディバイダまたはコンバイナにおける回路素子の装着を積層基板の外面に装着して作業性の向上を図ると共に所望する性能を発揮する積層型基板を用いた回路装置の提供を目的とする。
【0006】
【課題を解決するための手段】本発明によれば、出力および入力信号用ポートと、信号ラインパターンを形成した第1の絶縁基板および全面導電パターンを形成した第2の絶縁基板を含む複数の絶縁基板を積層固着した積層基板と、この積層基板の外層面に配置して信号ラインパターンに接続した回路素子とを具備し、回路素子は積層基板に形成した貫通用導通スルーホールを介して所定のラインパターンに接続した積層基板を用いた回路装置が提供される。すなわち、積層基板の第1および第2の絶縁基板を含む複数の絶縁基板間をプリプレグまたはボンデングフィルムの介在により接着され、立体的領域内に複数個の回路形成を可能にしたことを特徴とする積層基板を用いた回路装置が開示される。たとえば、一括して積層された積層基板に全層貫通のスルーホールを形成し、その表裏面に回路素子を実装したRF回路のストリップラインウイルキンソン回路のパワーディバイダまたはパワーコンバイナが提供される。ここでは信号用ラインパターン間に接続する回路素子を外面実装として性能改善を図りつつ製造作業上で工数などを改善して小型化と低コスト化が実現される。
【0007】換言すると、第1の絶縁基板が信号用ラインパターンを形成した給電側絶縁基板であり、第2の絶縁基板がシールド用アースパターンを形成したグランド側絶縁基板であり、導通スルーホールは積層基板を貫通して信号用導通スルーホールとシールド用導通スルーホールが形成され、シールド用導通スルーホールにより隣接する信号用ラインパターン間を遮蔽するようにした高周波用回路装置である。なお、信号用ラインパターンはストリップラインウイルキンソン回路であり、分流または合流の伝送線路からなり、この伝送線路間に回路素子を接続した積層基板を用いた回路装置である。具体的なパワーディバイダまたはパワーコンバイナの場合、回路素子は膜状またはチップ状抵抗で特性改善用吸収抵抗として機能し、それにより信号の反射損失、挿入損失、あるいはアイソレーションの高周波特性を改善することができる。
【0008】本発明の別の観点によれば、積層基板は第1および第2の絶縁基板を含む複数の絶縁基板の積層基板内の平面的および立体的空間に複数個のデジタル回路、たとえば高クロック回路を形成したことを特徴とする積層基板を用いた回路装置が提供され、使用する回路素子は積層基板の外層面の表裏両面側で分割して配置することが望ましく、軽薄短小でコンパクトナ回路装置となる。
【0009】
【発明の実施の形態】積層基板は、それぞれ絶縁基板の表面に銅箔のグラウンド用パターンや信号給電用ラインパターンを形成した複数個の基板を用意し、絶縁基板と同様な材料からなる接着層のプリプレグまたはボンディングフィルムを交互に組み合わせてプレス加工して作られる。この積層基板には全層貫通の導通スルーホールが形成され、各層のラインパターンと回路素子との接続を導通スルーホールにより可能にする。これによりRF回路におけるシールドのケースレス化が実現でき軽量化とコンパクト化を達成する。従来、この様な積層基板に固定部品や素子を装着するには、積層基板に穴あけやざぐりで装着位置を確保し、所定位置に配置し、次いではんだ付けなどで接続していたが、これが多大な工数と熟練を必要として問題であった。本発明はこうした回路素子の装着に積層基板の全層貫通スル−ホールを形成し、このスルーホールを利用した接続回路を提案する。すなわち、回路素子を積層基板の表層外面に配置すると共に全層貫通スルーホールを介して所定パターンに接続する積層基板型高周波回路装置が提供される。特に、好ましくは、回路素子を積層基板の表層の表裏両面で分割配置して高周波特性の更なる改良を見出した。
【0010】一方、分流または合流伝送線路は導電性パターンをストリップラインウイルキンソン回路で形成し、このパターン間に接続する回路素子に吸収抵抗を用いたパワーディバイダまたはパワーコンバイナを提供する。本発明に係るストリップライン構造の利用では、パワーディバイダとするかパワーコンバイナとするかは、複数個の信号ポートのうちどのポートを入力または出力にするかによって決定される。以下の具体例はパワーディバイダについて説明するが、パワーコンバイナとするには「分配」と「合成」、「入力」と「出力」の用語を読み替えることで理解できよう。
【0011】
【実施例】本発明に係る積層型高周波回路装置の実施例は、ウイルキンソン回路パワーディバイダに適用され、以下その要部拡大断面を示す図面を参照しつつ詳述する。図1および図2に示す本発明の積層基板を用いた回路装置10は、出力および入力信号用ポート(図示せず)を有するラインパターン12を形成した第1の絶縁基板14および導電パターン11を形成した第2の絶縁基板13を含む複数の絶縁基板をプリプレグ15の介在により積層固着した積層基板で構成され、チップ抵抗の回路素子20をこの積層基板の外層面に配置し導通スルーホール30を介してラインパターン12に接続している。積層固着工程は加圧による一体的成形で、各パターン位置を正確に合わせた状態のもとで行なわれる。なお、第1の絶縁基板14はそのラインパターン12が信号用伝送線路S2層で形成した給電側絶縁基板であってその裏面には全面に導電パターンのシールド用G3層が形成され、第2の絶縁基板13はその表面に導電パターン11がシールド用G1層として略全面に形成したグランド側絶縁基板であり、導通スルーホール30、31、32はこれらの積層基板を貫通して形成されそれぞれ所定のパターンに接続している。この内、信号用導通スルーホール30、31は回路素子20をラインパターン12と接続するのに利用され、シールド用導通スルーホール32は平面的に隣接する別の高周波回路から電磁的に遮蔽するのに利用される。このようにして、ラインパターン12の伝送線路S2が二つの導電パターン11のグランド層G1とG2で立体的にシールドされたG1−S2−G3層からなる一つの高周波ブロックを構成する。なお、信号用導通スルーホール31は別の高周波ブロックをG4−S5−G6層で構成する場合の回路素子20の接続用として使用される。図2は積層前の絶縁基板14を部分的に示す平面図で、第1の絶縁基板14上に銅箔のラインパターン12がストリップラインウイルキンソン回路の信号用伝送線路として形成された状態を示している。なお、上述するように、一対の絶縁基板で形成した1−3層ストリップラインと同時に別の一対の絶縁基板をプリプレグを介して接着して4−6層ストリップラインを形成する併設回路は作業の効率化と共にコンパクト化に役立つなど多層構造積層基板を用いた回路装置の利点を示すものである。この場合に回路素子20のチップ抵抗は導通スルーホール31を介して伝送線路S5層に接続され、立体的領域内の併設構造を示している。また、この実施例は、プリプレグの介在により絶縁基板間を固着したが、プレプレグに替えて絶縁性ボンディングフィルムを使用してもよい。
【0012】図3は本発明の別の実施例を示し、回路素子を積層基板の外面である表裏両面側の表層に分割して配置する構造である。以下、積層基板の両面に回路素子を分割配置した実施例を示すが、図1に示す実施例とは回路素子の配置状態を除き略同じであり、同一部分は同一符号で示して詳細な説明を省略する。すなわち、図3に示す実施例は、図1の実施例ではチップ抵抗回路素子20を積層基板の表面側のみに配置したのに対し、表裏両面側の表層にそれぞれ抵抗22、24として分割配置している。この場合、抵抗22、24の抵抗値R1、R2は、図1に示す抵抗20の所望する抵抗値Rと同様にするためにはR=R1*R2/(R1+R2)の関係式で選定されなければならない。このような分割配置は高周波回路におけるラインパターンがオープン(開放)状態のフリーターミナルが存在せず、後述するように高周波特性上で顕著な改善効果が確認された。なお、実施例に示す導通スルーホールは銅箔スルーホール以外に、はんだや導通ピンなどをスルーホールに挿入して導通状態を得ることもできる。
【0013】図4(a)および(b)は前述する2つの実施例の積層基板を用いた回路装置に関するそれぞれの電気回路的模式図である。図4(a)は回路素子のチップ抵抗を積層基板の表面のみに配置した図1の実施例の等価的回路図であり、入力信号ポートRgから分流して結合するストリップラインL=λ/4の位置で抵抗値2Rl=Rの吸収抵抗が接続され、2つの出力信号ポートR1から分配出力が導出される。この場合、2−6層間のスルーホールはオープンで開放状態にあることを示すのに対し、1−2層間のスルーホールは抵抗Rが積層基板の表層で接続されるのでクローズ状態となっている。そして、パワーディバイダの分配分流された信号は出力信号ポートRlに結合している。一方、図3の実施例の等価的回路を示す図4(b)の場合は、回路素子の抵抗が積層基板の表裏両面に配置されて接続された状態にあり、両面側のスルーホールともクローズ(閉止)状態にあり、オープン部分が存在しない。ここでは端子間の抵抗値は図4(a)と同様にRとなるように、それぞれの分割抵抗の抵抗値はR1およびR2であり、抵抗値Rとの関係は、関係式R=R1*R2/(R1+R2)を満足するように選定される。注目すべきはこれらの等価回路図によるオープンかクローズかの相違により高周波特性に顕著な違いを生ずることが判明した。
【0014】図5(a)および(b)は前述する2つの実施例とそれぞれの電気回路的模式図で示された相違により生ずる高周波特性の差異を明示する電磁界シミュレータによる電気的特性図を示す。先ず、回路素子を積層基板一方の表層にのみ配置すると導通スルーホールの他方がオープンとなるが、その結果、高周波特性曲線は図5(a)に示される。特性図には出力ポートの反射損失とアイソレーションを示している。図5(b)は、積層基板の両面に抵抗を配置してクローズ状態とした場合の同様な高周波特性曲線を示している。比較対比のために同一目盛で示されるが、後者、抵抗分割で両面搭載することは周波数帯域7〜12GHzにおいて反射損失およびアイソレーション特性が顕著に改善されたことを示す。すなわち、片面配置より両面分割配置は電気的高周波特性から明らかなように明白な改善効果が示された。
【0015】本発明の実施例はストリップライン構造のウイルキンソン2分配パワーディバイダが積層基板を用いたRF回路装置で構成したものであるが、本発明はアナログおよびデジタルの各種回路にも適用される。たとえば、本発明は3分配や4分配など多数分岐の分配器への適用や合成器への適用も積層基板を用いた回路装置で実現されるほか、デジタル回路のクロック回路にも適用され、高クロック回路では顕著な効果が期待される。また、従来に比べて、コンパクト化が容易に可能であり、従来のざぐりや穴あけによる回路素子の配置構造と比べて製造上リフロー処理の適用による量産化や構造の簡素化が図られ、また一括積層で製作可能なため積層工程の簡略化によるコスト面でのメリットなどの実用的効果が得られる。応用例としては、ディバイダやコンバイナに限らず高周波回路装置に広く利用でき、一括積層全層貫通スルーホールによる製造上のメリットに加えてスルーホールのオープン端をなくすことで高周波特性などの性能向上に寄与できる。
【0016】加えて、平面的と同時に立体的領域内に異なる回路装置を併置することが可能となり回路装置の小型コンパクト化が実現できる。図6は立体的に複数回路を併置する場合の積層基板における個別の基板と積層後の状態を示す。これは、実施例2に示す場合の1−3層で形成する第1のストリップラインおよび4−6層で形成する第2のストリップラインについて、それぞれの平面図(a)および(b)並びに重ね合わされて積層した状態の平面図を拡大して示している。図では絶縁基板とラインパターンおよびスルーホールのレイアウト的平面を示すのみであるが、図6(c)に示すように、積層構造によって同じ平面内でも立体的に異なる領域を利用して回路配置することができる。ここでは回路素子を接続するスルーホール30、31とシールドに用いるスルーホール32との関連性を示すと共に2つののストリップライン回路が同一の積層基板を用いた回路装置で互いに接近して配置され、コンパクト化の実現に寄与できる。
【0017】
【発明の効果】上記実施例に示すように本発明の積層基板を用いた回路装置は平面的および立体的領域内で近接して複数個のデジタルおよびアナログ的回路装置が容易に構成され、小型と軽量等コンパクト化に有利な設計上レイアウトを容易に実現できる。また、回路素子を積層基板の表層に配置するので製造上リフローはんだを可能にして作業の容易化と簡素化が図られ、コスト面での低減化と共に精度の向上にも寄与する。特に、高クロック回路やパワーディバイダなどのRF回路では回路素子を積層基板の両面表層に分割配置することで、反射ロスやアイソレーションの高周波特性の改善に役立ち、さらに一括積層で製作可能なため積層工程の簡略化による低コスト化と共に製品品質の向上が図れるなど実用的効果が大きい。
【図面の簡単な説明】
【図1】本発明に係る実施例の積層基板を用いた回路装置の要部拡大断面図、
【図2】同じく図1の回路装置の一部で基板上のラインパターンを示す平面図、
【図3】同じく別の実施例の積層基板を用いた回路装置の要部拡大断面図、
【図4】同じく図1および図3の実施例における電気的等価回路の模式図、
【図5】図4の回路模式図のシュミレーションによる高周波特性図、および
【図6】図2の実施例におけるラインパターンの配置関係を示す平面図である。
【符号の説明】
10:積層基板を用いた回路装置
11:導電パターン(シールド用導電パターン)
12;ラインパターン(信号用伝送線路)
13:第2の絶縁基板(グラウンド用絶縁基板)
14;第1の絶縁基板(給電用絶縁基板)
15:プリプレグ(ボンディングフィルム)
20、22、24:回路素子(抵抗)
30、31:接続用導通スルーホール
32:シールド用導通スルーホール
Claims (8)
- 出力および入力信号用ポートと、ラインパターンを形成した第1の絶縁基板および導電パターンを形成した第2の絶縁基板を含む複数の絶縁基板を積層固着した積層基板と、この積層基板の外層面に配置して前記ラインパターンに接続の回路素子とを具備し、前記積層基板に形成した導通スルーホールを介して前記回路素子を所定のラインパターンに接続した積層基板を用いた回路装置。
- 前記積層基板は前記第1および第2の絶縁基板を含む複数の絶縁基板をプリプレグまたはボンデングフィルムの介在により固着され、立体的領域内に所定の回路を構成したことを特徴とする請求項1に記載の積層基板を用いた回路装置。
- 前記第1の絶縁基板はそのラインパターンが信号用伝送線路で形成した給電側絶縁基板、前記第2の絶縁基板はその導電パターンがシールド用として略全面に形成したグランド側絶縁基板であり、前記導通スルーホールは前記積層基板を貫通して形成され、信号用導通スルーホールとシールド用導通スルーホールを有し、前記シールド用導通スルーホールが前記信号用伝送線路の形成する高周波回路を電磁的遮蔽することを特徴とする請求項1または2に記載の積層基板を用いた回路装置。
- 前記積層基板は前記第1および第2の絶縁基板を含む複数の絶縁基板の平面的および立体的領域内にデジタル回路、たとえば高クロック回路を形成したことを特徴とする請求項1または2に記載の積層基板を用いた回路装置。
- 前記回路素子は前記積層基板の外層面の表裏両面側で分割して配置したことを特徴とする請求項1ないし4に記載の積層基板を用いた回路装置。
- 前記信号用伝送線路はストリップラインウイルキンソン回路であり、分流または合流する伝送線路間に前記回路素子を接続したことを特徴とする請求項5に記載の積層基板を用いた回路装置。
- 前記回路素子が吸収抵抗であり、前記ストリップラインウイルキンソン回路によりパワーディバイダまたはパワーコンバイナを構成したことを特徴とする請求項6に記載の積層基板を用いた回路装置。
- 前記吸収抵抗は前記積層基板の表裏両面に分割して並列的接続で配置され、所望する抵抗値Rとするとき、分割配置したそれぞれの抵抗値R1およびR2は、関係式R=R1*R2/(R1+R2)を満足するように選定したことを特徴とする請求項7に記載の積層基板を用いた回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202251A JP2005044955A (ja) | 2003-07-28 | 2003-07-28 | 積層基板を用いた回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202251A JP2005044955A (ja) | 2003-07-28 | 2003-07-28 | 積層基板を用いた回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005044955A true JP2005044955A (ja) | 2005-02-17 |
Family
ID=34262027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003202251A Pending JP2005044955A (ja) | 2003-07-28 | 2003-07-28 | 積層基板を用いた回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005044955A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007063344A1 (en) * | 2005-11-30 | 2007-06-07 | Selex Sensors And Airborne Systems Limited | Microwave power splitter / combiner |
JP2007317716A (ja) * | 2006-05-23 | 2007-12-06 | Ricoh Co Ltd | プリント配線板 |
CN107464975A (zh) * | 2017-08-21 | 2017-12-12 | 南京理工大学 | 一种l波段多边对称一分五功分器 |
CN107464976A (zh) * | 2017-08-22 | 2017-12-12 | 南京理工大学 | 一种改进型的l波段微型ltcc六功分器 |
CN107464974A (zh) * | 2017-08-21 | 2017-12-12 | 南京理工大学 | 一种ltcc新型多边对称结构五路功分器 |
CN107464977A (zh) * | 2017-08-30 | 2017-12-12 | 南京理工大学 | 一种ltcc侧贴电阻s波段四功分器 |
CN107516755A (zh) * | 2017-08-21 | 2017-12-26 | 南京理工大学 | 一种ltcc五边形旋转对称结构一分四功分器 |
CN107579326A (zh) * | 2017-08-21 | 2018-01-12 | 南京理工大学 | 一种s波段对称结构五功分器 |
CN107591601A (zh) * | 2017-08-21 | 2018-01-16 | 南京理工大学 | 一种ltcc三维集成结构五功分器 |
CN107591602A (zh) * | 2017-08-21 | 2018-01-16 | 南京理工大学 | 一种对称结构ltcc六功分器 |
CN107591600A (zh) * | 2017-08-21 | 2018-01-16 | 南京理工大学 | 一种传输线s波段一分四功分器 |
CN107611550A (zh) * | 2017-08-21 | 2018-01-19 | 南京理工大学 | Ltcc侧面贴装的五边形旋转对称结构一分四功分器 |
CN107645028A (zh) * | 2017-08-30 | 2018-01-30 | 南京理工大学 | 一种基于ltcc的s波段集总对称结构四功分器 |
-
2003
- 2003-07-28 JP JP2003202251A patent/JP2005044955A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007063344A1 (en) * | 2005-11-30 | 2007-06-07 | Selex Sensors And Airborne Systems Limited | Microwave power splitter / combiner |
US7920035B2 (en) | 2005-11-30 | 2011-04-05 | Selex Galileo Ltd. | Microwave power splitter/combiner |
EP3907820A1 (en) * | 2005-11-30 | 2021-11-10 | Leonardo UK Ltd | Microwave power splitter/combiner |
JP2007317716A (ja) * | 2006-05-23 | 2007-12-06 | Ricoh Co Ltd | プリント配線板 |
CN107591601A (zh) * | 2017-08-21 | 2018-01-16 | 南京理工大学 | 一种ltcc三维集成结构五功分器 |
CN107464974A (zh) * | 2017-08-21 | 2017-12-12 | 南京理工大学 | 一种ltcc新型多边对称结构五路功分器 |
CN107516755A (zh) * | 2017-08-21 | 2017-12-26 | 南京理工大学 | 一种ltcc五边形旋转对称结构一分四功分器 |
CN107579326A (zh) * | 2017-08-21 | 2018-01-12 | 南京理工大学 | 一种s波段对称结构五功分器 |
CN107591602A (zh) * | 2017-08-21 | 2018-01-16 | 南京理工大学 | 一种对称结构ltcc六功分器 |
CN107591600A (zh) * | 2017-08-21 | 2018-01-16 | 南京理工大学 | 一种传输线s波段一分四功分器 |
CN107611550A (zh) * | 2017-08-21 | 2018-01-19 | 南京理工大学 | Ltcc侧面贴装的五边形旋转对称结构一分四功分器 |
CN107464975A (zh) * | 2017-08-21 | 2017-12-12 | 南京理工大学 | 一种l波段多边对称一分五功分器 |
CN107464976A (zh) * | 2017-08-22 | 2017-12-12 | 南京理工大学 | 一种改进型的l波段微型ltcc六功分器 |
CN107464977A (zh) * | 2017-08-30 | 2017-12-12 | 南京理工大学 | 一种ltcc侧贴电阻s波段四功分器 |
CN107645028A (zh) * | 2017-08-30 | 2018-01-30 | 南京理工大学 | 一种基于ltcc的s波段集总对称结构四功分器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7218186B2 (en) | Directional coupler | |
TW200531608A (en) | Printed circuit board with low cross-talk noise | |
US6819202B2 (en) | Power splitter having counter rotating circuit lines | |
US7187071B2 (en) | Composite electronic component | |
EP1331687A1 (en) | Composite high frequency apparatus | |
JP2005044955A (ja) | 積層基板を用いた回路装置 | |
JPH04328903A (ja) | 発振器及びその製造方法 | |
US9204533B2 (en) | Asymmetrical multilayer substrate, RF module, and method for manufacturing asymmetrical multilayer substrate | |
JPH0446405A (ja) | ディレイライン及びその製造方法 | |
CN103945023B (zh) | 层叠基板模块 | |
EP0906666A1 (en) | Printed circuit board having integrated broadside microwave coupler | |
US7728694B2 (en) | Surface mount stripline devices having ceramic and soft board hybrid materials | |
JPH09191205A (ja) | 信号分離マイクロ波スプリッタ/コンバイナ | |
JP6841287B2 (ja) | 多層基板 | |
JPH1168313A (ja) | プリント配線基板 | |
US5222294A (en) | High isolation packaging method | |
JP2001102747A (ja) | 多層基板とその製造方法および該多層基板への同軸コネクタ取り付け構造 | |
JP2000106501A (ja) | 電力分配回路、電力合成回路 | |
JP6870751B2 (ja) | インターポーザおよび電子機器 | |
KR100541085B1 (ko) | 적층형 세라믹 커플러 | |
JPH11112340A (ja) | デュアルpllシンセサイザ、高周波モジュール及び高周波モジュール用基板の製造方法 | |
US7193487B2 (en) | Multilayer board switch matrix | |
JP7143954B2 (ja) | 伝送線路基板および電子機器 | |
US5160903A (en) | High isolation packaging technology | |
JPH05191116A (ja) | 積層電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |