CN101562138B - 半导体封装件制法 - Google Patents

半导体封装件制法 Download PDF

Info

Publication number
CN101562138B
CN101562138B CN200810091087A CN200810091087A CN101562138B CN 101562138 B CN101562138 B CN 101562138B CN 200810091087 A CN200810091087 A CN 200810091087A CN 200810091087 A CN200810091087 A CN 200810091087A CN 101562138 B CN101562138 B CN 101562138B
Authority
CN
China
Prior art keywords
substrate
width size
bearing part
length
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810091087A
Other languages
English (en)
Other versions
CN101562138A (zh
Inventor
洪敏顺
蔡和易
萧承旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN200810091087A priority Critical patent/CN101562138B/zh
Publication of CN101562138A publication Critical patent/CN101562138A/zh
Application granted granted Critical
Publication of CN101562138B publication Critical patent/CN101562138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种半导体封装件制法，提供一具有多个开口的承载件与多个基板，各基板上依序接置有倒装芯片式半导体芯片及散热件，其中该基板尺寸约等于封装件预定尺寸，该散热件尺寸小于该基板尺寸，以将该基板定位于承载件开口中，接着于开口上形成包覆该芯片及散热件的封装胶体，其中该封装胶体所覆盖面积大于该开口尺寸，并进行脱模步骤及利用激光移除覆盖于散热件上的封装胶体，再沿该基板边缘进行切割以制得多个半导体封装件，从而使封装胶体直接包覆该倒装芯片式半导体芯片及散热件，并利用激光移除覆盖于该散热件上方的封装胶体，以有效逸散芯片热量，避免现有机械研磨或化学蚀刻方式移除封装胶体导致芯片毁损问题，同时减少切割刀具通过散热件所造成磨损问题。

Description

半导体封装件制法
技术领域
本发明涉及一种半导体封装件制法，特别是涉及一种倒装芯片式半导体封装件制法。
背景技术
倒装芯片式球栅阵列(Flip-Chip Ball Grid Array，FCBGA)半导体封装件为一种同时具有倒装芯片与球栅阵列的封装结构，以使至少一芯片的作用表面(Active Surface)可通过多个凸块(Solder Bumps)而电性连接至基板(Substrate)的一表面上，并于该基板的另一表面上植设多个作为输入/输出(I/O)端的焊球(Solder Ball)；此一封装结构可大幅缩减体积，同时省去现有焊线(Wire)的设计，而可降低阻抗提升电性，以避免信号于传输过程中衰退，因此确已成为下一世代芯片与电子元件的主流封装技术。
然而，由于该种半导体封装件于运行时所产生的热量较高，若不即时将半导体芯片的热量快速释除，积存的热量会严重影响半导体芯片的电性功能与产品稳定度。另一方面，为避免封装件内部电路受到外界水尘污染，半导体芯片表面必须外覆一封装胶体予以隔绝，但是构成该封装胶体的封装树脂却是一热传导性甚差的材料，其热导系数仅0.8w/m-K，是以，半导体芯片铺设多个电路的主动面上产生的热量无法有效通过该封装胶体传递到大气外，而往往导致热积存现象产生，使芯片性能及使用寿命备受考验。因此，为提高半导体封装件的散热效率，遂有于封装件中增设散热件的构想应运而生。
但是，若散热件为封装胶体所完全包覆时，半导体芯片产生的热量的散热途径仍须通过封装胶体，散热效果的提升仍然有限，甚而无法符合散热的需求，因而，为有效逸散芯片热量，其一方式是使散热件充分显露出该封装胶体。
请参阅图1A至图1C，鉴此，美国专利第6,750,082号公开一种具散热件的倒装芯片式半导体封装件制法；如图1A所示，将一倒装芯片式半导体芯片12通过导电凸块120电性连接至基板11，并形成包覆该倒装芯片式半导体芯片12的封装胶体16；如图1B所示，利用机械研磨或化学蚀刻等方式移除位于该倒装芯片式半导体芯片12上方的封装胶体16及薄化部分倒装芯片式半导体芯片12，以外露出该倒装芯片式半导体芯片12；如图1C所示，之后于该倒装芯片式半导体芯片12上粘置散热件13，藉以通过该散热件13逸散倒装芯片式半导体芯片12运行时所产生的热量。
前述制法中，由于为使散热件充分显露出封装胶体，必须先利用机械研磨或化学蚀刻等方式移除位于倒装芯片式半导体芯片上方的封装胶体及部分倒装芯片式半导体芯片，才可将散热件接置于该倒装芯片式半导体芯片上，然而，在利用机械研磨或化学蚀刻等方式移除位于倒装芯片式半导体芯片上方的封装胶体及部分倒装芯片式半导体芯片，极易导致芯片毁损；另外通过机械研磨方式容易造成芯片或芯片与基板连接的导电凸块因外力而发生损坏。
为此，请参阅图2A至图2C，美国专利第6,444,498遂公开一种可避免芯片毁损的半导体封装件制法；如图2A所示，首先在散热件23欲外露于大气中的表面上形成一介面层230，再将该散热件23粘置于一接置在基板21的半导体芯片22上，继而进行模压工艺，以使封装胶体26包覆该散热件23及半导体芯片22，并使封装胶体26覆盖于散热件23的介面层230上；如图2B所示，接着按半导体封装件预定长宽尺寸进行切割作业，其中该切割路径是通过该介面层230、散热件23、封装胶体26及基板21；如图2C所示，将散热件23上方的封装胶体26去除，其中该介面层230(例如为聚亚酰胺树脂制成的胶粘片)与散热件23间的粘结性小于其与封装胶体26间的粘结性，因此将封装胶体26剥除时，该介面层230会粘附于封装胶体26上而随之去除，以此使该散热件23显露出封装胶体26。
然而于前述制法中不仅须增设介面层而增加制造成本与复杂性，同时在进行切割作业时，切割刀具的切割路径会通过该散热件，导致刀具磨损严重。
综上所述，如何开发出一种可提升半导体封装件的散热效能，同时无须使用介面层以简化工艺步骤及成本，并可减少切割刀具磨损，及避免使用机械研磨或化学蚀刻封装胶体所导致芯片或导电凸块毁损问题，以提高制造产品良率，确已为此相关研发领域所迫切待解的问题。
发明内容
有鉴于前述问题，本发明的一目的是提供一种提升散热效能的半导体封装件制法。
本发明的另一目的是提供一种无须使用介面层以简化工艺步骤及降低成本的半导体封装件制法。
本发明的又一目的是提供一种减少切割刀具磨损的半导体封装件制法。
本发明的复一目的是提供一种避免在移除封装胶体时，因外力作用导致损坏芯片或导电凸块的半导体封装件制法。
本发明的再一目的是提供一种提高制造产品良率及降低制造成本的半导体封装件制法。
为达到上述目的，本发明所提出的半导体封装件制法，包括：提供一承载件与多个基板，该承载件具有多个开口以容置各该基板，该基板上接置有倒装芯片式半导体芯片，且该倒装芯片式半导体芯片上接置有散热件，其中该基板的长宽尺寸接近半导体封装件的预定长宽尺寸，该散热件的长宽尺寸小于该基板的长宽尺寸，以将该多个基板分别定位于该承载件的多个开口中，同时封盖该基板与该承载件间的间隙；进行模压工艺，以于每一开口上分别形成用以包覆该倒装芯片式半导体芯片及散热件的封装胶体，其中，该封装胶体所覆盖面积的长宽尺寸大于该开口的长宽尺寸；进行脱模步骤；利用激光移除覆盖于该散热件上的封装胶体，以外露出该散热件；以及依半导体封装件的预定长宽尺寸而沿该基板边缘进行切割，以制得多个半导体封装件。
前述的承载件材料是选自FR4、FR5、或BT等有机绝缘材料。
另，本发明也可以一金属承载件而制得所需的低成本半导体封装件，其制法包括以下步骤：提供一金属承载件与多个基板，该承载件具有多个开口以容置各该基板，该基板上接置有倒装芯片式半导体芯片，且该倒装芯片式半导体芯片上接置有散热件，其中该基板的长宽尺寸接近半导体封装件的预定长宽尺寸，该散热件的长宽尺寸小于该基板的长宽尺寸，以将该多个基板分别定位于该承载件的多个开口中，同时封盖该基板与该承载件间的间隙；进行模压工艺，以于每一开口上分别形成用以包覆该倒装芯片式半导体芯片及散热件的封装胶体，从而使该基板、倒装芯片式半导体芯片、散热件与封装胶体形成一封装单元，其中，该封装胶体所覆盖面积的长宽尺寸大于该开口的长宽尺寸；进行脱模步骤；利用激光移除覆盖于该散热件上的封装胶体，以外露出该散热件；分离该封装单元与该金属承载件；以及依半导体封装件的预定长宽尺寸而沿该基板边缘进行切割，以制得多个半导体封装件。
前述的金属承载件为一铜(Cu)材料，且其表面镀有一与该封装胶体不易粘着的金属镀层，该金属镀层是可选自金(Au)、镍(Ni)、或铬(Cr)等金属材料，进而可通过该金属镀层不与该封装胶体粘着的特性，轻易分离该封装单元与金属承载件，更兼顾得工艺的便利性。
因此，通过本发明前述的制法，是直接于倒装芯片式半导体芯片上接置散热件，并使封装胶体同时包覆该倒装芯片式半导体芯片及散热件，再利用激光移除该覆盖于该散热件上方的封装胶体，以外露出该散热件，进而有效逸散倒装芯片式半导体芯片运行时产生的热量，且由于本发明并未直接在倒装芯片式半导体芯片上移除覆盖其上的封装胶体，且未以机械研磨或化学蚀刻方式移除封装胶体，藉以避免毁损倒装芯片式半导体芯片及导电凸块，再者，本发明省去现有在散热件上覆盖介电层，而得简化工艺步骤及降低成本。
另外，本发明所提供的基板长宽尺寸约略等于封装件的预定长宽尺寸而不致过大，并封盖该基板与该承载件间的间隙，同时令形成封装胶体的模腔的投影长宽尺寸大于该开口的长宽尺寸，以供后续沿该基板边缘切割后即可得预定长宽尺寸的半导体封装件，减少基板的制备尺寸出现不必要的浪费；且由于本发明中所形成的封装胶体的投影长宽尺寸大于半导体封装件的预定长宽尺寸，因此在沿该基板边缘进行切割时，将同时切割移除掉该半导体封装件的预定长宽尺寸外的封装胶体及形成于该封装胶体一侧边的气泡，藉以提高制造产品良率；同时本发明中设于倒装芯片式半导体芯片上的散热件长宽尺寸小于该基板的长宽尺寸，如此在沿该基板边缘切割时，切割刀具将不致经过该散热件，来减少刀具磨损问题；以及本发明还通过在承载件开设多个开口以利用批次方式大量制造，进而降低成本。
附图说明
图1A至图1C为美国专利第6,750,082号所公开的具散热件的倒装芯片式半导体封装件制法示意图；
图2A至图2C为美国专利第6,444,498号所公开的具散热件的倒装芯片式半导体封装件制法示意图；
图3A至图3G为本发明的半导体封装件制法的第一实施例示意图；以及
图4A至图4E为本发明的半导体封装件制法的第二实施例示意图。
主要元件符号说明：
11   基板
12   倒装芯片式半导体芯片
13   散热件
120  导电凸块
16   封装胶体
21   基板
22   半导体芯片
23   散热件
230  介面层
26   封装胶体
30   承载件
300  开口
31   基板
32   倒装芯片式半导体芯片
320  导电凸块
33   散热件
34   胶片
35   模具
350  模腔
36   封装胶体
360  气泡
37   焊球
40   承载件
400  开口
41   基板
42   倒装芯片式半导体芯片
420  导电凸块
43   散热件
44   胶片
45   模具
450  模腔
46   封装胶体
47   焊球
M    封装胶体的投影长宽尺寸
P    半导体封装件的预定长宽尺寸
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。
第一实施例
请参阅图3A至图3G，为本发明所提出的半导体封装件制法的第一实施例。
如图3A所示，提供一承载件30，该承载件30上具有多个开口300。该承载件30是选用如FR4、FR5、BT等有机绝缘材料。
如图3B所示，提供多个基板31，以供倒装芯片式半导体芯片32通过导电凸块320而接置并电性连接至该基板31上，并且在该倒装芯片式半导体芯片32上接置有散热件33，其中该基板31的长宽尺寸约等于欲完成的半导体封装件的预定长宽尺寸，该散热件33的长宽尺寸小于该基板31的长宽尺寸。
如图3C所示，将该多个基板31定位于该承载件30的多个对应开口中300，同时封盖该基板31与该承载件30间的间隙，而使该间隙不致贯通该承载件30，本实施例是于该基板31与该承载件30的下表面上贴置一可封盖该间隙的胶片(Tape)34，以同时定位该基板31并封盖该间隙，该胶片34可为一耐高温的高分子材料。
另外，该基板与该承载件间的间隙可选择以多个小尺寸的胶片(未图示)封盖于该基板与该承载件的间隙上，以减省胶片材料的使用量；或以点胶方式而于该基板与该承载件间的间隙中填充满一例如拒焊剂(Solder Mask)的胶料，以同时定位该基板并封盖该间隙，或者，该胶料可选用例如环氧树脂等高分子材料。
如图3D所示，进行模压工艺，将该承载件30置入模具35，以令该倒装芯片式半导体芯片32及散热件33容设于其所对应的模腔(Cavity)350中，并于每一开口300上分别形成用以包覆该倒装芯片式半导体芯片32及散热件33的封装胶体36。
另外，本发明中用以形成该封装胶体36的模腔350的投影长宽尺寸大于该开口300的长宽尺寸，即所形成的封装胶体36的投影长宽尺寸M大于半导体封装件的预定长宽尺寸P(约为基板31的尺寸)，如此，在封装模压工艺中填入封装树脂时，模具35的模腔350中的空气将被往侧边推挤而于该侧边上形成气泡360，其中应注意该气泡360形成位置是在该半导体封装件的预定长宽尺寸外。
另外于进行模压工艺前，也可以先以一例如树脂的底部填胶材料(未图示)包覆于该些导电凸块周围，完成底部填胶，再进行前述的模压工艺，可再进一步强化且确保半导体封装件的电性。
如图3E所示，进行脱模程序并移除该胶片34。
如图3F所示，于该基板31上未设置倒装芯片式半导体芯片32的表面，即该基板31下表面植接多个焊球37，从而使该倒装芯片式半导体芯片32电性连接至外界；并利用激光移除覆盖于该散热件33上方的封装胶体36，通过使该散热件33顶面外露出该封装胶体36。
如图3G所示，进行切割步骤，依原本预定的半导体封装件尺寸，而沿该基板31边缘进行切割，以制得多个半导体封装件。
另外，由于本发明中所形成的封装胶体36的投影长宽尺寸大于半导体封装件的预定长宽尺寸(约为基板31的尺寸)，因此，在沿该基板31边缘进行切割时，将同时切割移除掉该半导体封装件的预定长宽尺寸外的封装胶体36，而连同移除形成于该封装胶体36一侧边的气泡360，以此提高制造产品良率。
因此，通过本发明前述的制法，是直接于倒装芯片式半导体芯片上接置散热件，并使封装胶体直接包覆该倒装芯片式半导体芯片及散热件，再利用激光移除该覆盖于该散热件上方的封装胶体，以外露出该散热件，进而有效逸散倒装芯片式半导体芯片运行时产生的热量，且由于本发明并未直接在倒装芯片式半导体芯片上移除覆盖在它上面的封装胶体，且未以机械研磨或化学蚀刻方式移除封装胶体，藉以避免毁损倒装芯片式半导体芯片及导电凸块，再者，本发明也省去现有在散热件上覆盖介电层，而得以简化工艺步骤及成本。
另外，本发明所提供的基板长宽尺寸约略等于封装件的预定长宽尺寸而不致过大，并封盖该基板与该承载件间的间隙，同时令形成封装胶体的模腔的投影长宽尺寸大于该开口的长宽尺寸，以供后续沿该基板边缘切割后即可得预定长宽尺寸的半导体封装件，减少基板的制备尺寸出现不必要的浪费；且由于本发明中所形成的封装胶体的投影长宽尺寸大于半导体封装件的预定长宽尺寸，因此在沿该基板边缘进行切割时，将同时切割移除掉该半导体封装件的预定长宽尺寸外的封装胶体及形成于该封装胶体一侧边的气泡，藉以提高制造产品良率；同时本发明中设于倒装芯片式半导体芯片上的散热件长宽尺寸小于该基板的长宽尺寸，如此在沿该基板边缘切割时，切割刀具将不致经过该散热件，以减少刀具磨损问题；以及本发明复通过在承载件开设多个开口以利用批次方式大量制造，进而降低成本。
第二实施例
请参阅图4A至图4E，为本发明的半导体封装件的制法第二实施例的示意图。
本发明的承载件除选用如FR4、FR5、BT等有机绝缘材料外，也可选用一表面镀有金属镀层的金属材料，该金属镀层为一与封装胶体不易产生粘着的镀层材料，本实施例中半导体封装件的预定长宽尺寸、基板、倒装芯片式半导体芯片及散热件的制备尺寸、与该承载件开口的开设尺寸是均与前述第一实施例相似，主要差异仅在于该承载件的选用材料与部分工艺步骤上。
如图4A所示，制备一承载件40，该承载件40具有多个开口400，其中，该承载件40是选用一例如铜(Cu)的金属材料，且该承载件40的表面是预先镀上一例如金(Au)、镍(Ni)、铬(Cr)等与封装胶体粘着不佳的金属镀层(未图示)。
同时，提供多个基板41，以供倒装芯片式半导体芯片42通过导电凸块420而接置并电性连接至该基板41，且于该倒装芯片式半导体芯片42上接置有散热件43，以将该些承载有芯片42及散热件43的基板41嵌合定位于该承载件40的开口400中，并以一胶片44封盖该基板41与该承载件40间的间隙，而使该间隙不致贯通该承载件40，其中该基板41的长宽尺寸约等于该半导体封装件的预定长宽尺寸，该散热件43的长宽尺寸小于该基板41的长宽尺寸。
如图4B所示，进行模压工艺，将该承载件40置入模具45，以令该倒装芯片式半导体芯片42及散热件43容设于其所对应的模腔450中，并于每一开口400上分别形成用以包覆该倒装芯片式半导体芯片42及散热件43的封装胶体46。
同样地，在形成封装胶体46时，模腔450中的空气将被往侧边推挤而于该侧边上形成气泡，且该气泡位置在该半导体封装件的预定长宽尺寸外，以便后续沿基板尺寸切割时，同时移除多余的封装胶体及形成其中的气泡。
如图4C所示，于该基板41下表面植接多个焊球47，以及以激光切割移除覆盖于该散热件43上的封装胶体46，以使该散热件43顶面外露出该封装胶体46。
如图4D所示，进行脱模与胶片44去除步骤，此时，由于该金属承载件40上已预先镀有与该封装胶体46粘着不佳的金属镀层，故而该封装胶体46与该承载件40的接着面的结合力将极低，而可轻易自该承载件40的开口400中取出由该基板41、倒装芯片式半导体芯片42、散热件43及封装胶体46所构成的封装单元，以分离该承载件40与待进行切割的封装单元。
如图4E所示，进行切割步骤，以沿该基板41边缘进行切割，进而制得预定长宽尺寸的半导体封装件。
本实施例可在切割步骤前即先行分离该封装单元与承载件，故而于切割步骤时将无需对该承载件进行切割，该承载件可重复使用，以提高制造工艺上的便利性及节省制造成本。
以上所述仅为本发明的较佳实施方式而已，并非用以限定本发明的范围，亦即，本发明事实上仍可做其他改变，因此，举凡本领域技术人员在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由权利要求书的范围所涵盖。

Claims (19)

1.一种半导体封装件制法，其特征在于，包括：
提供一承载件与多个基板，该承载件具有多个开口以容置各该基板，该基板上接置有倒装芯片式半导体芯片，且该倒装芯片式半导体芯片上接置有散热件，其中该基板的长宽尺寸接近半导体封装件的预定长宽尺寸，该散热件的长宽尺寸小于该基板的长宽尺寸，以将该多个基板分别定位于该承载件的多个开口中，同时封盖该基板与该承载件开口间的间隙；
进行模压工艺，以于每一开口上分别形成用以包覆该倒装芯片式半导体芯片及散热件的封装胶体，其中，该封装胶体所覆盖面积的长宽尺寸大于该开口的长宽尺寸；
进行脱模步骤；
利用激光移除覆盖于该散热件上的封装胶体，以外露出该散热件；以及
依半导体封装件的预定长宽尺寸而沿该基板边缘进行切割，以制得多个半导体封装件。
2.根据权利要求1所述的半导体封装件制法，其特征在于：该制法还包括于脱模步骤后在该多个基板上未设置芯片的表面植接多个焊球。
3.根据权利要求1所述的半导体封装件制法，其特征在于：用以形成该封装胶体的模腔的投影长宽尺寸大于该开口的长宽尺寸。
4.根据权利要求3所述的半导体封装件制法，其特征在于：该封装胶体的投影长宽尺寸大于半导体封装件的预定长宽尺寸，以在形成封装胶体时，模腔中的空气将被往侧边推挤而于该侧边上形成气泡，且该气泡位置在该半导体封装件的预定长宽尺寸外。
5.根据权利要求1所述的半导体封装件制法，其特征在于：将该基板定位于该开口中的方式是于该基板与该承载件开口间的间隙中填充满一胶料。
6.根据权利要求1所述的半导体封装件制法，其特征在于：将该基板定位于该开口中的方式是于该基板与该承载件上贴置至少一封盖该开口的胶片，且该胶片可于脱模程序后去除。
7.根据权利要求1所述的半导体封装件制法，其特征在于：封盖该基板与该承载件开口间的间隙的方式是于该间隙中填充一胶料。
8.根据权利要求1所述的半导体封装件制法，其特征在于：封盖该基板与该承载件开口间的间隙的方式是于该基板与该承载件上贴置至少一封盖该间隙的胶片，且该胶片可于脱模程序后去除。
9.一种半导体封装件制法，其特征在于，包括：
提供一金属承载件与多个基板，该承载件具有多个开口以容置各该基板，该基板上接置有倒装芯片式半导体芯片，且该倒装芯片式半导体芯片上接置有散热件，其中该基板的长宽尺寸接近半导体封装件的预定长宽尺寸，该散热件的长宽尺寸小于该基板的长宽尺寸，以将该多个基板分别定位于该承载件的多个开口中，同时封盖该基板与该承载件开口间的间隙；
进行模压工艺，以于每一开口上分别形成用以包覆该倒装芯片式半导体芯片及散热件的封装胶体，从而使该基板、倒装芯片式半导体芯片、散热件与封装胶体形成一封装单元，其中，该封装胶体所覆盖面积的长宽尺寸大于该开口的长宽尺寸；
进行脱模步骤；
利用激光移除覆盖于该散热件上的封装胶体，以外露出该散热件；
分离该封装单元与该金属承载件；以及
依半导体封装件的预定长宽尺寸而沿该基板边缘进行切割，以制得多个半导体封装件。
10.根据权利要求9所述的半导体封装件制法，其特征在于：该金属承载件为铜材料。
11.根据权利要求9所述的半导体封装件制法，其特征在于：该金属承载件的表面镀有一与该封装胶体不易粘着的金属镀层。
12.根据权利要求11所述的半导体封装件制法，其特征在于：该金属镀层是选自由金、镍、铬所组成的组群的其中一者。
13.根据权利要求9所述的半导体封装件制法，其特征在于：该制法还包括于脱模步骤后在该多个基板上未设置芯片的表面植接多个焊球。
14.根据权利要求9所述的半导体封装件制法，其特征在于：用以形成该封装胶体的模腔的投影长宽尺寸大于该开口的长宽尺寸。
15.根据权利要求14所述的半导体封装件制法，其特征在于：该封装胶体的投影长宽尺寸大于半导体封装件的预定长宽尺寸，以在形成封装胶体时，模腔中的空气将被往侧边推挤而于该侧边上形成气泡，且该气泡位置在该半导体封装件的预定长宽尺寸外。
16.根据权利要求9所述的半导体封装件制法，其特征在于：将该基板定位于该开口中的方式是于该基板与该金属承载件开口间的间隙中填充一胶料。
17.根据权利要求9所述的半导体封装件制法，其特征在于：将该基板定位于该开口中的方式是于该基板与该金属承载件上贴置至少一封盖该开口的胶片，且该胶片可于脱模程序后去除。
18.根据权利要求9所述的半导体封装件制法，其特征在于：封盖该基板与该金属承载件开口间的间隙的方式是于该间隙中填充满一胶料。
19.根据权利要求9所述的半导体封装件制法，其特征在于：封盖该基板与该金属承载件开口间的间隙的方式是于该基板与该金属承载件上贴置至少一封盖该间隙的胶片，且该胶片可于脱模程序后去除。
CN200810091087A 2008-04-16 2008-04-16 半导体封装件制法 Active CN101562138B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810091087A CN101562138B (zh) 2008-04-16 2008-04-16 半导体封装件制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810091087A CN101562138B (zh) 2008-04-16 2008-04-16 半导体封装件制法

Publications (2)

Publication Number Publication Date
CN101562138A CN101562138A (zh) 2009-10-21
CN101562138B true CN101562138B (zh) 2012-08-29

Family

ID=41220871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810091087A Active CN101562138B (zh) 2008-04-16 2008-04-16 半导体封装件制法

Country Status (1)

Country Link
CN (1) CN101562138B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376524A (zh) * 2010-08-24 2012-03-14 汎铨科技股份有限公司 半导体元件的两阶段封胶去除方法及镭射开槽加工装置
CN102376655A (zh) * 2011-10-28 2012-03-14 三星半导体(中国)研究开发有限公司 具有金属层的芯片封装结构
CN104182738A (zh) * 2014-08-26 2014-12-03 南昌欧菲生物识别技术有限公司 指纹识别模组及其制造方法
CN104182746B (zh) * 2014-08-26 2019-03-19 南昌欧菲生物识别技术有限公司 指纹识别模组及其制造方法
CN104576698B (zh) * 2014-12-22 2018-11-23 上海天马有机发光显示技术有限公司 一种有机发光二极管的阵列基板及其封装方法
CN113517214B (zh) * 2021-07-08 2023-06-06 深圳市强生光电科技有限公司 一种led封装制品用激光脱模装置及脱模方法

Also Published As

Publication number Publication date
CN101562138A (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
CN1186810C (zh) 半导体器件的芯片规模表面安装封装及其制造方法
US7413925B2 (en) Method for fabricating semiconductor package
KR100568571B1 (ko) 반도체 패키지의 제조 방법 및 집합 회로 기판
CN103915353B (zh) 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
CN101562138B (zh) 半导体封装件制法
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
US11508712B2 (en) Method of manufacturing a package-on-package type semiconductor package
CN108666214A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
US20070141761A1 (en) Method for fabricating semiconductor packages, and structure and method for positioning semiconductor components
CN100568498C (zh) 半导体器件及其制造方法
CN103199187B (zh) 一种发光二极管封装基板与封装结构及其制作方法
CN102543937A (zh) 一种芯片上倒装芯片封装及制造方法
US20090039506A1 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
CN105762084A (zh) 倒装芯片的封装方法及封装装置
CN103065984B (zh) 用于半导体器件的封装方法
CN101101881A (zh) 散热型封装结构及其制法
CN1855450A (zh) 高散热性的半导体封装件及其制法
US20080122070A1 (en) Heat dissipating semiconductor package and fabrication method therefor
CN203895460U (zh) 一种封装结构
WO2023241304A1 (zh) 芯片封装方法及芯片
CN105304598A (zh) 垂直叠封的多芯片晶圆级封装结构及其制作方法
US20020081772A1 (en) Method and system for manufacturing ball grid array ("BGA") packages
CN102332408B (zh) 芯片尺寸封装件及其制法
US20080006933A1 (en) Heat-dissipating package structure and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant