CN107785335A - 半导体封装件 - Google Patents
半导体封装件 Download PDFInfo
- Publication number
- CN107785335A CN107785335A CN201710294583.7A CN201710294583A CN107785335A CN 107785335 A CN107785335 A CN 107785335A CN 201710294583 A CN201710294583 A CN 201710294583A CN 107785335 A CN107785335 A CN 107785335A
- Authority
- CN
- China
- Prior art keywords
- semiconductor package
- package part
- conductive member
- electronic building
- building brick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种半导体封装件,所述半导体封装件包括:第一电子组件,设置在基板的第一表面上;第一导电构件,设置在所述第一电子组件上;及密封构件,被构造为覆盖所述第一电子组件并形成有使所述第一导电构件暴露于所述半导体封装件的外部的孔。所述半导体封装件还包括设置在所述孔上并连接到所述第一导电构件的第二导电构件。
Description
本申请要求于2016年8月26日提交到韩国知识产权局的第10-2016-0108951号韩国专利申请的优先权和权益,所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种被构造为将来自电子组件的热散发到外部的半导体封装件。
背景技术
随着对半导体封装件的小型化和薄型化的需求,半导体封装件包括集成地形成在其中的大量电子组件。然而,由于在如上所述的那种半导体封装件中多个电子组件集成在单个基板上,因此电子组件的至少一个可能由于热而容易发生故障。
因此,需要开发一种能够将由半导体封装件中的电子组件产生的热有效地散发的半导体封装件。
发明内容
提供本发明内容以简化的形式对所选择的构思进行介绍,并在下面的具体实施方式中进一步描述所述构思。本发明内容既不意于限定所要求保护的主题的主要特征或必要特征,也无意帮助确定所要求保护的主题的范围。
示例描述了一种被构造为有效地散发由电子组件产生的热的半导体封装件。
根据实施例,提供一种半导体封装件,所述半导体封装件包括:第一电子组件,设置在基板的第一表面上;第一导电构件,设置在所述第一电子组件上;密封构件,被构造为覆盖所述第一电子组件,并且包括用于使所述第一导电构件暴露于所述半导体封装件的外部的孔;第二导电构件,设置在所述孔上并连接到所述第一导电构件。
所述第一导电构件可包括第一种子层和第一金属层。
所述半导体封装件还可包括:防氧化层,形成在所述第一导电构件和所述第二导电构件上。
第二导电构件可包括第二种子层和第二金属层。
所述半导体封装件还可包括:散热构件,设置在所述密封构件上并连接到所述第一导电构件。
所述孔可形成为具有倾斜的壁。
所述孔可包括具有第一尺寸的第一扩张部和具有第二尺寸的第二扩张部。
所述半导体封装件还可包括:第二电子组件,设置在所述基板的第二表面上。
所述半导体封装件还可包括:辅助基板,设置在所述基板的第二表面上。
根据另一实施例,提供一种半导体封装件,所述半导体封装件包括:电子组件,设置在基板上;第一导电构件,设置在所述电子组件的表面上;密封构件,被构造为覆盖所述电子组件;第二导电构件,从所述密封构件的表面向所述第一导电构件延伸;槽,从所述第二导电构件的表面向所述第一导电构件延伸。
所述槽可形成为具有倾斜的表面。
所述半导体封装件还可包括:散热构件,设置在所述密封构件上并连接到所述第二导电构件。
根据又一实施例,提供一种半导体封装件,所述半导体封装件包括:第一电子组件,设置在基板的第一表面上;第一导电构件,设置在所述第一电子组件上;密封构件,形成在所述基板的所述第一表面和所述第一电子组件上,其中,空腔延伸穿过所述密封构件以暴露所述第一导电构件的一部分;第二导电构件,设置在所述空腔的内表面上;防氧化层,被构造为覆盖所述第二导电构件和所述第一导电构件的所述部分。
所述空腔的在所述密封构件的表面处的表面面积可大于所述空腔的内底。
所述空腔可具有倾斜的内表面。
所述空腔可包括:第一扩张部,形成在与所述第一电子组件相邻的位置;第二扩张部,形成在与所述密封构件的外表面相邻的位置,其中,所述第一扩张部的直径可小于所述第二扩张部的直径。
所述第一导电构件和所述第二导电构件均可包括种子层和金属层。
所述种子层可包括硫代硫酸银(STS),所述金属层可包括铜(CU)。
所述半导体封装件还可包括:辅助基板,包括连接到所述基板的印刷电路的过孔电极和焊球。
所述半导体封装件还可包括:第二电子组件,设置在所述基板的与所述第一表面背对的第二表面上,其中,所述第一电子组件大于所述第二电子组件,所述第二电子组件被设置为被所述辅助基板完全或部分覆盖。
通过以下具体实施方式、附图和权利要求,其他特征和方面将是显而易见的。
附图说明
图1是示出根据示例的半导体封装件的透视图。
图2是示出沿图1的示例的半导体封装件的A-A线截取的剖视图。
图3是图2的示例的B部分的放大图。
图4是示出根据另一示例的半导体封装件的透视图。
图5是沿图4的示例的半导体封装件的C-C线截取的剖视图。
图6是示出根据不同示例的半导体封装件的透视图。
图7是沿图6的示例的半导体封装件的D-D线截取的剖视图。
图8是示出根据不同示例的半导体封装件的透视图。
图9是沿图8的示例的半导体封装件的E-E线截取的剖视图。
图10是示出根据不同示例的半导体封装件的透视图。
图11是沿图10的示例的半导体封装件的F-F线截取的剖视图。
在所有的附图和具体实施方式中,相同的标号指示相同的元件。附图可不按照比例绘制,为了清楚、说明及便利起见,可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对这里所描述的方法、设备和/或系统的全面理解。然而,在理解本申请的公开内容后,这里所描述的方法、设备和/或系统的各种变换、修改及等同物将是显而易见的。例如,这里所描述的操作顺序仅仅是示例,其并不局限于这里所阐述的顺序,而是除了必须以特定顺序发生的操作之外,在理解本申请的公开内容后可做出将是显而易见的改变。此外,为了提高清楚性和简洁性,可省略对于本领域已知的特征的描述。
这里所描述的特征可以以不同的形式实施,并且将不被解释为局限于这里所描述的示例。更确切的说,提供这里所描述的示例仅仅为示出在理解本申请的公开内容后将是显而易见的实施这里所描述的方法、设备和/或系统的许多可行方式中的一些可行方式。
将理解的是,当元件或层被称为“位于”另一元件或层“上”或者“连接到”另一元件或层时,该元件或层可以直接“位于”另一元件或层“上”或者“连接到”另一元件或层,或者可存在介于两者之间的元件或层。相比之下,当元件或层被称为“直接位于”另一元件或层“上”、或者“直接连接到”另一元件或层时,不存在介于两者之间的元件或层。相同的标号始终指示相同的元件。如这里所使用的,术语“和/或”包括相关所列项的一个或更多个的任意组合和所有组合。
将理解的是,尽管可在这里使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。这些术语不一定表明元件、组件、区域、层和/或部分的具体顺序或布置。因此,在不脱离本发明的教导描述的情况下,下面讨论的第一元件、组件、区域、层或部分可被称为第二元件、组件、区域、层或部分。
为了易于描述如图所示的一个元件或特征相对于另一元件或特征的关系,这里可使用诸如“上”和“下”等的空间相对术语。将理解的是,空间相对术语意于包含除了图中所示的方位之外的装置在使用或操作中的不同方位。例如,如果图中的装置被翻转,则描述为“在”其他元件或特征“下方”或“下面”的元件于是将被定位为“在”其他元件或特征“上方”。因此,术语“下方”可包括上方和下方两种方位。装置可被另外定位(旋转90度或处于其他方位),并且对这里使用的空间相对描述符做出相应解释。
这里使用的术语仅用于描述特定实施例且无意限制本发明。除非上下文另外清楚地指出,否则如在这里使用的单数形式也意于包括复数形式。还将理解的是,当在说明书中使用术语“包含”和/或“包括”时,列举存在所陈述的特征、整数、步骤、操作、元件和/或组件,但并不排除存在或添加一个或更多个其他特征、整数、步骤、操作、元件、组件和/或他们的组合。
除非另有定义,否则这里使用的所有术语(包括技术术语和科学术语)的含义与本发明所属技术领域的普通技术人员通常所理解的含义相同。还将理解的是,诸如在常用词典中定义的那些术语的含义应被解释为与他们在相关技术的背景下的含义相一致,并且除非在这里明确地定义,否则不应被解释为理想化或过于形式化的含义。
接下来,参照附图进一步详细地描述示例。
参照图1,将描述根据示例的半导体封装件。
半导体封装件100包括基板110和密封构件140。此外,半导体封装件100还包括焊球。此外,半导体封装件100还包括屏蔽罩。半导体封装件100还包括其他组件。
基板110由绝缘材料形成。例如,基板110由诸如树脂、陶瓷的材料或其他材料(诸如聚氨酯)形成。此外,基板110包括形成一个或更多个电路的印刷电路(未示出)。例如,第一印刷电路形成在基板110的上表面上,第二印刷电路形成在基板110的下表面上。第一印刷电路和第二印刷电路通过穿过基板110的过孔电极互连。然而,在可选的实施例中,第一印刷电路和第二印刷电路彼此不连接。
密封构件140形成在基板110上。例如,密封构件140形成在基板110的一个表面或两个表面上。密封构件140形成为具有预定高度。例如,密封构件140形成为具有足以完全覆盖设置在基板110上的电子组件130的高度。然而,在可选的实施例中,密封构件140可形成为仅覆盖电子组件130的一部分。
密封构件140由绝缘材料形成。例如,密封构件140由树脂材料形成。然而,密封构件140的材料不局限于树脂。例如,密封构件140的材料可以是包括金属粉末的混合材料。在这种情况下,通过密封构件140屏蔽有害的电磁波。
在示例中,多个孔、空腔或凹陷142形成在密封构件140中并在半导体封装件100内延伸。在实施例中,密封构件140被构造为散发半导体封装件100内产生的热。
参照图2和图3,将描述根据示例的半导体封装件的截面形状。
半导体封装件100包括电子组件130。例如,一个或更多个电子组件130设置在基板110上。在电子组件130设置在基板110上的实施例中,电子组件130互连。例如,彼此相邻的电子组件130通过基板110的印刷电路连接。
半导体封装件100被构造为散发电子组件130中产生的热。因此,半导体封装件100包括连接到电子组件130的导电构件150和160。
第一导电构件150设置在电子组件130上,第二导电构件160设置在密封构件140中。
第一导电构件150设置在电子组件130的上表面上,大体覆盖电子组件130的上表面或完全覆盖电子组件130的上表面。然而,第一导电构件150的设置位置不限于电子组件130的上表面。例如,第一导电构件150可形成在电子组件130的侧表面上或者可形成在电子组件130的上表面和侧表面这二者上。第一导电构件150可被设置为大体覆盖电子组件130的上表面和侧表面或者完全覆盖电子组件130的上表面和侧表面。
第二导电构件160围绕密封构件140的孔142设置。此外,第二导电构件160设置在孔142的内表面上。第二导电构件160连接到第一导电构件150。例如,第二导电构件160沿孔142的纵向方向延伸,以连接到第一导电构件150。
参照图3,将详细地描述导电构件。
导电构件150和160由多个层形成。例如,导电构件150和160包括种子层152和162以及金属层154和164。种子层152和162包括硫代硫酸银(STS),金属层154和164包括铜(Cu)。然而,金属层154和164以及种子层152和162的材料不限于此。
如上述构成的导电构件150和160稳固地形成在电子组件130和密封构件140上、电连接到、可操作地连接到或固定到电子组件130和密封构件140,以将由电子组件130产生的热迅速地传递到半导体封装件100的外部,从而散发来自电子组件130的热。
半导体封装件100还包括用于保护导电构件150和160的构造。例如,半导体封装件100还包括防氧化层170。防氧化层170形成在导电构件150和160的表面上。例如,防氧化层170形成为覆盖第一导电构件150的暴露于孔142的一部分以及覆盖围绕孔142的内表面的第二导电构件160。
如图1至图3所示的构成的半导体封装件100通过将由电子组件130产生的热经由密封构件140的孔142以及导电构件150和160散发到半导体封装件100的外部而防止电子组件130在操作过程中过热。
接下来,将描述根据另一示例的半导体封装件。作为参考,在下面的描述中,与上述示例中的组件相同的组件将使用与上述示例中的标号相同的标号,并且将省略对这些组件的详细描述。
首先,参照图4,将描述根据另一示例的半导体封装件。
根据示例的半导体封装件102与上述示例的区别在于密封构件140的孔142的形状。例如,密封构件140的孔142具有倾斜表面的形状。
半导体封装件102包括基板110和辅助基板120。辅助基板120设置在基板110的下表面上。
参照图5,将描述根据示例的半导体封装件的截面形状。
根据示例的半导体封装件102与上述示例的区别在于电子组件的布置形式。例如,在半导体封装件102中,电子组件130和132分别设置在基板110的上部和下部上。在一个示例中,设置在基板110的上表面或顶表面上的电子组件130大于设置在基板110的下表面上的电子组件132。此外,电子组件132可设置在被辅助基板120完全或部分覆盖或者完全或部分包围的空间中。
至少一些电子组件130和132可彼此连接。例如,电子组件130和电子组件132通过印刷电路和形成在基板110中的过孔电极电连接。然而,并非所有的电子组件130和132都需要互连。例如,电子组件130和132的一部分可不电连接到其他电子组件。
根据示例,半导体封装件102包括辅助基板120。辅助基板120包括过孔电极122和焊球124。过孔电极122连接到基板110的印刷电路,焊球124连接到更多的半导体封装件或更多的电子装置。
如上所述,根据示例的半导体封装件102与上述示例的不同之处在于密封构件140的孔142的形状。如图5所示,密封构件140的孔142具有倾斜的内表面。
在半导体封装件102中,孔142的暴露于外部的表面面积大于孔142的暴露于导电构件150的内底,以有效地散发来自电子组件130的热。
参照图6和图7,将描述根据不同示例的半导体封装件。
根据示例的半导体封装件104与上述示例的区别在于孔142的形状。例如,在根据示例的半导体封装件104中,密封构件140的孔142包括具有不同截面的多个区域。
孔142包括第一扩张部1422和第二扩张部1424。第一扩张部1422形成在与电子组件130相邻的部分中或地点或位置处,并且具有第一截面W1。第二扩张部1424形成在与密封构件140的外表面相邻的部分中或地点或位置处,并且具有第二截面W2。
孔142的第一扩张部1422形成为具有比孔142的第二扩张部1424的直径小的直径。在从电子组件130朝向半导体封装件104的上表面和外表面或密封构件140的上表面和外表面的预定高度处,孔142改变为扩张至第二扩张部1424。换句话说,孔142具有截面从电子组件130向密封构件140的上表面和外表面增大的形状。
在如上述构成的半导体封装件104中,孔142的截面朝向密封构件140的外表面扩张,以通过孔142以及导电构件150和160顺利地散热。
此外,在示例中,两个扩张部1422和1424被描述为形成在孔142中,但按照需要,三个或更多个扩张部可形成在孔142中。
参照图8和图9,将描述根据不同示例的半导体封装件。
根据示例,半导体封装件106还包括散热构件180。在下文中,将详细地描述散热构件180。
散热构件180设置在密封构件140的上表面上。例如,散热构件180可设置在密封构件140的上部上。然而,散热构件180的设置位置不局限于密封构件140的上部。例如,散热构件180可设置在密封构件140的侧表面上。
散热构件180大体呈板状。例如,散热构件180可呈矩形或方形形式的薄板形状。在一个示例中,散热构件180的厚度或深度大体小于密封构件140的厚度。散热构件180具有靠近的相对表面。然而,散热构件180的形状不局限于方形。例如,散热构件180可变形为具有圆形、椭圆形或多边形的形状。
散热构件180设置在形成有孔142的区域中。例如,散热构件180被设置为围绕形成有孔142的周边区域。可选地,多个散热构件180间隔地设置为围绕形成有多个孔142的整个周边区域。尽管示出和描述了围绕限定孔142的每个区域的单个散热构件180和多个散热构件180,但是根据可选的示例,单个散热构件180和多个散热构件180可实现为围绕限定孔142的至少一部分区域。
散热构件180连接到导电构件150和160。例如,散热构件180电连接到第二导电构件160,第二导电构件160形成在孔142的内表面上,以由此将散热构件180电连接到第一导电构件150。
在所述半导体封装件106中,电子组件130的热通过连接到导电构件150和160的散热构件180而被大量地释放到密封构件140的外部,从而有效地防止电子组件130的过热现象。
参照图10和图11,将描述根据不同示例的半导体封装件。
根据示例的半导体封装件108与上述示例的区别在于第二导电构件160的形状。
第二导电构件160具有完全填充密封构件140的敞开空间的形状。第二导电构件160连接到第一导电构件150。例如,第二导电构件160从密封构件140的表面向第一导电构件150延伸。
第二导电构件160扩大散热面积。例如,多个槽、空腔或凹陷168形成在第二导电构件160中。槽168形成为从第二导电构件160的表面沿朝向第一导电构件150的方向延长。例如,槽168形成为具有足以暴露第一导电构件150的表面的深度。然而,槽168的深度不局限于具有足以暴露第一导电构件150的尺寸。
如上述构造的半导体封装件108简化了形成第二导电构件160的工艺。
如上所述,根据与在此描述的示例相关的许多优点中的一些优点,可显著地减少由半导体封装件的发热导致的故障。
虽然本公开包括具体示例,但对本领域普通技术人员将显而易见的是,在不脱离权利要求及其等同物的精神及范围的情况下,可对这些示例作出形式和细节上的各种变化。这里所描述的示例将仅仅被理解为描述性意义,而非出于限制的目的。在每个示例中的特征或方面的描述将被理解为可适用于其他示例中的类似的特征或方面。如果按照不同的顺序执行描述的技术,和/或如果按照不同的形式组合和/或通过其他组件或他们的等同物替换或增添描述的系统、架构、装置或电路中的组件,则可获得合适的结果。因此,本公开的范围并不通过具体实施方式限定而是通过权利要求及其等同物限定,权利要求及其等同物的范围之内的全部变型将被理解为包括在本公开中。
Claims (20)
1.一种半导体封装件,包括:
第一电子组件,设置在基板的第一表面上;
第一导电构件,设置在所述第一电子组件上;
密封构件,被构造为覆盖所述第一电子组件,并且包括使所述第一导电构件暴露于所述半导体封装件的外部的孔;及
第二导电构件,设置在所述孔上并连接到所述第一导电构件。
2.根据权利要求1所述的半导体封装件,其中,所述第一导电构件包括第一种子层和第一金属层。
3.根据权利要求1所述的半导体封装件,所述半导体封装件还包括:
防氧化层,形成在所述第一导电构件和所述第二导电构件上。
4.根据权利要求1所述的半导体封装件,其中,所述第二导电构件包括第二种子层和第二金属层。
5.根据权利要求1所述的半导体封装件,所述半导体封装件还包括:
散热构件,设置在所述密封构件上并连接到所述第一导电构件。
6.根据权利要求1所述的半导体封装件,其中,所述孔形成为具有倾斜的壁。
7.根据权利要求1所述的半导体封装件,其中,所述孔包括具有第一尺寸的第一扩张部和具有第二尺寸的第二扩张部。
8.根据权利要求1所述的半导体封装件,所述半导体封装件还包括:
第二电子组件,设置在所述基板的第二表面上。
9.根据权利要求1所述的半导体封装件,所述半导体封装件还包括:
辅助基板,设置在所述基板的第二表面上。
10.一种半导体封装件,包括:
电子组件,设置在基板上;
第一导电构件,设置在所述电子组件的表面上;
密封构件,被构造为覆盖所述电子组件;
第二导电构件,从所述密封构件的表面向所述第一导电构件延伸;及
槽,从所述第二导电构件的表面向所述第一导电构件延伸。
11.根据权利要求10所述的半导体封装件,其中,所述槽形成为具有倾斜的表面。
12.根据权利要求10所述的半导体封装件,所述半导体封装件还包括:
散热构件,设置在所述密封构件上并连接到所述第二导电构件。
13.一种半导体封装件,包括:
第一电子组件,设置在基板的第一表面上;
第一导电构件,设置在所述第一电子组件上;
密封构件,形成在所述基板的第一表面和所述第一电子组件上,其中,空腔延伸穿过所述密封构件以暴露所述第一导电构件的一部分;
第二导电构件,设置在所述空腔的内表面上;及
防氧化层,被构造为覆盖所述第二导电构件和所述第一导电构件的所述部分。
14.根据权利要求13所述的半导体封装件,其中,所述空腔的在所述密封构件的表面处的表面面积大于所述空腔的内底。
15.根据权利要求13所述的半导体封装件,其中,所述空腔具有倾斜的内表面。
16.根据权利要求13所述的半导体封装件,其中,所述空腔包括:第一扩张部,形成在与所述第一电子组件相邻的位置;第二扩张部,形成在与所述密封构件的外表面相邻的位置,其中,所述第一扩张部的直径小于所述第二扩张部的直径。
17.根据权利要求13所述的半导体封装件,其中,所述第一导电构件和所述第二导电构件均包括种子层和金属层。
18.根据权利要求17所述的半导体封装件,其中,所述种子层包括硫代硫酸银,所述金属层包括铜。
19.根据权利要求13所述的半导体封装件,所述半导体封装件还包括:
辅助基板,包括连接到所述基板的印刷电路的过孔电极和焊球。
20.根据权利要求19所述的半导体封装件,所述半导体封装件还包括:
第二电子组件,设置在所述基板的与所述第一表面背对的第二表面上,其中,所述第一电子组件大于所述第二电子组件,所述第二电子组件被设置为被所述辅助基板完全或部分覆盖。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160108951A KR102486784B1 (ko) | 2016-08-26 | 2016-08-26 | 반도체 패키지 |
KR10-2016-0108951 | 2016-08-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107785335A true CN107785335A (zh) | 2018-03-09 |
CN107785335B CN107785335B (zh) | 2020-05-12 |
Family
ID=61243438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710294583.7A Active CN107785335B (zh) | 2016-08-26 | 2017-04-28 | 半导体封装件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10381284B2 (zh) |
KR (1) | KR102486784B1 (zh) |
CN (1) | CN107785335B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190214327A1 (en) * | 2018-01-10 | 2019-07-11 | Sonja Koller | Thermal conduction devices and methods for embedded electronic devices |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040212080A1 (en) * | 2003-04-22 | 2004-10-28 | Kai-Chi Chen | [chip package structure and process for fabricating the same] |
US20050104195A1 (en) * | 2003-11-18 | 2005-05-19 | Advanced Semiconductor Engineering, Inc. | Heat spreader and semiconductor device package having the same |
CN101101880A (zh) * | 2006-07-03 | 2008-01-09 | 矽品精密工业股份有限公司 | 散热型封装结构及其制法 |
KR20080048100A (ko) * | 2006-11-28 | 2008-06-02 | 삼성테크윈 주식회사 | 방열 홀을 갖는 칩 패키지 및 그 제조방법 |
CN102088006A (zh) * | 2010-01-29 | 2011-06-08 | 江苏长电科技股份有限公司 | 树脂线路板芯片倒装带锁定孔散热块封装结构 |
US20130313697A1 (en) * | 2012-05-28 | 2013-11-28 | Shinko Electric Industries Co., Ltd. | Semiconductor package |
CN104425465A (zh) * | 2013-08-28 | 2015-03-18 | 三星电机株式会社 | 电子组件模块和制造该电子组件模块的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192714A (ja) | 2007-02-02 | 2008-08-21 | Toshiba Corp | 半導体パッケージ |
JP4576448B2 (ja) * | 2008-07-18 | 2010-11-10 | 三菱電機株式会社 | 電力用半導体装置 |
JP4658268B2 (ja) * | 2008-11-26 | 2011-03-23 | 三菱電機株式会社 | 電力用半導体モジュール |
JP4607995B2 (ja) | 2008-11-28 | 2011-01-05 | 三菱電機株式会社 | 電力用半導体装置 |
JP2011249430A (ja) | 2010-05-24 | 2011-12-08 | Panasonic Corp | 半導体装置及び半導体装置の製造方法 |
JP5437179B2 (ja) | 2010-06-29 | 2014-03-12 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
-
2016
- 2016-08-26 KR KR1020160108951A patent/KR102486784B1/ko active IP Right Grant
-
2017
- 2017-03-13 US US15/457,181 patent/US10381284B2/en active Active
- 2017-04-28 CN CN201710294583.7A patent/CN107785335B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040212080A1 (en) * | 2003-04-22 | 2004-10-28 | Kai-Chi Chen | [chip package structure and process for fabricating the same] |
US20050104195A1 (en) * | 2003-11-18 | 2005-05-19 | Advanced Semiconductor Engineering, Inc. | Heat spreader and semiconductor device package having the same |
CN101101880A (zh) * | 2006-07-03 | 2008-01-09 | 矽品精密工业股份有限公司 | 散热型封装结构及其制法 |
KR20080048100A (ko) * | 2006-11-28 | 2008-06-02 | 삼성테크윈 주식회사 | 방열 홀을 갖는 칩 패키지 및 그 제조방법 |
CN102088006A (zh) * | 2010-01-29 | 2011-06-08 | 江苏长电科技股份有限公司 | 树脂线路板芯片倒装带锁定孔散热块封装结构 |
US20130313697A1 (en) * | 2012-05-28 | 2013-11-28 | Shinko Electric Industries Co., Ltd. | Semiconductor package |
CN104425465A (zh) * | 2013-08-28 | 2015-03-18 | 三星电机株式会社 | 电子组件模块和制造该电子组件模块的方法 |
Also Published As
Publication number | Publication date |
---|---|
KR102486784B1 (ko) | 2023-01-09 |
CN107785335B (zh) | 2020-05-12 |
KR20180023493A (ko) | 2018-03-07 |
US20180061729A1 (en) | 2018-03-01 |
US10381284B2 (en) | 2019-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI343766B (en) | Printed circuit board | |
US7839649B2 (en) | Circuit board structure having embedded semiconductor element and fabrication method thereof | |
US10032705B2 (en) | Semiconductor package and manufacturing method thereof | |
CN100547779C (zh) | 用于半导体和电子子系统封装的芯片载体衬底和印刷电路板上的硬波图案设计 | |
CN102293072B (zh) | 线路板及其制造方法 | |
US9570400B2 (en) | Semiconductor package | |
KR100770874B1 (ko) | 매설된 집적회로를 구비한 다층 인쇄회로기판 | |
CN104253092B (zh) | 分层衬底上有嵌入载盘的集成电路封装系统及其制造方法 | |
US20060186537A1 (en) | Delamination reduction between vias and conductive pads | |
KR102228461B1 (ko) | 반도체 패키지 장치 | |
CN105792504A (zh) | 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺 | |
US20210227695A1 (en) | Methods for fabricating printed circuit board assemblies with high density via array | |
JP2008016844A (ja) | プリント基板及びその製造方法 | |
CN105848405A (zh) | 具有散热结构的电路板及其制作方法 | |
US20170309558A1 (en) | Interposer and method for manufacturing interposer | |
CN104284514A (zh) | 印刷电路板及其制造方法 | |
KR20230151963A (ko) | 패키지기판 및 그 제조 방법 | |
TWI611546B (zh) | 封裝基板 | |
CN107785335A (zh) | 半导体封装件 | |
US9633953B2 (en) | Methodology to achieve zero warpage for IC package | |
US7361982B2 (en) | Bumpless chip package | |
CN110648992B (zh) | 基板、芯片、电路板和超算设备 | |
CN100505227C (zh) | 半导体封装直接电性连接的基板结构 | |
US20230197626A1 (en) | Package substrates and semiconductor packages having the same | |
TWI575534B (zh) | 固態硬碟卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |