CN102293072B - 线路板及其制造方法 - Google Patents

线路板及其制造方法 Download PDF

Info

Publication number
CN102293072B
CN102293072B CN201080005336.7A CN201080005336A CN102293072B CN 102293072 B CN102293072 B CN 102293072B CN 201080005336 A CN201080005336 A CN 201080005336A CN 102293072 B CN102293072 B CN 102293072B
Authority
CN
China
Prior art keywords
mentioned
external connection
connection terminals
wiring board
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080005336.7A
Other languages
English (en)
Other versions
CN102293072A (zh
Inventor
伊藤宗太郎
佐藤健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102293072A publication Critical patent/CN102293072A/zh
Application granted granted Critical
Publication of CN102293072B publication Critical patent/CN102293072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种线路板及其制造方法。第1焊盘(200a)与第1外部连接端子(321b)彼此电连接，第1焊盘(200a)与第2外部连接端子(322b)彼此电连接。避开第1焊盘(200a)的正上方地形成第1外部连接端子(321b)和第2外部连接端子(322b)。在将多个第1焊盘、第1外部连接端子和多个第2外部连接端子投影到基板的第2面上的情况下，第1外部连接端子(321b)被多个第1焊盘(200a)围起来地配置，第1焊盘(200a)和第1外部连接端子(321b)被多个第2外部连接端子(322b)围起来地配置。

Description

线路板及其制造方法
技术领域
本发明涉及一种内置有例如电阻、电容器(capacitor)等电子零件的线路板及其制造方法。
背景技术
在专利文献1中公开了一种内置有电子零件的线路板(电子零件内置线路板)。在该线路板中，在外层形成有多个外部连接端子，电子零件(半导体元件)的焊盘与该外部连接端子电连接。在外部连接端子中，也包括形成在电子零件的焊盘的正上方的外部连接端子。
另外，在专利文献2中也公开了一种在外层具有多个外部连接端子的电子零件内置线路板。在该线路板中，避开整个电子零件的正上方地形成外部连接端子。
专利文献1：日本专利申请公开2002-009448号公报
专利文献2：日本专利申请公开2003-046028号公报
发明内容
发明要解决的问题
在专利文献1所述的线路板中，由半导体元件的热膨胀系数与设置在半导体元件与外部连接端子之间的树脂层的热膨胀系数的差引发的热应力容易集中于外部连接端子的周围。
另一方面，在专利文献2所述的线路板中，很难将布线精细化，很难内置I/O(Input/Output，输入/输出)数量较多的半导体元件。因此，估计以下问题会明显化，即，向用于收容半导体元件的凹部的外侧扩张的基板的尺寸变大的问题、因布线长度变长而产生的信号延迟的问题。
本发明的目的在于，提供一种能够抑制由热变化、外力等产生的应力所导致的性能劣化的线路板及其制造方法。另外，本发明的目的还在于提供一种技术，该技术能够抑制线路板的大型化、与线路板的大型化相对应地发生的连接可靠性的下降等，并且能够安装布线密度较高的电子零件。
用于解决问题的方案
本发明的第1技术方案的线路板包括：基板，将该基板的正反面中的一个面视作第1面，将另一个面视作第2面；第1层叠部，其层叠在上述基板的上述第2面侧；第1外部连接端子和多个第2外部连接端子，该第1外部连接端子和多个第2外部连接端子隔着上述第1层叠部形成在上述基板的上述第2面侧；电子零件，其配置在上述基板的内部，且在上述第2面侧的面上具有多个第1焊盘，上述第1焊盘与上述第1外部连接端子电连接，并且上述第1焊盘与上述第2外部连接端子电连接，避开上述第1焊盘的正上方地形成上述第1外部连接端子和上述第2外部连接端子，在将上述多个第1焊盘、上述第1外部连接端子和上述多个第2外部连接端子投影到上述基板的第2面上的情况下，上述第1外部连接端子被上述多个第1焊盘围起来地配置，上述第1焊盘和上述第1外部连接端子被上述多个第2外部连接端子围起来地配置。
另外，“配置在基板的内部”除了指将整个电子零件完全埋入在基板内部的情况之外，也包括只将电子零件的一部分配置在形成于基板的凹部中等情况。总之，只要电子零件的至少一部分配置在基板的内部即可。
另外，“正上方”是指层叠方向(线路板的主面的法线方向)。
本发明的第2技术方案的线路板的制造方法是制造一种线路板的方法，该线路板在将正反面中的一个面视作第1面、将另一个面视作第2面的基板的内部，配置有在上述第2面侧的面上具有多个第1焊盘的电子零件，该方法包括如下步骤：在上述基板的上述第2面侧层叠第1层叠部；在上述第1层叠部的上述第2面侧的面上的偏离上述多个第1焊盘的正上方的位置处，以如下的方式形成用于与上述多个第1焊盘电连接的第1外部连接端子和多个第2外部连接端子，即，上述第1外部连接端子配置在被上述多个第1焊盘围起来的区域内，且上述第1焊盘和上述第1外部连接端子被配置在被上述多个第2外部连接端子围起来的区域内。
发明的效果
采用本发明，能够提供可以抑制由热变化、外力等产生的应力所导致的性能劣化的线路板及其制造方法。
附图说明
图1是表示将本发明的实施方式1的线路板的构成构件投影到同一平面上的情况下的这些构成构件的二维配置状况的图。
图2A是表示局部省略了电子零件的焊盘的线路板的一例的俯视图。
图2B是表示局部省略了第2外部连接端子的线路板的一例的俯视图。
图3是图1的A-A剖视图。
图4A是表示安装在母板上的线路板的第1例的图。
图4B是表示安装在母板上的线路板的第2例的图。
图5A是图4A或图4B的局部放大图。
图5B是表示施加在比较例的线路板上的应力的状态的图。
图6是表示实施方式1的线路板的制造方法的步骤的流程图。
图7A是用于说明将电子零件配置在载体上的第1工序的图。
图7B是用于说明将电子零件配置在载体上的第2工序的图。
图7C是用于说明将电子零件配置在载体上的第3工序的图。
图7D是用于说明将电子零件配置在载体上的第4工序的图。
图8A是用于说明形成层叠部的第1工序的图。
图8B是用于说明形成层叠部的第2工序的图。
图8C是用于说明形成层叠部的第3工序的图。
图8D是用于说明形成层叠部的第4工序的图。
图9是用于说明形成第1外部连接端子和第2外部连接端子的工序的图。
图10是本发明的实施方式2的线路板的剖视图。
图11A是第1模拟试验的第1试样的剖视图。
图11B是第1模拟试验的第2试样的剖视图。
图11C是第1模拟试验的第3试样的剖视图。
图11D是第1模拟试验的第4试样的剖视图。
图12是表示与第1试样～第4试样的应力相关的第1模拟试验结果的图表。
图13是表示第2模拟试验所用的试样的截面构造和该试样的连接部的俯视形状的图。
图14A是表示第2模拟试验的第1偏移形态的图。
图14B是表示第1偏移形态的第2模拟试验结果的图。
图15A是表示第2模拟试验的第2偏移形态的图。
图15B是表示第2偏移形态的第2模拟试验结果的图。
图16A是表示第2模拟试验的第3偏移形态的图。
图16B是表示第3偏移形态的第2模拟试验结果的图。
图17A是表示第2模拟试验的第4偏移形态的图。
图17B是表示第4偏移形态的第2模拟试验结果的图。
图18A是表示第2模拟试验的第5偏移形态的图。
图18B是表示第5偏移形态的第2模拟试验结果的图。
图19是表示与各偏移形态和应力分布相关的第2模拟试验结果的图表。
图20是表示内置有在两面具有焊盘的电子零件的线路板的一例的图。
图21是将图20所示的线路板的构成构件投影到同一平面上的情况下的这些构成构件的二维配置状况的图。
图22是表示内置有多个电子零件的线路板的一例的图。
图23是表示具有填充通路孔的线路板的一例的图。
图24是表示将第2外部连接端子配置在基板与电子零件之间的间隙的正上方的线路板的一例的图。
图25是表示第1外部连接端子的排列形态的第1另例的图。
图26是表示第1外部连接端子的排列形态的第2另例的图。
图27是表示第1外部连接端子的排列形态的第3另例的图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。另外，图中的箭头Z1、Z2分别指相当于线路板的主面(正反面)的法线方向(或芯基板的厚度方向)的线路板的层叠方向。另一方面，箭头X1、X2、Y1、Y2分别指与层叠方向正交的方向(与线路板的主面平行的方向)。线路板的主面是X-Y平面。以下，将线路板的2个主面称作第1面(箭头Z1侧的面)和第2面(箭头Z2侧的面)。另外，在层叠方向上，将靠近芯(基板101)的一侧称作下层(或内层侧)，将远离芯的一侧称作上层(或外层侧)。另外，外层指最上层的层，内层指外层的下层的层。
实施方式1
图1是表示将本实施方式的线路板10的构成构件、即焊盘200a(第1焊盘)、外部连接端子321b(第1外部连接端子)和外部连接端子322b(第2外部连接端子)投影到基板101的第2面上的情况下的这些构成构件的二维配置状况的图。
如图1所示，本实施方式的线路板10内置有电子零件200。电子零件200配置在基板101的内部。电子零件200的外形为矩形板状。另外，电子零件200具有再布线层(与焊盘200a电连接的引出布线200b)。基板101具有与电子零件200的外形相对应的形状的空间(开口部)R100。电子零件200配置在空间R100中。在基板101与电子零件200之间形成有间隙R12。
电子零件200在其外周附近具有焊盘区域R11。在焊盘区域R11中隔开规定间隔地(例如等间隔地)呈格栅状排列有多个焊盘200a。遍布焊盘区域R11的整个区域地配置焊盘200a。在电子零件200的内侧配置有内部区域R1(第1区域)。内部区域R1被焊盘区域R11围绕。在内部区域R1中例如呈格栅状地排列有外部连接端子321b。因而，外部连接端子321b被焊盘200a围绕。焊盘200a配置在内部区域R1的至少四个方向。外部连接端子321b分别沿箭头X1、X2的方向和箭头Y1、Y2的方向例如以等间隔地成列配置。
外部连接端子321b、322b均不是形成在焊盘区域R11的外层上。即，外部连接端子321b、322b均不是形成在焊盘200a的正上方(线路板10的主面的法线方向)。另外，在本实施方式中，大致在焊盘区域R11的整个区域内配置焊盘200a，但例如如图2A所示，也可以在某些部位存在未配置焊盘200a的部分R101。例如根据布线的引绕路径等的配置状况的不同，也可以局部省略焊盘200a。
箭头X1、X2的方向的排列方式是：外部连接端子321b(第1外部连接端子)彼此的最小间距d11是电子零件200的焊盘200a彼此的最小间距d21的2倍以上。另外，箭头Y1、Y2的方向的排列方式是：外部连接端子321b(第1外部连接端子)彼此的最小间距d12是电子零件200的焊盘200a(第1焊盘)彼此的最小间距d22的2倍以上。详细而言，最小间距d11、d12为100μm，最小间距d21、d22为50μm。通过上述这样地扩大外部连接端子321b的间距，外部连接端子321b优选被分散(fanout)，例如在将线路板10安装在间距大的母板等其他线路板上的情况下，容易使这两个线路板匹配。另外，在外部连接端子321b或焊盘200a沿规定的方向并未等间隔地排列的情况下，各列中最窄的间距相当于最小间距d11、d12、d21、d22。
基板101在空间R100的缘附近具有外部区域R20。在外部区域R20中隔开规定间隔地(例如等间隔地)排列有多个外部连接端子322b。遍布外部区域R20的大致整个区域地配置外部连接端子322b。即，在本实施方式中，空间R100与被外部连接端子322b(第2外部连接端子)围起来的第2区域R2大致重合。第2区域R2被外部区域R20(外部连接端子322b)围起来。外部连接端子322配置在第2区域R2的至少四个方向，且围绕焊盘200a和外部连接端子321b。在第2区域R2的内层配置有焊盘200a，在第2区域R2的外层配置有外部连接端子321b。
另外，在本实施方式中，在外部区域R20的大致整个区域配置外部连接端子322b，但例如如图2B所示，也可以在某些部位存在未配置外部连接端子322b的部分R102。例如根据布线的引绕路径等的配置状况的不同，也可以局部省略外部连接端子322b。
外部连接端子321b、322b均未形成在焊盘区域R11和间隙R12中的任一方中。更详细而言，外部连接端子321b、322b也均未形成在从焊盘区域R11的内侧边界到间隙R12的外侧边界的连续的区域R10(参照图3)中。
在线路板10上，从内侧向外侧依次配置有内部区域R1(在外层用于形成外部连接端子321b的区域)、焊盘区域R11(在内层用于形成电子零件200的焊盘200a且在外层不形成外部连接端子321b和外部连接端子322b中的任一者的区域)和外部区域R20(在外层用于形成外部连接端子322b的区域)。
如图3(图1的A-A剖视图)所示，线路板10包括线路板100、电子零件200、层叠部11、12和外部连接端子311b、312b、321b、322b。在基板101的第1面侧依次层叠绝缘层210和作为导体图案的布线层110，从而构成层叠部11。在基板101的第2面侧依次层叠绝缘层220和作为导体图案的布线层120，从而构成层叠部12。例如采用全栅格(full grid)的BGA(Ball Grid Array，球栅阵列)作为线路板10的封装。但本发明并不限定于此，线路板10的封装是任意的。
线路板100由基板101、通孔101a、导体膜101b和布线层102a、102b构成。
基板101例如由环氧树脂构成。优选例如采用树脂浸渗处理使环氧树脂含有玻璃纤维、芳香族聚酰胺纤维等加强材料。加强材料是热膨胀率小于主材料(环氧树脂)的材料。基板101的厚度例如为0.1mm。另外，可以依据用途等改变基板101的形状、厚度和材料等。
基板101具有通孔101a。在通孔101a的内壁形成有导体膜101b。此外，基板101具有与电子零件200的外形相对应的形状的空间R100。
电子零件200配置在空间R100中。电子零件200是例如集成有规定电路的IC芯片。电子零件200在第2面上具有多个焊盘200a，在第1面上没有焊盘。各焊盘200a例如由铝构成。电子零件200也具有与焊盘200a电连接的引出布线200b。引出布线200b的表面形成为粗糙面。另外，这里所说的IC芯片也包括在晶圆的状态下形成保护膜、端子等、然后进行再布线等、随后切割好的所谓晶圆级CSP。另外，电子零件200也可以例如在两面(第1面和第2面)分别具有焊盘200a。
在基板101的两面(第1面、第2面)上分别形成有布线层102a、102b。布线层102a和布线层102b借助形成在通孔101a的内壁上的导体膜101b彼此电连接。
在基板101和电子零件200的第1面上依次层叠有绝缘层210和布线层110。覆盖电子零件200的第1面和布线层102a的表面地形成绝缘层210。但是，在规定的位置形成有与布线层102a相连接的锥状(例如圆锥状)的通路孔212a。在通路孔212a的侧面和底面形成有导体212b。通路孔212a和导体212b构成保形通路孔。并且，利用该保形通路孔使布线层102a与布线层110彼此电连接。
另一方面，在基板101和电子零件200的第2面上依次层叠有绝缘层220和布线层120。覆盖电子零件200的第2面、布线层102b的表面和引出布线200b的表面地形成绝缘层220。但是，在电子零件200的第2面侧(箭头Z2侧)，去除一部分的绝缘层220，形成与引出布线200b相连接的锥状(例如圆锥状)的通路孔221a。此外，去除一部分的绝缘层220，也形成与布线层102b相连接的锥状(例如圆锥状)的通路孔222a。在通路孔221a的侧面和底面形成有导体221b，在通路孔222a的侧面和底面形成有导体222b。通路孔221a和导体221b、通路孔222a和导体222b构成保形通路孔。并且，借助上述这样的保形通路孔使布线层102b与布线层120电连接，且使引出布线200b与布线层120电连接。
电子零件200的周围完全被绝缘层210、220覆盖。在电子零件200与基板101之间的交界部(间隙R12)填充有构成绝缘层220的树脂。由此，能够利用绝缘层210、220保护电子零件200，并且能够将电子零件200固定在规定的位置。
布线层120和导体221b、222b例如均由镀铜的覆膜构成。因此，电子零件200与布线层120连接的连接部分的可靠性较高。
绝缘层210、220例如由固化后的预浸料构成。作为该预浸料，例如采用在玻璃纤维或芳香族聚酰胺纤维等基材中浸渗环氧树脂、聚酯树脂、双马来酰亚胺-三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或烯丙基苯树脂(A-PPE树脂)等树脂而成的材料。但是，可以依据用途等改变上述布线层110、120和绝缘层210、220的形状、材料等。例如也可以采用铜以外的金属作为布线层110、120的材料。另外，作为绝缘层210、220的材料，也可以代替预浸料地采用液态或膜状的热固化性树脂、热塑性树脂，此外还可以采用RCF(ResinCoated copper Foil，涂胶脂铜箔)。这里，作为热固化性树脂，例如可以采用环氧树脂、酰亚胺树脂(聚酰亚胺)、BT树脂、烯丙基苯树脂和芳香族聚酰胺树脂等。另外，作为热塑性树脂，例如可以采用液晶聚合物(LCP)、PEEK树脂和PTFE树脂(氟化乙烯树脂)等。例如从绝缘性、介电特性、耐热性和机械性特性等观点出发，最好依据必要性来选择上述材料。另外，也可以使上述树脂含有作为添加剂的固化剂、稳定剂和填料等。
在绝缘层210的第1面上形成有具有开口部311a、312a的阻焊层310。另外，在绝缘层220的第2面上形成有具有开口部321a、322a的阻焊层320。另外，各阻焊层310、320例如由使用了丙烯-环氧系树脂的感光性树脂、以环氧树脂为主体的热固化性树脂或紫外线固化型树脂等构成。
开口部311a配置在电子零件200的第1面侧，开口部321a配置在电子零件200的第2面侧。特别是，其中焊盘200a侧的开口部321a配置在内部区域R1中。另一方面，开口部312a配置在基板101的第1面侧，开口部322a配置在基板101的第2面侧。上述开口部312a、322a均配置在外部区域R20中。布线层110暴露于开口部311a、312a，布线层120暴露于开口部321a、322a。
在开口部311a处将要形成例如由焊锡构成的外部连接端子311b，在开口部312a处将要形成例如由焊锡构成的外部连接端子312b，在开口部321a处将要形成例如由焊锡构成的外部连接端子321b，在开口部322a处将要形成例如由焊锡构成的外部连接端子322b。外部连接端子311b、312b与布线层110电连接，外部连接端子321b、322b与布线层120电连接。
外部连接端子311b、312b、321b、322b例如用于与其他线路板、电子零件等电连接。通过将线路板10的至少一面安装在其他线路板上，能够将线路板10用作便携式电话等的电路基板。例如如图4A所示，线路板10借助第2面侧(焊盘200a侧)的外部连接端子321b、322b安装在其他的线路板1000上的电极1000a上。其他的线路板1000例如为母板。或者例如如图4B所示，线路板10的第2面侧安装在其他的线路板1000上，在第2面侧的相反侧，第1面侧的外部连接端子311b、312b与其他的线路板2000上的电极2000a电连接。由此，形成堆叠(stack)构造。其他的线路板1000例如为母板，其他的线路板2000例如为安装有存储芯片的封装基板。
通过连接线路板10和其他的线路板1000或2000，产生由两者的特性的差异等引发的应力。该应力在连接界面沿将其他的线路板1000或2000与外部连接端子321b、322b或311b、312b剥下的方向(箭头X1或X2的方向)进行作用，温度越高，该应力越大。而且，线路板10、线路板的封装越薄型化(减少层数)，该应力越容易向电子零件200传递。于是，当在电子零件200上作用有较大的应力的情况下，有可能使电子零件200的性能劣化等。对于该点，在本实施方式的线路板10中，外部连接端子321b、322b并未形成在电子零件200的焊盘200a的正上方(线路板10的主面的法线方向)。因此，与将外部连接端子321b、322b形成在焊盘200a的正上方的情况下的输送路径F2(参照图5B)相比，从其他的线路板1000向焊盘200a的应力的输送路径F1(参照图5A)较复杂，应力不易传递到电子零件200。因而，在焊盘200a等的电连接方面能够获得更高的可靠性。
例如在内置有含有缺乏强度的低介电常数(Low-k)材料的电子零件200等的情况等时，采用线路板10的该种构造特别有效。
线路板10能够安装在任意的其他线路板上。另外，也可以不安装在线路板上地使用线路板10。
在制作线路板10的情况下，例如操作者执行图6所示的一连串的处理。
操作者首先在步骤S11中配置外部连接端子321b、322b等。自电子零件200的焊盘200a的正上方(箭头Z1、Z2方向)沿X1、X2方向正好偏离(偏移)规定距离(偏移值)地配置外部连接端子321b、322b。由此，能够有效地减小作用于焊盘200a的应力。另外，可以任意地设定偏移值(外部连接端子321b、322b与电子零件200的焊盘200a的距离)。但是，从箭头Z1、Z2方向看去，使外部连接端子321b、322b的连接部(开口部321a、322a)不与电子零件200的焊盘200a(例如铝焊盘)重叠(详细而言，参照后述的图14A、图15A、图16A、图17A和图18A)。
然后，操作者在步骤S12中，经由例如图7A～图8D所示的工序等后形成层叠部11、12。
如图7A所示，例如操作者准备线路板100。线路板100由基板101、通孔101a、导体膜101b和布线层102a、102b构成。线路板100相当于线路板10的芯基板。
然后，操作者例如如图7B所示，例如利用激光等进行中空加工，在基板101中形成空间R100。
然后，操作者例如如图7C所示，在基板101的一面(例如第1面)设置例如由PET(聚对苯二甲酸乙二醇酯)构成的载体1001。例如通过进行层压将载体1001粘接于基板101。
然后，操作者如图7D所示，例如在常温下使电子零件200的焊盘200a朝向第2面侧(载体1001的相反侧)地将电子零件200载置在载体1001上(详细而言是空间R100中)。电子零件200在第2面上包括焊盘200a和与焊盘200a电连接的引出布线200b。焊盘200a的引出布线200b的表面形成为粗糙面。另外，通常在形成引出布线200b时形成引出布线200b的粗糙面。但也可以依据需要，在形成了引出布线200b后，例如利用化学药品等使引出布线200b的表面粗糙化。
然后，操作者如图8A所示，例如通过进行真空层压而以覆盖电子零件200和基板101的主面的方式形成绝缘层220。由此，焊盘200a被绝缘层220覆盖。此外，通过加热，使绝缘层220熔化而填充在空间R100中。即，在电子零件200与基板101之间的间隙R12中填充有构成绝缘层220的树脂。由此，将电子零件200固定在规定的位置上。
然后，操作者自基板101的第1面(绝缘层220的相反侧的面)剥下并去除载体1001。然后，例如如图8B所示在该基板101的第1面上形成绝缘层210。由此，将电子零件200埋入在基板101中。
然后，操作者如图8C所示，例如利用激光等在绝缘层210、220中形成锥状(例如圆锥状)的通路孔212a、221a、222a。
然后，操作者例如采用半加成法形成导体图案。详细而言，例如用被进行了图案形成的抗镀层覆盖上述各面(第1面和第2面)，然后选择性地对没有该抗蚀剂的部分进行电解镀。由此，如图8D所示，在绝缘层210的第1面形成布线层110和导体212b，在绝缘层220的第2面形成布线层120和导体221b、222b。拉出布线层110、120直至离开焊盘200a的正上方(线路板10的主面的法线方向)。另外，也可以代替半加成法地采用减去法(利用蚀刻进行图案形成的方法)形成布线层110、120和导体212b、221b、222b。然后，绝缘层210与布线层110成为层叠部11。另外，绝缘层220与布线层120成为层叠部12。
然后，操作者在图6的步骤S13中，例如经过图9所示的工序等后形成外部连接端子311b、312b、321b、322b。详细而言，操作者首先进行例如网版印刷、喷涂、辊涂等，形成规定图案的阻焊层310、320。如图9所示，在阻焊层310中形成开口部311a、312a。另外，在阻焊层320中形成开口部321a、322a。布线层110暴露于开口部311a、312a，布线层120暴露于开口部321a、322a。
然后，操作者在开口部311a处形成外部连接端子311b，在开口部312a处形成外部连接端子312b，在开口部321a处形成外部连接端子321b，在开口部322a处形成外部连接端子322b。例如可以在将焊锡膏分别涂覆到暴露于开口部311a等处的布线层110、120上后，利用回流焊等热处理使该焊锡膏固化，从而形成上述外部连接端子311b等。外部连接端子311b、312b与布线层110电连接，外部连接端子321b、322b与布线层120电连接。
利用上述工序获得上述图1所示的线路板10。
采用本实施方式的线路板10，能够抑制由热变化、外力等产生的应力所导致的电子零件200等的性能劣化。另外，不会导致线路板10的大型化、与线路板10的大型化相对应地发生的连接可靠性的下降等，能够安装布线密度较高的电子零件200。
详细而言，电子零件200的焊盘200a的正上方(线路板10的主面的法线方向)通常容易发热。因而，例如当如上述专利文献1所述的线路板那样地将外部连接端子321b或322b形成在焊盘200a的正上方时，由电子零件200的热膨胀系数与层叠部12的热膨胀系数的差引发的热应力容易集中到外部连接端子321b或322b的周围。因此，有可能使连接可靠性下降。另一方面，当如专利文献2所述的线路板那样地避开整个电子零件的正上方地形成外部连接端子321b或322b时，在电子零件200的焊盘200a的间距较窄的情况下、电子零件200的I/O(Input/Output)数量较多的情况下，很难安装电子零件200。另外，即使能够安装电子零件200，也有可能出现如下情况，即，因用于收容电子零件200的空间R100向外侧扩张而使线路板10的尺寸变大、或因布线长度变长而发生信号延迟等。
对于该点，在本实施方式的线路板10中，如上述图1所示，避开容易发热的焊盘200a(第1焊盘)的正上方地形成外部连接端子321b、322b(第1外部连接端子和第2外部连接端子)。而且，并未避开整个电子零件200的正上方地形成上述外部连接端子，而是避开焊盘200a的正上方，并且在电子零件200的内侧确保用于形成外部连接端子321b(第1外部连接端子)的空间。另外，在电子零件200的外侧形成外部连接端子322b(第2外部连接端子)。因此，不会导致线路板10的大型化、与线路板10的大型化相对应地发生的连接可靠性的下降等，能够安装精细间距的电子零件200、I/O数量较多的电子零件200等。
另外，由于在电子零件200与基板101之间的间隙R12中填充有构成绝缘层220的树脂，因此很难确保间隙R12的正上方(线路板10的主面的法线方向)的线路板10的第2面的平坦性。对于该点，在线路板10中，除了避开电子零件200的焊盘200a的正上方以外，还避开空间R100中的基板101与电子零件200的间隙R12的正上方地形成外部连接端子321b、322b。因此，在焊盘200a等的电连接方面能够获得更高的可靠性。
如图5A和图5B所示，在将线路板10安装在其他的线路板1000、2000上的情况下，也能减小应力。
实施方式2
以与上述实施方式1的不同之处为中心说明本发明的实施方式2的线路板及其制造方法。另外这里，对于与上述图3等所示的构件相同的构件，分别标注相同的附图标记，且为了方便说明，对于已经说过的共用部分、即说明重复的部分，省略其说明。
如图10(与图3相对应的剖视图)，在本实施方式的线路板20中，层叠部11和层叠部12包括多个层间绝缘层和多个导体层。详细而言，在基板101的第1面侧依次层叠绝缘层210、布线层110、绝缘层230和布线层130而构成层叠部11。另一方面，在基板101的第2面侧依次层叠绝缘层220、布线层120、绝缘层240和布线层140而构成层叠部12。这里，绝缘层210、220、230、240相当于层间绝缘层，布线层110、120、130、140相当于导体层。
在绝缘层210中形成锥状(例如圆锥状)的通路孔212a，在绝缘层220中形成锥状(例如圆锥状)的通路孔221a、222a，在绝缘层230中形成锥状(例如圆锥状)的通路孔232a，在绝缘层240中形成锥状(例如圆锥状)的通路孔241a、242a。并且，在通路孔212a的内侧填充有导体212b，构成填充通路孔，在通路孔221a的内侧填充有导体221b，构成填充通路孔，在通路孔222a的内侧填充有导体222b，构成填充通路孔，在通路孔232a的内侧填充有导体232b，构成填充通路孔，在通路孔241a的内侧填充有导体241b，构成填充通路孔，在通路孔242a的内侧填充有导体242b，构成填充通路孔。
焊盘200a(例如铝焊盘)借助通路孔221a及其内侧的导体221b、通路孔222a及其内侧的导体222b、通路孔241a及其内侧的导体241b、通路孔242a及其内侧的导体242b和布线层120、140与外部连接端子321b或322b电连接。外部连接端子321b或322b中的例如图10中的外部连接端子22的端子位置借助引出布线200b和布线层120、140从焊盘200a朝向外层侧(箭头Z2侧)地自内侧向外侧移动，从而将该外部连接端子22配置在离开焊盘200a的正上方的位置。另外，通过使图10中的外部连接端子21从内侧向更内侧移动，将该外部连接端子21配置在离开焊盘200a的正上方的位置。即，外部连接端子21或22自焊盘200a的正上方偏移。特别是，利用布线层120、140使端子位置经过2层的层间绝缘层(绝缘层220、240)而阶段性地(2个阶段)偏移。而且，端子位置在外层侧(上层)的布线层140中的偏移量比其在内层侧(下层)的布线层120中的偏移量大。
通路孔241a不配置在下述位置，即，形成在与将要形成通路孔241a的绝缘层240(层间绝缘层)的下层相邻的绝缘层220(其他的层间绝缘层)中的其他的通路孔221a的正上方。另外，外部连接端子21、22不配置在下述位置，即，形成在将要设置外部连接端子21、22的绝缘层240(层间绝缘层)中的通路孔241a的正上方。
采用该种构造，在本实施方式的线路板20中，在焊盘200a等的电连接方面能够获得更高的可靠性。下面，参照图11A～图19说明与该可靠性相关的模拟试验结果。
测量者对图11A所示的试样Leg1、图11B所示的试样Leg2、图11C所示的试样Leg3和图11D所示的试样Leg4执行了模拟试验。上述试样Leg1～Leg4均通过在电子零件30的表面依次层叠第1绝缘层33、第1导体层34、第2绝缘层35、第2导体层36、和阻焊层37而构成。在外层的阻焊层37的开口部37a处形成有由焊锡构成的外部连接端子38。
电子零件30在表层部具有由低介电常数(Low-k)材料构成的绝缘层30a，且在表面具有由铝构成的焊盘32。第1绝缘层33包括由SiN构成的绝缘层31a和由聚酰亚胺构成的绝缘层31b。
在第1绝缘层33中形成有锥状(圆锥状)的通路孔33a，在第2绝缘层35中形成有锥状(圆锥状)的通路孔35a。并且，在通路孔33a中填充有导体33b，构成填充通路孔，在通路孔35a中填充有导体35b，构成填充通路孔。另外，在阻焊层37的开口部37a处填充有构成外部连接端子38的焊锡37b。外部连接端子38由焊锡球构成。
在试样Leg1中，在电子零件30的焊盘32的正上方(箭头Z2方向)配置有通路孔33a、35a和外部连接端子38。相对于此，在试样Leg2～Leg4中，通路孔33a、35a和外部连接端子38的位置、特别是主面(X-Y平面)上的二维位置中箭头X1、X2方向的位置(X坐标)相对于电子零件30的焊盘32(基准位置)偏移。
在试样Leg1中，如图11A所示，第1绝缘层33中的端子位置L1、第2绝缘层35中的端子位置L2和外部连接端子38的端子位置L3是重合的。另外，端子位置L3相当于连接外部连接端子38和第2导体层36的位置。端子位置L2相当于连接第2导体层36和第1导体层34的位置。另外，端子位置L1相当于连接第1导体层34和电子零件30的焊盘32的位置。
在试样Leg2中，如图11B所示，端子位置L2与端子位置L3重合，端子位置L2、L3自端子位置L1向箭头X2侧偏移。即，通路孔33a配置在焊盘32的正上方，但通路孔35a和外部连接端子38并未配置在焊盘32的正上方。但是，外部连接端子38配置在通路孔35a的正上方。
在试样Leg3中，如图11C所示，端子位置L1与端子位置L2重合，端子位置L3自端子位置L1、L2向箭头X2侧偏移。即，通路孔33a、35a配置在焊盘32的正上方，但外部连接端子38并未配置在焊盘32和通路孔35a的任一方的正上方。
在试样Leg4中，如图11D所示，端子位置L1～L3均不是重合的，各端子位置L2、L3自端子位置L1向箭头X2侧偏移。即，通路孔33a配置在焊盘32的正上方，但通路孔35a和外部连接端子38并未配置在焊盘32的正上方。另外，外部连接端子38也未配置在通路孔35a的正上方。
模拟试验的测量者测量了将上述试样Leg1～Leg4中的各试样的温度从180degC冷却至-40degC时的应力。此时，利用子模型方法解析整个封装，且计算了详细部分(参照图11A～图11D)的各部分的应力。另外，子模型方法是指将利用粗略的模型(全模型，full model)解析后得到的结果施加于精细制作至细微部分的模型(子模型，subl model)，从而对详细的模型进行将整体状况考虑在内的解析的方法。
试样Leg1～Leg4的模拟试验结果如图12所示。测量者测量了在将通路孔33a、35a的直径设定为30μm、50μm、70μm的情况下的试样Leg1～Leg4的应力。如图12的图表所示，在所有直径中，试样Leg4(参照图11D)的应力最小，其他试样Leg1～Leg3的应力以试样Leg3(参照图11C)、试样Leg2(参照图11B)、试样Leg1(参照图11A)的顺序变大。
未偏移设置的试样Leg1的应力比偏移设置的其他试样Leg2～Leg4的应力大。由此可以推断出，在减小线路板的应力的方面，优选使端子位置L3自焊盘200a的正上方偏移。
试样Leg2的应力比试样Leg3的应力大。由此可以推断出，在减小线路板的应力方面，优选使由外层侧的第2导体层36产生的偏移量(第2偏移量)大于由内层侧的第1导体层34产生的偏移量(第1偏移量)。另外，也可以推断出，优选最外层侧的第2导体层36处的偏移量最大。另外，也可以推断出，优选最内层侧的第1导体层34处的偏移量最小。
试样Leg4的应力最小。由此可以推断出，优选使端子位置在多个层中呈阶段性地偏移。在该情况下，总偏移量相当于各层中的偏移量(第1偏移量和第2偏移量)之和。
此外，测量者还对图13所示的试样Leg4执行了与端子位置L1、L2、L3相关的模拟试验。在试样Leg4中，在通路孔33a中填充有导体33b，构成用于连接第1导体层34与电子零件30的焊盘的第1连接部41，在通路孔35a中填充有导体35b，构成用于连接第2导体层36与第1导体层34的第2连接部42，在开口部37a中填充有焊锡37b，构成用于连接外部连接端子38与第2导体层36的第3连接部43。第1连接部41的位置相当于端子位置L1，第2连接部42的位置相当于端子位置L2，第3连接部43的位置相当于端子位置L3。这里，第1连接部41和第2连接部42的直径d111为70μm，第1连接部41和第2连接部42上的焊盘直径d112为150μm。另外，第3连接部43的直径d113为200μm，第3连接部43上的焊盘直径d114为280μm。
下面研究端子位置L1、L2、L3与应力分布的关系。
在使端子位置L2与端子位置L3重合且将端子位置L1与端子位置L2的距离d101(第1偏移量)设定为500μm时(参照图14A)的模拟试验结果如图14B所示。在该情况下，第3连接部43(外部连接端子38)配置在第2连接部42(通路孔35a)的正上方。如图14B的图表所示，此时应力最大的位置是端子位置L1、L2，应力的最大值约为245MPa。
在将端子位置L2与端子位置L3的距离d102(第2偏移量)设定为65μm且将端子位置L1与端子位置L2的距离d101(第1偏移量)设定为435μm时(参照图15A)的模拟试验结果如图15B所示。在该情况下，第3连接部43(外部连接端子38)配置在第2连接部42(通路孔35a)的正上方。第3连接部43(外部连接端子38)的箭头X1侧(参照图13)的边界与第2连接部42(通路孔35a)的箭头X1侧(参照图13)的边界在箭头Z1、Z2方向(参照图13)上重叠。如图15B的图表所示，此时应力最大的位置是端子位置L2，应力的最大值约为190MPa。
在将端子位置L2与端子位置L3的距离d102(第2偏移量)设定为135μm且将端子位置L1与端子位置L2的距离d101(第1偏移量)设定为365μm时(参照图16A)的模拟试验结果如图16B所示。在该情况下，第3连接部43(外部连接端子38)的箭头X1侧(参照图13)的边界与第2连接部42(通路孔35a)的箭头X2侧(参照图13)的边界在箭头Z1、Z2方向(参照图13)上重叠，第3连接部43离开第2连接部42的正上方。即，在第3连接部43并未配置在第2连接部42的正上方，且第1连接部41的正上方未配置有第2连接部42的范围内，距离d102(第2偏移量)最小。如图16B的图表所示，此时应力最大的位置是端子位置L2，应力的最大值约为100MPa。
在将端子位置L2与端子位置L3的距离d102(第2偏移量)设定为430μm且将端子位置L1与端子位置L2的距离d101(第1偏移量)设定为70μm时(参照图17A)的模拟试验结果如图17B所示。在该情况下，第2连接部42(通路孔35a)的箭头X1侧(参照图13)的边界与第1连接部41(通路孔33a)的箭头X2侧(参照图13)的边界在箭头Z1、Z2方向(参照图13)上重叠。即，第3连接部43并未配置在第2连接部42的正上方，且在第1连接部41的正上方未配置有第2连接部42的范围内，距离d102(第2偏移量)最大。如图17B的图表所示，此时应力最大的位置为端子位置L2，应力的最大值约为85MPa。
在使端子位置L1与端子位置L2重合且将端子位置L2与端子位置L3的距离d102(第2偏移量)设定为500μm时(参照图18A)的模拟试验结果如图18B所示。在该情况下，第2连接部42(通路孔35a)配置在第1连接部41(通路孔33a)的正上方。第1连接部41(通路孔33a)与第2连接部42(通路孔35a)在箭头Z1、Z2方向(参照图13)上重叠。如图18B的图表所示，此时应力最大的位置为端子位置L1、L2，应力的最大值约为120MPa。
图19表示端子位置L2与端子位置L3的距离d102(第2偏移量)、和应力分布之间的关系。如该图表所示，在距离d102(第2偏移量)为135μm(参照图16A)～430μm(参照图17A)的范围内的数值的情况下，能够获得较小的应力。由此可以推断出，通过不将通路孔35a配置在形成于与用于形成通路孔35a的第2绝缘层35(层间绝缘层)的下层相邻的第1绝缘层33(其他的层间绝缘层)中的其他的通路孔33a的正上方，能够缓和向电子零件30传递的应力。另外也可以推断出，通过不将外部连接端子38配置在形成于用于设置外部连接端子38的第2绝缘层35(层间绝缘层)中的通路孔35a的正上方，也能缓和向电子零件30传递的应力。此外，还能推断出，在减小线路板的应力的方面，优选使由外层侧的第2导体层36产生的偏移量(第2偏移量)大于由内层侧的第1导体层34产生的偏移量(第1偏移量)。
另外，在层叠有3层以上的层间绝缘层和导体层的情况下，也能获得同样的倾向。
如上所述，在本实施方式的线路板20中，在焊盘200a等的电连接方面能够获得更高的可靠性。在进行了上述图7A～图8D所示的工序后，进一步层叠绝缘层230、240和布线层130、140，从而能够制造上述线路板20。但是，为了形成填充通路孔，在通路孔212a的内侧填充导体212b，在通路孔221a的内侧填充导体221b，在通路孔222a的内侧填充导体222b，在通路孔232a的内侧填充导体232b，在通路孔241a的内侧填充导体241b，在通路孔242a的内侧填充导体242b。
以上，说明了本发明的实施方式的线路板及其制造方法，但本发明并不限定于上述实施方式。例如也可以像下述那样地变形而实施本发明。
实施方式1、2的线路板也可以内置不仅在第2面上具有焊盘、在第1面上也具有焊盘的电子零件。例如在实施方式1的线路板内置不仅在第2面上具有焊盘200c和其引出布线200d、在第1面上也具有焊盘200c和其引出布线200d的电子零件200的情况下，如图20所示，通过避开电子零件200的多个焊盘200c(第2焊盘)的正上方地形成外部连接端子311b、312b(第3外部连接端子和第4外部连接端子)，不仅能像上述那样地减小作用于第2面的焊盘200a的应力，还能减小作用于第1面的焊盘200c的应力。在该图20的例子中，分别避开从焊盘区域R31的内侧边界到间隙R12的外侧边界的连续的区域R30地配置外部连接端子311b、312b。外部连接端子311b与焊盘200c借助由通路孔211a和导体211b构成的保形通路孔而彼此电连接，外部连接端子312b与焊盘200c借助由通路孔212a和导体212b构成的保形通路孔而彼此电连接。
图21是表示将焊盘200c(第2焊盘)、外部连接端子311b(第3外部连接端子)和外部连接端子312b(第4外部连接端子)投影到基板101的第1面上的情况下的上述构成构件的二维配置状况的图。
在图21所示的线路板10中，在将焊盘200c、外部连接端子311b和外部连接端子312b投影到基板101的第1面上的情况下，外部连接端子311b被焊盘200c围起来地配置，焊盘200c和外部连接端子311b被外部连接端子312b围起来地配置。即，在第1面侧，在被外部连接端子312b(第4外部连接端子)围起来的第4区域R4的内层配置焊盘200c，在外层配置外部连接端子311b(第3外部连接端子)。并且，外部连接端子311b配置在被焊盘200c围起来的内部区域R3(第3区域)的外层。另一方面，在第2面侧，如上述图1所示，在被外部连接端子322b(第2外部连接端子)围起来的第2区域R2的内层配置焊盘200a，在外层配置外部连接端子321b(第1外部连接端子)。并且，外部连接端子321b配置在被焊盘200a围起来的内部区域R1(第1区域)的外层。
采用该种构造，能够在电子零件200的内侧(内部区域R1、R3)配置外部连接端子321b和外部连接端子311b(第1外部连接端子和第3外部连接端子)。另外，能够在电子零件200的外侧(外部区域R20、R40)配置外部连接端子322b、312b(第2外部连接端子和第4外部连接端子)。因而，不会导致线路板10的大型化、与线路板10的大型化相对应地发生的连接可靠性的下降等，能够安装不仅第2面上的布线密度高且第1面的布线密度也高的电子零件200。
实施方式1、2的线路板也可以内置多个电子零件。例如在实施方式1的线路板内置有电子零件200、400的情况下，例如如图22所示，通过与上述图20、图21所示的配置方式相同地配置第1面侧的外部连接端子311b、312b等和第2面侧的外部连接端子321b、322b等，也能获得上述效果。在该情况下，外部连接端子311b相当于第1外部连接端子，外部连接端子312b相当于第2外部连接端子。另外，焊盘200a、200c均相当于第1焊盘。另外，电子零件200中的焊盘200a的布局或间隙R12等与电子零件400中的焊盘200c的布局或间隙R32等可以相同，也可以不同。
实施方式1的线路板10和实施方式2的线路板20中的通路孔可以构成保形通路孔，也可以构成填充通路孔。例如在实施方式1中，例如如图23所示，也可以使通路孔212a、221a、222a构成为填充有导体212b、221b、222b的填充通路孔。
在实施方式1、2中，在能够确保形成面的平坦性等情况下，也可以在间隙R12的正上方配置外部连接端子。例如在实施方式1中，如图24所示，也可以避开容易发热的焊盘200a的正上方地在间隙R12的正上方(线路板10的主面的法线方向)配置开口部323a和外部连接端子323b。
在上述实施方式中，呈格栅状地排列外部连接端子321b(第1外部连接端子)，但外部连接端子321b的排列形态是任意的。例如如图25所示，也可以呈交错图案(staggeredpattern)状地排列外部连接端子321b。另外，也可以呈环状地排列外部连接端子321b。特别是，如图26所示，优选采用构成四边形轮廓的2列以上的点排列方式。或者，特别如图27所示，优选采用构成四边形轮廓的1列的点排列方式。外部连接端子321b的数量并不限定于是多个，也可以是1个。
外部连接端子321b的间距并不限定于上述间距(最小间距d11、d12)，可以依据用途等进行变更。
除此之外，外部连接端子322b(第2外部连接端子)的在外部区域R20中的排列形态或焊盘200a的在焊盘区域R11中的排列形态也是任意的。另外，外部连接端子322b和焊盘200a的间距或数量等也是任意的。
电子零件200或400的种类是任意的。例如除了IC电路等主动零件之外，也可以采用电容器、电阻和线圈等被动零件等等，可以采用任意的电子零件。
在上述实施方式中，可以任意地改变各层的材质、尺寸和层数等。
例如在降低制造成本等方面，采用上述图3所示那样的简单构造的线路板10是有利的。另一方面，例如为了实现高功能化等，也可以在形成了图8D所示的构造后，进一步继续层叠而形成一面具有3层以上的线路板。
在不脱离本发明的主旨的范围内可以任意地改变上述实施方式的工序的顺序。另外，也可以依据用途等省略不必要的工序。
以上说明了本发明的实施方式，但应该理解成：设计上的设置方法、因其他因素的影响而必须进行的各种修改、组合包含在“权利要求”所述的技术方案、“用于实施发明的实施方式”所述的具体例所对应的发明范围中。
工业实用性
本发明的线路板适合用在电子设备的电路基板中。另外，本发明的线路板的制造方法适合用于制造电子设备的电路基板。
附图标记说明
10、20、线路板；
11、层叠部(第2层叠部)；
12、层叠部(第1层叠部)；
21、22、外部连接端子；
41～43、第1～第3连接部；
100、线路板；
101、基板；
102a、102b、布线层；
110、120、130、140、布线层(导体层)；
200、电子零件；
200a、焊盘(第1焊盘)；
200b、引出布线；
200c、焊盘(第2焊盘、第1焊盘)；
200d、引出布线；
210、220、绝缘层(层间绝缘层)；
211a、212a、221a、222a、通路孔；
211b、212b、221b、222b、导体；
230、240、绝缘层(层间绝缘层)；
232a、241a、242a、通路孔；
232b、241b、242b、导体；
310、阻焊层；
311a、开口部；
311b、外部连接端子(第3外部连接端子、第1外部连接端子)；
312a、开口部；
312b、外部连接端子(第4外部连接端子、第2外部连接端子)；
320、阻焊层；
321a、开口部；
321b、外部连接端子(第1外部连接端子)；
322a、开口部；
322b、外部连接端子(第2外部连接端子)；
323a、开口部；323b、外部连接端子；
400、电子零件；
1000、其他的线路板(其他的第1线路板)；
2000、其他的线路板(其他的第2线路板)；
d11、d12、第1外部连接端子彼此的最小间距；
d21、d22、第1焊盘彼此的最小间距；
R1、内部区域(第1区域)；
R2、第2区域；
R3、内部区域(第3区域)；
R4、第4区域；
R10、R30、从焊盘区域的内侧边界到间隙的外侧边界的连续的区域；
R11、R31、焊盘区域；
R12、R32、间隙；
R20、R40、外部区域；
R100、空间(开口部)。

Claims (21)

1.一种线路板，其包括：
基板，将该基板的正反面中的一个面视作第1面，将另一个面视作第2面；
第1层叠部，其层叠在上述基板的上述第2面侧；
第1外部连接端子和多个第2外部连接端子，该第1外部连接端子和多个第2外部连接端子隔着上述第1层叠部形成在上述基板的上述第2面侧；
电子零件，其配置在上述基板的内部，且在该电子零件的上述第2面侧的面上具有多个第1焊盘，
该线路板的特征在于，
上述第1焊盘与上述第1外部连接端子电连接，并且上述第1焊盘与上述第2外部连接端子电连接；
避开上述第1焊盘的正上方地形成上述第1外部连接端子和上述第2外部连接端子；
在将上述多个第1焊盘、上述第1外部连接端子和上述多个第2外部连接端子投影到上述基板的第2面上的情况下，上述第1外部连接端子被上述多个第1焊盘围起来地配置，上述第1焊盘和上述第1外部连接端子被上述多个第2外部连接端子围起来地配置；
其中，在上述基板中形成有开口部；
上述电子零件配置在上述开口部中；
还避开上述开口部中的上述基板与上述电子零件之间的间隙的正上方地形成上述第1外部连接端子和上述第2外部连接端子。
2.根据权利要求1所述的线路板，其特征在于，
该线路板具有多个上述第1外部连接端子；
上述多个第1外部连接端子呈格栅状或交错图案状地排列。
3.根据权利要求1所述的线路板，其特征在于，
该线路板具有多个上述第1外部连接端子；
上述多个第1外部连接端子的排列方式是构成四边形轮廓的2列以上的点排列方式。
4.根据权利要求1所述的线路板，其特征在于，
该线路板具有多个上述第1外部连接端子；
上述多个第1外部连接端子的排列方式是构成四边形轮廓的1列的点排列方式。
5.根据权利要求1所述的线路板，其特征在于，
该线路板具有多个上述第1外部连接端子；
至少在一个方向的排列中，上述第1外部连接端子彼此的最小间距是上述电子零件的上述第1焊盘彼此的最小间距的2倍以上。
6.根据权利要求1所述的线路板，其特征在于，
上述第1层叠部具有含有树脂的层；
在上述基板与上述电子零件之间的上述间隙中填充有上述第1层叠部的上述树脂。
7.根据权利要求1～6中任意一项所述的线路板，其特征在于，
从内侧向外侧依次配置：在外层用于形成上述第1外部连接端子的区域；在内层用于形成上述电子零件的上述第1焊盘且在外层不形成上述第1外部连接端子和上述第2外部连接端子中的任一者的区域；在外层用于形成上述第2外部连接端子的区域。
8.根据权利要求1～6中任意一项所述的线路板，其特征在于，
交替层叠层间绝缘层和导体层而构成上述第1层叠部；
上述电子零件的至少1个上述第1焊盘与上述第1层叠部含有的至少1个导体层借助形成在上述层间绝缘层中的通路孔而电连接。
9.根据权利要求1～6中任意一项所述的线路板，其特征在于，
上述第1层叠部包括多个层间绝缘层和多个导体层；
上述电子零件的至少1个上述第1焊盘借助上述多个导体层和形成在上述层间绝缘层中的通路孔与上述第1外部连接端子或上述第2外部连接端子电连接；
在上述多个导体层的至少1层中，使端子位置从内层侧向外层侧自上述第1焊盘正上方偏移。
10.根据权利要求9所述的线路板，其特征在于，
在最外层侧的导体层中，上述端子位置的偏移量最大。
11.根据权利要求9所述的线路板，其特征在于，
在最内层侧的导体层中，上述端子位置的偏移量最小。
12.根据权利要求9所述的线路板，其特征在于，
外层侧的导体层的上述端子位置的偏移量比内层侧的导体层的上述端子位置的偏移量大。
13.根据权利要求9所述的线路板，其特征在于，
上述端子位置在多个层中呈阶段性地偏移。
14.根据权利要求9所述的线路板，其特征在于，
在上述第1层叠部中，上述通路孔中的至少1个通路孔不配置在下述位置，即，形成在与用于形成该通路孔的上述层间绝缘层的下层相邻的其他的上述层间绝缘层中的其他的上述通路孔的正上方。
15.根据权利要求9所述的线路板，其特征在于，
上述第1外部连接端子或上述第2外部连接端子不配置在下述位置，即，形成在用于设置该端子的上述层间绝缘层中的上述通路孔的正上方。
16.根据权利要求1～6中任意一项所述的线路板，其特征在于，
该线路板借助上述第1外部连接端子和上述第2外部连接端子中的至少一方安装在其他的第1线路板上。
17.根据权利要求16所述的线路板，其特征在于，
在上述基板的上述第1面侧具有外部连接端子，该线路板借助该第1面侧的外部连接端子安装在其他的第2线路板上。
18.根据权利要求1～6中任意一项所述的线路板，其特征在于，
该线路板包括：
第2层叠部，其层叠在上述基板的上述第1面侧；
第3外部连接端子和多个第4外部连接端子，该第3外部连接端子和多个第4外部连接端子隔着上述第2层叠部形成在上述基板的上述第1面侧，
上述电子零件在上述第1面侧的面上具有多个第2焊盘；
上述第2焊盘与上述第3外部连接端子电连接，且上述第2焊盘与上述第4外部连接端子电连接；
避开上述第2焊盘的正上方地形成上述第3外部连接端子和上述第4外部连接端子；
在将上述多个第2焊盘、上述第3外部连接端子和上述多个第4外部连接端子投影到上述基板的第1面上的情况下，上述第3外部连接端子被上述多个第2焊盘围起来地配置，上述第2焊盘和上述第3外部连接端子被上述多个第4外部连接端子围起来地配置。
19.根据权利要求1～6中任意一项所述的线路板，其特征在于，
上述电子零件是具有再布线层的电子零件。
20.一种线路板的制造方法，该线路板在将正反面中的一个面视作第1面、将另一个面视作第2面的基板的内部配置有在上述第2面侧的面上具有多个第1焊盘的电子零件，该方法的特征在于，
包括如下步骤：
在上述基板中形成开口部；
将上述电子零件配置在上述开口部中；
在上述基板的上述第2面侧层叠第1层叠部；
在上述第1层叠部的上述第2面侧的面上的偏离上述多个第1焊盘的正上方的位置上，以如下的方式并且避开上述开口部中的上述基板与上述电子零件之间的间隙的正上方地形成与上述多个第1焊盘电连接的第1外部连接端子和多个第2外部连接端子，即，上述第1外部连接端子配置在被上述多个第1焊盘围起来的区域内，且上述第1焊盘和上述第1外部连接端子配置在被上述多个第2外部连接端子围起来的区域内。
21.根据权利要求20所述的线路板的制造方法，其特征在于，
该方法包括如下步骤，即，自上述电子零件的上述多个第1焊盘的正上方偏离规定距离地配置上述第1外部连接端子和上述第2外部连接端子；
按照偏离了上述规定距离的配置形态，形成上述第1外部连接端子和上述第2外部连接端子。
CN201080005336.7A 2009-05-29 2010-04-15 线路板及其制造方法 Active CN102293072B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US18226109P 2009-05-29 2009-05-29
US61/182,261 2009-05-29
US12/566,738 US8373073B2 (en) 2009-05-29 2009-09-25 Wiring board and method for manufacturing the same
US12/566,738 2009-09-25
PCT/JP2010/056779 WO2010137420A1 (ja) 2009-05-29 2010-04-15 配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102293072A CN102293072A (zh) 2011-12-21
CN102293072B true CN102293072B (zh) 2014-07-02

Family

ID=43218934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080005336.7A Active CN102293072B (zh) 2009-05-29 2010-04-15 线路板及其制造方法

Country Status (6)

Country Link
US (1) US8373073B2 (zh)
JP (2) JPWO2010137420A1 (zh)
KR (1) KR20110050484A (zh)
CN (1) CN102293072B (zh)
TW (1) TW201101953A (zh)
WO (1) WO2010137420A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT9551U1 (de) * 2006-05-16 2007-11-15 Austria Tech & System Tech Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil
TWI446497B (zh) 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR101497229B1 (ko) * 2013-08-14 2015-02-27 삼성전기주식회사 임베디드용 전자부품, 전자부품 내장기판 및 전자부품 내장기판 제조방법
JP2015185828A (ja) 2014-03-26 2015-10-22 イビデン株式会社 電子部品内蔵多層配線板およびその製造方法
KR102387541B1 (ko) 2015-03-25 2022-04-18 삼성전자주식회사 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
CN105093728A (zh) * 2015-07-10 2015-11-25 武汉华星光电技术有限公司 一种驱动电路及液晶显示面板
US20170053884A1 (en) * 2015-08-17 2017-02-23 Mediatek Inc. Structure and layout of ball grid array packages
CN105161879A (zh) * 2015-09-24 2015-12-16 上海埃而生电气有限公司 多层pcb中央配电盒
US10985098B2 (en) * 2016-04-25 2021-04-20 Kyocera Corporation Electronic component mounting substrate, electronic device, and electronic module
KR102073294B1 (ko) 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
CN207369413U (zh) 2017-09-27 2018-05-15 京东方科技集团股份有限公司 一种线路板、显示驱动装置及显示装置
CN110740569A (zh) * 2018-07-19 2020-01-31 鸿富锦精密工业(武汉)有限公司 印刷电路板
KR102140554B1 (ko) * 2018-09-12 2020-08-03 삼성전자주식회사 반도체 패키지 및 패키지 실장 기판
KR20200070773A (ko) 2018-12-10 2020-06-18 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271032A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2003298005A (ja) * 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008243925A (ja) * 2007-03-26 2008-10-09 Cmk Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233678A (ja) 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JP4651159B2 (ja) 2000-06-23 2011-03-16 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP4321980B2 (ja) 2001-07-27 2009-08-26 イビデン株式会社 多層プリント配線板の製造方法
JP4167001B2 (ja) 2002-04-15 2008-10-15 日本特殊陶業株式会社 配線基板の製造方法
JP3844467B2 (ja) 2003-01-08 2006-11-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2008311508A (ja) 2007-06-15 2008-12-25 Shinko Electric Ind Co Ltd 電子部品パッケージおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271032A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2003298005A (ja) * 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008243925A (ja) * 2007-03-26 2008-10-09 Cmk Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPWO2010137420A1 (ja) 2012-11-12
WO2010137420A1 (ja) 2010-12-02
TW201101953A (en) 2011-01-01
KR20110050484A (ko) 2011-05-13
US8373073B2 (en) 2013-02-12
CN102293072A (zh) 2011-12-21
US20100300738A1 (en) 2010-12-02
JP2012109610A (ja) 2012-06-07

Similar Documents

Publication Publication Date Title
CN102293072B (zh) 线路板及其制造方法
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
JP5090749B2 (ja) 半導体パッケージ及びその製造方法
US7889511B2 (en) Electronic carrier board applicable to surface mount technology
US7504922B2 (en) Embedded inductor element and chip package applying the same
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
JP5182448B2 (ja) 部品内蔵基板
US20080000680A1 (en) Printed circuit board and method of manufacturing the same
US20150171064A1 (en) Package assembly and method for manufacturing the same
JP6600573B2 (ja) 配線基板及び半導体パッケージ
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
US7968800B2 (en) Passive component incorporating interposer
JP6093093B2 (ja) 半導体モジュール
CN101777548B (zh) 内埋芯片基板及其制作方法
KR20160095520A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
JP7249852B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
CN111052880A (zh) 电路板及其制造方法
JP2020013917A (ja) 配線基板
JP2009123916A (ja) 部品内蔵型多層プリント配線板及びその製造方法
CN113658874A (zh) 一种芯片封装结构的制作方法及芯片封装结构
JP5789872B2 (ja) 多層配線基板
JP2010040669A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant