DE102006001767A1 - Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben - Google Patents

Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102006001767A1
DE102006001767A1 DE102006001767A DE102006001767A DE102006001767A1 DE 102006001767 A1 DE102006001767 A1 DE 102006001767A1 DE 102006001767 A DE102006001767 A DE 102006001767A DE 102006001767 A DE102006001767 A DE 102006001767A DE 102006001767 A1 DE102006001767 A1 DE 102006001767A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor module
coplanar
contacts
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006001767A
Other languages
English (en)
Other versions
DE102006001767B4 (de
Inventor
Markus Dr.rer.nat. Brunnbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006001767A priority Critical patent/DE102006001767B4/de
Priority to US11/622,773 priority patent/US7592689B2/en
Publication of DE102006001767A1 publication Critical patent/DE102006001767A1/de
Application granted granted Critical
Publication of DE102006001767B4 publication Critical patent/DE102006001767B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Halbleitermodul (1) mit Halbleiterchips (2 bis 7) und ein Verfahren zur Herstellung desselben. Dazu weist das Halbleitermodul (1) eine koplanare Unterseite (8) auf, die eine aktive Oberseite (9, 10) mindestens eines Halbleiterchips (2, 3) und eine Oberseite (11) einer Kunststoffgehäusemasse (12) aufweist. Die koplanare Unterseite (8) besitzt eine Verdrahtungsstruktur (13), die im Zentrum gleichmäßig verteilt Außenkontaktflächen (14) aufweist. Auf den Außenkontaktflächen (14) sind Außenkontakte (15) angeordnet. Auf den Randbereichen (16 bis 19) der koplanaren Unterseite (8) ist mindestens ein oberflächenmontierbares Halbleiterbauelement (4 bis 7) angeordnet, das eine Bauhöhe (h) aufweist, die geringer als die Höhe (H) der Außenkontakte (15) des Halbleitermoduls (1) ist.

Description

  • Die Erfindung betrifft ein Halbleitermodul mit Halbleiterchips, wobei das Halbleitermodul eine koplanare Unterseite aufweist, die eine aktive Oberseite mindestens eines Halbleiterchips und eine Oberseite einer Kunststoffgehäusemasse umfasst. Auf der koplanaren Unterseite ist eine Verdrahtungsstruktur angeordnet, die Außenkontaktflächen auf denen Außenkontakte angeordnet sind, aufweist.
  • Ein derartig in einer Kunststoffgehäusemasse aufgebautes Halbleitermodul ist auch unter dem Stichwort Halbleitermodul in einem "universal package" bekannt. Das "universal package" hat den Vorteil, dass ein Verbundkörper aus Halbleiterchips und Kunststoffgehäusemasse geschaffen wird, der durch eine koplanare Fläche aus aktiven Oberseiten von Halbleiterchips und der Oberseite einer Kunststoffgehäusemasse gekennzeichnet ist, wobei die Randbereiche und die Rückseiten der jeweiligen Halbleiterchips von Kunststoffgehäusemasse eingebettet sind.
  • Ein derartiges "universal package" hat den Vorteil, dass auf der koplanaren Oberfläche eine mehrschichtige Verdrahtungsstruktur aufgebracht werden kann, um die Elektroden der Halbleiterelemente der eingebetteten Halbleiterchips untereinander und mit entsprechend großen Außenkontaktflächen zu verbinden, auf denen dann oberflächenmontierbare Außenkontakte positionierbar bzw. auflötbar sind. Bei derartigen Halbleiterleistungsmodulen ergibt sich das Problem, dass je nach dem wie viele Halbleiterchips zu einem Halbleitermodul zusammengefasst werden, die Anzahl der Außenkontaktflächen in belie bige Höhe steigen kann. Je größer jedoch die Anzahl der Außenkontakte ist, um so schwieriger wird es, diese Außenkontakte auf einer übergeordneten Schaltungsplatine anzuordnen und zuverlässig mit entsprechenden Kontaktanschlussflächen der Schaltungsplatine elektrisch zu verbinden. Demnach besteht der Bedarf, die Anzahl der zu verbindenden oberflächenmontierbaren Außenkontakte auf ein notwendiges Maß zu reduzieren.
  • Aus der Druckschrift US 2003/0198034 A1 ist ein Halbleitermodul bekannt, das einen ersten Halbleiterchip aufweist, der eine aktive Oberseite und eine inaktive Rückseite umfasst, wobei die aktive Oberseite mindestens in einen ersten Anschlussbereich und in einen zweiten Anschlussbereich aufgeteilt ist. Ferner weist das Halbleiterchipmodul einen zweiten Halbleiterchip auf, der eine aktive Oberseite und eine inaktive Rückseite besitzt und auf dem zweiten Anschlussbereich des ersten Halbleiterchips über Flipchipkontakte verbunden ist. Schließlich besitzt das Halbleitermodul ein Substrat mit einer Oberseite und einer Unterseite, wobei die Oberseite zur Montage des ersten Verbindungsbereichs des ersten Halbleiterchips darauf über Flipchipkontakte vorgesehen ist. Dazu hat das Substrat eine vorbestimmte Höhe, die größer ist, als die Dicke des zweiten Halbleiterchips. Schließlich weist das Halbleitermodul eine gedruckte übergeordnete Schaltung zum Montieren des Substrats mit Hilfe einer Oberflächenmontage auf.
  • Bei diesem bekannten Halbleitermodul ist es möglich, die Außenanschlüsse durch Halbleiterchips, die in Randbereichen des ersten Halbleiterchips angeordnet sind zu reduzieren, jedoch ist die Dicke der zusätzlichen Halbleiterchips derart groß, dass oberflächenmontierbare Außenkontakte im Zentrum des ers ten Halbleiterchips nicht in ihrer Höhe ausreichen, um diese auf einer übergeordneten Schaltungsplatine zu montieren. Vielmehr ist es bei dem bekannten Halbleitermodul vorgesehen, diese zentralen oberflächenmontierbaren Außenkontakte des ersten Halbleiterchips durch ein Zwischensubstrat derart zu verlängern, oder zu vergrößern, dass mit Hilfe des Zwischensubstrats das Halbleitermodul auf einer übergeordneten Schaltungsplatine montiert werden kann.
  • Diese Lösung hat den Nachteil, dass sowohl für das erste Halbleitersubstrat, dass auf seiner Unterseite zusätzliche Halbleiterchips mit Flipchipkontakten trägt, als auch für die Außenkontakte des ersten Halbleiterchips eine gleichbleibende Lotkugelgröße vorgesehen ist. Damit ist es unmöglich, dass auf das zusätzliche Substrat verzichtet werden kann und dass die im Zentrum befindlichen Außenkontakte ausreichen, um die Höhe oder Dicke der zweiten flipchipmontierten Halbleiterbauteile zu überbrücken.
  • Aufgabe der Erfindung ist es, ein möglichst kostengünstiges Halbleitermodul zu schaffen, dass es einerseits ermöglicht, beliebig viele Halbleiterchips in einer gemeinsamen Kunststoffgehäusemasse zu verbinden und die resultierenden Außenkontaktflächen zur Versorgung und zur Signalverbindung mit einer entsprechend optimierten Verdrahtungsstruktur auszustatten, wobei die Anzahl der Außenkontaktflächen auf eine optimale Anzahl zu verringern ist.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Weitere vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleitermodul mit Halbleiterchips geschaffen, wobei das Halbleitermodul eine koplanare Unterseite aufweist. Die koplanare Unterseite umfasst aktive Oberseiten mindestens eines Halbleiterchips und eine Oberseite einer Kunststoffgehäusemasse. Auf der koplanare Unterseite ist eine Verdrahtungsstruktur angeordnet, die im Zentrum gleichmäßig verteilt Außenkontaktflächen aufweist. Auf den Außenkontaktflächen sind Außenkontakte angeordnet, wobei auf den Randbereichen der koplanaren Unterseite mindestens ein oberflächenmontierbares Halbleiterbauelement angeordnet ist, dass eine Bauhöhe aufweist, die geringer als die Höhe der Außenkontakte des Halbleitermoduls ist.
  • Dieses Halbleitermodul hat den Vorteil, dass auf distanzüberbrückende Zwischensubstrate, wie im Stand der Technik, verzichtet werden kann. Damit können die Kosten für ein derartiges Zwischensubstrat eingespart werden. Ferner hat dieses Halbleitermodul den Vorteil, dass es die außergewöhnlichen Vorteile des "universal package-Verfahren" nutzt, um eine entsprechend koplanare Fläche zur Verfügung zu stellen, auf der weitere Halbleiterchips mit Flipchipkontakten angeschlossen werden können, und auf der eine ausreichende Anzahl von Außenkontakten zur Montage auf einer übergeordneten Schaltungsplatine vorgesehen werden können.
  • Durch das Anbringen mindestens eines zusätzlichen Halbleiterbauelements mit Flipchipkontakten auf der koplanaren Unterseite des Halbleitermoduls in Verbindung mit der Verdrahtungsstruktur ist es in vorteilhafter Weise möglich, die Außenkontaktflächen auf ein Minimum zu begrenzen. Ferner wird durch den Größenunterschied zwischen Flipchipkontakten und Außenkontakten für das Halbleitermodul ein Bauteil geschaffen, dass mit den zentralen Außenkontakten direkt auf einer übergeordneten Schaltungsplatine ohne Zwischensubstrat oberflächenmontierbar ist.
  • In einer bevorzugten Ausführungsform der Erfindung ist die Verdrahtungsstruktur derart optimiert, dass im Zusammenwirken des oberflächenmontierten Halbleiterbauelements mit dem Halbleiterchip der koplanaren Fläche das Zentrum eine minimierte Anzahl von Außenkontakten aufweist. Damit ist der Vorteil verbunden, dass eine zuverlässige Montage des Halbleitermoduls auf einer übergeordneten Schaltungsplatine mit Hilfe der im Zentrum befindlichen Außenkontakte möglich ist.
  • Weiterhin ist es vorgesehen, dass oberflächenmontierbare Halbleiterbauelemente im Randbereich der koplanaren Unterseite angeordnet sind und Halbleiterchips mit Flipchipkontakten aufweisen. Diese haben den Vorteil, dass die Flipchipkontakte eine geringere Bauhöhe aufweisen, als die Außenkontakte des Halbleitermoduls. Somit können die Dimensionen der Außenkontakte zu den Dimensionen der Flipchipkontakte derart ausgewogen sein, dass die Halbleiterbauelemente in den Randbereichen der koplanaren Fläche eine Abstandshalterung darstellen.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist die Verdrahtungsstruktur im Randbereich der koplanaren Unterseite des Halbleitermoduls Kontaktanschlussflächen in einem Muster auf, dass der Anordnung von oberflächenmontierbaren Kontakten des oberflächenmontierbaren Halbleiterbauelements entspricht. Bei dieser Ausführungsform der Erfindung ist bereits vorbereitet, dass die Verdrahtungsstruktur auf der koplanare Unterseite so gestaltet ist, dass die Flipchipkontakte der oberflächenmontierbaren Halbleiterbauelemente direkt aufgelötet werden können.
  • Weiterhin ist es vorgesehen, dass zwischen den Kontaktanschlussflächen auf der koplanaren Unterseite des Halbleitermoduls und den Außenkontaktflächen Leiterbahnen auf der koplanaren Unterseite angeordnet sind. Diese Leiterbahnen sorgen für einen Signalaustausch zwischen den oberflächenmontierbaren Halbleiterbauelementen und den Halbleiterchips in dem Bereich des "universal packages". Erst über diese Leiterbahnen ist eine Reduzierung und Optimierung der Außenkontakte des Halbleitermoduls möglich.
  • Weiterhin ist es vorgesehen, dass die Außenkontakte des Halbleitermoduls, die im Zentrum der koplanaren Fläche angeordnet sind, Lotkugeln sind. Lotkugeln haben den Vorteil, dass sie mit unterschiedlichen Durchmessern zur Verfügung stehen, so dass gewährleistet werden kann, dass die Höhe der Außenkontakte im Zentrum der koplanaren Fläche größer ist, als die Dicke der oberflächenmontierbaren Halbleiterbauteile in den Randbereichen der koplanare Fläche. Ferner kann um diese Höhendifferenz sicherzustellen in einer weiteren bevorzugten Ausführungsform der Erfindung der Halbleiterchip des oberflächenmontierbaren Halbleiterbauelements gedünnt sein. Durch Dünnen derartiger Halbleiterchips für die oberflächenmontierbaren Halbleiterbauelemente kann die Bauteilhöhe praktisch halbiert werden, was wiederum ermöglicht, kleinere Lotkugeln für die Außenkontakte im Zentrum der koplanaren Fläche vorzusehen.
  • Weiterhin ist es vorzugsweise vorgesehen, die Verdrahtungsstruktur auf der koplanaren Unterseite des Halbleitermoduls mit mehreren strukturierten Metallschichten und dazwischen angeordneten Isolationsschichten auszustatten, wobei die Metallschichten über Durchkontakte durch die Isolationsschichten untereinander elektrisch in Verbindung stehen. Mit einer derartigen mehrschichtigen Verdrahtung ist der Vorteil verbunden, dass die flächige Erstreckung der koplanaren Unterseite des Halbleitermoduls vermindert werden kann.
  • In einer speziellen Ausführungsform der Erfindung weist das Halbleitermodul zwei Halbleiterchips auf der koplanaren Unterseite auf, auf welcher eine Verdrahtungsstruktur angeordnet ist, die im Zentrum gleichmäßig verteilt Außenkontaktflächen aufweist, auf denen Außenkontakte angeordnet sind, und wobei in den vier Eckbereichen der koplanaren Unterseite jeweils ein oberflächenmontierbares Halbleiterbauelement angeordnet ist. Diese Aufteilung der koplanaren Fläche in einen zentralen Bereich mit Außenkontakten und mit vier oberflächenmontierbaren Halbleiterbauelementen an den vier Ecken hat thermische Vorteile, da die in den Eckbereichen angeordneten oberflächenmontierbaren Halbleiterbauelemente intensiv gekühlt werden können.
  • Ferner ist es vorgesehen, einen Zwischenraum zwischen der koplanaren Unterseite und den oberflächenmontierbaren Halbleiterbauelementen mit einem Unterfüllmaterial aufzufüllen. Diese Ausführungsform der Erfindung hat den Vorteil, dass eine höhere Temperaturbeständigkeit für das Halbleitermodul erreicht wird, zumal das Unterfüllmaterial die thermische Stabilität des Halbleitermoduls verbessert.
  • Ein Verfahren zur Herstellung mehrerer Halbleitermodule mit Halbleiterchips, weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Verbundkörper für mehrere Halbleitermodule in Halbleitermodulpositionen des Verbundkörpers hergestellt. Dabei sind Halbleiterchips in einer Kunststoffgehäusemasse derart angeordnet, dass die aktiven Oberseiten der Halbleiterchips und die Oberseite der Kunststoffgehäusemasse eine koplanare Fläche ausbilden. Diese koplanare Fläche ist bei dem Verbundkörper für die koplanaren Unterseiten der in den Halbleitermodulpositionen vorgesehen.
  • Nach dem Herstellen eines derartigen Verbundkörpers wird eine Verdrahtungsstruktur auf die koplanare Fläche mit Außenkontaktflächen im Zentrum der Halbleitermodulpositionen und Kontaktanschlussflächen in Randbereichen der Halbleitermodulpositionen aufgebracht. Anschließend wird der Randbereich der Halbleitermodulpositionen mit oberflächenmontierbaren Halbleiterbauelementen bestückt, wobei deren oberflächenmontierbare Kontakte mit den Kontaktanschlussflächen der koplanaren Unterseiten in den einzelnen Halbleitermodulpositionen elektrisch verbunden werden. Danach werden Außenkontakte auf den Außenkontaktflächen im Zentrum der koplanaren Fläche aufgebracht und schließlich kann der Verbundkörpers in einzelne Halbleitermodule aufgetrennt werden.
  • Dieses Verfahren hat den Vorteil, dass eine Mehrzahl von Halbleitermodulen parallel hergestellt werden kann, wobei ein plattenförmiger, freitragender Verbundkörper geschaffen wird, der wie eine Schaltungsplatine mit den oberflächenmontierbaren Halbleiterbauelementen in den Randbereichen jeder Halbleitermodulpositionen bestückt werden kann.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens werden als oberflächenmontierbare Halbleiterbauelemente Halbleiterchips mit Flipchipkontakten in den Randbereichen der Halbleitermodulpositionen auf der Verdrahtungsstruktur der koplanaren Fläche fixiert. Derart auf Halbleiterchips reduzierte Halbleiterbauelemente haben den Vorteil, dass sie einen geringen Raumbedarf auf dem Halbleitermodul beanspruchen.
  • Ferner werden Zwischenräume zwischen dem Halbleiterbauelement mit oberflächenmontierbaren Kontakten und der Oberseite der Verdrahtungsstruktur mit einem Unterfüllmaterial aufgefüllt.
  • Dieses Auffüllen erfolgt kapillar, in dem ein Werkzeug mit entsprechenden dünnflüssigen, nicht ausgehärteten und unvernetzten Epoxydharz über die Randseiten der Halbleiterbauelemente in die Zwischenräume eindringen lässt. Schließlich ist es in einem weitern Ausführungsbeispiel des Verfahrens vorgesehen, die Halbleiterchips der oberflächenmontierbaren Halbleiterbauelemente zu dünnen, bevor sie auf die koplanare Fläche aufgebracht werden.
  • Diese Verfahrensvariante hat den Vorteil, dass entsprechend der gedünnten Halbleiterchips für die oberflächenmontierbaren Halbleiterbauelemente auch die Außenkontakte in ihrer Höhe reduziert werden können, sodass eine längere Schrittweite bzw. ein geringeres Rastermaß für die Außenkontakte des Halbleitermoduls im Zentrum der koplanaren Fläche möglich wird. Schließlich kann die Verdrahtungsstruktur mehrschichtig durch entsprechend vorgesehene Metall- und Isolationsmasken photolithographisch auf die koplanare Fläche des Verbundkörpers aufgebracht werden. Dabei werden gleichzeitig Durchkontakte zwischen den einzelnen Metallisierungsebenen geschaffen, so dass eine optimale elektrische Verbindung zwischen den in den Randbereichen angeordneten oberflächenmontierbaren Halbleiterbauelementen und den zentralen Außenkontaktflächen entstehen kann.
  • Neben dem Vorteil einer kompakten Darstellungsweise von Halbleitermodulen mit Hilfe des "universal package"-Verfahren hat es sich gezeigt, dass derartige Halbleitermodule ein verbessertes Wärmeverhalten aufweisen, da die Wärme beschleunigt abgeführt werden kann. Dabei unterstützt die Flipchipmontage von oberflächenmontierbaren Halbleiterbauteilen in den Randbereichen der koplanaren Fläche diese Vorteile der Verlustwärmeabfuhr. Ferner ist festzustellen, dass mit zwei oder mehr Chips, die in einer gemeinsamen Kunststoffgehäusemasse in dem Modul vereinigt werden, durch eine photolithographisch aufgebrachte Verdrahtungsstruktur eine optimale Zusammenschaltung dieser eingebetteten Halbleiterchips möglich ist.
  • Durch dieses elektrische Verbinden zwischen den einzelnen Halbleiterchips in der Kunststoffgehäusemasse kann die Anzahl der Außenanschlüsse, die für ein Auflöten auf eine übergeordnete Schaltungsplatine benötigt werden, weitestgehend zu reduziert werden, zumal es möglich ist, die Halbleiterchips auch untereinander über die Umverdrahtungsstruktur zu verschalten. Außerdem wird über die Umverdrahtungsstruktur die Kontaktierung der Halbleiterchips in der Kunststoffgehäusemasse mit den Flipchipkontakten der oberflächenmontierbaren Halbleiterbauelemente in den Randbereichen der koplanaren Fläche verwirklicht. Dabei werden die freien Flächen für eine Reduzierung der Außenanschlüsse vorteilhafterweise auf der Unterseite des Halbleitermoduls genutzt.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 bis 5 zeigen schematische Querschnitte durch Komponenten bei der Herstellung eines Halbleitermoduls, gemäß einer Ausführungsform der Erfindung;
  • 1 zeigt einen schematischen Querschnitt durch einen Verbundkörper mit koplanarer Fläche aus Halbleiterchips und Kunststoffgehäusemasse;
  • 2 zeigt einen schematischen Querschnitt durch den Verbundkörper gemäß 1, nach Aufbringen einer Verdrahtungsstruktur auf die koplanare Fläche;
  • 3 zeigt einen schematischen Querschnitt durch den Verbundkörper gemäß 2, nach Aufbringen von Außenkontakten auf die Verdrahtungsstruktur;
  • 4 zeigt einen schematischen Querschnitt durch den Verbundkörper gemäß 3, mit ausgerichteten Halbleiterbauelementen über Randbereiche der Verdrahtungsstruktur;
  • 5 zeigt einen schematischen Querschnitt durch ein Halbleitermodul gemäß einer Ausführungsform der Erfindung.
  • 6 zeigt eine schematische Untersicht auf das Halbleitermodul gemäß 5;
  • 7 zeigt einen schematischen Querschnitt durch das Halbleitermodul gemäß 5, nach Aufbringen desselben auf eine übergeordneten Schaltungsplatine.
  • Die 1 bis 5 zeigen schematische Querschnitte durch Komponenten bei der Herstellung eines Halbleitermoduls, gemäß einer Ausführungsform der Erfindung.
  • 1 zeigt einen schematischen Querschnitt durch einen Verbundkörper 45 mit koplanarer Fläche 8 aus Halbleiterchips 2 und 3 und einer Kunststoffgehäusemasse 12. Die koplanare Fläche 8 bildet für ein einzelnes Halbleitermodul die kopla nare Unterseite 8, auf die im nachfolgenden eine Verdrahtungsstruktur aufgebracht wird. Die aktiven Oberseiten 9 und 10 der Halbleiterchips 2 und 3 bilden mit der Oberseite 11 der Kunststoffgehäusemasse die koplanare Fläche 8 aus. Die Rückseiten 43 und 44 der Halbleiterchips 2 und 3 sowie deren Randseiten 46 sind in die Kunststoffgehäusemasse 12 vollständig eingebettet. Ein derartiger Verbundkörper 45 ist formstabil und selbsttragend und kann nach seiner Fertigstellung mit einer Verdrahtungsstruktur versehen werden.
  • 2 zeigt einen schematischen Querschnitt durch den Verbundkörper 45 gemäß 1, nach Aufbringen einer Verdrahtungsstruktur 13 auf die koplanare Fläche 8. Die Verdrahtungsstruktur 13 weist Metallschichten 24, 25, 26, 27 und 34 auf, sowie dazwischen angeordnete Isolationsschichten 28 bis 32. Dazu wird zunächst die unterste Isolationsschicht 28 auf der koplanaren Fläche 8 abgeschieden und auf diese nach Öffnen von Durchgangsöffnungen eine strukturierte Metallschicht 24 abgeschieden, die beispielsweise Elektroden der Halbleiterchips 2 und 3 untereinander über Leiterbahnen und Durchkontakte 33 verbindet.
  • Auf dieser ersten Metallschicht 24 wird anschließend eine weitere Isolationsschicht 29 abgeschieden und wiederum werden Durchgangsfenster geöffnet, um beispielsweise Elektroden der Halbleiterchips 2 und/oder 3 freizulegen. Auf dieser zweiten Isolationsschicht 27 wird dann eine zweite Metallschicht 25 abgeschieden, die beispielsweise vorbereitend Elektroden der Halbleiterchips 2 und 3 mit entsprechenden geplanten Außenkontaktflächen auf der obersten Metallschicht 34 der Verdrahtungsstruktur 13 verbinden soll. Über dieser zweiten Metallschicht 25 wird wiederum eine Isolationsschicht 30 aufgetragen, auf der eine strukturierte Metallschicht 26 positioniert wird, die beispielsweise Außenkontaktflächen 14 im Zentrum 35 mit Kontaktanschlussflächen 21 in den Randbereichen 16 und/oder 18 verbinden soll.
  • Schließlich wird wiederum auf dieser dritten Metallschicht 26 eine weitere Isolationsschicht 31 abgeschieden und auf dieser dann eine weitere strukturierte Metallschicht 27, welche beispielsweise Kontaktanschlussflächen untereinander elektrisch verbinden kann. Abschließend wird eine Isolationsschicht 32 aufgetragen, auf der dann eine obere Metallschicht 34 abgeschieden wird, die Außenkontaktflächen 14 im Zentrum 35 der Verdrahtungsstruktur 13 aufweist und Kontaktflächen 21 in den Randbereichen 16 und 18 ausbildet. Die Kontaktflächen 21 entsprechen in ihrer Anordnung den oberflächenmontierbaren Kontakten eines Halbleiterbauelements, während die Außenkontaktflächen 14 in Größe und Anordnung den geplanten Außenkontakten im Zentrum 35 des Halbleitermoduls angepasst sind.
  • 3 zeigt einen schematischen Querschnitt durch den Verbundkörper 45 gemäß 2, nach Aufbringen von Außenkontakten 15 in Form von Lotkugeln 22 auf die Verdrahtungsstruktur 13. Die Strukturierung der oberen Metallschicht wird im Zentrum 35 dazu genutzt, um die Außenkontakte 22 auf die Außenkontaktflächen 14 aufzulöten, während in den Randbereichen 16 und 18, die für oberflächenmontierbare Halbleiterbauelemente vorbereiteten Kontaktanschlussflächen 21 zunächst von einer Bestückung frei bleiben. Die einzelnen Metallschichten 24 bis 27 und 34 untereinander durch die Isolationsschichten 28 bis 32 hindurch miteiner zu verbinden, sind in der Verdrahtungsstruktur 13 Durchkontakte 33 vorgesehen.
  • 4 zeigt einen schematischen Querschnitt durch den Verbundkörper 45 gemäß 3, mit ausgerichteten Halbleiter bauelementen 4 und 6 über Randbereichen 16 und 18 der Verdrahtungsstruktur 13. Dazu weisen die Halbleiterbauelemente 4 und 6 Halbleiterchips 23 auf, die mit ihren Flipchipkontakten 20 über den Kontaktanschlussflächen 21 in den Randbereichen 16 und 18 der Verdrahtungsstruktur 13 ausgerichtet sind. Als Halbleiterchips 23 können vorzugsweise gedünnte Halbleiterchips 47 vorgesehen werden
  • 5 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 1 gemäß einer Ausführungsform der Erfindung. Dazu sind die Halbleiterbauelemente 4 und 6 mit ihren Flipchipkontakten 20 auf den Kontaktanschlussflächen 21 der oberen Metallisierungsschicht 34 angeordnet und fixiert, wobei die Bauhöhe h der Halbleiterbauelemente 4 und 6 geringer ist, als die Höhe H der Außenkontakte 15 in Form von Lotbällen 22.
  • 6 zeigt eine schematische Untersicht auf das Halbleitermodul 1 gemäß 5. In dieser Ausführungsform der Erfindung sind die Halbleiterbauelemente 4, 5, 6 und 7 mit ihren Flipchipkontakten 20 in Eckbereichen 36, 37, 38 und 39 der Randbereiche 16 bis 19 der Verdrahtungsstruktur auf entsprechenden Kontaktanschlussflächen angeordnet. Durch die Positionierung der Halbleiterbauelemente 4 bis 7 in den Eckbereichen 36 bis 39 ist die Verlustwärmeabfuhr relativ hoch. Mit gestrichelten Linien 51 wird in dieser Darstellung die Position der beiden Halbleiterchips 4 und 5 dargestellt, die in die Kunststoffgehäusemasse 12 eingebettet sind. Ebenfalls mit gestrichelten Linien sind die Kontaktanschlussflächen für die Aufnahme der Flipchipkontakte der Halbleiterbauelemente 4, 5, 6 und 7 gekennzeichnet.
  • 7 zeigt einen schematischen Querschnitt durch das Halbleitermodul 1 gemäß 5, nach Aufbringen desselben auf eine übergeordneten Schaltungsplatine 42. Dazu weist die Schaltungsplatine 42 eine Verdrahtungsstruktur 48 mit Kontaktanschlussflächen 49 auf ihrer Oberseite 50 auf. Auf diesen Kontaktanschlussflächen 49 auf der Oberseite 50 werden die Außenkontakte 15 des Halbleitermoduls 1 aufgelötet, um eine Verbindung zu der Verdrahtungsstruktur 48 der übergeordneten Schaltungsplatine 42 zu schaffen. Die Bauhöhe h der Halbleiterbauelemente 4 und 6 kann dabei so bemessen werden, dass die Halbleiterbauelemente 4 und 6 als Abstandshalter beim Auflöten der Außenkontakte 15 des Halbleitermoduls 1 auf die Schaltungsplatine 42 dienen können.
  • Außerdem kann vorgesehen werden, dass der Zwischenraum 40 zwischen den oberflächenmontierbaren Halbleiterbauelementen 4 und 6 Verdrahtungsstruktur 13 mit einem Unterfullmaterial wird.
    • 1
    Halbleitermodul
    2
    Halbleiterchip (koplanar)
    3
    Halbleiterchip (koplanar)
    4
    Halbleiterbauelement
    5
    Halbleiterbauelement
    6
    Halbleiterbauelement
    7
    Halbleiterbauelement
    8
    koplanare Unterseite bzw. koplanare Fläche
    9
    aktive Oberseite des Halbleiterchips 2
    10
    aktive Oberseite des Halbleiterchips 3
    11
    Oberseite der Kunststoffgehäusemasse
    12
    Kunststoffgehäusemasse
    13
    Verdrahtungsstruktur auf koplanarer Fläche
    14
    Außenkontaktfläche
    15
    Außenkontakt
    16
    Randbereich der Unterseite
    17
    Randbereich der Unterseite
    18
    Randbereich der Unterseite
    19
    Randbereich der Unterseite
    20
    Flipchipkontakt
    21
    Kontaktanschlussfläche für Flipchipkontakte
    22
    Lotkugeln
    23
    Halbleiterchips des Halbleiterbauelements mit Flipchip
    kontakten
    24
    Metallschicht
    25
    Metallschicht
    26
    Metallschicht
    27
    Metallschicht
    28
    Isolationsschicht
    29
    Isolationsschicht
    30
    Isolationsschicht
    31
    Isolationsschicht
    32
    Isolationsschicht
    33
    Durchkontakt
    34
    Metallschicht
    35
    Zentrum
    36
    Eckbereich
    37
    Eckbereich
    38
    Eckbereich
    39
    Eckbereich
    40
    Zwischenraum
    41
    Oberseite der Verdrahtungsstruktur
    42
    Schaltungsplatine
    43
    Rückseite des Halbleiterchips 2
    44
    Rückseite des Halbleiterchips 3
    45
    Verbundkörper
    46
    Randseiten der Halbleiterchips
    47
    gedünnter Halbleiterchip
    48
    Verdrahtungsstruktur der Schaltungsplatine
    49
    Kontaktanschlussflächen auf der Schaltungsplatine
    50
    Oberseite der Schaltungsplatine
    51
    gestrichelte Linie
    h
    Bauhöhe des Halbleiterbauelements mit Flipchipkontakten
    H
    Höhe der Außenkontakte

Claims (15)

  1. Halbleitermodul mit Halbleiterchips (2 bis 7), wobei das Halbleitermodul (1) eine koplanare Unterseite (8) aufweist, die eine aktive Oberseite (9, 10) mindestens eines Halbleiterchips und eine Oberseite (11) einer Kunststoffgehäusemasse (12) aufweist, wobei auf der koplanare Unterseite (8) eine Verdrahtungsstruktur (13) angeordnet ist, die im Zentrum gleichmäßig verteilt Außenkontaktflächen (14) aufweist, auf denen Außenkontakte (15) angeordnet sind, und wobei auf den Randbereichen (16 bis 19) der koplanaren Unterseite (8) mindestens ein oberflächenmontierbares Halbleiterbauelement (4 bis 7) angeordnet ist, das eine Bauhöhe (h) aufweist, die geringer als die Höhe der Außenkontakte (15) des Halbleitermoduls (1) ist.
  2. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die Verdrahtungsstruktur (13) derart optimiert ist, dass im Zusammenwirken des oberflächenmontierten Halbleiterbauelemente (4 bis 7) mit dem Halbleiterchip (2, 3) der koplanaren Fläche (8) das Zentrum eine minimierte Anzahl von Außenkontakten (15) aufweist.
  3. Halbleitermodul nach Anspruch 2, dadurch gekennzeichnet, dass das oberflächenmontierbare Halbleiterbauelement (4 bis 7) ein Halbleiterchip mit Flipchipkontakten (20) aufweist.
  4. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das die Verdrahtungsstruktur (13) im Randbereich (16 bis 19) der koplanaren Unterseite (8) des Halbleitermoduls (1) Kontaktanschlussflächen (21) in einem Muster aufweist, das der Anordnung von oberflächenmontierbaren Kontakten (20) des oberflächenmontierbaren Halbleiterbauelements (4 bis 7) entspricht.
  5. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen den Kontaktanschlussflächen (21) und den Außenkontaktflächen (14) Leiterbahnen auf der koplanaren Unterseite (8) des Halbleitermoduls (1) angeordnet sind.
  6. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontakte (15) des Halbleitermoduls (1) Lotkugeln (22) sind.
  7. Halbleitermodul nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass der Halbleiterchip (23) des oberflächenmontierbaren Halbleiterbauelements (4 bis 7) gedünnt ist.
  8. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verdrahtungsstruktur (13) auf der koplanaren Unterseite (8) des Halbleitermoduls (1) mehrere strukturierte Metallschichten (24 bis 27 und 34) und dazwischen angeordnete Isolationsschichten (28 bis 32) aufweist, wobei die Metallschichten (24 bis 27 und 34) über Durchkontak te (33) durch die Isolationsschichten (28 bis 32) untereinander elektrisch in Wirkverbindung stehen.
  9. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1) zwei Halbleiterchips (2, 3) auf der koplanare Unterseite (8) aufweist, auf der eine Verdrahtungsstruktur (13) angeordnet ist, die im Zentrum (35) gleichmäßig verteilt Außenkontaktflächen (14) aufweist, auf denen Außenkontakte (15) angeordnet sind, und wobei in den vier Eckbereichen (36 bis 39) der koplanaren Unterseite (8) jeweils ein oberflächenmontierbares Halbleiterbauelement (4 bis 7) angeordnet ist.
  10. Halbleitermodul nach Anspruch 9, dadurch gekennzeichnet, dass ein Zwischenraum (40) zwischen der koplanaren Unterseite (8) und den oberflächenmontierbaren Halbleiterbauelementen (4 bis 7) mit einem Unterfüllmaterial aufgefüllt ist.
  11. Verfahren zur Herstellung mehrerer Halbleitermodule (1) mit Halbleiterchips (2, 3), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Verbundkörpers für mehrere Halbleitermodule (1) in Halbleitermodulpositionen des Verbundkörpers, wobei Halbleiterchips (2, 3) in einer Kunststoffgehäusemasse (12) derart angeordnet werden, dass die aktiven Oberseiten (9, 10) der Halbleiterchips (2, 3) und die Oberseite (11) der Kunststoffgehäusemasse (12) eine koplanare Fläche ausbilden, welche eine koplanare Unterseite (8) der Halbleitermodule (1) in den Halbleitermodulpositionen bilden; – Aufbringen einer Verdrahtungsstruktur (13) auf die koplanare Fläche mit Außenkontaktflächen (14) im Zentrum (35) der Halbleitermodulpositionen und Kontaktanschlussflächen (21) in Randbereichen (16 bis 19) der Halbleitermodulpositionen; – Bestücken der Randbereiche (16 bis 19) der Halbleitermodulpositionen mit oberflächenmontierbaren Halbleiterbauelementen (4 bis 7), wobei deren oberflächenmontierbare Kontakte (20) mit den Kontaktanschlussflächen (21) elektrisch verbunden werden; – Aufbringen von Außenkontakten (15) auf den Außenkontaktflächen (14); – Auftrennen des Verbundkörpers in einzelne Halbleitermodule (1).
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass als oberflächenmontierbare Halbleiterbauelemente (4 bis 7) Halbleiterchips mit Flipchipkontakten (20) in den Randbereichen (16 bis 19) der Halbleitermodulpositionen auf der Verdrahtungsstruktur (13) der koplanaren Fläche (8) fixiert werden.
  13. Verfahren nach Anspruch 11 oder Anspruch 12, dadurch gekennzeichnet, dass Zwischenräume (40) zwischen dem Halbleiterbauelement (4 bis 7) mit oberflächenmontierbaren Kontakten (20) und der Oberseite (41) der Verdrahtungsstruktur (13) mit einem Unterfüllmaterial aufgefüllt wird.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass der Halbleiterchip des oberflächenmontierbaren Halbleiterbauelements (4 bis 7) gedünnt wird.
  15. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass als Verdrahtungsstruktur (13) mehrere strukturierte Metallschichten (24 bis 27 und 34) und dazwischen angeordnete Isolationsschichten (28 bis 32) auf die koplanare Fläche (8) aufgebracht und über Durchkontakte (23) an vorbestimmten Positionen miteinander elektrisch verbunden werden.
DE102006001767A 2006-01-12 2006-01-12 Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben Expired - Fee Related DE102006001767B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006001767A DE102006001767B4 (de) 2006-01-12 2006-01-12 Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US11/622,773 US7592689B2 (en) 2006-01-12 2007-01-12 Semiconductor module comprising semiconductor chips and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006001767A DE102006001767B4 (de) 2006-01-12 2006-01-12 Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102006001767A1 true DE102006001767A1 (de) 2007-07-26
DE102006001767B4 DE102006001767B4 (de) 2009-04-30

Family

ID=38219562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006001767A Expired - Fee Related DE102006001767B4 (de) 2006-01-12 2006-01-12 Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7592689B2 (de)
DE (1) DE102006001767B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451618B2 (en) 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
US8460967B2 (en) 2009-01-30 2013-06-11 Infineon Technologies Ag Integrated antennas in wafer level package

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP2008294423A (ja) * 2007-04-24 2008-12-04 Nec Electronics Corp 半導体装置
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US8367470B2 (en) * 2009-08-07 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die
JP5635247B2 (ja) * 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
US8218347B1 (en) * 2010-10-12 2012-07-10 Apple Inc. Stacked memory device having a scalable bandwidth interface
JP5050111B1 (ja) * 2011-03-30 2012-10-17 株式会社東芝 テレビジョン装置および電子機器
KR102154039B1 (ko) * 2013-12-23 2020-09-09 에스케이하이닉스 주식회사 접속 조인트부의 크랙이 억제된 칩 내장형 패키지
US9396300B2 (en) 2014-01-16 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof
US10354984B2 (en) 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10121768B2 (en) 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
DE102015101440B4 (de) * 2015-02-02 2021-05-06 Infineon Technologies Ag Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
US10128192B2 (en) 2016-07-22 2018-11-13 Mediatek Inc. Fan-out package structure
TW202101744A (zh) * 2018-12-20 2021-01-01 日商索尼半導體解決方案公司 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4222402A1 (de) * 1992-07-08 1994-01-13 Daimler Benz Ag Anordnung für die Mehrfachverdrahtung von Mulichipmodulen
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US20030198034A1 (en) * 2001-04-12 2003-10-23 Siliconware Precision Industries Co., Ltd. Multi-chip module and fabricating method thereof
US20030215993A1 (en) * 2002-02-13 2003-11-20 Nobuo Oshima Electronic component and fabricating method
US6844619B2 (en) * 2000-12-01 2005-01-18 Nec Corporation Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080232A (ja) 1983-10-11 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> Ｌｓｉチツプ実装用カ−ド
DE4222240A1 (de) 1992-07-07 1994-01-13 Licentia Gmbh Eichverfahren für elektromechanisch betätigbare Magnet-Einlaßventile in wasserführenden Haushaltsgeräten und Vorrichtung zur Durchführung des Verfahrens
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6664628B2 (en) * 1998-07-13 2003-12-16 Formfactor, Inc. Electronic component overlapping dice of unsingulated semiconductor wafer
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP2001339043A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
SG106054A1 (en) * 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
DE10142116A1 (de) 2001-08-30 2002-11-14 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
DE10317018A1 (de) * 2003-04-11 2004-11-18 Infineon Technologies Ag Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
JP2005129752A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TWI247371B (en) * 2004-02-06 2006-01-11 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US7282791B2 (en) * 2004-07-09 2007-10-16 Elpida Memory, Inc. Stacked semiconductor device and semiconductor memory module
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
TW200741959A (en) * 2006-04-20 2007-11-01 Min-Chang Dong A die and method fabricating the same
US7378733B1 (en) * 2006-08-29 2008-05-27 Xilinx, Inc. Composite flip-chip package with encased components and method of fabricating same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4222402A1 (de) * 1992-07-08 1994-01-13 Daimler Benz Ag Anordnung für die Mehrfachverdrahtung von Mulichipmodulen
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6844619B2 (en) * 2000-12-01 2005-01-18 Nec Corporation Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US20030198034A1 (en) * 2001-04-12 2003-10-23 Siliconware Precision Industries Co., Ltd. Multi-chip module and fabricating method thereof
US20030215993A1 (en) * 2002-02-13 2003-11-20 Nobuo Oshima Electronic component and fabricating method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8460967B2 (en) 2009-01-30 2013-06-11 Infineon Technologies Ag Integrated antennas in wafer level package
US9349696B2 (en) 2009-01-30 2016-05-24 Infineon Technologies Ag Integrated antennas in wafer level package
US10121751B2 (en) 2009-01-30 2018-11-06 Infineon Technologies Ag Integrated antennas in wafer level package
US10692824B2 (en) 2009-01-30 2020-06-23 Infineon Technologies Ag Radar module with wafer level package and underfill
US8451618B2 (en) 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
DE102011085348B4 (de) * 2010-10-28 2014-12-04 Infineon Technologies Ag Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür
US9064787B2 (en) 2010-10-28 2015-06-23 Infineon Technologies Ag Integrated antennas in wafer level package

Also Published As

Publication number Publication date
US20070164418A1 (en) 2007-07-19
US7592689B2 (en) 2009-09-22
DE102006001767B4 (de) 2009-04-30

Similar Documents

Publication Publication Date Title
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE102005006995B4 (de) Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
WO2005081316A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE102004001829A1 (de) Halbleitervorrichtung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
WO2005086235A2 (de) Basishalbleiterbauteil für einen halbleiterbauteilstapel und verfahren zur herstellung desselben
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102017218273B4 (de) Halbleiterbaugruppe
DE102019108870A1 (de) Träger mit verkleinerter Durchkontaktierung
DE10139985A1 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10133959B4 (de) Elektronisches Bauteil mit Halbleiterchip
DE102006028719B4 (de) Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10142116A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102005050637A1 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
WO2003071601A2 (de) Schaltungsmodul und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee