JP2008259250A - 微小アンテナを含む集積回路パッケージ - Google Patents

微小アンテナを含む集積回路パッケージ Download PDF

Info

Publication number
JP2008259250A
JP2008259250A JP2008197295A JP2008197295A JP2008259250A JP 2008259250 A JP2008259250 A JP 2008259250A JP 2008197295 A JP2008197295 A JP 2008197295A JP 2008197295 A JP2008197295 A JP 2008197295A JP 2008259250 A JP2008259250 A JP 2008259250A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit package
antenna
curve
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008197295A
Other languages
English (en)
Inventor
Jordi Soler-Castany
ソレル・カスタニー，ホルディ
Jaume Anguera-Pros
アンギュエラ・プロス，ジャウメ
Baliarda Carles Puente
プエンテ・バリアルダ，カルレス
Borau Carmen Borja
ボルジャ・ボラウ，カルメン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fractus SA
Original Assignee
Fractus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fractus SA filed Critical Fractus SA
Priority to JP2008197295A priority Critical patent/JP2008259250A/ja
Publication of JP2008259250A publication Critical patent/JP2008259250A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】無線波長において非常に小さいパッケージへの使用を可能にする小型のアンテナを提供する。
【解決手段】少なくとも１つの層を含む基板と、少なくとも１つの半導体ダイと、少なくとも１つの端子と、集積回路パッケージ内ではあるが、少なくとも１つの半導体ダイ上以外に配置されたアンテナとを備えている。導電パターンは、少なくとも５つのセグメントを有する曲線を備えており、セグメントの少なくとも３つは、アンテナの最長自由空間動作波長の１／１０よりも短い。５つのセグメントの各々は、曲線内の隣接する各セグメントと１対の角度を形成し、セグメント間の４対の角度の各々の内小さい方の角度は、１８０゜未満であり、少なくとも２つの角度は１１５゜未満であり、少なくとも２つの角度は等しくなく、曲線は矩形エリア内に収まり、このエリアの最も長い縁は、アンテナの最長自由空間動作波長の１／５よりも短い。
【選択図】図１

Description

本発明は、一般に、新たな一群の微小アンテナを内部に含む新規の集積回路パッケージに関する。本発明によって、完全にワイヤレスなシステムの単一コンポーネントへの統合が可能となる。
半導体業界には、いわゆるシステム・オン・チップ（ＳｏＣ）やシステム・オン・パッケージ（ＳｏＰ）というコンセプトに向かう傾向がある。これが意味するのは、できるだけ多くの電子回路システムのコンポーネント（プロセッサ、メモリ、論理ゲート、バイアス回路等）を単一の半導体チップ（即ち、「ダイ」）（ＳｏＣ）に、又は少なくとも単一の集積回路パッケージ（ＳｏＰ）に集積するということである。システム又はサブシステムを単一のチップ又はパッケージ内に完全に集積することによって、コスト、サイズ、重量、消費電力、性能、及び製品の設計上の複雑さに関して多くの利点が得られる。ハンドセット、ワイヤレス・デバイス、パーソナル・ディジタル・アシスタント（ＰＤＡ）、又はパーソナル・コンピュータのような消費者用途のための電子コンポーネントには、増々ＳｏＰ／ＳｏＣ製品に集積されつつあるものも多くなっている。
完全なワイヤレス・システムをＳｏＣ／ＳｏＰデバイス（ＦＷＳｏＣ及びＦＷＳｏＰ）内に集積するという概念は、特に、セルラ・システム及びワイヤレス・システムのすさまじい成長及び成功のために、特別魅力的である。即ち、Bluetooth（商標）、Hyperlan、IEEE802.11、及び超広域（ＵＷＢ）システムというような、新たな世代の短距離／中間距離ワイヤレス用途があり、単一の小型製品へのシステム集積の促進が、成功の重要な要因となっている（例えば、S.Harris及びH.Johnson, "Handset industry debate Bluetooth chip options", WirlessEurop, May 2002を参照のこと）。最近では、いくつかの販売業者（例えば、www.infineon.com、www.st.com、www.epso.com、www.csr.com）がアンテナを除く全てをチップ又はパッケージに集積する用途のために、ＳｏＣ又はＳｏＰ製品を提供している。アンテナが除外される理由は、主に市販のＳｏＰ及びＳｏＣパッケージのサイズが小さいこと、及び微小アンテナの性能に関する限界が周知であることのために、ＳｏＣ又はＳｏＰへの集積は、製品開発における重要な設計上の課題となっているからである。
アンテナを半導体ダイ又はチップ内部に集積する試みがいくつか報告されており、このダイ又はチップは、電子システム又は無線周波数（ＦＲ）フロント・エンドも含む（例えば、D. Singh, C.Kaliakis, P.Gardner, P.S. Hall, Small H-Shaped Antenna for MMIC Applications, IEEE Trans. on Antennas and Propagation, vol. 48, no.7, July 2000; D.W. Griffin, A.J. Partfitt, Electromagnetic Design Aspects of Packages for Monolithic Microwave Integrated Circuit-Based Arrays with Integrated Antenna Elements, IEEE Trans. on Antennas and Propagation, vol. 43, no. 9 Sept. 1995; Hall, System Applications: The Challenge for Active Integrated Antennas, APS2000 Millenium Conference, April 2002; I. Papapolymerou, R.F. Drayton, L.P.B. Katehi, Micromachined Patch Antennas, IEEE Trans. on Antennas and Propagation, vol. 46, no.2 Feb.. 1998; J. Zhao, S. Raman, Desin of Chip-Scale" Patch Antennas for 5-6GHz Wireless Microsystem, Antennas and Propagation Society, 2001 IEEE International Sym, Volume:2, 2001; 及び米国特許第６，３７３，４４７号を参照のこと）。これらの設計は、２つの重大な制約に特徴がある。第１に、動作周波数を十分高くして、従来のアンテナがチップ内部に収まるようにしなければならない。第２に、主に半導体材料内における損失のために、利得に関してアンテナの性能が低い。D. Singh, et al.によれば、電子システムと共にその中に集積したアンテナの最も低い周波数は５．９８ＧＨｚであった。このような設計で得られた典型的な利得は、約−１０ｄＢｉである。
一般に、アンテナの性能と微小化との間にはトレードオフがある。小型アンテナの基本的な限界は、１９４０年代中盤に、H. Wheeler及びL.J. Chuによって理論的に確立された。彼らは、小型アンテナは、放射される電力に比較して、アンテナ近傍に蓄積される大きな無効エネルギのために、高い品質因子（Ｑ）を有すると述べた。このような高い品質因子のために、帯域幅が狭くなり、実際、このような理論において導かれる基礎的条件によれば、特定のサイズの小型アンテナで最大の帯域幅が得られなければならない。この現象に関連して、小型アンテナは大きな入力リアクタンス（容量性又は誘導性のいずれか）をその特性とし、通常、外部の整合／負荷回路又は構造によって補償しなければならないことも周知である。これは、共振の波長に対して小さい空間に共振アンテナを詰め込むのは難しいことも意味する。小型アンテナの他の特性には、その小さな放射抵抗、及びその低い効率がある（R.C. Hansen, Fundamental Limitations on Antennas, Proc. IEEE, vol. 69, no. 2, February 1981を参照のこと）。
アンテナ微小化技術の中には、基本的にアンテナの幾何学的形状を基本として、大幅な共振周波数の低下を達成しつつ、効率的な放射を維持しているものがある。例えば、特許ＷＯ／０１５４２２５は、この目的に適した１組の空間充填アンテナ幾何学的形状（ＳＦＣ：space-filling antenna geometries)を開示している。このようなＳＦＣ幾何学的形状の他の利点は、場合によっては、これらは多重帯域応答を特徴とすることである。
次元（Ｄ）は、入り組んだ曲線の複雑性を数学的に記述するために一般に用いられるパラメータである。次元には多くの異なる数学的定義が存在するが、本文書では、ある実施形態を特徴付けるためにボックス計数ディメンジョン(box-counting dimension)（高等数学理論に精通する者には周知である）を用いる（例えば、W.E. Casell and J.A. Yorke, Invisible errors in dimension calculations: geometric and systematic effects, Dimensions and Entropies in Chaotic Systems, G. Mayer-Kress edt., Springer-Verlag, Berlin 1989, second edition pp. 123-136, 及びK.Judd, A.I. Mees, Estimating dimensions with confidence, International Journal of Bifurcation and Caos 1.2 (1991) 467-470における次元の数学的概念に関する議論を参照のこと）。
尚、本発明は、チップ・アンテナと呼ばれるある従来技術の設計とは実質的に異なることは、明白なはずである（例えば、H. Tanidokoro, N. Konishi, E. Hirose, Y. Shinohara, H. Arai, N. Goto, 1-Wavelength Loop Type Dielectric Chip Antennas, Antennas and Propagation Society International Symposium, 1998, IEEE, vol. 4, 1998; Electromagnetically coupled dielectric chip antenna, Matsushima, H.; Hirose, E.; Shinohara, Y.; Arai, H.; Goto, N. Antennas and Propagation Society International Symposium, IEEE, Vol. 4, 1998を参照のこと）。これらは、通例、単一コンポーネントのアンテナ製品であり、アンテナだけを表面実装デバイスの内側に集積したに過ぎない。必要な波長圧縮を達成するには、これらのアンテナを、主に、セラミクスのような高誘電率材料を用いて作成する。このような高誘電率材料を用いることの欠点は、アンテナの帯域幅が非常に狭くなること、材料が著しい損失を招くこと、及び製造手順及び材料が殆どの現行のチップ及びパッケージ製造技術と適合性がないことである。したがって、これらは現在アンテナ以外に他のコンポーネントや電子回路を含んでおらず、これらはＦＷＳｏＣやＦＷＳｏＰには適していない。一方、本発明は、特定的な新規な設計のアンテナの幾何学的形状、及びそれが現在集積回路パッケージの製作に用いられている材料と共に使用可能であることを基本としているので、システムの残り部分との円滑な統合を可能にしつつ、コストを最小限に抑えることができる。
最近、パッケージ上にアンテナも含む、あるＲＦ ＳｏＰ構成が開示された。同様に、これらの設計の殆どは、高周波数（したがって、短波長）に適し、利得低下を特徴とする、従来のマイクロストリップ、短縮パッチ、又はＰＩＦＡアンテナを基本としている。K. Lim, S. Pinel, M. Davis, A. Sutono, C. Lee, D. Heo, A. Obatoynbo, J. Laskar, E. Tantzeris, R. Tummalaの論文 RF-System-On-Package (SOP) for Wireless Communications, IEEE Microwave Magazine, vol. 3 no.1, March 2002 には、アンテナを集積したＲＦフロント・エンドを含むＳｏＰが記載されている。アンテナは、短絡ピン(shorting pin)で作られ５．８ＧＨｚで動作するキャビティ(cavity)を付帯させたマイクロストリップ・パッチからなる。この論文において述べられているように、１〜６ＧＨｚの周波数範囲は、現行の殆どのワイヤレス及びセルラ・サービスに割り当てられているが、このような長い波長における従来のアンテナのサイズが主な理由で、前述の設計を拡大することは困難である。パッケージ上のアンテナのための別の設計が、Y.P. Zhang, W.B. Li, Integration of a Planar Inverted F Antenna on a Cavity-Down Ceramic Ball Grid Array Package, IEEE Symp. on Antennas and Propagation, June 2002に開示されている。このアンテナはBluetooth（商標）の帯域（２．４ＧＨｚ）で動作するが、ＩＣパッケージは非常に大きく（１５×１５ｍｍ）、アンテナの性能は貧弱である（利得は−９ｄＢｉ未満）。
ヨーロッパ特許出願ＥＰ１１２６５２２は、ＧＢＡパッケージ上に実装する特殊な二重Ｓ字状アンテナ設計について記載している。この出願にはパッケージ・サイズに関して正確なデータは与えられていないが、通例、Ｓ字状スロット・アンテナが共振する波長は、Ｓ字状パターンを延ばした時の長さの約２倍となる。やはり、このため、波長が１２０ｍｍよりも長い典型的なワイヤレス用途には、パッケージ全体が大きくなり過ぎる。また、この設計は、高誘電率材料との組み合わせも必要とするため、アンテナの帯域幅が縮小し、コストが増大し、アンテナ全体の効率が低下する。
パッケージの構造及びアーキテクチャに関して、主に用途に応じて数種類の標準的な構成がある。基本的なアーキテクチャの中には、シングル・イン・ライン（ＳＩＬ）、デュアル・イン・ライン（ＤＩＬ）、デュアル・イン・ラインと表面実装技術ＤＩＬ−ＳＭＴ、クアッド・フラット・パッケージ（ＱＦＰ：quad flat package）、ピン・グリッド・アレイ（ＧＰＡ）及びボール・グリッド・アレイ（ＢＧＡ）、ならびに小輪郭パッケージがある。他の派生品には、例えば、プラスチック・ボール・グリッド・アレイ（ＰＧＢＡ）、セラミック・ボール・グリッド・アレイ（ＣＢＧＡ）、テープ・ボール・グリッド・アレイ（ＴＢＧＡ）、スーパー・ボール・グリッド・アレイ（ＳＢＧＡ）、マイクロ・ボール・グリッド・アレイＢＧＡ(R)がある。これらの構成の一部は、そのＣＳＰ（チップ・スケール・パッケージ）バージョンの中にあり、半導体チップ又はダイは、通例、パッケージ面積の８５％までを占める。これらのパッケージの半導体チップ又はダイとの相互接続は、いくつかの標準的なプロセス及び技術でも行うことができ、主に、ワイヤ・ボンディング、テープ自動接合、及びフリップ・チップがあげられる。数種類の標準的なパッケージング・アーキテクチャの説明が、例えば、www.amkor,comのような、数社のパッケージ製造会社のウェブサイトにおいて見つけることができる（L. Halbo, P. Ohickers, Electronic Components, Packaging and Production, ISBN:82-992193-2-9も参照のこと）。
最近の数年において、主にマルチチップ・モジュール（ＭＣＭ）用途の開発によって、パッケージング技術においていくつかの改良が現れた（例えば、N. Sherwani, Q. Yu, S. Badida, Introduction to Multi Chip Modules, John Wiley & Sons, 1995を参照のこと）。これらは、通例、数個のチップ（即ち、数個の半導体ダイ）及び個別の微小コンポーネント（バイアス・コンデンサ、抵抗器、インダクタ）を内蔵する集積回路パッケージから成る。材料及び製造技術に応じて、ＭＣＭパッケージは、３つの主なカテゴリ、積層（ＭＣＭ−Ｌ）、セラミック（ＭＣＭ−Ｃ）、及び堆積（ＭＣＭ−Ｄ）に分類されている。これらの組み合わせも、ＭＣＭ−Ｌ／Ｄのように、いくつか可能であり、Matsushita ALIVHのようなその他の派生物も可能である。これらのＭＣＭパッケージング技法は、広範囲の基板材料（例えば、Ｅ−ガラス／エポキシ、Ｅ−ガラス／ポリイミド、織物ケブラー／エポキシ、ｓ−ガラス／シアナート・エステル、クオーツ／ポリイミド、thermount/HiTaエポキシ、thermount/polyimide、thermount/シアナート・エステル、ＰＴＦＥ、RT-Duroid 5880、Rogers RO3000及びRO4000、ポリオレフィン、アルミナ、サファイア、クオーツ・ガラス、コーニング・ガラス、酸化ベリリウム、ならびに真性ＧａＡｓ及びシリコン）、及び製造プロセス（厚膜、薄膜、シリコン薄膜、ポリマ薄膜、ＬＴＣＣ、ＨＴＣＣ）をカバーする。
本発明は、一般に、パッケージ内に新たな一群の微小アンテナを含む、新規な集積回路パッケージに関する。また、本発明は、パッケージの材料及びコンポーネントを、アンテナを含むように配置する数種類の新規な方法にも関する。本発明の特徴的な態様は、
・典型的なワイヤレス波長において非常に小さいパッケージ（例えば、ＣＳＰパッケージ等）の使用を可能にする小型のアンテナ、
・このような微小化を可能にするアンテナの幾何学的形状、
・パッケージ内におけるアンテナの配置、及び
・アンテナの設計の、事実上あらゆる技術的現状のパッケージング・アーキテクチャとの適合性
である。
本発明の集積回路パッケージは、概略的に、当該パッケージ内に一体化された導電パターンの形態のアンテナを備えている。本発明の特徴的態様の１つは、導電パターンの幾何学的形状にある。導電パターンは、少なくとも５つの区間即ちセグメントを有する曲線を備えており、区間即ちセグメントの内少なくとも３つは、アンテナの最長自由空間動作波長の１／１０よりも短く、５つの区間即ちセグメントの各々は、隣接する各セグメント即ち区間と１対の角度を形成する。区間即ちセグメント間の４対の角の各々の内、小さい方の角度は１８０゜未満であり（即ち、より長い直線セグメントを規定する区間即ちセグメントの対はない）、これらの角度の内少なくとも２つは１１５゜未満であり、これらの角度の内少なくとも２つは等しくない。更に、曲線は矩形エリア内に収まり、このエリアの最も長い縁は、アンテナの最長自由空間動作波長の１／５よりも短い。実施形態の中には、角度の内２つが曲線の対向側において時計回り方向及び反時計回り方向にそれぞれ規定され、誘導性の巻線効果(inductive coiling effect)を最少に抑えるように、曲線を配置するものもある。
実施形態によっては、アンテナの幾何学的形状が本発明によるパッケージ内に配置される限りにおいて、ＳＦＣ幾何学的形状を用いて、パッケージ内に含まれるアンテナの一部を形作ることができる。ＷＯ／０１５４２２５に記載されているようなＳＦＣ幾何学的形状は大幅な微小化を可能にするが、効率及び入力インピーダンスに関して多少の欠点があり、本発明において開示されるような特殊なパッケージ及びアンテナの幾何学的配置を用いることによって、補正する必要がある。多くの場合、ＷＯ／０１５４２２５に記載されているＳＦＣアンテナの幾何学的形状は、セグメント数が多すぎるために、それ自体、アンテナの微小化と性能との間の最適なトレードオフを満たさない。何故なら、セグメントのサイズについての要件が厳しすぎるからであり（アンテナの幾何学的形状を１０個のセグメントに分割すると、アンテナの効率が低下する場合もある）、更にセグメント間の角度は、パッケージ内に収まり動作するためには、本発明にしたがって配置する必要がある（少なくとも２つの角度は１１５゜未満であるが、これらの全てが常に１１５゜未満である必要はない）からである。
パッケージのサイズが重大であり微小化要求度が非常に高い場合、アンテナの特性曲線は、ボックス計数ディメンジョンが１．１７よりも大きいことが特徴となる。更に微小化の度合いを高めるためには、曲線のボックス計数ディメンジョンが１．５〜３の範囲となるように、曲線を構成する。実施形態によっては、容量が約２よりも大きい曲線が好ましい場合もある。
本発明は、平衡及び非平衡型の様々なアンテナ・トポロジに応用することができる。即ち、モノポール、ダイポール、ループ、折り返し、負荷モノポール(loaded monopole)及びダイポール、ならびにそれらのスロット又はアパーチャ同等物（スロット・モノポール、スロット・ダイポール、スロット・ループ、折り返し及び負荷スロット・モノポールならびにダイポール）は、本発明にしたがって構成することができる構造の一部である。他の構造には、短縮及び折曲モノポール（Ｌモノポール、ＩＦＡ）、マルチブランチ構造、結合モノポール及びダイポール・アンテナが含まれ、そして、この場合も、これらのアパーチャ同等物が含まれる。これらの全ては、本発明による集積回路パッケージのコンポーネント上に構築される特徴的パターンを含む。
別の可能なアンテナ構成に、マイクロストリップ又はパッチ・アンテナがあり、これらの短縮型（短縮パッチ及び平面逆Ｆ字型即ちＰＩＦＡ構造）を含む。しかしながら、平面の場合、微小化要求度を達成するためには、開示される幾何学的形状の特定的な選択を考慮するとよい。即ち、本発明の特徴パターンは、１５のセグメントを有する少なくとも１つの曲線を含み、これらのセグメントの内少なくとも７つは、アンテナの最長自由空間動作波長の１／２０よりも短い。前述のような、本発明の本質的な幾何学的面に準拠する一般的な条件の残りは、マイクロストリップ・パッチ及びそれらの短縮型にも応用することができる。
本発明は、現在の集積及び集積回路パッケージ製造技法及びアーキテクチャの任意のものと適合性がある。例えば、チップをパッケージに相互接続する際、ワイヤ・ボンディングの代わりに、テープ・ボンディング又はフリップ・チップ技法を用いることもできる。また、広範囲の低損失誘電体材料及び、ＭＣＭ−Ｌ、ＭＣＭ−Ｃ及びＭＣＭ−Ｄ又はＤ／Ｌ技法（例えば、ＨＴＣＣ、ＬＣＴＴ、積層、薄膜及び厚膜プロセス）に用いられる典型的な技法のような、単層又は多層製造技法を、新たに開示されるアンテナの幾何学的形状やパッケージ構成と組み合わせて、本発明を実施することができる。同様に、本発明は、単一パッケージ内に２つ以上の半導体チップを含むＭＣＭ電子アーキテクチャとも適合性がある。ＭＣＭパッケージング・アーキテクチャは、ＳｏＰ解決策の開発のための典型であり、例えば、他のＲＦ受動又は能動コンポーネントを、半導体ダイスから離れてパッケージに実装することができる。これが意味するのは、本発明の実施形態の中には、図１の例におけるように、アンテナが直接半導体ダイには接続されていないが、ＲＦフロント・エンド（例えば、フィルタ、バイアス、ミキシング、及び増幅段を含む）あるいはパッケージ上に実装されたその他の受動エレメント（伝送線、バルン、整合ネットワーク等）を介して接続する場合もあるということである。
以上の説明は、アンテナの微小化及び集積回路パッケージ上でのその効率的な集積に寄与する本発明の主要な面に関係する。尚、どのような折り返し構造によっても所望のアンテナ微小化度合いが得られる訳ではないことを注記しておく。長いワイヤ又は導体をいずれかの配置で詰め込んでも、セグメント及び屈曲間の結合や得られる空間の非効率的な使用のために、アンテナの効率的動作が常に得られる訳ではない。本発明は、集積回路パッケージ内へのアンテナの所望の集積度を達成するために、必要な小型化の度合いを提示する。
勿論、用途に応じて（例えば、セルラＧＳＭ、ＤＣＳ又はＰＣＳ、Bluetooth（商標）、WLAN、IEEE802.11a、IEEE802.11b、Hyperlan、Hyperlan2、UMTS、AMPS、WCDMA、DECT、UWB、CDMA-800、PDC-800、PDC-1500、KPCS、ワイヤレス・チップ相互接続、ＧＰＳ等）、帯域幅、インピーダンス、効率、サイズ、及びパッケージング密度に関して、アンテナに対する要求は異なる。用途毎に、これらのパラメータのいつかについてトレードオフがあり、本発明の本質及び技術的思想にしたがってこれらのトレードオフを常に満たすことができる。
本発明は、少なくとも１つの基板を備えた集積回路パッケージであって、各々少なくとも１つの層を含む基板と、少なくとも１つの半導体ダイと、少なくとも１つの端子と、集積回路パッケージ内に位置するが少なくとも１つの半導体ダイ上には位置しないアンテナとを備えている集積回路パッケージに関する。アンテナは、導電パターンからなり、少なくともの一部は曲線を含み、この曲線は少なくとも５つのセグメントからなり、少なくとも５つのセグメントの各々は、曲線内の各隣接セグメントとある角度を形成し、セグメントの内少なくとも３つは、アンテナの最長自由空間動作波長の１／１０よりも短い。隣接するセグメント間の各角度は、１８０゜未満であり、隣接するセクション間の角度の内少なくとも２つは１１５゜未満であり、これらの角度の内少なくとも２つは等しくない。曲線は、矩形エリアの内側に収まり、矩形エリアの最も長い辺は、アンテナの最長自由空間動作波長の１／５よりも短い。
本発明のパッケージ構成の利点の１つは、アンテナを含むパッケージの高密度化を可能とすることである。例えば、図１９及び図２１に示すような実施形態では、アンテナを矩形エリア内に収容することができる。矩形エリアの最も長い縁は、アンテナの最長自由空間動作波長の１／２０よりも短い。図２１に示すような場合では、レイアウト、アンテナ、及びチップ配置に関するパッケージの構成によって、パッケージ全体を自由空間動作波長の１／２０よりも短くすることができる。
本発明の一態様は、アンテナの少なくとも一部を形成する曲線のボックス計数ディメンジョン(box-counting dimension)である。表面上に位置する所与の幾何学的形状について、ボックス計数ディメンジョンを以下のようにして計算する。最初に、サイズＬ１のボックスから成る格子をこの幾何学的形状全体に配して、完全に幾何学的形状をカバーするようにし、格子幾何学的形状の少なくとも１点を含むボックスの数Ｎ２を計数する。次いで、以下のようにしてボックス計数ディメンジョンＤを計算する。
Ｄ
＝（ｌｏｇ（Ｎ２）−ｌｏｇ（Ｎ１））／（ｌｏｇＬ２）−ｌｏｇ（Ｌ１））
本発明に関して、ボックス計数ディメンジョンを計算するには、アンテナの曲線を包囲する最少矩形エリアの内側に第１及び第２格子を配置し、前述のアルゴリズムを適用する。
第１格子は、矩形エリアを少なくとも５×５ボックス、即ち、セルのアレイに分割する(mesh)ように選択するとよく、第２格子は、Ｌ２＝１／２Ｌとなるように、そして第２格子が少なくとも１０×１０個のボックスを含むように選択する。最少矩形エリアによって、このようなエリアでは、曲線のいずれの断片をも含まない格子の周囲上には行全体も列全体もないことがわかる。したがって、本発明の実施形態の一部は、ボックス計数ディメンジョンが１．１７よりも大きいことを特徴とし、微小化の要求度合いがこれよりも高い用途では、設計は、ボックス計数ディメンジョンが１．５〜３の範囲を取ることを特徴とする。実施形態の中には、約２のボックス計数ディメンジョンを有する曲線が好ましい場合もある。例えば、アンテナの最長自由空間動作波長の１／２０に等しい最大サイズの矩形内に収まる極めて小さいアンテナでは、ボックス計数ディメンジョンは、必然的に、更に細かい格子を用いて計算する。これらの場合、第１格子は、１０×１０個の等しいセルのメッシュをなし、第２格子は２０×１０個の等しいセルのメッシュをなし、Ｄを前述の式にしたがって計算する。平面設計、即ち、パッケージの基板上にある単一層内にアンテナを配した設計を有する小型パッケージの場合、アンテナ幾何学的形状内に含まれる曲線の寸法は、Ｄ＝２に近い値を有することが好ましい。
一般に、アンテナの所与の共振周波数に対して、ボックス計数ディメンジョンが大きい程、アンテナによって達成される微小化の度合いは高くなる。本発明によるアンテナの微小化能力を高める１つの方法は、曲線が、該曲線を包囲する５×５のボックス、即ち、セルを有する第１格子の少なくとも１４個のボックスの少なくとも１つの点と交差するように、アンテナ・パターンの曲線の数個のセグメントを配置することである。また、高度な微小化が要求される他の実施形態では、曲線は、５×５格子内において、少なくとも１つのボックスに２回交差する。即ち、曲線は、格子のセル、即ち、ボックスの少なくとも１つの内側に２つの非隣接点を含む。
本発明によってどのようにしてボックス計数ディメンジョンを計算するかの一例を、図２３に示す。本発明による曲線２３００の一例を、５×５格子２３０１及び１０×１０格子２３０２の下に置く。図に示すように、曲線２３００は、格子２３０１においてＮ１＝２５個のボックスに接触し、一方格子２３０２ではＮ２＝７８個のボックスに接触する。この場合、格子２３０１内のボックスのサイズは、２３０２内のボックスのサイズの２倍である。前述の式を適用することによって、曲線２３０２のボックス計数ディメンジョンは、本発明によれば、Ｄ＝１．６４１５に等しいことがわかる。また、この例は、本発明に該当するいくつかの好適な実施形態の他の幾つかの特徴的態様も満足する。曲線２３００は、格子２３０１においては、２５個のボックス中の１４個よりも多いボックスと交差し、また曲線は少なくとも１つのボックスに２回交差する。即ち、少なくとも１つのボックスが、曲線の２つの非隣接セグメントを含むことになる。実際、２３００は、このような二重交差が２３０１において２５個中の１３個のボックスにおいて生ずる。
アンテナをパッケージ基板の単一層上に組み付けるパッケージ構成は、コストに関して非常に都合がよい。何故なら、このような層の上でアンテナ・パターンの処理を可能にするためには、単一のマスクを使用すればよいからである。実施形態の中には（例えば、図１、図２、図４、図５、図１８、図１９、図２０及び図２１に示すような）、アンテナは単一層内に配置され、曲線の一先端において給電され、曲線を跨ぐ導体を不要としている。必要ではないが、パッケージ基板の同一基板上にアンテナ及びチップを実装する本発明の実施形態によって、一層の簡素化及びコスト削減が達成される。
尚、本発明によれば、アンテナ構造は平面構造に限定されるものではない。これは、パッケージは、該パッケージの多数の層又はコンポーネント中にアンテナのいくつかの部分即ちパーツを含むことができるからである。層同士は、任意に、いくつかのビア及びビアホールによって相互接続することができる。いくつかの実施形態における好適な構成は、複数のパッケージ基板の少なくとも１つの中にある２つ以上の層上に同様のアンテナ・パターンを繰り返し形成し、このようなアンテナのための同様の導電パターンを１点以上で相互接続する。一般に、このような同様の層を相互接続するのに好ましい点は、給電点(feeding point)である。こうすると、電流が各層上で対称的に分割するので、アンテナ全体のオーミック抵抗は低下し、アンテナが一層効率的となる。このような構成の単純な低コスト・バージョンは、単一の基板を含むパッケージを備えており、該基板は、両面に導電アンテナ・パターンを含み、該パターンは少なくとも１つのビアによって接続されている。
別の実施形態では、アンテナ構造のための２つ以上の導電パターンが、パッケージ基板の２つ以上の層上に配置されているが、これらのパターンは異なっている。パターンの少なくとも１つは、少なくとも５つのセグメントを有する本発明の曲線を含み、一方、他の１又は複数の層における１又は複数の導電パターンは、アンテナのインピーダンス及びインピーダンス帯域幅、アンテナの共振周波数、放射パターン、又はこれらのアンテナ・パラメータの組み合わせを同時に修正するために用いられる。
アンテナ構造が数層の並列な層上に分割されている他の実施形態では、能動寄生(active-parasitic)構成を含んでいる。即ち、パッケージは、パッケージの１つ以上の基板内に複数の誘電体層を含み、パッケージは、これらの層の第１層内に、アンテナのための少なくとも第１導電パターンを含み、第１層上の第１導電パターンは、半導体ダイに結合又は接続されている。このようなダイに接続されている第１導電パターンは、アンテナ構成の能動エレメントである。この構成では、パッケージは、基板のいずれかの少なくとも第２層上に、少なくとも第２導電パターンを含み、第２導電パターンは、アンテナの第１導電パターンに容量的又は誘導的に結合されており、第２導電パターンは、アンテナに対して寄生エレメントとして作用する。一例として、図１〜図６、図１１〜図１５、及び図１７〜図２２に示すパッケージの実施形態におけるアンテナは、このような能動寄生アンテナ構成では、能動アンテナとなることができ、この場合、同一又は他の基板上の平行層上の少なくとも追加のアンテナ・パターンは、アンテナ構造の１つ又は複数の寄生エレメントとして作用する。このような寄生エレメントの効果は、主に、帯域幅の拡大及びアンテナの効率向上であり、これと共に、アンテナに接続される出力増幅器の出力に整合するように入力インピーダンスを微調整できることである。
能動寄生構成は、本発明におけるパッケージの任意の実施形態を、誘導性又は容量性結合あるいは双方の組み合わせによって、外部アンテナに結合することにより実現することができる。このように、パッケージ内部のアンテナ・セットは、能動アンテナとなり、外部アンテナは、パッケージ内部の能動アンテナに対して寄生アンテナとなる。
パッケージ内部のアンテナ・パターンに対して非平面多層即ち立体構造の場合、ボックス計数（box counting)アルゴリズムは、三次元格子によって、矩形の代わりに、平行六面体及び５×５×５セル及び１０×１０×１０又は２０×２０×２０セルを有するメッシュを用いて計算することができる。これらの場合、このような曲線は、２よりも大きい次元、そして場合によっては３までの次元を取ることができる。
図１は、本発明による一実施形態を示す。パッケージのレイアウトは、ダイ１０３が基板１０２の中心に対して変位し、アンテナ１００をエリア１０１内に配置するように構成されている。本発明によれば、矩形エリア１０１の辺の最大長は、アンテナの最長動作波長を５で除算した値である。この実施形態は、単一の放射アーム１００を有するモノポール・アンテナを含む。アームは、５つ以上のセグメント（この例では、７つのセグメント１１１〜１１７）によって形成されており、１２１及び１２２のような少なくとも２つの角度は、１１５゜よりも小さい。必須ではないが、１８０゜未満の角度の内少なくとも２つは、曲線の対向する側において、時計回り及び反時計回り方向に規定する（１２１に対しては右側、１２２に対しては左側）ことが好ましい。アンテナ曲線１００は、接続部１０５を介して、半導体ダイ上のパッドに接続されており、このような接続部はワイヤ・ボンドを含むが、これに限定される訳ではない。他のワイヤ・ボンド又は同様の接続部も、ピン１０７によってダイを外部回路に接続するために用いることができる。当技術分野では周知であるが、モノポール・アンテナは非平衡、非対称構造であるので、ダイ１０３の２つのＲＦ端子の内一方を、端子１０７の少なくとも１つによって、外部接地面に接続する必要がある。また、この実施形態では、エリア１０１は、アンテナ・パターン１００の下又は上にも、エリア１０１の上又は下の面の少なくとも５０％には、導体材料が全くあってはならない。同様の実施形態では、アンテナ・パターンの下又は上に配される金属のみが導体（例えば、ワイヤ・ボンド又は金属ストリップ）であり、ダイ及びパッケージ端子を相互接続する。この接続は、ＦＷＳｏＣモジュールの上位に位置するプリント回路ボード又はＰＣＢには好ましい。
図１に示すモノポールを含む構成と同様の実施形態として、代わりに折り返しモノポール (folded monopole)を含むこともできる。パッケージ内部にアンテナを折り返しモノポールとして配するためには、モノポールの自由端を、導体によって、パッケージの接地端子に接続する。
図２は、パッケージ２が本発明によるダイポール・アンテナ２００を含む、本発明の別の実施形態を示す。このようなダイポール・アンテナは、２本の放射アーム２０１及び２０２を有し、異なる入力／出力端子１０５によって給電される。入力／出力端子１０５は、例えば、２つのワイヤ・ボンドのような、２つの近接導体(close conductor)によって設けられる。他の適した給電手段には、アンテナと同じ層上に配された２つの導電ストリップ、直接又はビア・ホールを介して到達する２つのストリップ、フリップ・チップのはんだボール、又はテープ自動接合（ＴＡＢ）によって接続されるフリップ・チップのパッド接続領域を含むことができる。基板１０２は、単一層又は多層のいずれでも可能であるが、いずれの場合でも、アンテナを配する層の上又は下の層のいずれかにおいても、アンテナを密閉するエリア１０１の少なくとも５０％に、導電材のないクリアランスを残す。
図３は、パッケージ３内にスロット又はアパーチャ・アンテナを含む、本発明の実施形態を示す。スロットは、パッケージ基板の層の少なくとも１つの上に置かれた導電パターン３０３上に形成されたギャップ又はスリット３００からなり、パターンは、アンテナが位置する層表面の少なくとも５０％を覆う。本例では、導電パターンは、パッケージのフットプリント全体を覆う（勿論、アンテナを規定するスロットを除く）が、これは必須ではない。任意に、導電パターン３０３を、パッケージの１つ以上の端子１０７によって、パッケージを実装するプリント回路ボード上の外部接地に接地することができる。スロット・アンテナに給電するために、２つの導電端子３０１及び３０２を、例えば、２つのワイヤ・ボンド１０５によってダイ１０３に接続する。このようなアンテナに給電する他の可能な方法は、アンテナ層に平行な層上にパターニングされた２つの導電ストリップを配し、２つのストリップをビアによってスロットの各側において２つの点に接続することである。いずれの場合でも、２つの導電端子３０１、３０２の各々は、スロットを形成する曲線の対向する両側に配置する。アンテナのための代わりの非対称、非平衡給電方式は、スロットの上又は下で交差するマイクロストリップ伝送線からなる。このようなマイクロストリップ伝送線は、スロットを含む導電パターンがマイクロストリップ・ラインに対して接地面となるように形成することができ、一方、伝送線の他の部分は、導電パターンの上又は下の平行層上に位置する導電ストリップとなる。
スロットの実施形態の別の例を図４に示す。この例では、スロット４００は、導電パターンの周囲と交差しており、該周囲の点４０１にスロットが位置する。言い換えると、スロットは、図３に示すパッケージの場合におけるように、導電体によって完全には包囲されていない。図３に示す実施形態におけるように、スロットは、２つの端子導体４０５及び４０６によって、曲線の対向する両側において給電される。用途によっては、このスロットの実施形態は、図１及び図２に示したモノポール及びダイポールの構成よりも好ましい場合がある。これは、放射効率が遥かに高いからである（電流はパターン全体を流れ、必ずしも曲線に沿ってのみではない）。また、インピーダンスは、給電端子４０５及び４０６をアンテナ周囲に沿って異なる点に移動させることによって、制御することができる。
本発明によるスロット・アンテナを用いることの利点の１つは、ダイとは異なる基板又は層上にアンテナを構築できることである。スロット・アンテナを含む層又は基板は、例えば、１つ以上のビア、ビア・ホール、垂直導体、又はポストを介して、ダイを含む基板又は層から給電することができる。このような構成では、スロットが印刷されている導体パターンによって覆われている表面を最大化することができ、例えば、アンテナ・パッケージのフットプリント全体の８０％よりも広い面積に達する。この構成を含むパッケージ・アーキテクチャの一例は、図１６におけるパッケージ４５に類似したパッケージに基づくものとすることができる。スロット・アンテナは、例えば、層１６１２の１つに実装することができ、一方、ダイ１６０１は多層基板１６１１上に位置している。図１６はダイのためのワイヤ・ボンディング技法について記述するが、多くの用途において、フリップ・チップが好ましい。フリップ・チップの利点は、接続部が基板１６１１側に下向きに面しており、スロット・アンテナを実装する上側の基板（１６１２のような）に面するダイの最上位側が導電面を含むことができ、この導電面によってダイを遮蔽し、アンテナ内の磁場から保護することができることである。
図５は、パッケージ５上のマルチブランチ・アンテナ構造を示し、必ずしも同じ長さではない数個の曲線が数点で互いに交差している。即ち、アンテナ５００は、３本のアーム５０１、５０２、５０３を含み、これらの各々が本発明による曲線の形状をなしている。この特定的な例では、アンテナは、図１におけるようにモノポールの形態を取り、単一の給電ポートが、接続部５０５によってダイに接続されており、端子１０７の１つ以上の接続部が外部接地面に接続されている。アンテナ・アームの数及び長さを調節することによって、アンテナの周波数応答を自在に決めることができる。一般に、広域の挙動では、それぞれのアームの先端からアンテナの給電点までの長さはほぼ同一である。周波数帯域間で重複がないマルチバンド応答では、各アームの長さは、主に、アンテナ応答内における特定のバンドの中心周波数と関連がある。このようなマルチブランチ構成は、限定ではないが、ダイポール、逆Ｆ字状アンテナ、又はスロット・アンテナとも適合性がある。
図６は、本発明によるループ・アンテナ６００を含むパッケージ６を開示する。この場合、曲線はループの周囲を規定し、ループの二点が異なる入力端子となり、１０５によってダイに接続されている。この場合も、システムの性能向上のために、パッケージは、アンテナ６００が位置する層の上又は下にある層は、該上下の層のいずれにおいても、直角に突出するエリア１０１の少なくとも５０％にはメタライゼーションや導電材のないクリアランスを残すように構成するのが通例である。同様に、パッケージは、該パッケージ又はモジュールが位置するＰＣＢがこのようなクリアランスを、メタライゼーションを含むあらゆる層の上に残すように、処理することもできる。
図７Ａにおけるパッケージ７は、結合ダイポール・アンテナ７００を含み、２本のアーム７０１及び７０２が近接領域７０４によって互いに結合されている。本発明によれば、７０４における導体間の最少距離は、アンテナの最長自由空間動作波長の１／１０未満とするとよい。図７Ｂは、別の実施形態を示し、パッケージ７５が、能動モノポール(active monopole)７５１及び寄生モノポール７５２を含み、寄生モノポールが、パッケージの端子の少なくとも１つ、例えば、端子７５３によって、外部接地面又は接地埋設地線に接地されている。また、パッケージは、１組の端子の中に少なくとも１つの別の端子も含み、ダイ１０３のＲＦ電圧基準の１つを外部で接地する。能動モノポール７５１及び寄生モノポール７５２のようなアンテナの２つの導電部分は、近接領域７５４によって結合され、７０４における導体間の最短距離が、アンテナの最長自由空間動作波長の１／１０未満となるようにする。
図８Ａは、逆Ｆ字型アンテナ（ＩＦＡ）を含むパッケージ８を示す。上述した実施形態と同様、ダイ１０３はパッケージ１０２の中心から変位し、アンテナの導電パターンを配置するエリア１０１を残している。前の実施形態におけると同様に、このパターンは、ダイ又はチップ１０３を支持するパッケージの層に配置することができ、多層基板の場合、基板１０２の平行な層のいずれにでも配置することができる。アンテナをダイと異なる層に配置する場合、１又は多数の層と交差するビア・ホールによって、チップの適宜の端子１０５に常に接続することができる。この実施形態では、アンテナ８００を、例えば、端子８０３のような、パッケージの端子１０７の少なくとも１つによって、その先端の１つにおいて接地されている。また、アンテナは、例えば、ワイヤ・ボンド、又はフリップ・チップ上のはんだボールに達する導電ストリップのような、接続部１０５によって、アンテナ曲線の中間点において給電される。
図８Ｂは、本発明の別の実施形態を示す。この場合、パッケージ８５は、エリア８５０の周囲の少なくとも一部を規定するアンテナ曲線８５１を含み、このエリアは導電材で満たされている。例えば、領域８５２における点のような、エリア８５０内の点を、給電点として選択し、導体によってダイ１０３に接続する。このような導電パターンは、多くの異なる方法で用いることができる。これは、モノポールを構成することができ、この場合、チップ１０３のＲＦ接地基準を、パッケージの端子１０７の内少なくとも１つによって、外部導電接地に接続する。モノポール構成では、アンテナが位置する層の上下に、パッケージの層のいずれか、又はパッケージを実装する外部基板の層のいずれかの上の導電アンテナ・パターンを包含するエリア１０１のいずれの突出部も、該突出エリア１０１の少なくとも５０％をメタライゼーションのないクリアランスとして残す必要がある。１０１の下の５０％よりも多いエリアが導電材で満たされている場合、アンテナは、本発明によるマイクロストリップ又はパッチ・アンテナとなり、導電材は、マイクロストリップ又はパッチ・アンテナの接地となる。また、加えて、導電アンテナ・パターン内の任意の点に、接地への少なくとも１つの短絡部を置けば、アンテナは平面逆Ｆ型アンテナ（ＰＩＦＡ）にもなる。マイクロストリップ又はパッチ構成のいずれの場合でも、あるいはＰＩＦＡの場合でも、アンテナの直下で５０％よりも多いエリアを接地が覆うことが好ましい。このような接地は、アンテナ及び／又はチップ１０３を支持する基板１０２の層のいずれにも含ませることができ、あるいは、パッケージを支持する外部の基板又はＰＣＢ内に含ませることもできる。
任意のマイクロチップ又はパッチ構成（ＰＩＦＡ構成を含む）の場合でも、本発明の特徴的パターンは、少なくとも１５セグメントを有する曲線を含み、その内の少なくとも７つは、本発明によれば、アンテナの自由空間動作波長の１／よりも短くなければならない。これは、小さな面積にアンテナの統合を可能にする所望の微小化の度合いを達成するために必要である。前述のような、本発明の必須の幾何学的な面に準拠する残りの一般的な条件は、マイクロストリップ・チップやその短縮化した変形にも適用される。
本発明におけるアンテナの幾何学的形状は、少なくとも５つのセグメントの特徴的曲線によって完全に決められることには限定されない。曲線は、例えば、モノポール又はダイポール又はＩＦＡのようなワイヤ・アンテナの場合には、導電ストリップ又はワイヤの一部、スロット又はアパーチャ・アンテナの場合にはスリットの一部、パッチ・アンテナの場合にはアンテナの周囲の一部というように、幾何学的形状の一部又は一面を規定するだけでよい。例えば、図９Ａ及び図９Ｂは、パッケージ内に２つのアンテナ配列を含むパッケージの２つの例９及び１０を概略的に記述する。ここでは、固体(solid)導電パターン９１０及び９１１が曲線９２０及び９２１と組み合わせられているが、曲線９２０及び９２１は、アンテナの形状全体を規定している訳ではない。
図１０のＡ〜Ｎは、アンテナ設計のための従来技術の空間充填曲線の例を示す。小型化も特徴とする他の形式のマルチバンド・アンテナに、ＷＯ／１２２５２８に開示されているマルチレベル・アンテナがある。
図１１のＡ〜Ｄは、本発明の好適な実施形態の例を４種類示す。４例のパッケージ２６〜２９は全て、本発明によるモノポール・アンテナを含む。図１１のＡにおけるパッケージ２６では、ダイ１０３は、パッケージの中心から変位して、アンテナ・パターン１１００を含ませる空間を残している。この特定的な例では、アンテナ・パターン１１００は、空間充填ヒルベルト曲線１４によって規定されている。ダイ１０３は、導体１１０４によるアンテナ・パターンへの接続を１つ有し、一方、第２ＲＦ端子は、例えば、パッケージの端子の少なくとも１の端子１１０１に、導体１１０２によって接続されている。
別のモノポール・アンテナ構成を、図１１のＢのパッケージ２７に示す。図１１のＡにおけるパッケージ２６と図１１Ｂにおけるパッケージ２７との間の主要な相違の１つは、図１１のＢにおけるアンテナ・パターン１１２０は、パッケージの長い方の辺に沿って配置されているので、アンテナの全長がパッケージの内側で最大になっていることである。この結果、アンテナの放射抵抗が増大し、帯域幅が広がり、効率が高まる。この目的のために、ＳＦＣ曲線１４を修正して、特徴的な細長形状１１２０を得た。この実施形態におけるアンテナ・パターンは、曲線１４のようなＳＦＣの特定的な例と共に示したが、アンテナ長を最大にする類似の実施形態も、本発明による一般的な曲線のいずれを用いても構成することができる。
図１１のＣにおいて、パッケージ２８は、モノポールの別の例を内蔵しており、使用可能な基板表面を最大限使用することと、アンテナ・パターンの最大長とを組み合わせている。曲線は２つの部分１１３０及び１１３２に分割され、双方の部分は、導電セグメント１１３２によって接続されている。この構成は、ダイ１０３をパッケージの１つの角に可能なかぎり近づけて配置することによって、最適化される。この実施形態では、アンテナ・パターンを取り囲む矩形エリアは、ダイ又はチップ１０３も取り囲む。この実施形態から、本発明では、アンテナ及びダイを別個に、重複しない矩形エリアに実装する必要がないことは明らかである。
図１１のＤにおけるパッケージ２９は、図１１のＣにおけるパッケージ２８と類似して見えるが、実際には、パッケージ内のアンテナに関しては異なるアーキテクチャを含む。図１１のＤのアンテナ構成は、マルチブランチ・モノポールであり、第１アーム１１４０及び第２アーム１１４１を有し、これらのアームが導電セグメント１１４２によって接続されている。アーム１１４０は、その先端の一方がダイ１０３に接続されており、一方、他方の先端は、接続されず開放のままとなっている。このような実施形態では、アンテナの効率を向上させるには、アーム１１４１の長さ及び形状を、セグメント１１４２への接続部からアームの自由先端まで達するアーム１１４０の部分と同じにする。これは、少なくともセグメント１１４２からアンテナの２本のアームの先端までを覆うアンテナのセクション（区間）において、オーミック抵抗が２つに分割されるように、アンテナ上での電流強度が２本の等しいアームに分割されるからである。尚、アンテナを取り囲むエリアは、パッケージ上で使用可能なエリアに対して最大化され、これによって、帯域幅の拡大及びアンテナ挙動に対する効率も向上される。
図１１のＡ又はＢにおけるアンテナの曲線は、ボックス計数ディメンジョンが１．５よりも大きいことを特徴とすることがわかる。即ち、この曲線の寸法は、１．９と２．１との間である。また、矩形１０１が４×５の等しいボックスの格子で覆われると、曲線は、２５個のボックス中の１４よりも多いボックスと交差する（ボックスの約７５％と交差する）こともわかる。
また、ボックスの少なくとも１つが、アンテナ・パターンを規定する曲線によって少なくとも２回交差していることもわかる。このようなアンテナ構成の特徴的な面（高ボックス計数ディメンジョン、最大表面利用、非常に長い曲線を形作るために接続される多数の小さなセグメントの組み合わせ）は、特に、高い微小化の度合いが必要なとき、例えば、矩形エリア１０１の最も長い辺を、最長自由空間動作波長よりも短くしなければならないときに、特に適している。
図１２は、ダイポール・アンテナを含む数個のパッケージの実施形態を示す。図１２のＢでは、パッケージ３１、ダイポール１２２１及び１２２２の２本の等しいアームは、本発明の曲線にしたがって形成されており、１対の導体１２２０によって給電される。パッケージ３０上に含まれる別のダイポール構成を図１２のＡに示す。この場合、アームの各々は、チップの対向する両辺に配され、一方のアームの自由先端から他方のアームの他方の自由先端までのアンテナの全体的なサイズが、最大になっている。これによって、放射抵抗、帯域幅、及び効率が改善する。更に、図示のようなダイポールを図１２のＣにおけるパッケージ３２内に配置することによって、特性を改善することができる。これは、マルチブランチ・ダイポールである。ここでは、ダイポールのあらゆるアームが、第１アームでは２つの曲線１２３０及び１２３１、第２アームでは１２３２及び１２３３に分割され、電流密度が二分割され、全体的な損失抵抗が半分となるようにしている。各アームの２本のブランチはそれぞれ、導電セグメント１２３４及び１２３５によって接続されている。このような構成では、ダイポールの長さが、ダイポールの横方向の辺と共に最大となり、アンテナの全体的な帯域幅及び効率が最大となる。
図１２のＤ及びＥのパッケージ３３及び３４は、アンテナが折り返しダイポール・モード(folded dipole mode)で動作することが望まれるときに、用いることができる。パッケージ３３では、エリア１２４１に包囲されているダイポールは、エリア１２４２に包囲されているダイポールに等しいが、１２４２におけるものは、チップ又はダイに接続されている１対の導体によって、その中心で給電されることを除く。双方のダイポールは、一般に折り返しダイポール構成において行われるように、先端において接続されている。折り返しダイポール構造を規定する２つのダイポールに可能な他の配置を、図１２のＥにおいて、パッケージ３４のエリア１２５１及び１２５２に示す。折り返しダイポール構造の利点は、ダイポールの入力インピーダンスが、折り返しでない構造に対して増大することができ、しかもアンテナの帯域幅も改善することである。
図１２のＤ及びＥにおけるパッケージ３３及び３４上のアンテナの幾何学的形状は、閉ループを形成し、したがって、ループ・アンテナを構成することができることがわかる。これらの構造は、動作周波数及び励起モードに応じて、折り返しダイポールとして、又はループ・アンテナとして動作することができる。これが意味するのは、アンテナがマルチモード・アンテナとしても動作することができ、例えば、これを用いれば、同一パッケージに、２つの異なる周波数バンドで動作する２つの異なる通信又はワイヤレス・サービスを統合できるということである。
本発明による集積回路パッケージ用のループ・アンテナのその他の例を図１３のＡ〜Ｃに示す。図１３のＡでは、パッケージ３５は、半導体ダイ１０３周囲にある数個のヒルベルト状のセクション（区間）によって形成された導電曲線１３０１を含む。このループは、１対の導体１３０２によって形成された差動入力／出力ポートによって給電される。この場合も、このような構成により、周囲及びループによって覆われる面積の双方を最大にする。この曲線のボックス計数ディメンジョンは、１．９〜２の間であり、非常に低い周波数における動作では、高いパッケージ密度が得られる。これは、アンテナの導電パターンを包囲する矩形エリアの内側にダイを配置する実施形態の別の例である。ループの内側を流れる強い磁場からチップを保護するために、チップは、その両面の少なくとも一方を遮蔽する導電層を含むことができる。この目的のためには、フリップ・チップ構成が好ましい。
図１３のＢにおけるパッケージ３６は、図１３のＡに示すパッケージ３５のデュアル・バージョンであり、ループは、ダイを支持する基板層のいずれかにおける導電パターン上でスロットの形状をなす。パッケージ密度及び使用可能面積の最大使用に関する同じ利点が、この場合にも得られる。このようなループの給電方式も差動式であり、一方の導体１３１１をループ内側の導電領域に接続し、第２導体１３１２を外側の導電エリア上の曲線の反対側に配置する。図１３のＣに示すように、２つの導体１３２１及び１３２２は、ダイの同じ側に互いに近接する必要はなく、これらは、例えば、対向する両側にすることも可能である。２つの導体の相対的位置に応じて、インピーダンスが変化する。これは、ダイの内側にある出力ＲＦ増幅器に要求される出力インピーダンスに一致させるためにアンテナを同調させるのに役立つ。
図１４Ａにおけるパッケージ３８は、図１１Ｂのモノポールのデュアル・バージョンである。これは、使用可能な長さの最大使用による効率及び放射抵抗の最大化に関して、同じ利点を有する。実際、このパッケージは、図１１のＢのパッケージ２７と図４のパッケージ４の組み合わせとして見ることができる。図４のパッケージ４と同様に、アンテナはスロットであり、スロットは、一点において、スロットを含む導電パターンの周囲と交差する。例えば、図３における場合のように、スロットを支持する導電パターンの内側にスロットの２つの先端を含むか、又は、図１４Ｂにおけるパッケージ３９に示すように、パッケージの周囲と交差する両端を有するというような、他の組み合わせも可能である。
図１５は、モノポール・アンテナ１５０１を含むパッケージを示す。この例では、接地面即ち接地埋設地線１５０２が、アンテナと同じ層上に配されており、モノポール・アーム１５０１が包囲されている矩形エリア１５０５と重複しないようにしている。アンテナは、１つの導体１５０３を通じて給電される。この実施形態では、モノポール１５０４の先端をどのようにすれば接地面１５０２に近接させることができるかを示す。これは、アンテナに容量性負荷を与え、アンテナ全体の微小化に寄与する。
図１６のＡ〜Ｅは、集積回路用の従来のパッケージ・アーキテクチャ（アイテム４１、４２、４３、４４、４５）を数例記述するが、限定の目的では全くない。これらの全ては、いくつかの共通の部品配列を共有する。これらの殆どでは、半導体ダイ又はチップ１６０１、１６０６を、パッケージの最も重要な部分の１つである基板又は積層体１６１０に取り付ける。このような基板又は積層体は、半導体ダイ又はチップに対する機械的支持部として作用し、チップからの熱の除去に貢献し、チップを外界と電気的に接続するための数個の端子１６０３、１６０４を設ける。チップ及びパッケージは、多くの方法で相互接続することができる。最も一般的な方法は、ワイヤ・ボンド１６０２によるものであるが、例えば、テープ・ボンディング、又はフリップ・チップ技術のような他の技法も可能である。パッケージは、通常、プラスチック・モールド内に封入されるか、又は密閉され（１６１５）、チップ及び端子との相互接続部を保護する。
図１６のＡにおけるアイテム４１は、端子がピン接続部であるパッケージ・アーキテクチャの一例である。このようなピン接続部は、ＤＩＬ、ＤＩＬ−ＳＭＴ、ＱＦＰ、及びＰＧＡパッケージでは一般的である。通常、このようなピンは、パッケージの周囲を包囲し、ワイヤ・ボンドによって、又はパッケージ基板の上面上の導電ストリップによって直接チップに接続される。場合によっては、金属フレームが端子及び導電ストリップ双方を含み、これらがワイヤ・ボンドによってチップに接続する（通常、熱圧縮によって）。ＰＧＡパッケージの場合、端子は、パッケージの周囲を取り囲むように配置されるだけでなく、パッケージ直下で２Ｄ格子アレイ状に配列されている。これは、通例、チップ及びパッケージ双方に必要な端子数が多い場合に採用される。
図１６のＢ〜Ｄにおけるアイテム４２、４３、４４及び４５は、ＧＢＡパッケージの例をいくつか示し、この場合、ピン端子がはんだボール１６０４に置き換えられている。このような相互接続技法は、フリップ・チップ・アーキテクチャ（アイテム４３及び４４を参照）においても特徴的であり、その場合、チップは類似の方式によってパッケージに接続される。フリップ・チップ構成では、チップは逆さまに実装され、接続部が下側となりパッケージ基板又は積層体に面する。このような構成では、相互接続は、導電ボール又はバンプ１６０５の格子によって行われる。
集積回路パッケージの小型化及びコスト削減に対する市場要求の結果、パッケージのフットプリントを縮小しつつ、チップの機能性を高める新たなアーキテクチャが続々と生まれている。図１６のＤにおけるアイテム４４は、チップ・スケール・パッケージ（ＣＳＰ）を示し、縮小したチップのフットプリントに殆ど一致するように、パッケージを縮小している。
パッケージ密度を高める他の手段には、パッケージにおける１枚又は数枚の基板内に多層構造を用いることが含まれる。図１６のＥにおけるアイテム４５は、複数の誘電体層１６１１を互いに接着して、チップを支持する基板を形成したパッケージ・アーキテクチャの一例である。基板上のあらゆる層は、数個のメタライゼーション及び導電ストリップを支持し、チップ１６０１を端子１６０４と、あるいは基板上に実装されている他のチップ又は電気的コンポーネント（例えば、抵抗器、コンデンサ、インダクタ、フィルタ、ミキサ、増幅器、発振器等）と相互接続することができる。このような層上のメタライゼーションは、ビア及びビア・ホール１６１４によって相互接続することができる。加えて、他の積層体又は基板１６１２をチップの上又は下に含ませれば、追加のコンポーネント又はチップを支持することができる。この場合も、このような追加の基板は、ビア及びビア・ホールによって、他の基板と相互接続することができる。
本発明のアンテナを形成する曲線を構成するセグメントは、図では直線状として示すが、本発明は、直線状セグメントのみによって形成される曲線に限定される訳ではない。本発明のアンテナ曲線を構成するセグメントの１つ以上を、アンテナ曲線のセグメント全てを含むまで、非直線状としてもよい。例えば、図１７に示すように、曲線１７０２は数個の非直線状セグメントを含む。本発明のアンテナ曲線が少なくとも１つの非直線状セグメントを含む場合、この少なくとも１つの非線形セグメントを有する曲線上の任意の点と、全て直線状セグメントで形成した同一の曲線との間の最短距離も、アンテナの最長自由空間動作波長の１／１０未満となる。これは、曲線における非直線状セグメントの数の多少に係わらず、言えることである。図１７に示すように、曲線１７０１（破線で示す）は、非直線状セグメントを有する曲線１７０２と形状が同一の全て直線状セグメントの曲線を表す。曲線１７０２上の任意の点と曲線１７０１との間の最短距離も、アンテナの最長自由空間動作波長の１／１０となる。
本発明にしたがってパッケージをどのように構成するかという追加の例を、図１８〜図２１に示す。図１８は、２つの同一のアーム１８０１及び１８０２を有し、パッケージ基板の２つの半部分に対称的に配置されている、マルチブランチ・モノポール構成である。ダイ１８０５は、パッケージの基板１８０３の中心から変位しているが、基板の１つの縁の中心点付近に位置している。これによって、２本のアームをセグメント１８０７から対称的に延ばすことができる。アンテナによって覆われるエリアを最大化しつつ、２つの曲線の最大長を保持し、効率的なアンテナ・サイズの圧縮を可能とする。即ち、パッケージ上にある５×５セルの格子が、セルの少なくとも約８０％において曲線の部分を含む。この曲線のボックス計数ディメンジョンは２に近い。
図１８における実施形態は、アンテナのために少なくとも２つのＲＦ接続部１８０４及び１８０６を含む半導体ダイ１８０５を示す。接続部１８０６は、二重分岐構造の入力に作られ、一方、接続部１８０４は例えば、基板１８０３上のビア・ホール、及びビア・ホールを端子１８０８の少なくとも１つと接続する基板１８０３の第２層内の導電ストリップによって、パッケージの端子１８０８の１つに接続されている。端子１８０８は、例えば、プリント回路ボード即ちＰＣＢ上の導電層のような、外部接地面に接続される。図１８には一例としてワイヤ・ボンドを示すが、他の相互接続構成（例えば、フリップ・チップ又はＴＡＢ等）も同様に用いて、チップ１８０３をパッケージ１８０８上の端子に相互接続することもできる。
図１８に示すようなアンテナ構成を有する実施形態は、例えば、２ＧＨｚで動作するアンテナを１０×１０ｍｍよりも小さなパッケージ（アンテナの自由空間動作波長の１／１５よりも小さいサイズのパッケージ）に封入することもできる。これは、このようなアンテナ設計を基板１８０３用の高誘電率基板と組み合わせることによって得ることができる、サイズの潜在的な余分な縮小を考慮していない。一方、多少余分な損失が生じ（効率低下）、電気的帯域幅がいくらか狭くなることを犠牲にして、パッケージを高誘電率材料で作れば、更にアンテナ及びパッケージを微小化することができる。このような実施形態の用途には、例えば、Bluetooth（商標）、WLAN IEEE802.11、又はUTMS/3G-WCDMA用のＦＷＳｏＣが考えられる。
図１９は、本発明による実施形態の別の例を示す。パッケージはモノポール・アンテナを含み、このモノポール・アンテナは単一の放射アームを含み、アームは一点において給電される。ダイは、アンテナへの接続部を１つ、及び外部接地への接続部を１つ備えている。この場合、パッケージは、矩形形状に構成され、パッケージの約半分がアンテナに、別の半分がダイに当てられる。最大のサイズ圧縮のためには、アンテナ曲線に約２のボックス計数ディメンジョンが望まれる。この構成によって、例えば、約２ＧＨｚで動作するＦＷＳｏＣシステム（Bluetooth（商標）、WLAN IEEE802.11、又はUTMS/3G-WCDMA用のＦＷＳｏＣを含むがこれらに限定される訳ではない）を、１０×５ｍｍよりも小さいモジュールに封入することが可能となる。この場合も同様に、アンテナを包囲する最少矩形の最も長い辺は、対応する最長自由空間動作波長を３０で除算した値よりも小さい。
例えば、アンテナの最長自由空間動作波長の約１／３０程度のサイズの方形パッケージのような、非常に小さいパッケージでは、他の実施形態が本発明による効率的な案を提供する。例えば、図２１において、チップ又はダイは、パッケージの角付近に配置され、アンテナの導電パターンのために、パッケージ基板上に「Ｌ」字状エリアを空けている。このような構成では、モノポールは単一放射アームによって規定され、本発明による曲線２１０２の形状をなすアームが用いられる。曲線の第１先端２１０１は、Ｌ字状エリア上の一端においてパッケージの縁に近く、一方、モノポールの自由先端２１００は、アンテナの他方の端部に配置されている。ボックス計数ディメンジョンは、このように高いパッケージ密度を達成するには、約２であることが好ましい。
いくらか大きめのパッケージ（例えば、アンテナの最長自由空間動作波長の約１／１０の長さの辺を有する方形パッケージ）では、アンテナ・パターンが含むセグメントの数は少なく、かつ使用可能な空間をできるだけ多く充填することが好ましい。このような特性を有するモノポール・アンテナを含むパッケージを図２０に示す。この実施形態では、モノポールは、２本の等しい放射アーム２０００及び２００１を含む、これらは、一点で相互接続されており、一方、この一点は導体２００２によってアンテナに給電するために用いられる。他のモノポール構成におけると同様、第２導体を用いて、第２ＲＦ出力又はチップの接地基準を外部接地基準に接続する。ワイヤ・ボンドをビア・ホール２００３に接続する。ビア・ホール２００３は、ワイヤ・ボンドを、外部接地に接続されるパッケージの端子の少なくとも１つに達するまで他の層上に延びるストリップに接続する。
本発明によるパッケージの代替実施形態を図２２に示す。ここで、アンテナは、導電パターン２２０４上のスロット２２００であり、パターンは、スロットを除いて、パッケージ基板の層を完全に覆っている。オプションで、いくつかのビア・ホールを用いて、導電パターンの上又は下にある他の層を相互接続する。好ましくは、導電パターン２０４をパッケージ相互接続部の１つ又は数個に接続し、パターンの外部接地への接続を可能にする。この実施形態では、スロット２２０の先端２２０１の一方は、導電パターン２２０４の外周囲と交差する。他方の先端２２０２は、パターン２２０４によって完全に包囲されている。この場合も、アンテナは、例えば、１対のワイヤ・ボンドのように、１対の導体によって給電され、導体の各々は、スロットの両辺の各々において、ある点に接続されている。また、このような高パッケージ密度を達成するには、高いボックス計数ディメンジョン（約２）が必要であり、曲線は、アンテナを覆う最も小さい５×５格子内のボックスの約７５％と交差するように選択することが好ましい。
当業者には明らかであろうが、明確化のために、前述の実施形態の殆どは、図ではワイヤ・ボンド構成で記述したが、これらの実施形態は、例えば、フリップ・チップ又はテープ・ボンディング技術のような、他のチップ相互接続技法を採用することができる。また、本発明は、チップ及びパッケージの１又は複数の端子を相互接続するためのいくつかの方法を可能にする。本発明による可能な方法の１つは、少なくとも導電アンテナ・パターンとは異なる層上に数個の導電ストリップを配することである。ストリップ間の結合、及びチップとパッケージ端子との間の相互接続を最少にするためには、可能であれば、アンテナ構造の任意のセグメントの上又は下におけるストリップのあらゆる交差が垂直方向で行われるように、このようなストリップを配置することが好ましい。端子が二次元アレイ（例えば、ボール・グリッド・アレイやピン・グリッド・アレイ等の系統群内のパッケージにおけるようなアレイ）の端子を形成するパッケージでは、本発明は、このような干渉が最少となるアンテナ曲線及びパッケージ端子の配置に有利な方法を開示する。曲線が本発明による多数のセグメントを含むアンテナ幾何学的形状を有している構成では、これらのセグメントは、少なくとも端子のアレイの上面の領域では隣接するセグメントと９０゜の角度を形成し、アンテナの幾何学的形状は、アンテナ曲線が矩形メッシュに沿った経路を辿るように選択され、メッシュの線は端子ピン又はボールから等距離にある。このような構成を可能にする曲線の一例は、限定するものではないが、ヒルベルト、ペアノ(Peano)、ＳＺ及びＺＺ幾何学的形状に基づく曲線である。図１１、図１２、図１３、図１４、図１５、図１８、図１９、図２０、図２１、又は図２２におけるような、９０゜の折曲を含む曲線も、その目的に同様に使用できることは明白である。
上述した実施形態は、アンテナのチップからの直接給電を示すが、他の給電方式も本発明の範囲内で可能である。例えば、抵抗器、コンデンサ、インダクタ、フィルタ、共振器、伝送線、バルン、ミキサ、ダイプレクサ、増幅器、又はその他のＲＦネットワークのようなその他の受動又は能動コンポーネントを、アンテナとチップとの間に配することもできる。これは、例えば、ＭＣＭ−Ｌ、ＭＣＭ−Ｃ、ＭＣＭ−Ｄ、又はＭＣＭ−Ｄ／Ｌのようなマルチチップ・モジュール技法のような、多くの異なるパッケージング・アーキテクチャ及び技法によって可能となる。
前述の実施形態のアンテナをチップ又は中間ＲＦネットワークと接続する１つの方法は、容量性結合によるものである。容量性結合は、近接するが直接接触しないように配置した２つの導体によって行われ、導体はアンテナ及びチップ又は中間ＲＦネットワークにそれぞれオーミック接続する。例えば、２つの導体は、パッケージの基板上の２つのパッドから成ることができ、パッドは、同一平面状であっても、基板の別個の層上で一方が他方の上にあってもよい。他の実施形態では、このような結合は、チップ上のパッド、アンテナ・パターンに接続されている基板上のパッドによって得ることができる。
アンテナのために可能な他の給電方式は、誘導性結合によるものであり、この場合、チップに接続された電流のループを、アンテナ導電パターン内部のループに結合する。双方のループは、１つがチップに接続され、１つがアンテナの中にあり、基板の同じ層上に位置することができ、あるいは、同じ基板内又は同じ基板内の異なる基板内にある別個の基板上に上下に直線状に並べれば、双方のループ間の結合を最大にすることができる。
尚、図示したチップ及びアンテナの構成、及び本発明の精神に該当するその他は、数種類のパッケージ技術で構成できることは明らかである。例えば、ＤＩＬトポロジの多くは、ＳＩＬ、ＱＦＰ、ＰＧＡ，及びＢＧＡパッケージと交換することができる。一般に、いずれの種類の標準的なパッケージ技術、シングル・イン・ライン（ＳＩＬ）、デュアル・イン・ライン（ＤＩＬ）、ＤＩＬ−ＳＭＴ、クアッド・フラット・パッケージ（ＱＦＰ）、ピン・グリッド・アレイ（ＰＧＡ）、ボール・グリッド・アレイ（ＢＧＡ）、及びその派生物ＰＢＧＡ、ＣＢＧＡ、ＴＢＧＡ、ＳＢＧＡ、ＢＧＡとの組み合わせについては、本発明において示したアンテナ設計に制限はない。
アンテナの導電パターンを構成する他の可能な方法は、パッケージ全体を封入するプラスチック・モールド内又はその上に組み込むことである。パターンは、例えば、パッケージ基板の１つの上にある導電エレメントへの容量性又は誘導性結合によって、チップに接続することができ、導電エレメントは、例えば、アンテナの放射アーム、あるいはダイ又はＲＦコンポーネント又はダイに接続されているネットワークに接続された基板のリアクティブ・ループ又はパッドを含む。アンテナの導電パターンは、例えば、ツー・ショット注入プロセス(two-shot injection process)、同時注入プロセス(co-injection process)、挿入成形プロセス、又はＭＩＤプロセスのような数種類の手段によって、このようなプラスチック・モールド上に形成することができる。
例えば、マルチブランチ・アンテナのようなマルチバンド・アンテナを、数種類のサービス又は動作周波数帯域を同じシステムに統合するときに、パッケージ内で用いることができるが、本発明においては、２以上のアンテナを同一パッケージに配置することも加納であることは明白である。例えば、本発明のよる２以上のアンテナは、同じ基板層内、同じ基板内の異なる層、異なる基板内、又は基板内や、パッケージのプラスチック・ケーシング内にでも配置することができる。２アンテナのパッケージに可能な構成の１つは、２つの同様のアンテナを含み、１つずつに独立して給電し、一方の導電パターンを他方のアンテナ・パターンに対して９０゜回転させる。これによって、単一パッケージの内側に偏波ダイバシティ通信システムを統合する有効な手段が得られる。
本発明によるＲＦアンテナを含むパッケージング技法は、ワイヤレス・システムのサイズを圧縮する有効な手段を提供し、このようなシステムを小さなパッケージ内に集積することを実現可能にする。例えば、本発明は、０．５〜５．５ＧＨｚの周波数帯域で動作するシステムを１０×１０ｍｍよりも小さい面積に封入することを可能にする。例えば、図２１に示すようなパッケージは、ＩＳＭ２．４ＧＨｚで動作するワイヤレス・システム全体を、１６ｍｍ２よりも小さい面積に、高価な高誘電率材料を用いる必要なく、集積することができる。これは、例えば、Bluetooth（商標）、IEEE802.11a、IEEE802.11b、Hyperlan、Hyperlan2、UMTS、GSM900、GSM1800、PCS1900、AMPS、WCDMA、DECT、及びGPSのようなシステムに多くの新しい用途の範囲を開くことになる。
本発明にしたがって構成されたアンテナ設計のいずれも、半導体ダイの内側にも集積することができる。この可能性はシステムのコストを上昇させるが、システム全体をチップ（ＳｏＣ）の内側に集積することになる、より高い周波数では好都合である可能性がある。また、パッケージ内に、チップのない単一のアンテナ・コンポーネントとして、複数の同じ設計を用いることもできる。
本発明のパッケージ構成は、多くの他の異なる環境にも応用することができる。このように、パッケージ内に１又は数個のアンテナを用いると、アンテナが捕捉した電磁エネルギをチップのバイアス回路に結合することによって、チップに給電することができる。これは、超低消費電力デバイスに用いられるパッケージや、無線周波数識別システム（ＲＦＩＤ）の場合のように、パッケージの内側のシステムに通信する外部電磁信号に反応すればよい場合には、有利となる。
通信やワイヤレス・システム以外で可能な他のパッケージの用法に、センサがある。実施形態の中には、チップやアンテナ以外に、センサ又は検知システムをパッケージに集積することもある。他の場合には、アンテナ自体を、ある種の電磁信号又は物理的強度を検知するデバイスとして用いる。これを、前述のような遠隔給電システムと組み合わせると、パッケージは、特に、接近するのが難しく、センサを離れたエリアに配置せざるを得ない低価格の用途に特に適したものとなる。これは、人体又は動物の体内センサ、車内センサ、タイヤ又は化学コンテナ内のセンサ、可燃性又は爆発性気体あるいは液体のような危険な環境のためのセンサを含む。これらの構成において検知可能な物理的特性の一部には、温度、圧力、省力、牽引力、加速度、振動、距離、速度、回転、光強度、電磁場強度、物質内部の化学成分の化学的濃度、電磁又は音響ドプラ・シフト又は運動が含まれるが、これらに限定されるのではない。
以上から明らかなように、本発明の集積回路パッケージは、各々が少なくとも１つの層を含む少なくとも１つの基板と、少なくとも１つの半導体ダイと、少なくとも１つの端子と、集積回路パッケージ内ではあるが、前記半導体ダイのいずれの上にも配置されていないアンテナであって、該アンテナは導電パターンからなり、少なくともその一部が曲線を含み、該曲線が少なくとも５つのセグメントからなり、少なくとも５つのセグメントの各々が、曲線内の隣接するセグメントと１８０°以外の角度を形成し、セグメントの内少なくとも３つは、前記アンテナの最長自由空間動作波長の１／１０よりも短い、アンテナと
を備えており、少なくとも５つのセグメントの各々と隣接するセグメントにより形成される角度の内、少なくとも２つの角度は１１５゜未満であり、曲線は、放射アームの一部、又は放射ループの周囲の一部を構成しており、導電パターンは、矩形エリアの内側に収まり、矩形エリアの最も長い辺が、アンテナの最長自由空間動作波長の１／５未満であり、矩形エリアの５０％以上が、アンテナを構成する導電パターンの上又は下にある導電材料と重なっていないことを特徴としている。
また、本発明の集積回路パッケージにおいては、以下の実施形態を備えている。
１１５゜未満である少なくとも２つの角度が、曲線により２分される平面の一方の側及び他方の側に存在する。
導電パターンは矩形エリアの内側に収まり、矩形エリアの最も長い辺は、アンテナの最長自由空間動作波長の１／２０よりも短い。
セグメントの少なくとも１つは非直線状であり、該少なくとも１つの非直線セグメントを有する曲線上の任意の点と、該非直線セグメントを直線セグメントに置換した場合の該直線セグメントとの間の最短距離が、アンテナの最長自由空間動作波長の１／１０未満である。
曲線は、約１．１７よりも大きなボックス計数ディメンジョンを有し、該ボックス計数ディメンジョンは、第１及び第２の矩形格子によって計算され、これら格子は、曲線を包囲する最も小さい矩形エリアの内側に収まり、第１格子は、５×５個の等しいサイズのセルからなり、第２格子は、第１格子と同一サイズであり、セルの数が４倍多く、第２格子の前記セルは、第１格子のセルに対して１／２に縮小されている。
曲線は、１．５〜３までの間のボックス計数ディメンジョンを有し、該ボックス計数ディメンジョンは、第１及び第２の矩形格子によって計算され、格子は、曲線を包囲する最も小さい矩形エリアの内側に収まり、第１格子は、５×５個の等しいサイズのセルからなり、第２格子は、第１格子と同じサイズであり、セルの数が４倍多く、第２格子のセルは、第１格子のセルに対して１／２に縮小されている。
曲線は、約２のボックス計数ディメンジョンを有し、該ボックス計数ディメンジョンは、第１及び第２の矩形格子によって計算され、格子は、曲線を包囲する最も小さい矩形エリアの内側に収まり、第１格子は、５×５個の等しいサイズのセルからなり、第２格子は、第１格子と同じサイズであり、セルの数が４倍多く、第２格子のセルは、第１格子のセルに対して１／２に縮小されている。
曲線は、１．１〜３の間のボックス計数ディメンジョンを有し、該ボックス計数ディメンジョンは、第１及び第２の矩形格子によって計算され、格子は、曲線を包囲する最も小さい矩形エリアの内側に収まり、第１格子は、１０×１０個の等しいサイズのセルからなり、第２格子は、第１格子と同じサイズであり、セルの数が４倍多く、第２格子のセルは、前記第１格子のセルに対して１／２に縮小されている。
曲線は、第１格子の２５個の等しいセルの内少なくとも１４個と交差する。
曲線は、第１格子の２５個の等しいセルの内少なくとも１個と少なくとも２回交差する。
曲線は、空間充填曲線である。また、該空間充填曲線は、ヒルベルト曲線又はペアノ曲線であるか、または、ＳＺ、ＺＺ、ヒルベルトＺＺ、ペアノインク(Peanoinc)、ペアノデック(Peanodec)、及びペアノＺＺからなる群から選択されている。
曲線は、集積回路パッケージ内の単一平面上に形成され、それ自体と交差していない。
曲線のセグメントの少なくとも２つは、集積回路パッケージ内の異なる層上に配されており、セグメントは１つ以上のビアによって接続されている。また、異なる層上に配された２つのセグメントは、集積回路パッケージ内の両面層の対向する両側に配されている。又は、異なる層上に配されている２つのセグメントは、集積回路パッケージ内の２つの異なる基板上に配されている。
導電パターンは第１導電パターンであり、パッケージは２つの端部を有する少なくとも１つの第２導電パターンを含み、２つの端部の一方は第１導電パターン上の点に接続されており、これら導電パターンは、矩形エリアの内側に共に収まり、矩形エリアの最も長い辺は、アンテナの最長自由空間動作波長の１／５よりも短い。
曲線は、モノポール・アンテナの放射アームであり、該放射アームは少なくとも１つの給電点を含み、少なくとも１つの給電点は、少なくとも１つの半導体ダイに、直接的に、あるいは受動又は能動ＲＦネットワークを介して間接的に接続されており、集積回路パッケージは、該パッケージ及び半導体ダイの少なくとも１つのＲＦ接続部を、接地面又は接地埋設地線に接続するための少なくとも１つの接地端子を含む。該モノポール・アンテナは、折り返しモノポール・アンテナである。
曲線は、ダイポール・アンテナの２本の放射アームの少なくとも１本の少なくとも一部を規定し、２本の放射アームは、各アーム上に少なくとも１つの給電点を含み、少なくとも２つの給電点が、少なくとも１つの半導体ダイに、直接的、あるいは受動又は能動ＲＦネットワークを通じて間接的に接続されている。該ダイポール・アンテナは、折り返しモノポール・アンテナである。
曲線は、導電パターン内のスロットであり、該パターンは、半導体パッケージ内の基板の少なくとも１つの層の少なくとも１つの少なくも５０％を覆っている。この場合、スロットは２つの給電点を含み、該給電点は、差動入力／出力端子を規定し、２つの給電点の各々はスロットの対向する両側に配置され、給電点は２つの導体によって給電され、該２つの導体はスロットを内蔵する基板の層上に形成されたワイヤ・ボンド、又は導電ストリップのいずれかである。また、スロットは、導電ストリップによって給電され、該導電ストリップはスロットが位置する層の上又は下にある基板層上に配置され、導電ストリップは、少なくとも１点において前記スロットの上を交差している。スロットは、導電パターンの導電性材料によって完全に包囲されている。スロットは、導電パターンの周囲と、該周囲の少なくとも１点において交差する。また、導電パターンは、集積回路パッケージの少なくとも１つの端子に接続されており、該少なくとも１つの端子は、外部接地面又は接地埋設地線に接続される。
曲線は逆Ｆ型アンテナの放射アームの少なくとも一部であり、少なくとも１つの接地端子は外部接地面又は接地埋設地線に接続するように構成されており、集積回路パッケージは、少なくとも１つの半導体ダイを前記外部接地面又は接地埋設地線に接続するように構成されている、第２接地端子を含む。また、アンテナは、少なくとも２本の放射アームを備えており、少なくとも２本の放射アームは、これらの放射アーム間の距離が、アンテナの最長自由空間動作波長の１／１０よりも短くなる領域において、互いに結合されている。該放射アームはダイポール・アンテナの２本の放射アームである。曲線は第１及び第２放射アームからなり、第１放射アームは少なくとも１つの給電点を含み、該少なくとも１つの給電点は、少なくとも１つの半導体ダイに、直接的、あるいは受動又は能動ＲＦネットワークを介して間接的に接続されており、集積回路パッケージはパッケージを接地面又は接地埋設地線に接続するための少なくとも１つの接地端子を含み、少なくとも１つの半導体ダイは、集積回路パッケージの第１接地端子に接続されており、第２放射アームは、給電点を有さない寄生エレメントであって集積回路パッケージ内の第２接地端子に接続されている接地点を有し、第１及び第２接地端子は、外部接地面又は接地埋設地線に接続するように構成されている。
曲線は、閉曲線の少なくとも一部であり、ループ・アンテナ、又はスロット・ループ・アンテナを規定している。
導電パターンは、マイクロストリップ、パッチ、又は平面逆Ｆ字型アンテナの放射面の周囲の少なくとも一部を規定し、曲線は、少なくとも１５のセグメントからなり、該セグメントの内少なくとも７つは、アンテナの最長自由空間動作波長の１／２０よりも短く、導電パターンは、少なくとも１つの給電点を含み、該少なくとも１つの給電点は、少なくとも１つの半導体ダイに、直接的、あるいは受動又は能動ＲＦネットワークを介して間接的に接続されており、集積回路は、外部接地面又は接地埋設地線の上方に取り付けられ、接地面又は接地埋設地線が、集積回路パッケージの直下のエリアを完全に覆っている。また、導電パターンは、集積回路パッケージ内にある第１基板層上に形成されており、集積回路パッケージは、該集積回路パッケージ内にある第２基板層上に配された第２導電パターンを含み、該第２導電パターンが、マイクロストリップ、パッチ、又は平面逆Ｆ字型アンテナの接地面として作用する。
少なくとも１つの半導体ダイと集積回路パッケージの少なくとも１つの端子との間の接続部は、複数の導電ストリップである。
曲線は、少なくとも１つの基板の上面上に配されており、少なくとも１つの半導体ダイは、曲線と同じ基板表面上に実装されている。
集積回路パッケージが、複数の層を有する少なくとも１つの基板を含み、曲線は、層の内少なくとも２つの層の上に配されている。
曲線は、基板の前記層の少なくとも１つの上に配されており、集積回路パッケージは、少なくとも１つの追加の導電パターンを含み、追加の導電パターンは、アンテナのインピーダンス及びインピーダンス帯域幅、アンテナの共振周波数、アンテナの放射パターン、ならびにその組み合わせから成る群から選択される特性を調整するよう構成されている。
集積回路パッケージは、少なくとも２つの基板を含み、曲線は、前記基板の一つの基板の上面に配されており、少なくとも１つの半導体ダイは、曲線とは異なる基板表面上に実装されており、曲線及び前記少なくとも１つの半導体ダイは、平行な表面上に配されている。
集積回路パッケージは、少なくとも１つの半導体ダイを集積回路パッケージの端子と接続するために用いられるワイヤ又はストリップを除いて、アンテナ導電パターンの上又は下にメタライゼーションを全く含んでいない。
集積回路パッケージは、曲線が位置する前記基板層に平行な基板層上に配された少なくとも１つの追加のメタライゼーションを含み、該追加のメタライゼーションを収容するエリアが、曲線を包囲する矩形エリアの５０％未満を覆っている。
スロット・アンテナは、集積回路パッケージ内の第１基板上に位置し、少なくとも１つの半導体ダイは、前記集積回路パッケージ内の第２基板上に位置し、第１及び第２基板は、少なくとも１つのビア又はポストによって接続されており、スロット・アンテナを収容する最少エリアが、集積回路パッケージの全フットプリントの少なくとも８０％を覆っている。少なくとも１つの半導体ダイはフリップ・チップであり、該フリップ・チップは、端子の対向面に遮蔽導電層を含み、スロット・アンテナは、フリップ・チップが第１及び第２基板の間に位置するように、フリップ・チップの上方に配置されている。
少なくとも１つの半導体ダイと集積回路パッケージの端子との間の接続部は、集積回路パッケージ内の基板の第１層上に位置し、曲線は、接続部と同じ基板上であり、接続部が位置する基板の第１層と平行な基板の異なる層上に位置している。
第１層上の導電ストリップが第２層上の曲線の上又は下を交差する毎に、導電ストリップ及び曲線が互いに垂直な方向となっている。
集積回路パッケージは、該集積回路パッケージ内の少なくとも１つの基板の第１層上に、ピン又ははんだボールの二次元アレイを含み、曲線は、第１層の上方に存在する異なる層上に位置し、ピン又ははんだボールの二次元アレイは、二次元アレイ内にあるピン又ははんだボールと同じ数のセルを有する矩形格子の内側に収まり、各ピン又ははんだボールは、格子がピン又ははんだボールの各々から等距離となるように、矩形格子のセルの中心に位置し、曲線の隣接するセグメント間の角度が全て９０゜であり、曲線がピン又ははんだボール間の矩形格子に沿った経路に沿って連続している。
曲線は、集積回路パッケージの基板の少なくとも１つの中にある２つ以上の層において同様に構成され、曲線の全ては、該曲線の給電点において少なくとも１つのビアを通じて接続されている。
少なくとも１つの半導体ダイ及び前記曲線は、容量性結合によって接続されており、該結合は、誘電体材料によって分離された２つの導電エレメントによって得られ、該導電エレメントの各々は、それぞれ、曲線及び少なくとも１つの半導体ダイにオーミック接続されている。
導電パターンは、集積回路パッケージ内にある基板の少なくとも１つの第１層上に位置する第１導電パターンであり、該第１導電パターンは、少なくとも１つの半導体ダイに結合又は接続されており、集積回路パッケージは、基板の第２層上に位置する少なくとも第２導電パターンを含み、曲線が、第１導電パターンに容量的又は誘導的に結合されており、第２導電パターンは曲線に対して寄生エレメントとして作用する。
曲線は、外部アンテナに電磁結合するように構成されており、該外部アンテナは曲線に対して寄生アンテナとして作用する。
集積回路パッケージは、ＭＣＭ−Ｌ、ＭＣＭ−Ｃ、ＭＣＭ−Ｄ、及びＭＣＭ−Ｄ／Ｌから成るグループから選択された技法で製作されている。
集積回路パッケージは、シングル・イン・ライン、デュアル・イン・ライン、ＤＩＬ−ＳＭＴ、クアッド・フラット・パッケージ、ピン・グリッド・アレイ、ボール・グリッド・アレイ、ＰＢＧＡ、ＣＢＧＡ、ＴＢＧＡ、ＳＢＧＡ、及びＢＧＡから選択されたものである。
集積回路パッケージはプラスチックで封入されており、曲線は集積回路パッケージを封入する前記プラスチック上に位置し、曲線は、集積回路パッケージ内に位置する第２曲線又は少なくとも１つの半導体ダイに容量的に結合されている。曲線は、ツー・ショット注入プロセス、同時注入プロセス、インサート・モールド・プロセス、及びＭＩＤプロセスから選択した技法によって、集積回路パッケージを封入するプラスチック上に形成されている。
集積回路パッケージは、１０ｍｍ×１０ｍｍよりも小さく、アンテナは、０．５〜５．５ＧＨｚの間の周波数で共振するよう構成されている。
集積回路パッケージは、１００平方ミリメートルよりも小さく、アンテナは、０．５〜５．５ＧＨｚの間の周波数で共振するよう構成されていることを特徴とする集積回路パッケージ。
集積回路パッケージは、１６平方ミリメートルよりも小さく、アンテナは２．４ＧＨｚの周波数で共振するよう構成されている。
アンテナは、Bluetooth（商標）、IEEE802.11a、IEEE802.11b、Hyperlan、Hyperlan2、UMTS、GSM900、DCS、GSM1800、PCS1900、CDMA-800、PDC-800、PDC-1500、KPCS、AMPS、WCDMA、DECT、UWB及びGPSから成る群から選択されたシステム用のアンテナである。
集積回路パッケージは、温度、圧力、張力、牽引力、加速度、振動、距離、速度、回転、光強度、電磁場強度、材料内部における化学成分の化学的濃度、電磁又は音響ドプラ・シフトあるいは運動から成る群から選択したパラメータを測定するセンサを内蔵するか、又は、該センサ内に一体化されている。
本発明の種々の実施形態及び利点についてこれまでの説明において述べたが、以上の開示は例示に過ぎず、詳細において変更も可能であり、なおも本発明の精神及び範囲内に留まることは当然理解されよう。本発明の範囲は、添付した特許請求の範囲によってのみ限定されることとする。
本発明による、７つのセグメントを有する導体パターンで形成したアンテナを含む集積回路パッケージの一実施形態を示す図である。 本発明による、ダイポール・アンテナを含む集積回路パッケージの一実施形態を示す図である。 本発明によるスロット又はアパーチャ・アンテナを含む集積回路の一実施形態を示す図である。 本発明によるスロット又はアパーチャ・アンテナを含む集積回路パッケージの一実施形態を示す図である。 本発明によるマルチブランチ・アンテナを含む集積回路パッケージの一実施形態を示す図である。 本発明によるループ・アンテナを含む集積回路パッケージの一実施形態を示す図である。 本発明による結合ダイポール・アンテナを含む集積回路パッケージの一実施形態を示す図である。 本発明による能動モノポール・アンテナ及び寄生モノポール・アンテナを含み、両モノポールが至近領域を介して結合している、集積回路パッケージの一実施形態を示す図である。 本発明による逆Ｆ字型アンテナ（ＩＦＡ）を含む集積回路パッケージの一実施形態を示す図である。 あるエリアの周囲の少なくとも一部を規定するアンテナ曲線を含む集積回路パッケージの一実施形態を示す図である。 本発明による、曲線と組み合わせた固体導体パターンを含む集積回路パッケージの一実施形態を示す図である。 本発明による、曲線と組み合わせた固体導体パターンを含む集積回路パッケージの一実施形態を示す図である。 Ａ〜Ｎはそれぞれ、本発明の集積回路パッケージにおいて用いて好適な従来技術の空間充填曲線の例を示す図である。 Ａ〜Ｄはそれぞれ、本発明による、ヒルベルト曲線の形状をなすモノポール・アンテナを含む集積回路パッケージの実施形態を示す図である。 Ａ〜Ｅはそれぞれ、本発明によるダイポール・アンテナを含む集積回路パッケージの実施形態を示す図である。 Ａ〜Ｃはそれぞれ、本発明によるループ及びスロット・アンテナを含む集積回路パッケージの実施形態を示す図である。 本発明によるスロット・モノポール・アンテナを含む集積回路パッケージの一実施形態を示す図である。 本発明によるスロット・ダイポール・アンテナを含む集積回路パッケージの一実施形態を示す図である。 本発明によるモノポール・アンテナ及び接地面又は接地埋設地線を含む集積回路パッケージの一実施形態を示す図である。 Ａ〜Ｅは、本発明の集積回路パッケージにおいて用いて好適な従来のパッケージング・アーキテクチャを示す図である。 本発明による非線形セグメントを有するアンテナを含む集積回路パッケージの一実施形態を示す図である。 本発明によるマルチブランチ・モノポール・アンテナを含む集積回路パッケージの一実施形態の斜視図（上）及び平面図（下）を示す図である。 本発明によるモノポール・アンテナを含む集積回路パッケージの一実施形態の斜視図（上）及び平面図（下）を示す図である。 本発明によるモノポール・アンテナを含む集積回路パッケージの一実施形態の斜視図（上）及び平面図（下）を示す図である。 本発明によるＬ字状モノポール・アンテナを含む集積回路パッケージの一実施形態の斜視図（上）及び平面図（下）を示す図である。 本発明によるスロット・アンテナを含む集積回路パッケージの一実施形態の平面図を示す図である。 本発明にしたがって、どのようにしてボックス計数ディメンジョンを計算するかの例を示す説明図である。

Claims (60)

  1. 集積回路パッケージであって、
    各々が少なくとも１つの層を含む少なくとも１つの基板と、
    少なくとも１つの半導体ダイと、
    少なくとも１つの端子と、
    前記集積回路パッケージ内ではあるが、前記半導体ダイのいずれの上にも配置されていないアンテナであって、該アンテナは導電パターンからなり、少なくともその一部が曲線を含み、該曲線が少なくとも５つのセグメントからなり、前記少なくとも５つのセグメントの各々が、前記曲線内の隣接するセグメントと１８０°以外の角度を形成し、前記セグメントの内少なくとも３つは、前記アンテナの最長自由空間動作波長の１／１０よりも短い、アンテナと
    を備えており、
    前記少なくとも５つのセグメントの各々と隣接するセグメントにより形成される角度の内、少なくとも２つの角度は１１５゜未満であり、
    前記曲線は、放射アームの一部、又は放射ループの周囲の一部を構成しており、
    前記導電パターンは、矩形エリアの内側に収まり、前記矩形エリアの最も長い辺が、前記アンテナの最長自由空間動作波長の１／５未満であり、
    前記矩形エリアの５０％以上が、前記アンテナを構成する導電パターンの上又は下にある導電材料と重なっていない
    ことを特徴とする集積回路パッケージ。
  2. 請求項１記載の集積回路パッケージにおいて、１１５゜未満である前記少なくとも２つの角度が、前記曲線により２分される平面の一方の側及び他方の側に存在することを特徴とする集積回路パッケージ。
  3. 請求項１又は２記載の集積回路パッケージにおいて、前記導電パターンは矩形エリアの内側に収まり、前記矩形エリアの最も長い辺は、前記アンテナの最長自由空間動作波長の１／２０よりも短いことを特徴とする集積回路パッケージ。
  4. 請求項１〜３いずれかに記載の集積回路パッケージにおいて、
    前記セグメントの少なくとも１つは非直線状であり、
    該少なくとも１つの非直線セグメントを有する前記曲線上の任意の点と、該非直線セグメントを直線セグメントに置換した場合の該直線セグメントとの間の最短距離が、前記アンテナの最長自由空間動作波長の１／１０未満であることを特徴とする集積回路パッケージ。
  5. 請求項１〜４いずれかに記載の集積回路パッケージにおいて、
    前記曲線は、約１．１７よりも大きなボックス計数ディメンジョンを有し、該ボックス計数ディメンジョンは、第１及び第２の矩形格子によって計算され、これら格子は、前記曲線を包囲する最も小さい矩形エリアの内側に収まり、
    前記第１格子は、５×５個の等しいサイズのセルからなり、
    前記第２格子は、前記第１格子と同一サイズであり、セルの数が４倍多く、前記第２格子の前記セルは、前記第１格子のセルに対して１／２に縮小されている
    ことを特徴とする集積回路パッケージ。
  6. 請求項１〜４いずれかに記載の集積回路パッケージにおいて、
    前記曲線は、１．５〜３までの間のボックス計数ディメンジョンを有し、該ボックス計数ディメンジョンは、第１及び第２の矩形格子によって計算され、前記格子は、前記曲線を包囲する最も小さい矩形エリアの内側に収まり、
    前記第１格子は、５×５個の等しいサイズのセルからなり、
    前記第２格子は、前記第１格子と同じサイズであり、セルの数が４倍多く、前記第２格子の前記セルは、前記第１格子のセルに対して１／２に縮小されている
    ことを特徴とする集積回路パッケージ。
  7. 請求項１〜４いずれかに記載の集積回路パッケージにおいて、
    前記曲線は、約２のボックス計数ディメンジョンを有し、該ボックス計数ディメンジョンは、第１及び第２の矩形格子によって計算され、前記格子は、前記曲線を包囲する最も小さい矩形エリアの内側に収まり、
    前記第１格子は、５×５個の等しいサイズのセルからなり、
    前記第２格子は、前記第１格子と同じサイズであり、セルの数が４倍多く、前記第２格子の前記セルは、前記第１格子のセルに対して１／２に縮小されている
    ことを特徴とする集積回路パッケージ。
  8. 請求項１〜４いずれかに記載の集積回路パッケージにおいて、
    前記曲線は、１．１〜３の間のボックス計数ディメンジョンを有し、該ボックス計数ディメンジョンは、第１及び第２の矩形格子によって計算され、前記格子は、前記曲線を包囲する最も小さい矩形エリアの内側に収まり、
    前記第１格子は、１０×１０個の等しいサイズのセルからなり、
    前記第２格子は、前記第１格子と同じサイズであり、セルの数が４倍多く、前記第２格子の前記セルは、前記第１格子のセルに対して１／２に縮小されている
    ことを特徴とする集積回路パッケージ。
  9. 請求項５〜７いずれかに記載の集積回路パッケージにおいて、前記曲線は、前記第１格子の２５個の等しいセルの内少なくとも１４個と交差することを特徴とする集積回路パッケージ。
  10. 請求項５〜７いずれかに記載の集積回路パッケージにおいて、前記曲線は、前記第１格子の２５個の等しいセルの内少なくとも１個と少なくとも２回交差する
    ことを特徴とする集積回路パッケージ。
  11. 請求項１〜９いずれかに記載の集積回路パッケージにおいて、前記曲線は、空間充填曲線であることを特徴とする集積回路パッケージ。
  12. 請求項１１記載の集積回路パッケージにおいて、前記空間充填曲線は、ヒルベルト曲線又はペアノ曲線であることを特徴とする集積回路パッケージ。
  13. 請求項１１記載の集積回路パッケージにおいて、前記空間充填曲線は、ＳＺ、ＺＺ、ヒルベルトＺＺ、ペアノインク(Peanoinc)、ペアノデック(Peanodec)、及びペアノＺＺからなる群から選択されていることを特徴とする集積回路パッケージ。
  14. 請求項１〜１３いずれかに記載の集積回路パッケージにおいて、前記曲線は、前記集積回路パッケージ内の単一平面上に形成され、それ自体と交差していないことを特徴とする集積回路パッケージ。
  15. 請求項１〜１３いずれかに記載の集積回路パッケージにおいて、前記曲線の前記セグメントの少なくとも２つは、前記集積回路パッケージ内の異なる層上に配されており、前記セグメントは１つ以上のビアによって接続されていることを特徴とする集積回路パッケージ。
  16. 請求項１５記載の集積回路パッケージにおいて、異なる層上に配された前記２つのセグメントは、前記集積回路パッケージ内の両面層の対向する両側に配されていることを特徴とする集積回路パッケージ。
  17. 請求項１〜３又は１５いずれかに記載の集積回路パッケージにおいて、異なる層上に配されている前記２つのセグメントは、前記集積回路パッケージ内の２つの異なる基板上に配されていることを特徴とする集積回路。
  18. 請求項１〜１７いずれかに記載の集積回路パッケージにおいて、
    前記導電パターンは、第１導電パターンであり、前記パッケージは、２つの端部を有する少なくとも１つの第２導電パターンを含み、
    前記２つの端部の一方は、前記第１導電パターン上の点に接続されており、
    これら導電パターンは、矩形エリアの内側に共に収まり、前記矩形エリアの最も長い辺は、前記アンテナの最長自由空間動作波長の１／５よりも短い
    ことを特徴とする集積回路パッケージ。
  19. 請求項１〜１８いずれかに記載の集積回路パッケージにおいて、
    前記曲線は、モノポール・アンテナの放射アームであり、該放射アームは少なくとも１つの給電点を含み、
    前記少なくとも１つの給電点は、前記少なくとも１つの半導体ダイに、直接的に、あるいは受動又は能動ＲＦネットワークを介して間接的に接続されており、
    前記集積回路パッケージは、該パッケージ及び前記半導体ダイの少なくとも１つのＲＦ接続部を、接地面又は接地埋設地線に接続するための少なくとも１つの接地端子を含む
    ことを特徴とする集積回路パッケージ。
  20. 請求項１９記載の集積回路パッケージにおいて、前記モノポール・アンテナは、折り返しモノポール・アンテナであることを特徴とする集積回路パッケージ。
  21. 請求項１〜１８いずれかに記載の集積回路パッケージにおいて、前記曲線は、ダイポール・アンテナの２本の放射アームの少なくとも１本の少なくとも一部を規定し、前記２本の放射アームは、各アーム上に少なくとも１つの給電点を含み、前記少なくとも２つの給電点が、前記少なくとも１つの半導体ダイに、直接的、あるいは受動又は能動ＲＦネットワークを通じて間接的に接続されていることを特徴とする集積回路パッケージ。
  22. 請求項２１記載の集積回路パッケージにおいて、前記ダイポール・アンテナは、折り返しモノポール・アンテナであることを特徴とする集積回路パッケージ。
  23. 請求項１〜１８いずれかに記載の集積回路パッケージにおいて、前記曲線は、導電パターン内のスロットであり、前記パターンは、前記半導体パッケージ内の前記基板の少なくとも１つの前記層の少なくとも１つの少なくも５０％を覆っていることを特徴とする集積回路パッケージ。
  24. 請求項２３記載の集積回路パッケージにおいて、
    前記スロットは２つの給電点を含み、該給電点は、差動入力／出力端子を規定し、
    前記２つの給電点の各々は、前記スロットの対向する両側に配置され、前記給電点は、２つの導体によって給電され、該２つの導体は、前記スロットを内蔵する基板の層上に形成されたワイヤ・ボンド、又は導電ストリップのいずれかである
    ことを特徴とする集積回路パッケージ。
  25. 請求項２３又は２４記載の集積回路パッケージにおいて、前記スロットは、導電ストリップによって給電され、該導電ストリップは前記スロットが位置する層の上又は下にある基板層上に配置され、前記導電ストリップは、少なくとも１点において前記スロットの上を交差していることを特徴とする集積回路パッケージ。
  26. 請求項２３〜２５いずれかに記載の集積回路パッケージにおいて、前記スロットは、前記導電パターンの導電性材料によって完全に包囲されていることを特徴とする集積回路パッケージ。
  27. 請求項２３〜２５いずれかに記載の集積回路パッケージにおいて、前記スロットは、前記導電パターンの周囲と、該周囲の少なくとも１点において交差することを特徴とする集積回路パッケージ。
  28. 請求項２３〜２７いずれかに記載の集積回路パッケージにおいて、前記導電パターンは、前記集積回路パッケージの少なくとも１つの端子に接続されており、該少なくとも１つの端子は、外部接地面又は接地埋設地線に接続するように構成されていることを特徴とする集積回路パッケージ。
  29. 請求項１９記載の集積回路パッケージにおいて、
    前記曲線は、逆Ｆ型アンテナの放射アームの少なくとも一部であり、
    前記少なくとも１つの接地端子は、外部接地面又は接地埋設地線に接続するように構成されており、
    前記集積回路パッケージは、前記少なくとも１つの半導体ダイを前記外部接地面又は接地埋設地線に接続するように構成されている、第２接地端子を含む
    ことを特徴とする集積回路パッケージ。
  30. 請求項１〜１８いずれかに記載の集積回路パッケージにおいて、前記アンテナは、少なくとも２本の放射アームを備えており、前記少なくとも２本の放射アームは、これらの放射アーム間の距離が、前記アンテナの最長自由空間動作波長の１／１０よりも短くなる領域において、互いに結合されていることを特徴とする集積回路パッケージ。
  31. 請求項３０記載の集積回路パッケージにおいて、前記放射アームは、ダイポール・アンテナの２本の放射アームであることを特徴とする集積回路パッケージ。
  32. 請求項３０記載の集積回路パッケージにおいて、
    前記曲線は、第１及び第２放射アームからなり、前記第１放射アームは少なくとも１つの給電点を含み、該少なくとも１つの給電点は、前記少なくとも１つの半導体ダイに、直接的、あるいは受動又は能動ＲＦネットワークを介して間接的に接続されており、
    前記集積回路パッケージは、前記パッケージを接地面又は接地埋設地線に接続するための少なくとも１つの接地端子を含み、
    前記少なくとも１つの半導体ダイは、前記集積回路パッケージの第１接地端子に接続されており、
    前記第２放射アームは、給電点を有さない寄生エレメントであって、前記集積回路パッケージ内の第２接地端子に接続されている接地点を有し、
    前記第１及び第２接地端子は、外部接地面又は接地埋設地線に接続するように構成されている
    ことを特徴とする集積回路パッケージ。
  33. 請求項１〜１８いずれかに記載の集積回路パッケージにおいて、前記曲線は、閉曲線の少なくとも一部であり、ループ・アンテナ、又はスロット・ループ・アンテナを規定していることを特徴とする集積回路パッケージ。
  34. 請求項１〜１８いずれかに記載の集積回路パッケージにおいて、
    前記導電パターンは、マイクロストリップ、パッチ、又は平面逆Ｆ字型アンテナの放射面の周囲の少なくとも一部を規定し、
    前記曲線は、少なくとも１５のセグメントからなり、該セグメントの内少なくとも７つは、前記アンテナの最長自由空間動作波長の１／２０よりも短く、
    前記導電パターンは、少なくとも１つの給電点を含み、該少なくとも１つの給電点は、前記少なくとも１つの半導体ダイに、直接的、あるいは受動又は能動ＲＦネットワークを介して間接的に接続されており、
    前記集積回路は、外部接地面又は接地埋設地線の上方に取り付けられ、前記接地面又は接地埋設地線が、前記集積回路パッケージの直下のエリアを完全に覆っている
    ことを特徴とする集積回路パッケージ。
  35. 請求項３４記載の集積回路パッケージにおいて、
    前記導電パターンは、前記集積回路パッケージ内にある第１基板層上に形成されており、
    前記集積回路パッケージは、該集積回路パッケージ内にある第２基板層上に配された第２導電パターンを含み、該第２導電パターンが、前記マイクロストリップ、パッチ、又は平面逆Ｆ字型アンテナの接地面として作用する
    ことを特徴とする集積回路パッケージ。
  36. 請求項１〜３５いずれかに記載の集積回路パッケージにおいて、前記少なくとも１つの半導体ダイと前記集積回路パッケージの前記少なくとも１つの端子との間の接続部は、複数の導電ストリップであることを特徴とする集積回路パッケージ。
  37. 請求項１〜３６いずれかに記載の集積回路パッケージにおいて、
    前記曲線は、前記少なくとも１つの基板の上面上に配されており、
    前記少なくとも１つの半導体ダイは、前記曲線と同じ基板表面上に実装されている
    ことを特徴とする集積回路パッケージ。
  38. 請求項１〜３６いずれかに記載の集積回路パッケージにおいて、
    該集積回路パッケージが、複数の層を有する少なくとも１つの基板を含み、
    前記曲線は、前記層の内少なくとも２つの層の上に配されている
    ことを特徴とする集積回路パッケージ。
  39. 請求項１〜３６までのいずれかに記載の集積回路パッケージにおいて、
    前記曲線は、前記基板の前記層の少なくとも１つの上に配されており、
    前記集積回路パッケージは、少なくとも１つの追加の導電パターンを含み、
    前記追加の導電パターンは、前記アンテナのインピーダンス及びインピーダンス帯域幅、アンテナの共振周波数、アンテナの放射パターン、ならびにその組み合わせから成る群から選択される特性を調整するよう構成されている
    ことを特徴とする集積回路パッケージ。
  40. 請求項１〜３６いずれかに記載の集積回路パッケージにおいて、
    該集積回路パッケージは、少なくとも２つの基板を含み、
    前記曲線は、前記基板の一つの基板の上面に配されており、
    前記少なくとも１つの半導体ダイは、前記曲線とは異なる基板表面上に実装されており、
    前記曲線及び前記少なくとも１つの半導体ダイは、平行な表面上に配されている
    ことを特徴とする集積回路パッケージ。
  41. 請求項１〜３６いずれかに記載の集積回路パッケージにおいて、該集積回路パッケージは、前記少なくとも１つの半導体ダイを前記集積回路パッケージの端子と接続するために用いられるワイヤ又はストリップを除いて、前記アンテナ導電パターンの上又は下にメタライゼーションを全く含んでいないことを特徴とする集積回路パッケージ。
  42. 請求項１〜３６いずれかに記載の集積回路パッケージにおいて、該集積回路パッケージは、前記曲線が位置する前記基板層に平行な基板層上に配された少なくとも１つの追加のメタライゼーションを含み、該追加のメタライゼーションを収容するエリアが、前記曲線を包囲する矩形エリアの５０％未満を覆っていることを特徴とする集積回路パッケージ。
  43. 請求項２３〜２８いずれかに記載の集積回路パッケージにおいて、
    前記スロット・アンテナは、前記集積回路パッケージ内の第１基板上に位置し、
    前記少なくとも１つの半導体ダイは、前記集積回路パッケージ内の第２基板上に位置し、前記第１及び第２基板は、少なくとも１つのビア又はポストによって接続されており、
    前記スロット・アンテナを収容する最少エリアが、前記集積回路パッケージの全フットプリントの少なくとも８０％を覆っている
    ことを特徴とする集積回路パッケージ。
  44. 請求項４３記載の集積回路パッケージにおいて、前記少なくとも１つの半導体ダイは、フリップ・チップであり、該フリップ・チップは、前記端子の対向面に遮蔽導電層を含み、前記スロット・アンテナは、前記フリップ・チップが前記第１及び第２基板の間に位置するように、前記フリップ・チップの上方に配置されていることを特徴とする集積回路パッケージ。
  45. 請求項１〜３６いずれかに記載の集積回路パッケージにおいて、
    前記少なくとも１つの半導体ダイと前記集積回路パッケージの端子との間の接続部は、前記集積回路パッケージ内の基板の第１層上に位置し、
    前記曲線は、前記接続部と同じ基板上であり、前記接続部が位置する前記基板の第１層と平行な前記基板の異なる層上に位置している
    ことを特徴とする集積回路パッケージ。
  46. 請求項１〜４５いずれかに記載の集積回路パッケージにおいて、前記第１層上の導電ストリップが前記第２層上の前記曲線の上又は下を交差する毎に、前記導電ストリップ及び曲線が互いに垂直な方向となっていることを特徴とする集積回路パッケージ。
  47. 請求項１〜３６いずれかに記載の集積回路パッケージにおいて、
    該集積回路パッケージは、当該集積回路パッケージ内の少なくとも１つの基板の第１層上に、ピン又ははんだボールの二次元アレイを含み、前記曲線は、前記第１層の上方に存在する異なる層上に位置し、
    前記ピン又ははんだボールの二次元アレイは、前記二次元アレイ内にあるピン又ははんだボールと同じ数のセルを有する矩形格子の内側に収まり、各ピン又ははんだボールは、前記格子が前記ピン又ははんだボールの各々から等距離となるように、前記矩形格子のセルの中心に位置し、
    前記曲線の隣接するセグメント間の前記角度が全て９０゜であり、前記曲線が前記ピン又ははんだボール間の前記矩形格子に沿った経路に沿って連続している
    ことを特徴とする集積回路パッケージ。
  48. 請求項１〜３６いずれかに記載の集積回路パッケージにおいて、前記曲線は、前記集積回路パッケージの基板の少なくとも１つの中にある２つ以上の層において同様に構成され、前記曲線の全ては、当該曲線の給電点において少なくとも１つのビアを通じて接続されていることを特徴とする集積回路パッケージ。
  49. 請求項１〜３６いずれかに記載の集積回路パッケージにおいて、前記少なくとも１つの半導体ダイ及び前記曲線は、容量性結合によって接続されており、該結合は、誘電体材料によって分離された２つの導電エレメントによって得られ、該導電エレメントの各々は、それぞれ、前記曲線及び前記少なくとも１つの半導体ダイにオーミック接続されていることを特徴とする集積回路パッケージ。
  50. 請求項１〜３６いずれかに記載の集積回路パッケージにおいて、
    前記導電パターンは、前記集積回路パッケージ内にある前記基板の少なくとも１つの第１層上に位置する第１導電パターンであり、該第１導電パターンは、前記少なくとも１つの半導体ダイに結合又は接続されており、
    前記集積回路パッケージは、前記基板の第２層上に位置する少なくとも第２導電パターンを含み、前記曲線が、前記第１導電パターンに容量的又は誘導的に結合されており、前記第２導電パターンは前記曲線に対して寄生エレメントとして作用する
    ことを特徴とする集積回路パッケージ。
  51. 請求項１〜５０いずれかに記載の集積回路パッケージにおいて、前記曲線は、外部アンテナに電磁結合するように構成されており、該外部アンテナは前記曲線に対して寄生アンテナとして作用することを特徴とする集積回路パッケージ。
  52. 請求項１〜５１いずれかに記載の集積回路パッケージにおいて、該集積回路パッケージは、ＭＣＭ−Ｌ、ＭＣＭ−Ｃ、ＭＣＭ−Ｄ、及びＭＣＭ−Ｄ／Ｌから成るグループから選択された技法で製作されていることを特徴とする集積回路パッケージ。
  53. 請求項１〜５１いずれかに記載の集積回路パッケージにおいて、該集積回路パッケージは、シングル・イン・ライン、デュアル・イン・ライン、ＤＩＬ−ＳＭＴ、クアッド・フラット・パッケージ、ピン・グリッド・アレイ、ボール・グリッド・アレイ、ＰＢＧＡ、ＣＢＧＡ、ＴＢＧＡ、ＳＢＧＡ、及びＢＧＡから選択されたものであることを特徴とする集積回路パッケージ。
  54. 請求項１〜５１いずれかに記載の集積回路パッケージにおいて、
    該集積回路パッケージは、プラスチックで封入されており、
    前記曲線は、前記集積回路パッケージを封入する前記プラスチック上に位置し、
    前記曲線は、前記集積回路パッケージ内に位置する第２曲線又は前記少なくとも１つの半導体ダイに容量的に結合されている
    ことを特徴とする集積回路パッケージ。
  55. 請求項５４記載の集積回路パッケージにおいて、前記曲線は、ツー・ショット注入プロセス、同時注入プロセス、インサート・モールド・プロセス、及びＭＩＤプロセスから選択した技法によって、前記集積回路パッケージを封入する前記プラスチック上に形成されていることを特徴とする集積回路パッケージ。
  56. 請求項１〜５５いずれかに記載の集積回路パッケージにおいて、該集積回路パッケージは、１０ｍｍ×１０ｍｍよりも小さく、前記アンテナは、０．５〜５．５ＧＨｚの間の周波数で共振するよう構成されていることを特徴とする集積回路パッケージ。
  57. 請求項１〜５５いずれかに記載の集積回路パッケージにおいて、該集積回路パッケージは、１００平方ミリメートルよりも小さく、前記アンテナは、０．５〜５．５ＧＨｚの間の周波数で共振するよう構成されていることを特徴とする集積回路パッケージ。
  58. 請求項１〜５５いずれかに記載の集積回路パッケージにおいて、該集積回路パッケージは、１６平方ミリメートルよりも小さく、前記アンテナは２．４ＧＨｚの周波数で共振するよう構成されていることを特徴とする集積回路パッケージ。
  59. 請求項１〜５５いずれかに記載の集積回路パッケージにおいて、前記アンテナは、Bluetooth（商標）、IEEE802.11a、IEEE802.11b、Hyperlan、Hyperlan2、UMTS、GSM900、DCS、GSM1800、PCS1900、CDMA-800、PDC-800、PDC-1500、KPCS、AMPS、WCDMA、DECT、UWB及びGPSから成る群から選択されたシステム用のアンテナであることを特徴とする集積回路パッケージ。
  60. 請求項１〜５９いずれかに記載の集積回路パッケージにおいて、該集積回路パッケージは、温度、圧力、張力、牽引力、加速度、振動、距離、速度、回転、光強度、電磁場強度、材料内部における化学成分の化学的濃度、電磁又は音響ドプラ・シフトあるいは運動から成る群から選択したパラメータを測定するセンサを内蔵するか、又は、該センサ内に一体化されていることを特徴とする集積回路パッケージ。
JP2008197295A 2008-07-31 2008-07-31 微小アンテナを含む集積回路パッケージ Pending JP2008259250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008197295A JP2008259250A (ja) 2008-07-31 2008-07-31 微小アンテナを含む集積回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008197295A JP2008259250A (ja) 2008-07-31 2008-07-31 微小アンテナを含む集積回路パッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004548700A Division JP2006505973A (ja) 2002-11-07 2002-11-07 微小アンテナを含む集積回路パッケージ

Publications (1)

Publication Number Publication Date
JP2008259250A true JP2008259250A (ja) 2008-10-23

Family

ID=39982286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008197295A Pending JP2008259250A (ja) 2008-07-31 2008-07-31 微小アンテナを含む集積回路パッケージ

Country Status (1)

Country Link
JP (1) JP2008259250A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258744A (ja) * 2009-04-24 2010-11-11 Kyocera Corp 高周波回路と高周波線路との接続構造
WO2011083502A1 (ja) * 2010-01-05 2011-07-14 株式会社 東芝 アンテナ及び無線装置
US8278749B2 (en) 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
JP2013046291A (ja) * 2011-08-25 2013-03-04 Kyocera Corp アンテナ基板およびアンテナモジュール
US8451618B2 (en) 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
US9160055B2 (en) 2012-12-12 2015-10-13 Kabushiki Kaisha Toshiba Wireless device
US9178269B2 (en) 2011-07-13 2015-11-03 Kabushiki Kaisha Toshiba Wireless apparatus
US9184492B2 (en) 2010-09-24 2015-11-10 Kabushiki Kaisha Toshiba Radio device
WO2016163572A1 (ko) * 2015-04-10 2016-10-13 박영일 지피에스용 패치 안테나 및 그 제조방법
US9543641B2 (en) 2011-07-13 2017-01-10 Kabushiki Kaisha Toshiba Wireless apparatus
JP2020167632A (ja) * 2019-03-29 2020-10-08 ラピスセミコンダクタ株式会社 アンテナ及び半導体装置
CN114094325A (zh) * 2021-11-02 2022-02-25 禾邦电子(苏州)有限公司 一种uwb双天线结构
WO2022149950A1 (ko) * 2021-01-11 2022-07-14 엘지이노텍 주식회사 안테나 모듈

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10692824B2 (en) 2009-01-30 2020-06-23 Infineon Technologies Ag Radar module with wafer level package and underfill
US8278749B2 (en) 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
US9349696B2 (en) 2009-01-30 2016-05-24 Infineon Technologies Ag Integrated antennas in wafer level package
DE102010001407B4 (de) 2009-01-30 2023-04-27 Infineon Technologies Ag Integrierte Antennen auf Wafer-Ebene
US8460967B2 (en) 2009-01-30 2013-06-11 Infineon Technologies Ag Integrated antennas in wafer level package
US10121751B2 (en) 2009-01-30 2018-11-06 Infineon Technologies Ag Integrated antennas in wafer level package
JP2010258744A (ja) * 2009-04-24 2010-11-11 Kyocera Corp 高周波回路と高周波線路との接続構造
US9245866B2 (en) 2010-01-05 2016-01-26 Kabushiki Kaisha Toshiba Antenna device and wireless apparatus
WO2011083502A1 (ja) * 2010-01-05 2011-07-14 株式会社 東芝 アンテナ及び無線装置
US9184492B2 (en) 2010-09-24 2015-11-10 Kabushiki Kaisha Toshiba Radio device
US9064787B2 (en) 2010-10-28 2015-06-23 Infineon Technologies Ag Integrated antennas in wafer level package
US8451618B2 (en) 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
US9178269B2 (en) 2011-07-13 2015-11-03 Kabushiki Kaisha Toshiba Wireless apparatus
US9543641B2 (en) 2011-07-13 2017-01-10 Kabushiki Kaisha Toshiba Wireless apparatus
JP2013046291A (ja) * 2011-08-25 2013-03-04 Kyocera Corp アンテナ基板およびアンテナモジュール
US9160055B2 (en) 2012-12-12 2015-10-13 Kabushiki Kaisha Toshiba Wireless device
WO2016163572A1 (ko) * 2015-04-10 2016-10-13 박영일 지피에스용 패치 안테나 및 그 제조방법
JP2020167632A (ja) * 2019-03-29 2020-10-08 ラピスセミコンダクタ株式会社 アンテナ及び半導体装置
JP7282570B2 (ja) 2019-03-29 2023-05-29 ラピスセミコンダクタ株式会社 アンテナ及び半導体装置
WO2022149950A1 (ko) * 2021-01-11 2022-07-14 엘지이노텍 주식회사 안테나 모듈
CN114094325B (zh) * 2021-11-02 2023-08-29 禾邦电子(苏州)有限公司 一种uwb双天线结构
CN114094325A (zh) * 2021-11-02 2022-02-25 禾邦电子(苏州)有限公司 一种uwb双天线结构

Similar Documents

Publication Publication Date Title
US10644405B2 (en) Integrated circuit package including miniature antenna
JP2008259250A (ja) 微小アンテナを含む集積回路パッケージ
US11715668B2 (en) Integrated antenna on interposer substrate
TWI705612B (zh) 具有整合的天線和鎖定結構之經封裝的電子裝置
US7444734B2 (en) Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
US8164167B2 (en) Integrated circuit structure and a method of forming the same
US20080158069A1 (en) Integrated tunable micro-antenna with small electrical dimensions and manufacturing method thereof
KR20070046898A (ko) 다층 공동 슬롯 안테나
KR20050084978A (ko) 소형 안테나를 포함한 집적 회로 패키지
EP1745418A1 (en) Radio-frequency system in package including antenna
Song et al. Antenna design for packaged integrated RF front ends

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090406