KR20050084978A

KR20050084978A - 소형 안테나를 포함한 집적 회로 패키지

Info

Publication number: KR20050084978A
Application number: KR1020057008116A
Authority: KR
Inventors: 카스타니 조디 솔러; 프로스 자우머 앙게라; 발리아르다 칼레스 푸엥떼; 보라우 카르멘 보자
Original assignee: 프레이투스, 에스.에이.
Priority date: 2005-05-06
Filing date: 2002-11-07
Publication date: 2005-08-29

Abstract

본 발명은 적어도 하나의 기판 - 각 기판은 적어도 하나의 층을 포함함 -, 적어도 하나의 반도체 다이, 적어도 하나의 단자, 및 상기 적어도 하나의 반도체 다이 상에 위치하는 것이 아니라 집적 회로 패키지 내에 위치한 안테나를 포함하는 집적 회로 패키지에 관한 것이다. 도전 패턴은 적어도 5개의 섹션 또는 세그먼트를 갖는 곡선을 포함하며, 이 섹션 또는 세그먼트 중 적어도 3개는 안테나의 가장 긴 자유 공간 동작 파장의 1/10보다 더 짧고, 5개의 섹션 또는 세그먼트 각각은 각각의 인접한 세그먼트 또는 섹션과 한쌍의 각을 형성하며, 섹션들 또는 세그먼트들 간의 4쌍의 각들 각각 중 더 작은 각은 180°보다 작고(즉, 섹션 또는 세그먼트의 어떤 쌍도 더 긴 직선 세그먼트를 형성하지 않음), 각들 중 적어도 2개는 115°보다 작으며, 각들 중 적어도 2개는 같지 않고, 상기 곡선은 직사각형 영역 안에 들어가며, 직사각형 영역의 가장 긴 변은 안테나의 가장 긴 자유 공간 동작 파장의 1/5보다 짧다.

Description

소형 안테나를 포함한 집적 회로 패키지{INTEGRATED CIRCUIT PACKAGE INCLUDING MINIATURE ANTENNA}

본 발명은 일반적으로 집적 회로 패키지에 새로운 계열의 소형 안테나를 포함하는 신규의 집적 회로 패키지에 관한 것이다. 본 발명은 전체 무선 시스템을 단일 소자 내에 집적시키는 것을 가능하게 해준다.

반도체 산업에서는 소위 시스템 온 칩(System on Chip, SoC) 및 시스템 온 패키지(System on Package, SoP) 개념쪽으로 가는 경향이 있다. 이것은 전자 시스템의 가능한 한 많은 소자(프로세서, 메모리, 논리 게이트, 바이어싱 회로 등)를 단일 반도체 칩(또는 "다이")에 또는 적어도 단일 집적 회로 패키지(SoP) 내에 집적시키는 것을 의미한다. 시스템 또는 서브시스템을 단일 칩 또는 패키지 내에 전부 집적시키는 것은 비용, 크기, 중량, 소모, 성능, 및 제품 설계 복잡성의 관점에서 많은 이점을 제공한다. 핸드셋, 무선 장치, 개인 휴대 단말기(PDA) 또는 퍼스널 컴퓨터 등의 소비자 응용 분야의 몇가지 전자 소자는 점점 더 SoP/SoC 제품 내에 집적되어가고 있다.

전체 무선 시스템은 SoC/SoP 장치(FWSoC 및 FWSoP) 내에 집적시키는 개념은 셀룰러 및 무선 시스템의 엄청난 성장 및 성공으로 인해 특히 매력이 있다. 상세하게는, 단일의 콤팩트한 제품 내로의 점진적인 시스템 통합이 주요 성공 요인이 되고 있는 블루투스, 하이퍼랜(Hyperlan), IEEE802.11 및 UWB(ultra wide band, 초광대역) 시스템 등의 새로운 세대의 단거리/중거리 무선 응용 분야가 있다(예를 들어, S. Harris 및 H. Johnston의 "Handset industry debate Bluetooth chip options", WirelessEurope, 2002년 5월판을 참조할 것). 최근, 몇몇 벤더들(예를 들어, www.infineon.com, www.st.com, www.epson.com, www.csr.com)은 안테나를 제외하고 모든 것을 칩 또는 패키지 내에 집적하는 응용 분야를 위한 SoC 또는 SoP 제품을 제공하고 있다. 안테나가 배제되는 이유는 그를 SoC 또는 SoP 내에 집적시키는 것이 주로 상용 SoP 및 SoC 패키지의 크기 축소 및 잘 알려져 있는 소형 안테나의 성능에 관한 제약으로 인해 제품 개발에 있어서 주된 엔지니어링 문제이기 때문이다.

안테나를 반도체 다이 또는 칩 내부에 집적시키기 위한 몇몇 시도가 보도되어 왔으며, 이 다이 또는 칩 역시 전자 시스템 또는 무선 주파수(RF) 프론트-엔드(front-end)를 포함한다(예를 들어, D. Singh, C. Kaliakis , P. Gardner, P. S. Hall의 Small H-ShapedAntennas for MMIC Applications, IEEE Trans. on Antennas and Propagation, vol. 48, no. 7, 2000년 7월판; D. W. Griffin, A. J. Partfitt의 Electromagnetic Design Aspects of Packages for Monolithic Microwave Integrated Circuit-Based Arrays with Integrated Antenna Elements, IEEE Trans. on Antennas and Propagation, vol. 43, no. 9, 1995년 9월판; P. S. Hall의 System Applications : The Challenge for Active Integrated Antennas, APS2000 Millenium Conference, 2002년 4월판; I. Papapolymerou, R. F. Drayton, L. P. B. Katehi의 Micromachined Patch Antennas, IEEE Trans. on Antennas and Propagation, vol. 46, no. 2, 1998년 2월판; J. Zhao, S. Raman의 Design of Chip-Scale" Patch Antennas for 5-6GHz Wireless Microsystem, Antennas and Propagation Society, 2001 IEEE International Sym, Volume : 2001년 2월판; 및 미국 특허 제6,373,447호를 참조할 것). 이들 설계는 2가지 중요한 제한이 있다. 첫째, 동작 주파수가 종래의 안테나가 칩의 내부에 들어갈 수 있게 할 정도로 충분히 커야만 한다. 둘째, 안테나 성능이 주로 반도체 재료에서의 손실로 인해 이득면에서 떨어진다. D. Singh 등에 따르면, 안테나가 전자 시스템 내부에 전자 시스템과 함께 집적된 최저 주파수는 5.98GHz이었다. 이러한 설계로 달성된 일반적인 이득은 약 -10dBi이다.

일반적으로, 안테나 성능과 소형화 간에는 트레이드-오프가 있다. 소형 안테나에 대한 근본적인 한계는 1940년대 중반에 H. Wheeler 및 L.J. Chu에 의해 이론적으로 확립되었다. 소형 안테나는 방사 전력에 비해 안테나 근방에 저장된 무효 에너지(reactive energy)가 크기 때문에 높은 Q값(quality factor)을 갖는다고 한다. 이러한 높은 Q값은 좁은 대역폭을 초래하며, 사실 이러한 이론에 도출된 원리에 의해 소형 안테나의 특정 크기가 주어지면 최대 대역폭이 정해진다. 이 현상과 관련하여, 소형 안테나는 입력 리액턴스(용량성이든 유도성이든)가 크다는 특징이 있는 것도 알려져 있으며, 이 리액턴스는 보통 외부 정합/부하(matching/loading) 회로 또는 구조로 보상되어야만 한다. 이는 또한 공진 시의 파장에 비해 작은 공간에 공진 안테나를 패킹하는 것이 어렵다는 것을 의미하기도 한다. 소형 안테나의 다른 특성은 그의 방사 저항이 작고 효율이 낮다는 것이다(R.C. Hansen, Fundamental Limitations on Antenna, Proc. IEEE, vol. 69, no. 2, 1981년 2월판을 참조할 것).

어떤 안테나 소형화 기술은 효율적인 방사를 유지하면서 상당한 공진 주파수 저감을 달성하기 위해 기본적으로 안테나 지오메트리에 의존한다. 예를 들어, 특허 WO/0154225는 이 목적에 적당한 공간 충전 안테나 지오메트리(space-filling antenna geometry, SFC) 세트를 개시하고 있다. 이러한 SFC 지오메트리의 다른 이점은 어떤 경우에 다중 대역 응답(multiband response) 특성을 갖는다는 것이다.

차원(D)은 어떤 회선형 곡선(convoluted curve)의 복잡성을 수학적으로 기술하는 데 통상 사용되는 파라미터이다. 차원에 대한 많은 다른 수학적 정의가 있지만, 본 명세서에서는 박스-카운팅 차원(box-counding dimension)이 어떤 실시예의 특성을 나타내는 데 사용된다(예를 들어, W. E.Caswell 및 J. A. Yorke의 Invisible errors in dimension calculations : geometric and systematic effects, Dimensions and Entropies in Chaotic Systems, G. Mayer-Kress edit., Springer-Verlag, Berlin 1989, second edition pp. 123-136, 및 K. Judd,A. I. Mees의 Estimating dimensions with confidence, International Journal of Bifurcation and Chaos 1,2 (1991) 467-470에서의 차원의 수학적 개념에 대한 논의를 참조할 것).

본 발명이 칩-안테나라고 불리우는 어떤 종래 기술의 설계(예를 들어, H. Tanidokoro, N. Konishi, E. Hirose, Y. Shinohara, H. Arai, N. Goto의 1-Wavelength Loop Type Dielectric Chip Antennas, Antennas and Propagation Society International Symposium, 1998, IEEE, vol. 4, 1998 ; Matsushima, H.; Hirose, E.; Shinohara, Y.; Arai, H.; Golo, N.의 Electromagnetically coupled dielectric chip antenna, Antennas and Propagation Society International Symposium, IEEE, Vol. 4, 1998)와 실질적으로 다르다는 것은 명백하다. 종래 기술들은 일반적으로 표면 실장 디바이스 내부에 안테나만을 집적시키는 단일 소자 안테나 제품이다. 필요한 파장 압축을 달성하기 위해, 종래 기술의 안테나는 주로 세라믹 등의 유전율이 높은 재료를 사용하여 제조된다. 이러한 유전율이 높은 재료를 사용하는 것의 단점은 안테나가 아주 좁은 대역폭을 가지며, 그 재료가 상당한 손실을 가져오고, 또 제조 공정 및 재료가 대부분의 현재의 칩 또는 패키지 제조 기술과 호환되지 않는다는 것이며, 따라서 종래 기술은 현재 안테나를 제외한 다른 소자 또는 회로를 포함하지 않고 있으며 FWSoC 또는 FWSoP에 적당하지 않다. 이와 반대로, 본 발명은 특정의 신규한 설계의 안테나 지오메트리 및 집적 회로 패키지 제조에 현재 사용되고 있는 재료를 사용할 수 있음에 의존하며, 따라서 시스템의 나머지와의 집적을 원활하게 할 수 있으면서도 비용은 최소화된다.

최근에 패키지 상에 안테나도 포함하는 어떤 RF SoP 구성이 개시되었다. 다시 말하면, 이들 설계의 대부분은 높은 주파수(따라서 작은 파장)에 적당한 종래의 마이크로스트립, 단락 패치(shorted patch) 또는 PIFA 안테나에 의존하며 이득이 감소되는 특징이 있다. K. Lim, S. Pinel, M. Davis, A. Sutono, C. Lee, D. Heo, A. Obatoynbo, J. Laskar, E. Tantzeris. R. Tummala의 논문 RF-System-On-Package (SOP) for Wireless Communications, IEEE Microwave Magazine, vol. 3, no. 1, 2002년 3월에서, 집적된 안테나를 갖는 RF 프런트-엔드를 포함하는 SoP에 대해 기술되어 있다. 이 안테나는 단락 핀(shorting pin)으로 만들어지고 5.8GHz에서 동작하는 캐비티에 의해 배킹된 마이크로칩 패치를 포함한다. 이 논문에 언급된 바와 같이, 주로 이러한 큰 파장에서의 종래의 안테나의 크기로 인해 이들 설계를 대부분의 현재의 무선 및 셀룰러 서비스가 위치해 있는 1-6GHz 범위에서 확장하는 것은 어렵다. 패키지 상의 안테나에 대한 또하나의 설계가 Y. P. Zhang, W. B. Li의 Integration of a Planar Inverted F Antenna on a Cavity-Down Ceramic Ball Grid Array Package, IEEE Symp. on Antennas and Propagation, 2002년 6월판에 개시되어 있다. 이 안테나가 블루투스 대역(2.4GHz)에서 동작하지만, IC 패키지는 상당히 크며(15×15mm) 안테나 성능은 나쁘다(이득이 -9dBi보다 낮음).

특허 출원 EP1126522는 BGA 패키지 상에 실장된 특정의 이중 S자형 안테나 설계를 개시하고 있다. 이 출원에서 패키지 크기에 관한 정확한 데이터가 주어져 있지 않지만, 일반적으로 S자형 슬롯 안테나는 S자형 패턴의 펼친 길이(unfolded length)의 2배 정도의 파장에서 공진한다. 다시 말하면, 이것으로 인해 전체 패키지가 파장이 120mm를 넘는 일반적인 무선 응용 분야에 대해서 너무 커지게 된다. 또한, 이 설계는 유전율이 높은 재료와의 결합을 필요로 하며, 이 재료는 이어서 안테나 대역폭을 감소시키고 그 비용을 증가시키며 전체적인 안테나 효율을 떨어뜨린다.

패키지 구조 및 아키텍처에 관하여, 응용 분야에 주로 의존하는 몇가지 표준 구성이 있다. 어떤 기본 아키텍처로는 SIL(single-in-line, 싱글-인-라인), DIL(dual-in-line, 듀얼-인-라인), DIL-SMT(표면 실장 기술을 갖는 듀얼-인-라인), QFP(quad-flat-package, 쿼드-플랫-패키지), PGA(pin grid array, 핀 그리드 어레이) 및 BGA(ball grid array, 볼 그리드 어레이) 및 SOP(small outline package)가 있다. 다른 파생 형태로는 예를 들어 PBGA(plastic ball grid array, 플라스틱 볼 그리드 어레이), CBGA(ceramic ball grid array, 세라믹 볼 그리드 어레이), TBGA(tape ball grid array, 테이프 볼 그리드 어레이), SBGA(super ball grid array, 슈퍼 볼 그리드 어레이), μBGA(micro ball grid array, 마이크로 볼 그리드 어레이)가 있다. 이들 구성 중 어떤 것은 그의 CSP(Chip Scale Package, 칩 스케일 패키지) 버전에 존재하며, 여기서 반도체 칩 또는 다이는 일반적으로 패키지 영역의 최대 85%를 차지한다. 이들 패키지와 반도체 칩 또는 다이와의 상호 연결은 몇가지 표준 프로세스 및 기술, 즉, 주로 와이어-본딩(wire-bonding), TAB(tape automated bonding, 테이프 자동화 본딩) 및 플립-칩(flip-chip)으로 역시 행해질 수 있다. 몇가지 표준 패키징 아키텍처에 대한 설명은 예를 들어 www.amkor.com 등의 몇몇 패키지 제조업체의 웹사이트에서 찾아볼 수 있다(또한, L. Halbo, P.Ohickers의 Electronic Components, Packaging and Production, ISBN : 82-992193-2-9을 참조할 것).

최근 수년 동안, 패키징 기술에서 멀티칩 모듈(Multichip Module, MCM) 응용 분야의 개발로 인해 몇가지 개선이 있었다(예를 들어, N. Sherwani, Q. Yu, S.Badida의 Introduction to Multi Chip Modules, JohnWiley & Sons, 1995를 참조 할 것). 이들은 일반적으로 몇개의 칩(즉, 몇개의 반도체 다이) 및 개별적인 소형 소자(바이어싱 커패시터, 저항, 인덕터)를 포함하는 집적 회로 패키지로 이루어져 있다. 재료 및 제조 기술에 따라, MCM 패키지는 3가지 주요 카테고리, 즉 적층(laminated)(MCM-L), 세라믹(ceramic)(MCM-C) 및 증착(deposited)(MCM-D)으로 분류된다. MCM-L/D 및 마쯔시다 ALIVH 등의 다른 파생물과 같은 이들의 어떤 조합도 역시 가능하다. 이들 MCM 패키징 기술은 광범위한 기판 재료[예를 들어, E-글래스/에폭시(E-glass/epoxy), E-글래스/폴리이미드(E-glass/polyimide), 직포 케블러/에폭시(woven Kevlar/epoxy), s-글래스/시안산 에스테르(s-glass/cyanate ester), 수정/폴리이미드(quartz/polyimide), 써마운트/HiTa 에폭시(thermount/HiTa epoxy), 써마운트/폴리이미드(thermount/polyimide), 써마운트/시안산 에스테르(thermount/cyanate ester), PTFE, RT- Duroid 5880, Rogers R03000 및 R04000, 폴리이올레핀(polyiolefin), 알루미나(alumina), 사파이어(sapphire), 수정 글래스(quartz glass), 코닝 글래스(Corning glass), 베릴륨 산화물(beryllium oxide) 및 심지어 진성 GaAs 및 실리콘(intrinsic GaAs and silicon)] 및 제조 공정[후막(thick film), 박막(thin film), 실리콘 박막(silicon thin film), 폴리머 박막(polymer thin film), LTCC, HTCC]에 적용된다.

도 1은 본 발명에 따라 7개의 세그먼트를 갖는 도전 패턴으로 형성된 안테나를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 2는 본 발명에 따라 다이폴 안테나를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 3은 본 발명에 따라 슬롯 또는 개구면 안테나를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 4는 본 발명에 따라 슬롯 또는 개구면 안테나를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 5는 본 발명에 따라 다중 분기 안테나를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 6은 본 발명에 따라 루프 안테나를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 7a는 본 발명에 따라 결합형 다이폴 안테나를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 7b는 본 발명에 따라 능동 모노폴 안테나 및 기생 모노폴 안테나를 포함하며 이 모노폴 둘다가 근접 영역을 통해 결합되어 있는 것인 집적 회로 패키지의 실시예를 나타낸 도면.

도 8a는 본 발명에 따라 반전 F(inverted F) 안테나를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 8b는 영역의 주변의 적어도 일부분을 정의하는 안테나 곡선을 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 9a 및 도 9b는 본 발명에 따라 곡선과 결합된 속이 채워진 도전 패턴(solid conducting pattern)을 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 10a 내지 도 10n은 본 발명의 집적 회로 패키지에 사용하기에 적당한 종래 기술의 공간 충전 곡선의 예들을 나타낸 도면.

도 11a 내지 도 11d는 본 발명에 따라 힐버트 곡선(Hilbert curve) 형태의 모노폴 안테나를 포함하는 집적 회로 패키지의 실시예들을 나타낸 도면.

도 12a 내지 도 12e는 본 발명에 따라 다이폴 안테나를 포함하는 집적 회로 패키지의 실시예들을 나타낸 도면.

도 13a 내지 도 13c는 본 발명에 따라 루프 및 슬롯 안테나를 포함하는 집적 회로 패키지의 실시예들을 나타낸 도면.

도 14a는 본 발명에 따라 슬롯 모노폴 안테나를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 14b는 본 발명에 따라 슬롯 다이폴 안테나를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 15는 본 발명에 따라 모노폴 안테나 및 접지 평면 또는 접지 카운터포이즈(grounding plane or ground counterpoise)를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 16a 내지 도 16e는 본 발명의 집적 회로 패키지에 사용하기에 적당한 종래의 패키지 아키텍처를 나타낸 도면.

도 17은 본 발명에 따라 비선형 세그먼트를 갖는 안테나를 포함하는 집적 회로 패키지의 실시예를 나타낸 도면.

도 18은 본 발명에 따라 다중 분기 모노폴 안테나를 포함하는 집적 회로 패키지의 실시예의 사시도(위) 및 상부 평면도(아래)를 나타낸 도면.

도 19는 본 발명에 따라 모노폴 안테나를 포함하는 집적 회로 패키지의 실시예의 사시도(위) 및 상부 평면도(아래)를 나타낸 도면.

도 20은 본 발명에 따라 모노폴 안테나를 포함하는 집적 회로 패키지의 실시예의 사시도(위) 및 상부 평면도(아래)를 나타낸 도면.

도 21은 본 발명에 따라 L자형 모노폴 안테나를 포함하는 집적 회로 패키지의 실시예의 사시도(위) 및 상부 평면도(아래)를 나타낸 도면.

도 22는 본 발명에 따라 슬롯 안테나를 포함하는 집적 회로 패키지의 실시예의 상부 평면도를 나타낸 도면.

도 23은 본 발명에 따라 박스-카운팅 차원을 계산하는 방법의 일례를 나타낸 도면.

본 발명은 일반적으로 집적 회로 패키지에 새로운 계열의 소형 안테나를 포함하는 신규의 집적 회로 패키지에 관한 것이다. 또한, 본 발명은 안테나를 포함하도록 패키지의 재료 및 소자를 배열하는 몇가지 신규의 방법에 관한 것이다. 본 발명의 특징적 측면은 다음과 같다.

ㆍ 일반적인 무선 파장에서 초소형 패키지(예를 들어, CSP 패키지 등)의 사용을 가능하게 해주는 소형 크기의 안테나,

ㆍ 이러한 소형화를 가능하게 해주는 안테나 지오메트리,

ㆍ 패키지 내에 안테나를 설치하는 것, 및

ㆍ 안테나 설계와 거의 모든 최신 패키징 기술과의 호환성.

본 발명의 집적 회로 패키지는 일반적으로 패키지에 집적된 도전 패턴 형태의 안테나를 포함한다. 본 발명의 특징적 측면 중 하나는 도전 패턴의 지오메트리이다. 도전 패턴은 적어도 5개의 섹션 또는 세그먼트를 갖는 곡선을 포함하며, 이 섹션 또는 세그먼트 중 적어도 3개는 안테나의 가장 긴 자유 공간 동작 파장의 1/10보다 더 짧으며, 5개의 섹션 또는 세그먼트 각각은 각각의 인접하는 세그먼트 또는 섹션과 한쌍의 각을 형성하고, 섹션 또는 세그먼트 사이의 4쌍의 각들 각각 중에서 더 작은 각은 180°보다 작으며(즉, 어느 섹션 또는 세그먼트 쌍도 더 긴 직선 세그먼트를 형성하지 않음), 각들 중 적어도 2개는 115°보다 작고, 각들 중 적어도 2개는 같지 않으며, 곡선은 직사각형 영역 안에 들어가며, 직사각형 영역의 가장 긴 변은 안테나의 가장 긴 자유 공간 동작 파장의 1/5보다 짧다. 어떤 실시예에서, 곡선은 유도성 코일링 효과(inductive coiling effect)를 최소화하기 위해 각들 중 2개가 곡선의 마주보는 변에서 각각 시계 방향 및 반시계 방향으로 정의되도록 구성되어 있다.

어떤 실시예들에서, SFC 지오메트리는 안테나 지오메트리가 본 발명에 따라 패키지 내에 배열되어 있는 한 패키지에 포함된 안테나의 일부를 형성하도록 사용될 수 있다. WO/0154225에 기술되어 있는 SFC 지오메트리가 상당한 소형화 기능을 제공하지만, 이들은 본 발명에 개시되어 있는 특수 패키지 및 안테나 지오메트리 구성을 사용함으로써 교정될 필요가 있는 입력 임피던스 및 효율의 관점에서 몇가지 단점이 있다. 많은 경우에서, WO/0154225에 기술되어 있는 SFC 안테나 지오메트리는 세그먼트의 수의 과도함으로 인해 그 자체만으로 안테나 소형화와 성능 간의 최적의 트레이드오프를 충족시키지 않는데, 왜냐하면 세그먼트의 크기에 대한 요건이 아주 엄격하고(때로는 10개 세그먼트에서 안테나 지오메트리에 어긋나면 안테나 효율이 떨어짐) 또 패키지에 들어가고 그 내부에서 동작하기 위해 세그먼트들 간의 각이 본 발명에 따라 구성(적어도 2개의 각이 115°보다 작지만 모든 각이 항상 115°보다 작을 필요는 없음)될 필요가 있기 때문이다.

크기가 중요하고 요구되는 소형화 정도가 아주 높은 패키지의 경우, 안테나의 특징적 곡선은 박스-카운팅 차원(box-counting dimension)이 1.17보다 크다는 특징이 있다. 소형화 정도를 더 높이기 위해, 곡선은 그의 박스-카운팅 차원이 1.5에서 최대 3까지의 범위에 있도록 구성된다. 어떤 실시예들에서, 박스-카운팅 차원이 약 2인 곡선이 선호된다.

본 발명은 몇가지 안테나 토폴로지, 즉 평형(balanced) 또는 불평형(unbalanced) 토폴로지 둘다에 적용된다. 상세하게는, 모노폴(monopole), 다이폴(dipole), 루프, 폴드형 및 부착형 모노폴 및 다이폴(folded and loaded monopole and dipole), 및 이들의 슬롯 또는 개구면 등가물(aperture equivalent)(슬롯 모노폴, 슬롯 다이폴, 슬롯 루프, 폴드형 및 부착형 슬롯 모노폴 및 다이폴)은 본 발명에 따라 배열될 수 있는 구조 중 일부이다. 다른 구조로는 단락형 및 굽힘형 모노폴(shorted and bent monopole)(L 모노폴, IFA), 다중 분기 구조(multibranch structure), 결합형 모노폴 및 다이폴 안테나(coupled monopole and dipole antenna) 및 또다시 이들의 개구면 등가물이 있다. 이들 모두는 본 발명에 따라 집적 회로 패키지의 소자 상에 작성된 특징적 패턴을 포함하게 된다.

다른 가능한 안테나 구성으로는 마이크로스트립(microstrip) 또는 패치 안테나(patch antenna)이 있으며, 이들의 단락형 버전[단락형 패치 및 평면형 반전 F(planar inverted F), 즉 PIFA 구조]을 포함한다. 그럼에도 불구하고, 평면형 경우에, 개시된 지오메트리 중 특정의 선택이 요구되는 소형화 정도를 달성하기 위해 고려되어야만 한다. 상세하게는, 본 발명의 특징적 패턴은 15개의 세그먼트를 갖는 곡선을 적어도 포함해야만 하며, 그 세그먼트 중 적어도 7개는 안테나의 가장 긴 자유 공간 동작 파장의 1/12보다 더 짧다. 본 발명의 필수적인 기하학적 측면에 부합하는 나머지 일반적인 조건은 전술한 바와 같이 마이크로스트립 패치 및 그의 단락형 버전에도 역시 적용된다.

본 발명은 임의의 현재의 집적 및 집적 회로 패키지 제조 기술 및 아키텍처와 호환된다. 예를 들어, 칩을 패키지에 상호 연결시키기 위해 테이프 본딩 또는 플립-칩 기술이 와이어 본딩 대신에 사용될 수 있다. 또한, MCL-L, MCM-C 및 MCM-D 또는 D/L에서 사용되는 전형적인 것 등의 광범위한 저손실 유전 재료 및 단층(single-layer) 또는 다층(multi-layer) 제조 기술(예를 들어, HTCC, LTCC, 라미네이션, 박막 및 후막 공정)이 본 발명을 실시하기 위해 새로 개시된 안테나 지오메트리 및 패키지 구성과 결합될 수 있다. 이와 유사하게, 본 발명은 단일 패키지 내에 2개 이상의 반도체 칩을 포함하는 MCM 전자 아키텍처와 호환된다. MCM 패키징 아키텍처는 SoP 솔루션의 개발에 일반적인 것이며, 예를 들어 다른 RF 수동 및 능동 소자가 반도체 다이와 별개로 패키지 상에 실장될 수 있다. 이것은 본 발명의 어떤 실시예에서 도 1의 예에서와 같이 안테나가 반도체 다이에 직접 연결되지 않고 패키지 상에 실장된 RF 프론트-엔드(예를 들어 필터링, 바이어싱, 믹싱 및 증폭 스테이지를 포함함) 또는 다른 수동 소자[전송 선로, Balun(밸룬), 정합 회로망 등]를 통해 연결된는다는 것을 의미한다.

상기 설명은 집적 회로 패키지 상의 안테나 소형화 및 그의 효율적인 집적에 기여하는 본 발명의 주요 측면에 관한 것이다. 유의할 점은 모든 폴드형 구조가 다 원하는 정도의 안테나 소형화를 제공하지는 않으며, 세그먼트와 벤드(bend) 사이의 커플링으로 인해 또 이용가능한 공가나의 비효율적인 사용으로 인해 임의의 구성으로 긴 길이의 와이어 또는 도전 재료를 제공하는 것이 항상 안테나의 효율적인 동작을 제공하지 않는다는 것이다. 본 발명은 안테나를 집적 회로 패키지 내에 원하는 정도로 집적하는 것을 달성하기 위해 필요한 정도의 콤팩트함을 제공한다.

물론, 응용 분야(예를 들어, 셀룰러 GSM, DCS 또는 PCS, 블루투스, WLAN, IEEE802.11a, IEEE802.11b, 하이퍼랜, 하이퍼랜2, UMTS, AMPS, WCDMA, DECT, UWB, CDMA-800, PDC-800, PDC-1500, KPCS, 무선 칩 상호연결, GPS 등)에 따라, 대역폭, 임피던스, 효율, 크기 및 패키지 밀도의 관점에서의 안테나의 요건은 달라지게 된다. 모든 응용 분야에 있어서, 이들 파라미터 중 몇몇에 대한 트레이드오프가 있으며, 그 트레이드오프는 본 발명의 정신 및 사상에 따라 항상 충족될 수 있다.

본 발명은 적어도 하나의 기판 - 각 기판은 적어도 하나의 층을 포함함 -, 적어도 하나의 반도체 다이, 적어도 하나의 단자, 및 상기 적어도 하나의 반도체 다이 상에 위치하는 것이 아니라 집적 회로 패키지 내에 위치한 안테나를 포함하는 집적 회로 패키지에 관한 것이다. 이 안테나는 도전 패턴을 포함하고, 이 도전 패턴의 적어도 일부분은 곡선을 포함하며, 이 곡선은 적어도 5개의 세그먼트를 포함하고, 적어도 5개의 세그먼트 각각은 곡선에서의 각각의 인접 세그먼트와 각을 형성하며, 세그먼트 중 적어도 3개는 안테나의 가장 긴 자유 공간 동작 파장의 1/10보다 더 짧다. 인접 세그먼트들 간의 각각의 각은 180°보다 작고, 인접 세그먼트들 간의 각들 중 적어도 2개는 115°보다 작으며, 각들 중 적어도 2개는 같지 않다. 곡선은 직사각형 영역 안에 들어가며, 직사각형 영역의 가장 긴 변은 안테나의 가장 긴 자유 공간 동작 파장의 1/10보다 더 짧다.

본 발명의 패키지 구성의 이점들 중 하나는 안테나를 포함하여 높은 패키지 밀도를 가능하게 해준다는 것이다. 예를 들어 도 19 및 도 21에 도시된 것과 같은 어떤 실시예들에서, 안테나는 직사각형 영역 안에 들어갈 수 있으며, 직사각형 영역의 가장 긴 변은 안테나의 가장 긴 자유 공간 동작 파장의 1/20보다 더 짧다. 도 21에 도시된 것과 같은 어떤 경우에, 레이아웃 면에서의 패키지의 구성, 안테나 및 칩 구성이 전체 패키지를 자유 공간 동작 파장의 1/20보다 더 작게 되도록 할 수 있다.

본 발명의 한 측면은 안테나의 적어도 일부분을 형성하는 곡선의 박스-카운팅 차원(box-counting dimension)이다. 표면 상에 있는 주어진 지오메트리에 대해, 박스-카운팅 차원은 다음과 같이 계산된다. 첫째, 그리드가 지오메트리를 완전히 덮도록 크기 L1의 박스를 갖는 그리드가 지오메트리 상에 배치되고, 지오메트리의 점을 적어도 포함하는 박스의 수 N1이 계산된다. 둘째, 그리드가 지오메트리를 완전히 덮도록 크기 L2(L2는 L1보다 작음)의 박스를 갖는 그리드가 지오메트리 상에 배치되고, 지오메트리의 점을 적어도 포함하는 박스의 수 N2가 계산된다. 이어서, 박스-카운팅 차원 D가 다음과 같이 계산된다.

본 발명의 관점에서, 박스-카운팅 차원은 제1 및 제2 그리드를 안테나의 곡선을 둘러싸는 최소 직사각형 영역 내에 배치하고 상기 알고리즘을 적용함으로써 계산된다.

제1 그리드는 직사각형 영역이 적어도 5×5 박스 또는 셀의 어레이 상으로 메쉬되도록 선택되어야만 하고, 제2 그리드는 L2 = 1/2 L이고 제2 그리드가 적어도 10×10 박스를 포함하도록 선택된다. 최소 직사각형 영역이란, 곡선의 어느 부분도 포함하지 않는 그리드의 주변 상에 전체 로우 또는 컬럼이 없는 이러한 영역을 말한다. 따라서, 본 발명의 실시예들 중 어떤 것은 박스-카운팅 차원이 1.17보다 큰 특징이 있으며, 요구되는 소형화 정도가 더 높은 응용 분야에서는, 설계는 박스-카운팅 차원이 1.5 이상 3 이하의 범위에 있는 특징이 있다. 어떤 실시예들에서는, 약 2의 박스-카운팅 차원을 갖는 곡선이 선호된다. 예를 들어 최대 크기가 안테나의 가장 긴 자유 공간 동작 파장의 1/20인 직사각형에 들어가는 초소형 안테나의 경우, 박스-카운팅 차원은 반드시 더 미세한 그리드로 계산되어야 한다. 이들 경우에, 제1 그리드는 10×10 동일 셀의 메쉬로서 택해지고 제2 그리드는 20×20 동일 셀의 메쉬로서 택해지며 이어서 상기 식에 따라 D가 계산된다. 평면 설계, 즉 안테나가 패키지 기판 상의 단일 층에 배열되어 있는 설계를 갖는 소형 패키지의 경우, 안테나 지오메트리에 포함된 곡선의 차원은 D=2에 가까운 값을 갖는 것이 선호된다.

일반적으로, 안테나의 주어진 공진 주파수에 대해, 박스-카운팅 차원이 클수록 안테나에 의해 달성되는 소형화 정도가 높다. 본 발명에 따른 안테나의 소형화 능력을 향상시키는 한가지 방법은 안테나 패턴의 곡선이 이 곡선을 둘러싸고 있는 5×5 박스 또는 셀을 갖는 제1 그리드의 적어도 14개의 박스의 적어도 한 점과 교차하도록 곡선의 몇개의 세그먼트를 배열하는 것이다. 또한, 높은 정도의 소형화가 요구되는 다른 실시예들에서, 곡선은 5×5 그리드 내에서 2번 박스 중 적어도 하나와 교차한다, 즉 곡선은 그리드의 셀 또는 박스 중 적어도 하나 내부에 2개의 비인접 부분을 포함한다.

본 발명에 따라 박스-카운팅 차원이 어떻게 계산되는지의 일례가 도 23a 및 도 23b에 도시되어 있다. 본 발명에 따른 곡선(2300)의 예는 5×5 그리드(2301)의 아래에 또한 10×10 그리드(2302) 아래에 배치되어 있다. 그래프에서 알 수 있는 바와 같이, 곡선(2300)은 그리드(2301)에서 N1=25개의 박스와 접촉하는 반면, 그리드(2302)에서는 N2=78개의 박스와 접촉한다. 이 경우, 그리드(2301) 내의 박스의 크기는 그리드(2302) 내의 박스의 크기의 2배이다. 상기 식을 적용함으로써, 곡선(2300)의 박스-카운팅 차원이 본 발명에 따라 D=1.6415임을 알 수 있다. 이 예는 또한 본 발명 내의 어떤 양호한 실시예들의 어떤 다른 특징적 측면도 충족시킨다. 곡선(2300)은 그리드(2301) 내의 25개의 박스 중 14개 이상과 교차하고, 또 곡선은 적어도 하나의 박스와 두번 교차한다, 즉 적어도 하나의 박스는 곡선의 2개의 비인접 세그먼트를 포함한다. 실제로, 곡선(2300)은 그리드(2301) 내의 25개의 박스 중 13개 박스에서 이러한 이중 교차가 일어나는 예이다.

안테나가 패키지 기판의 단일 층 상에 제조되는 패키지 구성은 비용면에서 아주 적합한데, 그 이유는 이러한 층 상에 안테나 패턴을 가공하기 위해 단일 마스크가 사용될 수 있기 때문이다. 어떤 실시예들(예를 들어, 도 1, 2, 4, 5, 18, 19, 20 및 21에 도시된 것 등)에서, 도체가 곡선 상을 가로지를 필요가 없도록 안테나는 단일 층에 배열되고 곡선의 한쪽 팁에서 피드된다. 꼭 그럴 필요는 없지만, 안테나 및 칩이 패키지 기판의 동일 층 상에 실장되는 본 발명에서의 실시예들에 의해 추가의 단순화 및 비용 절감이 달성된다.

유의할 점은 본 발명에 따르면 패키지가 패키지의 다수의 층 또는 소자에 안테나의 몇몇 일부분 또는 일부를 포함할 수 있기 때문에 안테나 구조가 평면 구조에 한정되지 않는다는 것이다. 층들은 선택적으로 몇개의 비아 및 비아홀에 의해 상호 연결될 수 있다. 몇몇 실시예에서의 양호한 구성은 패키지 기판 중 적어도 하나 내의 2개 이상의 층 상에 유사한 안테나 패턴을 반복하는 것을 포함하고, 하나 이상의 점에서 안테나의 이러한 유사한 도전 패턴을 상호 연결시킨다. 일반적으로, 이러한 유사한 층을 상호 연결시키기 위한 양호한 점이 피드점이다. 이와 같이, 전체 안테나의 오옴 저항이 더 낮고 안테나가 더욱 효율적이 되도록 전류는 모든 층에서 대칭적으로 분할된다. 이러한 구성의 간단하고 저렴한 버전은 단일 기판을 포함하는 패키지를 포함하며, 이 기판은 양측면에 도전 안테나 패턴을 포함하고, 이 패턴은 적어도 하나의 비아에 의해 연결된다.

다른 실시예들에서, 안테나 구조의 2개 이상의 도전 패턴은 패키지 기판의 2개 이상의 층들 상에 위치하지만, 그 패턴들은 서로 다르다. 패턴들 중 적어도 하나는 적어도 5개의 세그먼트를 갖는 본 발명의 곡선을 포함하며, 다른 층 또는 층들에 있는 도전 패턴 또는 패턴들은 동시에 안테나 임피던스 및 임피던스 대역폭, 안테나 공진 주파수, 방사 패턴 또는 이들 안테나 파라미터의 조합을 수정하는 데 사용된다.

안테나 구조가 몇개의 평행한 층들 상에서 분할되는 다른 실시예들은 능동-기생 구성(active-parasitic arrangement)을 포함한다. 즉, 패키지는 패키지의 하나 이상의 기판 내부에 복수의 유전층을 포함하고, 패키지는 층들 중 제1 층에 안테나의 제1 도전 패턴을 적어도 포함하며, 제1 층 상의 제1 도전 패턴은 반도체 다이에 결합 또는 연결된다. 다이에 의해 피드되는 이러한 제1 도전 패턴은 안테나 구성의 능동 요소이다. 이 구성에서, 패키지는 기판들 중 임의의 기판의 적어도 제2 층에 제2 도전 패턴을 적어도 포함하고, 제2 도전 패턴은 안테나의 제1 도전 패턴에 용량성 또는 유도성 결합되어 있으며, 제2 도전 패턴은 안테나의 기생 요소로서 기능한다. 예로서, 도 1 내지 도 6, 도 11 내지 도 15, 및 도 17 내지 도 22에 도시된 패키지 실시예들 상의 안테나는 이러한 능동-기생 안테나 구성에서 능동 안테나가 될 수 있으며, 동일한 또는 다른 기판 상의 평행한 층 상의 적어도 부가의 안테나 패턴은 안테나 구조의 기생 요소 또는 요소들로서 기능하게 된다. 이러한 기생 요소의 효과는 주로 안테나에 연결된 출력 증폭기의 출력을 정합시키기 위한 입력 임피던스의 보다 미세한 조정과 함께 안테나의 대역폭 및 효율의 향상이다.

능동-기생 구성은 본 발명에서의 패키지 실시예들 중 임의의 것이 유도성 또는 용량성 결합 또는 이 둘의 조합에 의해 외부 안테나에 결합되는 방식으로 행해질 수 있다. 이와 같이, 패키지 내부에 설치된 안테나는 능동 안테나가 되고, 외부 안테나는 패키지 내부의 능동 안테나에 대한 기생 안테나가 된다.

패키지 내부의 안테나 패턴에 대한 비평면 다층 또는 입체 구조의 경우, 박스-카운팅 알고리즘은 직사각형 대신에 사다리꼴 셀과 5×5×5 셀 및 10×10×10 또는 20×20×20 셀을 각각 사용하여 3차원 그리드에 의해 계산될 수 있다. 이들의 경우, 이러한 곡선은 2보다 큰, 또한 어떤 경우에는 최대 3보다 큰 차원을 가질 수 있다.

도 1은 본 발명에 따른 실시예를 나타낸 것이다. 패키지 레이아웃은 다이(103)가 안테나(100)를 영역(101) 내에 할당하기 위해 기판(102)의 중앙에 대해 변위되어 있다. 본 발명에 따르면, 직사각형 영역(101)의 최대 변 길이는 안테나의 가장 긴 동작 파장을 5로 나눈 것이다. 이 특정 실시예는 단일 방사 아암(100)을 갖는 모노폴 안테나를 포함한다. 아암은 5개 이상의 세그먼트[이 특정 예에서는 7개의 세그먼트(111 내지 117)]로 형성되어 있으며, 121 및 122 등의 적어도 2개의 각이 115°보다 작다. 꼭 요구되는 것은 아니지만, 180°보다 작은 각들 중 적어도 2개가 곡선의 마주보는 변(121의 경우 우측변, 122의 경우 좌측변)에서 시계 방향 및 반시계 방향으로 정의되는 것이 선호된다. 안테나 곡선(100)은 와이어 본드(이에 한정되는 것은 아님)를 포함한 연결부 등의 연결부(105)를 통해 반도체 다이 상의 패드로 피드된다. 다른 와이어 본드 또는 유사한 연결부가 핀(107)에 의해 다이를 외부 회로와 연결시키기 위해 사용될 수 있다. 기술 분야에 공지된 바와 같이, 모노폴 안테나가 불평형 비대칭 구조이기 때문에, 다이(103)의 2개의 RF 단자 중 하나가 단자(107) 중 적어도 하나에 의해 외부 접지 평면에 연결되어야 할 필요가 있다. 또한, 이 특정의 실시예에서, 영역(101)은 안테나 패턴(100)의 하부 또는 상부에, 적어도 영역(101)의 상부 또는 하부의 표면의 50%에 어떤 도체 물질도 없어야만 한다. 유사한 실시예들에서, 안테나 패턴 하부 또는 상부에 배치되는 유일한 금속은 다이와 패키지 단자를 상호 연결하는 도체(예를 들어, 와이어 본드 또는 금속 스트립 등)이다. 이 조건은 또한 FWSoC 모듈을 탑재하는 인쇄 회로 기판, 즉 PCB의 경우 선호된다.

도 1의 모노폴을 포함하는 것과 같은 유사한 실시예는 그 대신에 폴드형 모노폴(folded monopole)을 포함할 수 있다. 폴드형 모노폴로서 패키지 내에 안테나를 배치하기 위해, 모노폴의 프론트-엔드는 도체에 의해 패키지의 접지 단자에 연결된다.

도 2는 패키지(2)가 본 발명에 따른 다이폴 안테나(200)를 포함하는 본 발명의 다른 실시예를 나타낸 것이다. 이러한 다이폴 안테나는 2개의 방사 아암(201, 202)을 가지며 에를 들어 2개의 와이어 본드 등의 한 쌍의 근접 도체(close conductor)에 의해 제공되는 차동 입력/출력 단자(105)에 의해 피드된다. 다른 적당한 피드 수단은 안테나와 동일한 층 상에 배치된 2개의 도전 스트립, 직접 또는 비아 홀에 의해 뻗어 있는 2개의 스트립, 플립-칩의 솔더 볼, 또는 테이프 자동 본딩(tape automatic bonding, TAB)에 의해 연결된 플립-칩의 패드 연결 영역을 포함할 수 있다. 기판(102)은 단일 층 또는 다층 기판일 수 있지만, 어쨋든 안테나가 놓여 있는 층의 상부 또는 하부의 층들 중 임의의 층에서 안테나가 둘러싸여 있는 영역(101)의 적어도 50% 상에 어떤 도전 재료도 없는 간극을 남긴다.

도 3은 패키지(3)에 슬롯 또는 개구면 안테나를 포함하는 본 발명의 실시예를 나타낸 것이다. 슬롯은 패키지 기판의 층들 중 적어도 하나 상에 배치된 도전 패턴(303) 상에 형성된 갭 또는 슬릿(300)을 포함하며, 이 패턴은 안테나가 놓여 있는 층 표면의 적어도 50%를 덮고 있다. 이 예에서, 도전 패턴은 패키지의 전체 풋프린트(물론 안테나를 구성하는 슬롯을 제외함)를 덮고 있지만, 이것이 요구되는 것은 아니다. 선택적으로, 도전 패턴(303)은 107과 같은 패키지의 하나 이상의 단자에 의해 패키지가 실장되는 인쇄 회로 기판 상의 외부 접지에 접지될 수 있다. 슬롯 안테나에 피드하기 위해, 2개의 도전 단자(301, 302)가 예를 들어 2개의 와이어 본드(105)에 의해 다이(103)에 연결된다. 이러한 안테나에 피드하는 다른 가능한 방법은 안테나 층에 평행한 층 상에 패터닝된 2개의 도체 스트립을 배치하는 단계, 및 2개의 스트립을 비아에 의해 슬롯의 각 측면에 있는 한쌍의 점에 연결하는 단계를 포함한다. 어느 경우든지, 2개의 도전 단자(301, 302) 각각은 슬롯을 형성하는 곡선의 마주보는 변에 배치된다. 안테나의 대안적인 비대칭 불평형 피드 방식은 슬롯의 상부 또는 하부를 가로지르는 마이크로스트립 전송 선로를 포함한다. 이러한 마이크로스트립 전송 선로는 슬롯을 포함하는 도전 패턴이 마이크로스트립 선로에 대한 접지 평면이 되도록 형성될 수 있는 반면, 전송 선로의 나머지 부분은 도전 패턴의 상부 또는 하부의 평행한 층 상에 놓여 있는 도전 스트립이다.

슬롯 실시예의 다른 예가 도 4에 나타내어져 있다. 이 특정의 경우에, 슬롯(400)은 한 점(401)에서 슬롯이 위치하는 도전 패턴의 주변과 교차한다. 환언하면, 슬롯은 도 3에 도시된 패키지의 경우에서와 같이 도전 재료에 의해 완전히 둘러 싸여 있지 않다. 도 3에 도시된 실시예에서와 같이, 슬롯은 2개의 단자 도체(405, 406)에 의해 곡선의 2개의 마주보는 변에서 피드된다. 어떤 응용 분야에서, 슬롯 실시예는 도 1 및 도 2에 도시된 모노폴 또는 다이폴 구성보다 선호되는데, 그 이유는 방사 효율이 아주 더 높기 때문이다(전류가 패턴 전체를 통해 흐르며 반드시 곡선을 따라서만 흐르는 것은 아님). 또한, 임피던스는 피드 단자(405, 406)를 안테나 주변을 따라 다른 점들로 이동시킴으로써 제어될 수 있다.

본 발명에 따른 슬롯 안테나를 사용하는 이점들 중 하나는 안테나가 다이와 다른 기판 또는 층 상에 제조될 수 있다는 것이다. 슬롯 안테나를 포함하는 층 또는 기판은 다이를 포함하는 기판 또는 층으로부터 예를 들어 하나 이상의 비아, 비아홀, 수직 도체 또는 포스트에 의해 피드될 수 있다. 이러한 구성에서, 슬롯이 인쇄되어 있는 도전 패턴에 의해 덮여 있는 표면은 최대화될 수 있고 예를 들어 안테나 패키지의 전체 풋프린트의 80%보다 더 큰 영역에 이른다. 이 구성을 포함하는 패키지 아키텍처의 예는 도 16의 아이템(45)에 유사한 패키지에 기초할 수 있다. 슬롯 안테나는 예를 들어 층들(1612) 중 하나에 실장될 수 있는 반면, 다이(1601)는 다층 기판(1611) 상에 있다. 도 16이 다이에 대한 와이어-본딩 기술을 기술하고 있지만, 많은 응용 분야에서 플립-칩이 선호된다. 플립-칩의 이점은 슬롯 안테나가 실장되어 있는 상부 기판(1612 등)쪽을 향하고 있는 다이의 상측면이 안테나 내부의 전자기장(field)를 차폐시키고 그로부터 다이를 보호하는 도전면을 포함할 수 있도록 연결부가 하부 기판(1611)쪽으로 향하고 있다.

도 5는 반드시 동일한 길이일 필요가 없는 몇개의 곡선이 어떤 점들에서 서로 교차하는 패키지(5) 상의 다중 분기 안테나 구조를 나타낸 것이다. 상세하게는, 안테나(500)는 3개의 아암(501, 502, 503)을 포함하며, 본 발명에 따르면 각 아암은 곡선 형태이다. 이 특정의 예에서, 안테나는 도 1에서와 같이 모노폴의 형태를 취하며, 단일의 피드 포트가 연결부(105)에 의해 다이에 연결되고 단자(107) 내의 하나 이상의 연결부가 외부 접지 평면에 연결된다. 안테나 아암의 수 및 길이를 조정함으로써, 안테나의 주파수 응답이 조정될 수 있다. 일반적으로, 광대역 동작의 경우, 아암의 선단부로부터 안테나의 피드점까지의 길이는 유사하다. 주파수 대역간의 중첩이 없는 다중대역 응답의 경우, 각 아암의 길이는 주로 안테나 응답 내의 특정 대역의 중심 주파수와 연관되어 있다. 이러한 다중 분기 구성은 또한 다이폴, 반전 F 안테나 또는 슬롯 안테나와 호환되지만 이에 한정되는 것은 아니다.

도 6은 본 발명에 따른 루프 안테나(600)를 포함하는 패키지(6)를 나타낸 것이다. 이 경우에, 곡선은 루트의 주변을 구성하며, 루프의 2개의 점이 105에 의해 다이에 연결되는 차동 입력 단자를 제공한다. 다시 말하면, 시스템의 성능 향상을 위해, 패키지는 일반적으로 안테나(600)가 위치하고 있는 층의 상부 또는 하부의 층들이 상부 또는 하부의 층들 중 임의의 층 상의 직교 투영된 영역(101)의 적어도 50%에 금속 배선이나 도전 재료를 갖지 않는 간극을 남기도록 구성된다. 이와 유사하게, 패키지는 패키지 또는 모듈이 위치하고 있는 PCB가 금속 배선을 포함하는 임의의 층 상에 이러한 간극을 남기도록 동작될 수 있다.

도 7a의 패키지(7)는 근접 영역(704)에 의해 서로 결합된 2개의 아암(701, 702)을 갖는 결합 다이폴 안테나(700)를 포함한다. 본 발명에 따르면, 701에서 도체들간의 최소 거리는 안테나의 가장 긴 자유 공간 동작 파장의 1/10보다 더 작아야만 한다. 도 7b는 패키지(75)가 능동 모노폴(751) 및 기생 모노폴(752)을 포함하는 다른 실시예를 나타낸 것으로서, 기생 모노폴은 예를 들어 753 등의 패키지의 단자들 중 적어도 하나에 의해 외부 접지 평면 또는 접지 카운터포이즈에 접지된다. 또한, 패키지는 다이(103)의 RF 기준 전압들 중 하나를 외부적으로 접지시키기 위해 일련의 단자(107) 내에 적어도 또하나의 단자를 포함한다. 능동 모노폴(751) 및 기생 모노폴(752) 등의 안테나의 2개의 도전 부분은 704에서 도체들간의 최소 거리가 안테나의 가장 긴 자유 공간 동작 파장의 1/10보다 작게 되도록 근접 영역(754)에 의해 결합된다.

도 8a는 반전 F 안테나(IFA)를 포함하는 패키지(8)를 나타낸 것이다. 이전의 개시된 실시예들과 유사하게, 다이(103)는 안테나의 도전 패턴이 위치하는 영역(101)을 남겨 두기 위해 패키지(102)의 중앙으로부터 변위되어 있다. 이전의 실시예들에서와 동일한 방식으로, 이 패턴은 다이 또는 칩(103)을 지지하는 패키지의 층에 위치될 수 있거나, 또는 다층 기판의 경우에 기판(102)의 평행한 층들 중 임의의 층에 위치될 수 있다. 안테나가 다이와 다른 층에 위치하는 경우, 안테나는 하나 또는 다수의 층을 가로지르는 비아 홀에 의해 칩의 적당한 단자(105)에 항상 연결될 수 있다. 이 실시예에서, 안테나(800)는 예를 들어 803 등의 패키지의 단자(107) 중 적어도 하나에 의해 그의 선단 중 하나에서 접지되어 있다. 또한, 안테나는 예를 들어 플립-칩 상의 솔더 볼에 도달하는 와이어 본드 또는 도전 스트립 등의 연결부(105)에 의해 안테나 곡선의 한 중간점에서 피드된다.

도 8b는 본 발명의 다른 실시예를 나타낸 것이다. 이 경우, 패키지(85)는 영역(850)의 주변의 적어도 일부분을 구성하는 안테나 곡선(851)을 포함하며, 그 영역은 도전 재료로 충전된다. 예를 들어 영역(852) 내의 한 점과 같은 영역(850) 내의 한 점은 피드점으로서 선택되고 도체에 의해 다이(103)에 연결된다. 이러한 도전 패턴은 여러가지 다른 방식으로 사용될 수 있다. 도전 패턴은 모노폴을 구성할 수 있으며 이 경우 칩(103)의 RF 기준 접지는 패키지의 단자(107) 중 적어도 하나에 의해 외부 도전 접지에 연결된다. 모노폴 구성의 경우, 안테나가 위치해 있는 층의 상부 및 하부에서 패키지의 층들 중 임의의 층 상의 또는 패키지가 실장되어 있는 외부 기판의 층들 중 임의의 층 상의 도전 안테나 패턴을 둘러싸고 있는 영역(101)의 임의의 투영이 투영된 영역(101)의 적어도 50% 상에 어떤 금속 배선도 갖지 않는 간극을 남긴다. 101 하부의 영역의 50% 이상이 도전 재료로 충전되어 있을 때, 안테나는 본 발명에 따른 마이크로스트립 또는 패치 안테나가 되며, 도전 재료는 마이크로스트립 또는 패치 안테나에 대한 접지이다. 안테나는 또한 부가적으로 적어도 하나의 접지로의 단락이 도전 안테나 패턴 내의 임의의 점에 위치하는 경우 평면 반전 F 안테나(PIFA)가 된다. 마이크로스트립 또는 패치 구성의 경우에, 또는 PIFA 경우에, 안테나 아래의 영역의 50% 이상을 덮는 접지가 선호된다. 이러한 접지는 안테나 및/또는 칩(103)을 지지하는 기판(102)의 층들 중 임의의 층에 포함될 수 있거나, 다른 대안에서 접지는 패키지를 지지하는 외부 기판, 즉 PCB에 포함될 수 있다.

본 발명에 따르면, 임의의 마이크로스트립 또는 패치 구성(PIFA 구성을 포함함)의 경우에, 본 발명의 특징적 패턴은 적어도 15개의 세그먼트를 갖는 곡선을 포함해야만 하며, 그들 중 적어도 7개는 안테나의 자유 공간 동작 파장의 1/20보다 더 짧다. 이것은 작은 영역에 안테나의 집적을 가능하게 해주는 원하는 정도의 소형화를 달성하는 데 필요하다. 전술한 바와 같은 본 발명의 필수적인 기하학적 측면에 부합하는 일반적인 조건들의 나머지는 마이크로스트립 패치 및 그의 단락형 버전에도 역시 적용된다.

본 발명에서의 안테나의 지오메트리는 적어도 5개의 세그먼트의 특징적 곡선에 의해 완전히 형성되는 것에 한정되지 않는다. 곡선은 예를 들어 모노폴 또는 다이폴 또는 IFA와 같은 와이어 안테나의 경우에는 도전 스트립 또는 와이어의 일부분, 슬롯 또는 개구면 안테나의 경우에는 슬릿의 일부분, 패치 안테나의 경우에는 안테나 주변의 일부분과 같은 지오메트리의 일부분 또는 한 측면을 구성하기만 하면 된다. 예를 들어, 도 9a 및 도 9b는 일반적으로 패키지 내에 2개의 안테나 구성을 포함하는 패키지의 2개의 예(9, 10)을 나타낸 것으로서, 속이 채워진 도전 패턴(solid conducting pattern)(910, 911)이 곡선(920, 921)과 결합되어 있지만 곡선(920, 921)은 전체 안테나 형상을 결정하지 않는다.

도 10a 내지 도 10n은 안테나 설계의 종래 기술의 공간 충전 곡선의 예들이다. 역시 축소된 크기에 특징이 있는 다른 유형의 다중 대역 안테나는 WO/0122528에 개시된 다중 레벨 안테나(multilevel antenna)이다.

도 11a 내지 도 11d는 본 발명의 양호한 실시예들의 4가지 예를 나타낸 것이다. 4개의 패키지 예(26 내지 29) 모두는 본 발명에 따른 모노폴 안테나를 포함한다. 도 11a의 패키지(26)에서, 다이(103)는 안테나 패턴(1100)을 포함하기 위한 공간을 남겨 두기 위해 패키지의 중앙으로부터 변위되어 있다. 이 특정의 예에서, 안테나 패턴(1100)은 공간 충전 힐버트 곡선(14)에 의해 정의된다. 다이(103)는 도체(1104)에 의해 안테나 패턴으로의 하나의 연결부를 가지며, 제2 RF 단자는 도체(1102)에 의해 예를 들어 1101 등의 패키지의 단자들 중 적어도 하나에 연결된다.

다른 모노폴 안테나 구성이 도 11b의 패키지(27)에 도시되어 있다. 도 11a의 패키지(26)와 도 11b의 패키지(27) 사이의 주된 차이점 중 하나는 전체 안테나 길이가 패키지 내부에서 최대로 되도록 도 11b의 안테나 패턴(1120)이 패키지의 보다 긴 변을 따라 배열되어 있다는 것이다. 이 결과 안테나의 방사 저항, 대역폭 및 효율이 증가된다. 이를 위해, SFC 곡선(14)은 특징적인 가늘고 긴 형상(1120)을 제공하도록 수정되었다. 이 실시예에서의 안테나 패턴이 14 등의 SFC의 특정 예와 함께 도시되어 있지만, 안테나 길이를 최대로 만드는 유사한 실시예가 본 발명에 따른 일반적인 곡선들 중 임의의 것을 사용하여 구성될 수 있다.

도 11c에서, 패키지(28)는 모노폴의 다른 예를 포함하며, 여기서는 이용가능한 기판 표면의 최대 사용이 안테나 패턴의 최대 길이와 결합되어 있다. 곡선은 2개의 부분(1130, 1132)으로 분할되며, 두 부분 모두가 도전 세그먼트(1131)에 의해 연결된다. 이 구성은 다이(103)를 패키지의 코너들 중 하나에 가능한 한 가깝게 배치함으로써 최적화된다. 이 실시예에서, 안테나 패턴을 둘러싸는 직사각형 영역은 또한 다이 또는 칩(103)을 둘러싸고 있다. 이 실시예로부터 본 발명에서는 안테나 및 다이가 별도의 비중첩 직사각형 영역에 실장될 필요가 없다는 것이 분명하다.

도 11d의 패키지(29)가 도 11c의 패키지(28)와 유사하게 보이지만, 사실은 패키지(29)는 패키지 내의 안테나에 대해 다른 아키텍처를 포함하고 있다. 도 11d의 안테나 구성은 제1 아암(1140) 및 제2 아암(1141)을 갖는 다중 분기 모노폴이며, 이들 아암은 도전 세그먼트(1142)에 의해 연결되어 있다. 아암(1140)은 그의 선단 중 하나가 다이(103)에 연결되어 있으며, 다른쪽 선단은 연결되지 않은 채로 있다. 이러한 실시예의 경우, 안테나의 효율은 아암(1141)의 길이 및 형상이 세그먼트(1142)로의 연결부로부터 아암의 자유 선단(free tip)으로 가는 아암(1140)의 부분과 동일할 때 향상된다. 이러한 이유는 안테나에서의 전류 세기가 2개의 동일 아암에서 분할됨으로써 오옴 저항이 적어도 세그먼트(1142)로부터 안테나의 2개의 아암의 선단까지 덮고 있는 안테나의 섹션에서 2로 나누어지기 때문이다. 유의할 점은 안테나를 둘러싸고 있는 영역이 패키지의 가용 영역에 대해 최대로 되고, 이것은 또한 안테나 동작에 대한 대역폭 및 효율의 향상을 제공한다는 것이다.

도 11a 또는 도 11b에서 안테나 곡선은 박스-카운팅 차원이 1.5보다 크다는 특징이 있음을 알 수 있으며, 특히 이 곡선의 차원은 1.9 내지 2.1이다. 또한, 직사각형(101)이 5×5 동일 박스의 그리드에 의해 덮여 있는 경우, 이 곡선은 25개의 박스 중 14개 이상을 가로지르게 됨을 알 수 있다(박스들 중 약 75%를 가로지르게 됨).

또한, 박스들 중 적어도 하나가 안테나 패턴을 정의하는 곡선에 의해 적어도 2번 가로지르게 됨을 알 수 있다. 안테나 구성에 대한 이러한 특징적 측면(아주 긴 곡선을 형성하기 위해 연결되는 많은 수의 작은 세그먼트와 결합된 높은 박스-카운팅 차원, 최대 표면 사용)은 더 높은 정도의 소형화가 요구되는 경우에, 예를 들어 직사각형 영역(101)의 가장 긴 변이 가장 긴 자유 공간 동작 파장의 1/20보다 더 작아야 할 때 특히 적당하다.

도 12는 다이폴 안테나를 포함하는 몇개의 패키지 실시예를 나타낸 것이다. 도 12b에서, 패키지(31), 다이폴의 2개의 동일 아암(1221, 1222)은 본 발명의 곡선에 따라 형성되고, 한쌍의 도체(1220)에 의해 피드된다. 패키지(30) 상에 포함된 다른 다이폴 구성이 도 12a에 도시되어 있다. 이 경우, 각각의 아암은 한쪽 아암의 자유 선단으로부터 다른쪽 아암의 다른쪽 자유 선단까지의 전제 안테나 크기가 최대로 되도록 칩의 마주보는 측면에 배치되어 있다. 이것은 방사 저항, 대역폭 및 효율의 향상을 제공한다. 이것은 또한 도 12c의 패키지(32)에 도시된 바와 같이 다이폴을 배열함으로써(다중 분기 다이폴로 구성함으로써) 향상될 수 있다. 여기에서, 다이폴의 모든 아암은 전류 세기가 2로 나누어져 전체 손실 저항이 반감되도록 제1 아암에서 2개의 곡선(1230, 1231)으로, 또 제2 아암에서 2개의 곡선(1232, 1233)으로 분할된다. 각각의 아암의 2개의 분기는 각각 도전 세그먼트(1234, 1235)에 의해 연결된다. 이러한 구성에서, 다이폴 길이는 안테나의 전체 대역폭 및 효율이 최대로 되도록 다이폴의 횡단 크기(transversal size)와 함께 최대로 된다.

도 12d 및 도 12e에서, 패키지(33, 34)는 안테나가 폴드형 다이폴 모드에서 동작하기를 원할 때 사용될 수 있다. 패키지(33)에서, 영역(1241)에 둘러싸여 있는 다이폴은 영역(1242)에 있는 다이폴이 칩 또는 다이에 연결된 한쌍의 도체에 의해 그의 중심에서 피드되는 것을 제외하고는 영역(1242)에 둘러싸여 있는 다이폴과 동일하다. 이들 다이폴 모두는 폴드형 다이폴 구성에서 일반적으로 그렇듯이 선단에서 연결되어 있다. 폴드형 다이폴 구조를 정의하는 2개의 다이폴의 다른 가능한 구성은 도 12e에서 패키지(34)의 영역(1251, 1252)에 도시되어 있다. 폴드형 다이폴 구조의 이점은 다이폴의 입력 임피던스가 비폴드형 구조에 비해 증가되고 또한 안테나의 대역폭이 향상된다는 것이다.

도 12d 및 도 12e의 패키지(33, 34) 상의 안테나 지오메트리가 폐루프를 형성하고 따라서 루프 안테나를 구성할 수 있음을 알 수 있다. 이들 구조는 동작 주파수 및 여기 모드에 따라 폴드형 다이폴 또는 루프 안테나로서 동작할 수 있다. 이것은 안테나가 예를 들어 2개의 서로 다른 주파수 대역에서 동작하는 2개의 서로 다른 통신 또는 무선 서비스를 동일한 패키지 내에 통합하는 데 사용될 수 있는 다중 모드 안테나로서 동작될 수 있음을 의미한다.

본 발명에 따른 집적 회로 패키지에 대한 루프 안테나의 다른 예가 도 13a 내지 도 13c에 나타내어져 있다. 도 13a에서, 패키지(35)는 반도체 다이(103) 주변의 몇개의 힐버트형 섹션에 의해 구성된 도전성 곡선(1301)을 포함한다. 루프는 한쌍의 도체(1302)에 의해 형성된 차동 입/출력에 의해 피드된다. 다시 말하면, 이러한 구성은 루프에 의해 덮인 영역 및 주변 둘다를 최대로 만든다. 이 곡선의 박스-카운팅 차원은 1.9 내지 2이며, 이는 아주 낮은 주파수에서의 동작에 대해 높은 패키지 밀도를 제공한다. 이것은 다이가 안테나의 도전 패턴을 둘러싸고 있는 직사각형 영역 내에 배치되어 있는 실시예의 또하나의 예이다. 칩을 루프 내부를 흐르는 센 자기장으로부터 보호하기 위해, 칩은 그의 표면들 중 적어도 하나를 차폐시키는 도전성 층을 포함할 수 있다. 이를 위해, 플립-칩 구성이 선호된다.

도 13b의 패키지(36)는 도 13a에 도시된 패키지(35)의 듀얼 버전(dual version)으로서, 루프는 다이를 지지하는 기판 층들 중 임의의 층에서 도전 패턴 상의 슬롯 형태를 갖는다. 이 경우, 패키지 밀도 및 가용 표면의 최대 사용의 면에서 동일한 이점이 달성된다. 이러한 루프의 피드 방식도 역시 차동형으로서, 한 도체(1311)가 루프 내부의 도전 영역에 연결되고, 제2 도체(1312)는 외부 도전 영역 상에서 곡선의 마주보는 측면에 배치된다. 도 13c에 도시된 바와 같이, 2개의 도체(1321, 1322)는 다이의 동일한 측면에서 서로 가까울 필요가 없으며, 이들은 예를 들어 마주보는 측면에 있을 수 있다. 2개의 도체의 상대 위치에 따라, 임피던스가 변하며, 이는 다이 내부에서 출력 RF 증폭기의 요구되는 출력 임피던스를 정합시키기 위해 안테나를 튜닝하는 데 유용하다.

도 14a의 패키지(38)는 도 11b의 모노폴의 듀얼 버전이다. 이 패키지(38)는 가용 길이의 최대 사용으로 인해 효율 및 방사 저항을 최대로 한다는 점에서 동일한 이점을 공유한다. 사실, 이는 도 11b의 패키지(27)와 도 4의 패키지(4)의 조합으로 볼 수 있다. 도 4의 패키지(4)와 유사하게, 안테나는 슬롯이고, 이 슬롯은 한 점에서 그 슬롯을 포함하는 도전 패턴의 주변과 교차한다. 예를 들어 도 3에서와 같이 슬롯을 지지하는 도전성 패턴 내부에 슬롯의 2개의 선단을 포함하거나 또는 도 14b의 패키지(39)에 도시한 바와 같이 패턴의 주변과 교차하는 2개의 단부를 갖는 등의 다른 조합이 가능하다.

도 15는 모노폴 안테나(1501)를 포함하는 패키지를 나타낸 것이다. 이 예에서, 접지 평면 또는 접지 카운터포이즈(1502)의 일부는 접지 평면이 모노폴 아암(1501)이 둘러싸여 있는 직사각형 영역(1505)과 겹치지 않도록 안테나와 동일한 층에 배치된다. 안테나는 하나의 도체(1503)를 통해 피드된다. 이 특정 실시예에서, 모노폴(1504)의 선단이 어떻게 하여 접지 평면(1502)에 가깝게 배치될 수 있는지가 도시되어 있다. 이것은 전체적인 안테나 소형화에 기여하는 안테나에 대한 어떤 용량성 부하를 제공한다.

도 16a 내지 도 16e는 집적 회로에 대한 종래의 패키지 아키텍처의 몇몇 예(아이템 41, 42, 43, 44, 45)를 나타낸 것으로서, 이는 어떤 제한을 위한 것이 아니다. 이들 모두는 어떤 공통의 부분 구성을 공유한다. 대부분의 경우에, 반도체 다이 또는 칩(1601, 1606)은 패키지의 가장 중요한 부분 중 하나인 기판 또는 라미네이트(1610)에 부착된다. 이러한 기판 또는 라미네이트는 반도체 다이 또는 칩의 기계적 지지부로서 기능하며, 칩으로부터의 열 방출에 기여하고 또 칩을 외부 세계와 전기적ㅇ로 연결시키기 위한 몇개의 단자(1603, 1604)를 제공한다. 칩 및 패키지는 많은 방식으로 상호 연결될 수 있다. 가장 통상적인 방법은 와이어 본드(1602)에 의하는 것이지만, 예를 들어 테이프 본딩 또는 플립-칩 기술 등의 다른 기술이 가능하다. 패키지는 보통 칩 및 단자와의 상호 연결을 보호하기 위해 플라스틱 몰드로 둘러싸여 있거나 캡슐화된다(1615).

도 16a의 아이템(41)은 단자가 핀 연결부인 패키지 아키텍처의 예이다. 이러한 핀 연결부는 DIL, DIL-SMT, QFP 및 PGA 패키지에서 통상적인 것이다. 보통, 이러한 핀은 패키지의 주변을 둘러싸고 있으며 와이어 본드에 의해 또는 패키지 기판 상부의 도전 스트립에 의해 직접 칩에 연결된다. 어떤 경우에, 메탈 프레임(metal frame)은 와이어 본드를 통해 [보통 열압축(thermocompression)에 의해] 칩에 연결되는 단자 및 도전 스트립 둘다를 포함한다. PGA 패키지의 경우, 단자는 패키지의 주변 근방에 뿐만 아니라 패키지 아래에 2D 그리드 어레이로 배치된다. 이것은 일반적으로 칩 및 패키지 둘다에 대해 높은 단자수가 요구되는 경우에 사용된다.

도 16b 내지 도 16d의 아이템(42, 43, 44, 45)은 BGA 패키지의 몇가지 예를 나타낸 것으로서, 핀 단자가 솔더 볼(1604)로 교체되어 있다. 이러한 상호 연결 기술은 플립-칩 아키텍처(아이템 43 및 44를 참조할 것)에서의 특징이기도 하며, 여기서 칩은 유사한 방식에 의해 패키지에 연결된다. 플립-칩 구성에서, 칩은 뒤집혀 실장되고, 연결부는 패키지 기판 또는 라미네이트 아래쪽으로 향하고 있다. 이러한 구성에서, 상호 연결은 도전 볼 또는 범프(1605)의 그리드에 의해 행해진다.

집적 회로 패키지의 크기 및 비용을 절감하기 위한 시장의 압력의 결과 패키지의 풋프린트를 감소시키면서 칩의 기능을 향상시키는 일련의 새로운 아키텍처가 얻어졌다. 도 16d의 아이템(44)은 칩-스케일 패키지(CSP)를 나타낸 것으로서, 패키지가 칩의 감소된 풋프린트에 거의 일치하도록 축소된다.

패키지 밀도를 증가시키는 다른 수단은 패키지 내의 하나 또는 몇개의 기판 내에서 다층 구조를 사용하는 것을 포함한다. 도 16e의 아이템(45)은 패키지 아키텍처의 예로서, 복수의 유전층(1611)이 칩을 지지하는 기판을 형성하기 위해 서로 부착되어 있다. 기판 상의 모든 층은 칩(1601)을 단자(1604)와 상호 연결시키거나 기판 상에 실장된 다른 칩 또는 전기 부품(예를 들어, 저항기, 커패시터, 인덕터, 필터, 믹서, 증폭기, 발진기 등등)에 연결시키는 몇개의 금속 배선 및 도전 스트립을 지지할 수 있다. 층들 상의 이러한 금속 배선은 비아 및 비아 홀(1614)에 의해 상호 연결될 수 있다. 그 밖에도, 다른 라미네이트 또는 기판(1612)이 부가의 부품 또는 칩을 지지하기 위해 칩의 상부 또는 하부에 포함될 수 있다. 다시 말하면, 이러한 부가의 기판은 비아 및 비아 홀에 의해 다른 기판과 상호 연결될 수 있다.

본 발명의 안테나를 형성하는 곡선을 이루는 세그먼트들이 도면들에서 선형인 것으로 도시되어 있지만, 본 발명은 선형 세그먼트로만 형성된 곡선에 한정되는 것이 아니다. 본 발명의 안테나 곡선을 이루는 세그먼트들 중 하나 이상은 비선형일 수 있으며, 심지어 안테나 곡선의 세그먼트 모두를 포함하여 비선형일 수 있다. 예를 들어, 도 17에 도시된 바와 같이, 곡선(1702)은 몇개의 비선형 세그먼트를 포함한다. 본 발명의 안테나 곡선이 적어도 하나의 비선형 세그먼트를 포함할 때, 적어도 하나의 비선형 세그먼트를 갖는 곡선 상의 임의의 점과 완전히 선형 세그먼트로 형성된 동일한 곡선 상의 임의의 점 간의 최단 거리는 안테나의 가장 긴 자유 공간 동작 파장의 1/10보다 작다. 이것은 곡선에 비선형 세그먼트가 몇개 있는가에 상관없이 적용된다. 도 17에 도시한 바와 같이, 곡선(1701)(점선으로 도시됨)은 비선형 세그먼트를 갖는 곡선(1702)과 모양이 동일한 모두 선형으로 된 곡선을 나타낸다. 곡선(1702) 및 곡선(1701) 상의 임의의 점 간의 최단 거리는 안테나의 가장 긴 자유 공간 동작 파장의 1/10보다 작다.

본 발명에 따라 패키지가 배열될 수 있는 방법의 부가 예들이 도 18 내지 도 21에 도시되어 있다. 도 18은 패키지 기판의 이분된 2개의 부분 상에 대칭적으로 배열된 다중 분기 모노폴 구성을 나타낸 것이다. 다이(1805)는 패키지의 기판(1803)의 중앙으로부터 변위되어 있지만 기판 모서리들 중 하나의 중심점 근처에 위치하고 있다. 이것은 2개의 아암이 세그먼트(1807)로부터 대칭적으로 시작되는 것을 가능하게 해준다. 효율적인 안테나 크기 축소를 가능하게 하기 위해 2개의 곡선의 최대 길이를 유지하면서 안테나에 의해 덮여진 영역이 최대로 된다. 상세하게는, 패키지 상의 5×5 셀의 그리드는 셀들의 적어도 약 80%에 곡선의 일부분을 포함한다. 곡선의 박스-카운팅 차원은 2에 가깝다.

도 18의 실시예는 안테나에 대한 적어도 2개의 RF 연결부(1804, 1806)를 포함하는 반도체 다이(1805)를 나타낸 것이다. 연결부(1806)는 이중 분기 구조의 입력에 만들어져 있고, 연결부(1804)는 예를 들어 기판(1803) 상의 비아홀 및 이 비아홀을 단자(1808) 중 적어도 하나와 연결시키는 기판(1803)의 제2 층 내의 도전 스트립에 의해 패키지의 단자(1808) 중 하나에 연결된다. 단자(1808)는 예를 들어 인쇄 회로 기판, 즉 PCB 상의 도전층 등의 외부 접지 평면에 연결되어진다. 도 18에 예로서 와이어 본드가 도시되어 있지만, 당업자에게는 칩(1803)을 패키지(1808) 상의 단자들과 상호 연결시키기 위해 다른 상호 연결 구성도 역시 사용될 수 있음은 분명하다.

도 18에 도시된 것과 같은 안테나 구성을 갖는 실시예는 예를 들어 10×10mm보다 작은 패키지(즉, 안테나의 자유 공간 동작 파장의 1/15보다 작은 크기를 갖는 패키지)에 2GHz로 동작하는 안테나를 패키징하는 데 사용될 수 있다. 이것은 이러한 안테나 설계를 1803에 대한 높은 유전 상수 기판과 결합함으로써 얻을 수 있는 크기의 잠재적인 추가 감축을 고려하지는 않는다. 이것은 고가의 고유전율 유전 재료를 사용하지 않고 폴리이미드 합성물 등의 종래의 저가 패키지 재료가 사용될 수 있음을 의미한다. 한편, 안테나 및 패키지의 어떤 추가의 소형화는 어떤 추가의 손실(효율 저하) 및 전기 대역폭의 어떤 축소를 대가로 하여 패키지가 고유전율 재료로 만들어지는 경우 달성될 수 있다. 이러한 실시예에 대한 응용 분야는 예를 들어 블루투스, WLAN IEEE802.11 또는 UMTS/3G-WCDMA에 대한 FWSoC일 수 있다.

도 19는 본 발명에 따른 실시예의 다른 예를 나타낸 것이다. 패키지는 모노폴 안테나를 포함하고, 이 모노폴 안테나는 단일의 방사 아암을 포함하며, 이 아암은 한 점에서 피드된다. 다이는 안테나로의 한 연결부 및 외부 접지로의 한 연결부를 제공한다. 이 경우, 패키지는 직사각형 지오메트리로 배열되어, 패키지의 대략 절반이 안테나에 제공되고 다른쪽 절반이 다이에 제공된다. 최대 크기 축소를 위해, 안테나 곡선에 대해 약 2의 박스-카운팅 차원이 요망된다. 이 구성은 예를 들어 2GHz(블루투스, WLAN IEEE802.11 또는 UMTS/3G-WCDMA에 대한 FWSoC를 포함하지만 이에 한정되는 것은 아님) 근방에서 동작하는 FWSoC 시스템이 10×5mm보다 작은 모듈에 패키징될 수 있게 해준다. 이 경우에도 역시, 안테나를 둘러싸는 최소 직사각형은 가장 긴 변이 대응하는 가장 긴 자유 공간 동작 파장을 30으로 나눈 것보다 작다.

예를 들어 안테나의 가장 긴 자유 공간 동작 파장의 약 1/30 크기의 정방형 패키지 등의 초소형 패키지의 경우, 본 발명에 따른 다른 실시예들은 효율적인 해결책을 제공한다. 예를 들어 도 21에서, 패키지 기판 상에 안테나의 도전 패턴을 위해 'L'자형 영역이 비어 있도록 칩 또는 다이는 패키지의 코너 근방에 배열된다. 이러한 구성에서, 단일의 방사 아암, 즉 본 발명에 따른 곡선(2102)의 형상을 갖는 아암에 의해 정의된 모노폴이 사용된다. 곡선의 제1 선단(2101)이 L자형 영역의 한쪽 단부에서 패키지의 모서리 근방에 있으며 모노폴의 자유 선단(2100)이 L자형 영역의 다른쪽 단부에 있는 것이 선호된다. 이러한 높은 패키지 밀도를 달성하기 위해 약 2의 박스-카운팅 차원이 선호된다.

어떤 약간 더 큰 패키지(예를 들어, 안테나의 가장 긴 자유 공간 동작 파장의 약 1/10의 변 길이를 갖는 정방형 패키지)의 경우, 안테나 패턴은 더 적은 수의 세그먼트를 포함하지만 가용 공간을 가능한 한 많이 채우는 것이 선호된다. 이러한 특성을 갖는 모노폴 안테나를 포함하는 패키지가 도 20에 도시되어 있다. 이 실시예에서, 모노폴은 도체(2002)에 의해 안테나를 피드하는 데 사용되는 점에 의해 상호 연결되는 2개의 동일한 방사 아암(2000, 2001)을 포함한다. 다른 모노폴 구성에서와 같이, 제2 도체는 칩에 대한 제2 RF 출력 또는 기준 접지를 외부 기준 접지에 연결하는 데사용된다. 와이어 본드는 비아 홀(2003)에 연결된다. 비아 홀(2003)이 외부 접지에 연결되어질 패키지의 단자들 중 적어도 하나에 도달할 때까지 비아 홀(2003)은 와이어 본드를 또하나의 층 상에 있는 스트립에 연결한다.

본 발명에 따른 패키지에 대한 대안적인 실시예가 도 22에 도시되어 있다. 여기서, 안테나는 도전 패턴(2204) 상의 슬롯(2200)이며, 패턴은 슬롯을 제외한 패키지 기판의 층을 완전히 덮는다. 선택적으로, 어떤 비아 홀은 도전 패턴의 상부 또는 하부의 다른 층들을 상호 연결시키는 데 사용된다. 양호하게는, 도전 패턴(2204)은 패턴의 외부 접지로의 연결을 가능하게 하기 위해 패키지 상호 연결부 중 하나 또는 몇개에 연결된다. 이 실시예에서, 슬롯(2200)은 선단(2201) 중 하나가 도전 패턴(2204)의 외부 주변과 교차한다. 다른쪽 선단(2202)은 패턴(2204)에 의해 완전히 둘러 싸인다. 다시 말하면, 안테나는 예를 들면 한쌍의 와이어 본드 등의 한쌍의 도체에 의해 피드되며, 각각의 도체는 슬롯의 각각의 측면에서의 어떤 점에서 연결된다. 또한, 이러한 높은 패키지 밀도를 달성하기 위해 (약 2의) 높은 박스-카운팅 차원이 요구되며, 곡선은 양호하게는 안테나를 덮고 있는 가장 작은 5×5 그리드 내의 박스들의 적어도 75%를 가로지르도록 선택된다.

당업자라면 간명함을 위해 이전의 실시예들 대부분이 도면들에서 와이어 본드 구성으로 기술되어 있지만 그 실시예는 예를 들어 플립-칩 또는 테이브 본딩 기술 등의 다른 칩 상호 연결 기술과 호환됨을 잘 알 것이다. 또한, 본 발명은 칩과 패키지의 단자 또는 단자들을 상호 연결시키는 몇가지 방법을 가능하게 해준다. 본 발명에 따른 한가지 가능한 방법은 적어도 도전 안테나 패턴과 다른 층 상에 몇개의 도전 스트립을 배열하는 단계를 포함한다. 스트립들 간의 결합 및 칩과 패키지 단자 간의 상호 연결을 최소화하기 위해, 가능한 경우 안테나 구조의 임의의 세그먼트의 상부 또는 하부의 스트립들의 모든 교차가 수직 방향으로 이루어지도록 이러한 스트립을 배열하는 것이 선호된다. 단자들이 2차원 단자 어레이를 형성하는 패키지(예를 들어, 볼 그리드 어레이 및 핀 그리드 어레이 계열 내의 패키지 등)에서, 본 발명은 최소 간섭이 일어나도록 안테나 곡선 및 패키지 단자를 배열하는 유익한 방법을 개시한다. 이러한 구성은 안테나 지오메트리를 선택하는 단계를 포함하고, 곡선은 본 발명에 따라 다수의 세그먼트를 포함하며, 이 세그먼트들은 적어도 단자들의 어레이의 상부의 영역에서 인접 세그먼트와 90°각을 형성하고, 안테나 지오메트리는 안테나 곡선이 직사각형 메쉬를 따르는 경로를 따르도록 선택되며, 메쉬의 라인들은 단자 핀 또는 볼로부터 등거리에 있다. 이러한 구성을 가능하게 해주는 곡선의 비한정적인 예는 힐버트, 페아노, SZ 및 ZZ 지오메트리에 기초한 곡선이다. 도 11, 12, 13, 14, 15, 18, 19, 20, 21 또는 22의 것과 같은 90°벤드를 포함하는 다른 곡선이 역시 그 목적을 위해 사용될 수 있음은 분명해진다.

이전의 실시예들이 칩으로부터 안테나의 직접 피드를 나타내고 있지만, 본 발명 내에서 다른 피드 방식이 가능하다. 예를 들어, 저항, 커패시터, 인덕터, 필터, 공진기, 전송 선로, Balun, 믹서, 디플렉서, 증폭기 또는 다른 RF 회로망 등의 다른 수동 또는 능동 소자가 안테나와 칩 사이에 배치될 수 있다. 이것은 예를 들어 MCM-L, MCM-C, MCM-D 또는 MCM-D/L 등의 멀티칩 모듈 기술 중 임의의 것 등의 많은 다른 패키징 아키텍처 및 기술을 통해 가능하게 될 수 있다.

이전의 실시예들의 안테나를 칩 또는 중간 RF 회로망과 연결하는 한 특정의 방식은 용량성 결합에 의해서이다. 용량성 결합은 근접하여 배치되지만 직접 접촉하지는 않는 2개의 도체에 의해 제공되며, 이 도체들은 안테나 및 칩 또는 중간 RF 회로망에 각각 오옴 연결되어 있다. 예를 들어, 2개의 도체는 패키지의 기판 상의 2개의 패드로 이루어질 수 있으며, 이들 패드는 동일 평면 상에 있거나 하나가 기판의 별도의 층들 상의 다른 하나 상에 있다. 다른 실시예들에서, 이러한 결합은 칩 상의 패드 및 안테나 패턴에 연결된 기판 상의 패드에 의해 제공될 수 있다.

안테나에 대한 다른 가능한 피드 방식은 유도성 결합에 의해서이며, 이 경우 칩에 연결된 전류의 루프가 안테나 도전 패턴 내의 루프에 결합된다. 이들 루프 둘다, 즉 칩에 연결된 루프와 안테나 내의 루프는 기판의 동일 층 상에 있을 수 있거나 다른 대안에서 이들 루프는 두 루프 사이의 결합을 최대화시키기 위해 동일 패키지 내의 동일한 기판 또는 서로 다른 기판 내의 별도의 층들 상에 상하로 나란히(one on top of one another) 배열될 수 있다.

도면들에 도시된 칩 및 안테나 구성과, 본 발명의 범위 내의 다른 구성들이 몇가지 종류의 패키지 토폴로지로 배열될 수 있음은 명백하다. 예를 들어, 도시된 DIL 토폴로지 중 많은 것이 SIL, QFP, PGA 및 BGA 패키지와 교환될 수 있다. 일반적으로, 어떤 종류의 표준 패키지 토폴로지, 즉 싱글-인-라인(SIL), 듀얼-인-라인(DIL), DIL-SMT, 쿼드-플랫-패키지(QFP), 핀 그리드 어레이(PGA), 볼 그리드 어레이(BGA), 및 그의 파생물 PBGA, CBGA, TBGA, SBGA, μBGA와의 조합을 위해 본 발명에 도시된 안테나 설계 중 어떤 설계에 대해서도 제한이 없다.

안테나의 도전 패턴을 배열하는 다른 가능한 방법은 패턴을 전체 패키지를 캡슐화하는 플라스틱 몰드 내에 또는 그 위에 제작하는 것이다. 패턴은 예를 들어 패키지 기판들 중 하나 상의 도전 요소로의 용량성 또는 유도성 결합에 의해 칩에 연결될 수 있으며, 도전 요소는 예를 들어 안테나의 방사 아암, 또는 다이 또는 다이에 연결된 RF 소자나 회로망에 연결된 기판의 무효 루프(reactive loop) 또는 패드를 포함한다. 안테나의 도전 패턴은 예를 들면 투-샷 인젝션 공정, 코-인젝션 공정, 인서트 몰딩 공정 또는 MID 공정 등의 몇가지 수단에 의해 이러한 플라스틱 몰드 상에 제작될 수 있다.

몇가지 서비스 또는 동작 주파수 대역이 동일한 시스템에 집적되어야 하는 경우 예를 들어 다중 분기 안테나 등의 다중 대역 안테나가 패키지 내에서 사용될 수 있지만, 본 발명 내에서의 다른 옵션들이 동일한 패키지 내에 2개 이상의 안테나를 배열하는 것을 포함하는 것은 명백하다. 예를 들어, 본 발명에 따른 이들 2개 이상의 안테나는 동일한 기판 층에, 동일한 기판 내의 서로 다른 층에, 서로 다른 기판에, 또는 심지어 기판에 및 패키지의 플라스틱 케이스에 배열될 수 있다. 2-안테나 패키지에 대한 한가지 가능한 구성은 2개의 유사한 안테나를 포함하며, 각각은 독립적으로 피드되고, 한쪽 도전 패턴은 다른쪽 안테나 패턴에 대해 90°회전된다. 이것은 단일 패키지 내부에 편파 다이버시티 통신 시스템(polarization diversity communication system)을 집적하는 효과적인 수단을 제공한다.

본 발명에 따른 RF 안테나를 포함하는 패키징 기술은 무선 시스템의 크기를 축소시키는 효과적인 수단을 제공함으로써 소형 패키지에 이러한 시스템을 집적하는 것이 실시가능하게 된다. 예를 들어, 본 발명은 0.5 내지 5.5GHz 주파수 대역 내에서 동작하는 시스템을 10×10mm보다 작은 영역에 패키징하는 것을 가능하게 해준다. 예를 들어, 도 21에 도시된 것과 같은 패키지는 고가의 고유전율 재료를 사용할 필요없이 ISM 2.4 GHz에서 동작하는 무선 시스템 전부를 16㎟보다 작은 영역에 집적시킬 수 있다. 이것은 예를 들어 블루투스, IEEE802.11a, IEEE802.11b, 하이퍼랜, 하이퍼랜2, UMTS, GSM900, GSM1800, PCS1900, AMPS, WCDMA, DECT 및 GPS 등의 시스템에 대한 많은 새로운 응용 분야의 범위를 열어준다.

본 발명에 따라 구성된 안테나 설계 중 어느 것도 반도체 다이 내에 역시 집적될 수 있다. 이렇게 할 수 있는 것이 시스템의 단가를 증가시키지만, 전체 시스템이 칩 내에 집적되어야 하는(SoC) 보다 높은 주파수에서는 이것이 타당할 수 있다. 또한, 패키지 내부의 동일한 설계가 칩이 없는 단일 안테나 소자로서 사용될 수 있다.

본 발명의 패키지 구성은 많은 다른 환경에서도 응용 분야를 찾을 수 있다. 이와 같이, 패키지 내의 하나 또는 몇개의 안테나는 안테나에 의해 포착된 전자기 에너지를 칩의 바이어싱 회로에 결합시킴으로써 칩에 전원을 제공하는 데 사용될 수 있다. 이것은 초전력 장치에 사용되어질 패키지에 또는 무선 주파수 식별 시스템(RFID)에서와 같이 패키지가 패키지 내의 시스템에 신호를 보내는 외부 전자기 신호에 반응하기만 하면 되는 경우에 유익하게 된다.

통신 또는 무선 시스템 이외의 패키지의 다른 가능한 용도는 센서이다. 어떤 실시예들에서, 패키지는 칩 및 안테나 이외에 센서 또는 감지 시스템을 집적한다. 다른 경우에, 안테나 그 자체는 어떤 유형의 전자기 신호 또는 물리적 크기의 감지 장치로서 사용된다. 이것이 전술한 바와 같은 원격 피드 방식과 결합되는 경우, 이러한 패키지는 센서가 접근이 어려운 원격 지역에 위치되어야 하는 저가 응용 분야에 특히 적합하게 될 수 있다. 이것은 신체 또는 동물 내부의 센서, 차량 내부의 센서, 타이어 또는 화학 물질 컨테이너 내부의 센서, 가연성 또는 폭발성 가스 또는 액체 등의 위험한 환경에 대한 센서를 포함한다. 이들 구성에서 감지될 수 있는 물리적 특성 중 어떤 것은 온도, 압력, 장력, 정지 마찰, 가속도, 진동, 거리, 속도, 회전, 광 세기, 전자기장 세기, 재료 내부의 화학 성분의 화학물 농도, 전자기 또는 음향 도플러 천이 또는 운동을 포함하지만 이에 한정되는 것은 아니다.

본 발명의 여러가지 실시예 및 이점이 이상의 설명에 기술되어 있지만, 이상의 설명은 단지 예시적인 것으로서 본 발명의 정신 및 범위를 벗어나지 않고 세부적으로 변경이 행해질 수 있음과 본 발명이 첨부된 청구항들에 의해서만 제한되어야 함을 잘 이해할 것이다.

Claims

집적 회로 패키지로서,

적어도 하나의 기판 - 각각의 기판은 적어도 하나의 층을 포함함-,

적어도 하나의 반도체 다이,

적어도 하나의 단자, 및

상기 적어도 하나의 반도체 다이 상에 위치하는 것이 아니라 상기 집적 회로 패키지 내에 위치한 안테나를 포함하며,

상기 안테나는 도전 패턴을 포함하고, 상기 도전 패턴의 적어도 일부분은 곡선을 포함하며, 상기 곡선은 적어도 5개의 세그먼트를 포함하고, 상기 적어도 5개의 세그먼트 각각은 상기 곡선에서의 각각의 인접 세그먼트와 한쌍의 각을 형성하며, 상기 세그먼트 중 적어도 3개는 상기 안테나의 가장 긴 자유 공간 동작 파장의 1/10보다 더 짧고,

인접 세그먼트들 간의 상기 한 쌍의 각 중 더 작은 각은 180°보다 작고, 인접 세그먼트들 간의 상기 더 작은 각들 중 적어도 2개는 115°보다 작으며, 상기 더 작은 각들 중 적어도 2개는 같지 않고,

상기 도전 패턴은 직사각형 영역 안에 들어가며, 상기 직사각형 영역의 가장 긴 변은 상기 안테나의 가장 긴 자유 공간 동작 파장의 1/5보다 더 짧은 것인 집적 회로 패키지.
제1항에 있어서, 115°보다 작은 상기 적어도 2개의 각은 상기 곡선의 마주보는 변에서 시계 방향 및 반시계 방향으로 정의되는 것인 집적 회로 패키지.
제1항 또는 제2항에 있어서, 상기 도전 패턴은 직사각형 영역 안에 들어가며, 상기 직사각형 영역의 가장 긴 변은 상기 안테나의 가장 긴 자유 공간 동작 파장의 1/12보다 더 짧은 것인 집적 회로 패키지.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 세그먼트들 중 적어도 하나는 비선형이고,

상기 적어도 하나의 비선형 세그먼트를 갖는 상기 곡선 상의 임의의 점과 완전히 선형 세그먼트로 형성된 유사 형상의 곡선 사이의 최단 거리는 상기 안테나의 가장 긴 자유 공간 동작 파장의 1/10보다 작은 것인 집적 회로 패키지.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 곡선은 약 1.17보다 큰 박스-카운팅 차원을 가지며, 상기 박스-카운팅 차원은 제1 및 제2 직사각형 그리드에 의해 계산되고, 상기 그리드는 상기 곡선을 둘러싸고 있는 가장 작은 직사각형 영역 내에 들어맞으며,

상기 제1 그리드는 적어도 5×5 동일 크기의 셀을 포함하고,

상기 제2 그리드는 상기 제1 그리드와 동일한 크기이지만 4배 더 많은 수의 셀을 가지며, 상기 제2 그리드의 상기 셀은 상기 제1 그리드의 셀에 대해 2배만큼 축소(scale down)되는 것인 집적 회로 패키지.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 곡선은 1.5보다 크거나 같고 3보다 작거나 같은 박스-카운팅 차원을 가지며, 상기 박스-카운팅 차원은 제1 및 제2 직사각형 그리드에 의해 계산되고, 상기 그리드는 상기 곡선을 둘러싸고 있는 가장 작은 직사각형 영역 내에 들어맞으며,

상기 제1 그리드는 적어도 5×5 동일 크기의 셀을 포함하고,

상기 제2 그리드는 상기 제1 그리드와 동일한 크기이지만 4배 더 많은 수의 셀을 가지며, 상기 제2 그리드의 상기 셀은 상기 제1 그리드의 셀에 대해 2배만큼 축소(scale down)되는 것인 집적 회로 패키지.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 곡선은 약 2의 박스-카운팅 차원을 가지며, 상기 박스-카운팅 차원은 제1 및 제2 직사각형 그리드에 의해 계산되고, 상기 그리드는 상기 곡선을 둘러싸고 있는 가장 작은 직사각형 영역 내에 들어맞으며,

상기 제1 그리드는 적어도 5×5 동일 크기의 셀을 포함하고,

상기 제2 그리드는 상기 제1 그리드와 동일한 크기이지만 4배 더 많은 수의 셀을 가지며, 상기 제2 그리드의 상기 셀은 상기 제1 그리드의 셀에 대해 2배만큼 축소(scale down)되는 것인 집적 회로 패키지.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 곡선은 1.1보다 크거나 같고 3보다 작거나 같은 박스-카운팅 차원을 가지며, 상기 박스-카운팅 차원은 제1 및 제2 직사각형 그리드에 의해 계산되고, 상기 그리드는 상기 곡선을 둘러싸고 있는 가장 작은 직사각형 영역 내에 들어맞으며,

상기 제1 그리드는 적어도 10×10 동일 크기의 셀을 포함하고,

상기 제2 그리드는 상기 제1 그리드와 동일한 크기이지만 4배 더 많은 수의 셀을 가지며, 상기 제2 그리드의 상기 셀은 상기 제1 그리드의 셀에 대해 2배만큼 축소(scale down)되는 것인 집적 회로 패키지.
제5항 내지 제7항 중 어느 한 항에 있어서, 상기 곡선은 상기 제1 그리드의 25개의 동일한 셀들 중 적어도 14개와 교차하는 것인 집적 회로 패키지.
제5항 내지 제7항 중 어느 한 항에 있어서, 상기 곡선은 상기 제1 그리드의 25개의 동일한 셀들 중 적어도 하나와 적어도 2번 교차하는 것인 집적 회로 패키지.
제1항 내지 제9항 중 어느 한 항에 있어서, 상기 곡선의 적어도 일부분은 공간 충전 곡선(space-filling curve)인 것인 집적 회로 패키지.
제11항에 있어서, 상기 공간 충전 곡선은 힐버트 곡선(Hilbert curve) 또는 페아노 곡선(Peano curve)인 것인 집적 회로 패키지.
제11항에 있어서, 상기 공간 충전 곡선은 SZ, ZZ, HilbertZZ, Peanoinc, Peanodec, 및 PeanoZZ로 이루어진 그룹으로부터 선택되는 것인 집적 회로 패키지.
제1항 내지 제13항 중 어느 한 항에 있어서, 상기 곡선은 상기 집적 회로 패키지에서 단일 평면 상에 형성되고,

상기 제1 곡선은 어떤 점에서도 그 자신과 교차하지 않는 것인 집적 회로 패키지.
제1항 내지 제13항 중 어느 한 항에 있어서, 상기 곡선의 상기 세그먼트 중 적어도 2개는 상기 집적 회로 패키지 내에서 서로 다른 층 상에 위치하고, 상기 세그먼트는 하나 이상의 비아에 의해 연결되어 있는 것인 집적 회로 패키지.
제15항에 있어서, 서로 다른 층에 위치하는 상기 2개의 세그먼트는 상기 집적 회로 패키지 내의 양면층(two-sided layer)의 양측면 상에 위치하는 것인 집적 회로 패키지.
제1항 내지 제3항 또는 제15항 중 어느 한 항에 있어서, 서로 다른 층에 위치하는 상기 2개의 세그먼트는 상기 집적 회로 패키지 내의 2개의 서로 다른 기판 상에 위치하는 것인 집적 회로 패키지.
제1항 내지 제17항 중 어느 한 항에 있어서, 상기 도전 패턴은 제1 도전 패턴이고,

상기 패키지는 2개의 단부를 갖는 제2 도전 패턴을 적어도 포함하며,

2개의 단부 중 하나는 상기 제1 도전 패턴 상의 한 점에 연결되고,

상기 도전 패턴들은 모두 직사각형 영역 내에 들어가며, 상기 직사각형 영역의 가장 긴 변은 상기 안테나의 가장 긴 자유 공간 동작 파장의 1/5보다 더 짧은 것인 집적 회로 패키지.
제1항 내지 제18항 중 어느 한 항에 있어서, 상기 곡선은 모노폴 안테나의 방사 아암이고, 상기 방사 아암은 적어도 하나의 피드점(feeding point)을 포함하며,

상기 적어도 하나의 피드점은 수동 또는 능동 RF 회로망에 의해 직접 또는 간접으로 상기 적어도 하나의 반도체 다이에 연결되고,

상기 집적 회로 패키지는 상기 패키지 및 상기 반도체 다이의 적어도 RF 연결부를 접지 평면 또는 접지 카운터포이즈에 연결시키는 적어도 하나의 접지 단자를 포함하는 것인 집적 회로 패키지.
제19항에 있어서, 상기 모노폴 안테나는 폴드형 모노폴 안테나인 것인 집적 회로 패키지.
제1항 내지 제18항 중 어느 한 항에 있어서, 상기 곡선은 다이폴 안테나의 2개의 방사 아암 중 적어도 하나의 적어도 일부분을 형성하고, 상기 2개의 아암은 각각의 아암 상에 적어도 하나의 피드점을 포함하며,

상기 적어도 2개의 피드점은 수동 또는 능동 RF 회로망에 의해 직접 또는 간접으로 상기 적어도 하나의 반도체 다이에 연결되어 있는 것인 집적 회로 패키지.
제21항에 있어서, 상기 다이폴 안테나는 폴드형 다이폴 안테나인 것인 집적 회로 패키지.
제1항 내지 제18항 중 어느 한 항에 있어서, 상기 곡선은 도전 패턴 내의 슬롯이고, 상기 패턴은 상기 집적 회로 패키지 내의 상기 기판들 중 적어도 하나의 상기 층들 중 적어도 하나의 적어도 50%를 덮고 있는 것인 집적 회로 패키지.
제23항에 있어서, 상기 슬롯은 2개의 피드점을 포함하고, 상기 피드점은 차동 입/출력 단자(differential input/output terminal)를 형성하며,

상기 2개의 피드점 각각은 상기 슬롯의 양측면에 배치되고, 상기 피드점은 2개의 도체에 의해 피드되고, 상기 2개의 도체는 상기 슬롯을 포함하는 기판의 층 상에 형성된 도전 스트립 또는 와이어 본드인 것인 집적 회로 패키지.
제23항 또는 제24항에 있어서, 상기 슬롯은 도전 스트립에 의해 피드되고, 상기 도전 스트립은 기판층 상에서 상기 슬롯이 위치하고 있는 층의 상부 또는 하부에 위치하고 있으며,

상기 도전 스트립은 적어도 한 점에서 상기 슬롯 상부를 가로지르는 것인 집적 회로 패키지.
제23항 내지 제25항 중 어느 한 항에 있어서, 상기 슬롯은 상기 도전 패턴의 도전 재료에 의해 완전히 둘러싸여 있는 것인 집적 회로 패키지.
제23항 내지 제25항 중 어느 한 항에 있어서, 상기 슬롯은 상기 주변의 적어도 한 점에서 상기 도전 패턴의 주변과 교차하는 것인 집적 회로 패키지.
제23항 내지 제27항 중 어느 한 항에 있어서, 상기 도전 패턴은 상기 집적 회로 패키지의 적어도 하나의 단자에 연결되고, 상기 적어도 하나의 단자는 외부 접지 평면 또는 접지 카운터포이즈에 연결하도록 구성되어 있는 것인 집적 회로 패키지.
제1항 내지 제18항 중 어느 한 항에 있어서, 상기 제1 곡선은 반전 F 안테나(inverted F antenna)의 방사 아암의 적어도 일부분이고,

상기 방사 아암은 상기 곡선 상에 적어도 하나의 피드점을 포함하며, 상기 적어도 하나의 피드점은 수동 또는 능동 RF 회로망에 의해 직접 또는 간접으로 상기 적어도 하나의 반도체 다이에 연결되고,

상기 방사 아암은 상기 집적 회로 패키지의 제1 접지 단자에 연결되며, 상기 제1 접지 단자는 외부 접지 평면 또는 접지 카운터포이즈에 연결하도록 구성되어 있고,

상기 집적 회로 패키지는 상기 적어도 하나의 반도체 다이를 상기 외부 접지 평면 또는 접지 카운터포이즈에 연결시키도록 구성되어 있는 제2 접지 단자를 포함하는 것인 집적 회로 패키지.
제1항 내지 제18항 중 어느 한 항에 있어서, 상기 안테나는 적어도 2개의 방사 아암을 포함하고, 상기 적어도 2개의 방사 아암은 상기 적어도 2개의 방사 아암 간의 거리가 상기 안테나의 가장 긴 자유 공간 동작 파장의 1/10보다 더 짧은 영역에서 서로 결합되어 있는 것인 집적 회로 패키지.
제30항에 있어서, 상기 아암은 다이폴 안테나의 2개의 방사 아암을 포함하는 것인 집적 회로 패키지.
제30항에 있어서, 상기 곡선은 제1 및 제2 방사 아암을 포함하고, 상기 제1 방사 아암은 적어도 하나의 피드점을 포함하며, 상기 적어도 하나의 피드점은 수동 또는 능동 RF 회로망에 의해 직접 또는 간접으로 상기 적어도 하나의 반도체 다이에 연결되어 있고,

상기 집적 회로 패키지는 상기 패키지를 접지 평면 또는 접지 카운터포이즈에 연결하는 적어도 하나의 접지 단자를 포함하며,

상기 적어도 하나의 반도체 다이는 상기 집적 회로 패키지의 제1 접지 단자에 연결되고,

상기 제2 방사 아암은 피드점을 갖지 않지만 상기 집적 회로 패키지 내의 제2 접지 단자에 연결되어 있는 접지점을 갖는 기생 요소(parasitic element)이며,

상기 제1 및 제2 접지 단자는 외부 접지 평면 또는 접지 카운터포이즈에 연결하도록 구성되어 있는 것인 집적 회로 패키지.
제1항 내지 제18항 중 어느 한 항에 있어서, 상기 곡선은 폐곡선(closed curve)의 적어도 일부분이고, 상기 폐곡선은 루프 안테나 또는 슬롯-루프 안테나를 구성하는 것인 집적 회로 패키지.
제1항 내지 제18항 중 어느 한 항에 있어서, 상기 도전 패턴은 마이크로스트립(microstrip), 패치(patch) 또는 평면 반전 F 안테나(planar inverted F antenna)의 방사 표면의 주변의 적어도 일부분을 형성하며,

상기 곡선은 적어도 15개의 세그먼트를 포함하고, 상기 세그먼트들 중 적어도 7개는 상기 안테나의 가장 긴 자유 공간 동작 파장의 1/12보다 더 짧으며,

상기 도전 패턴은 적어도 하나의 피드점을 포함하고, 상기 적어도 하나의 피드점은 수동 또는 능동 RF 회로망에 의해 직접 또는 간접으로 상기 적어도 하나의 반도체 다이에 연결되며,

상기 집적 회로 패키지는 외부 접지 평면 또는 접지 카운터포이즈가 상기 집적 회로 패키지 아래쪽의 영역을 완전히 덮도록 상기 접지 평면 또는 접지 카운터포이즈 상에 실장되어 있는 것인 집적 회로 패키지.
제34항에 있어서, 상기 도전 패턴은 상기 집적 회로 패키지 내의 제1 기판층 상에 형성되고,

상기 집적 회로 패키지는 상기 집적 회로 패키지 내의 제2 기판층 상에 위치하는 제2 도전 패턴을 포함하며, 상기 제2 도전 패턴은 상기 마이크로스트립, 패치 또는 평면 반전 F 안테나에 대한 접지 평면으로서 기능하는 것인 집적 회로 패키지.
제1항 내지 제35항 중 어느 한 항에 있어서, 상기 집적 회로 패키지의 상기 적어도 하나의 단자와 상기 적어도 하나의 반도체 다이 사이의 연결부는 복수의 도전 스트립(conducting strip)인 것인 집적 회로 패키지.
제1항 내지 제36항 중 어느 한 항에 있어서, 상기 곡선은 상기 적어도 하나의 기판의 상부 표면 상에 위치하고,

상기 적어도 하나의 반도체 다이는 상기 곡선과 동일한 기판 표면 상에 실장되는 것인 집적 회로 패키지.
제1항 내지 제36항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 복수의 층을 갖는 적어도 하나의 기판을 포함하며,

상기 곡선은 상기 층들 중 적어도 2개 상에 위치하는 것인 집적 회로 패키지.
제1항 내지 제36항 중 어느 한 항에 있어서, 상기 곡선은 상기 기판들의 상기 층들 중 적어도 하나 상에 위치하고,

상기 집적 회로 패키지는 적어도 하나의 부가의 도전 패턴을 포함하며,

상기 부가의 도전 패턴은 상기 안테나의 특성을 수정하고, 상기 안테나 특성은 임피던스 및 임피던스 대역폭, 안테나 공진 주파수, 안테나 방사 패턴, 및 이들의 조합으로 이루어지는 그룹으로부터 선택되는 것인 집적 회로 패키지.
제1항 내지 제36항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 적어도 2개의 기판을 포함하고,

상기 곡선은 상기 기판들 중 하나의 상부 표면 상에 위치하며,

상기 적어도 하나의 반도체 다이는 상기 곡선과 다른 기판 표면 상에 실장되고,

상기 곡선 및 상기 적어도 하나의 반도체 다이는 평행한 표면들 상에 위치하는 것인 집적 회로 패키지.
제1항 내지 제36항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 상기 적어도 하나의 반도체 다이를 상기 집적 회로 패키지의 단자들과 연결시키는 데 사용되는 와이어 또는 스트립을 제외하고는 안테나 도전 패턴의 상부 또는 하부에 어떤 금속 배선도 포함하지 않는 것인 집적 회로 패키지.
제1항 내지 제36항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 상기 곡선이 위치하고 있는 기판층에 평행한 기판층 상에 위치하는 적어도 하나의 부가의 금속 배선을 포함하고,

상기 부가의 금속 배선을 포함하는 영역은 상기 곡선을 둘러싸고 있는 직사각형 영역의 50% 미만을 덮고 있는 것인 집적 회로 패키지.
제23항 내지 제28항 중 어느 한 항에 있어서, 상기 슬롯 안테나는 상기 집적 회로 패키지 내의 제1 기판 상에 위치하고,

상기 적어도 하나의 반도체 다이는 상기 집적 회로 패키지 내의 제2 기판 상에 위치하며, 상기 2개의 기판은 적어도 하나의 비아(via) 또는 포스트(post)에 의해 연결되어 있고,

상기 슬롯 안테나를 포함하는 최소 영역은 상기 집적 회로 패키지의 전체 풋프린트(total footprint)의 적어도 80%를 덮고 있는 것인 집적 회로 패키지.
제43항에 있어서, 상기 적어도 하나의 반도체 다이는 플립-칩이고, 상기 플립-칩은 상기 단자의 반대쪽 면에 있는 차폐 도전층(shielding conducting layer)을 포함하며, 상기 슬롯 안테나는 상기 플립-칩이 상기 제1 기판과 제2 기판 사이에 위치하도록 상기 플립-칩 상부에 배치되는 것인 집적 회로 패키지.
제1항 내지 제36항 중 어느 한 항에 있어서, 상기 적어도 하나의 반도체 다이와 상기 집적 회로 패키지의 단자들 사이의 연결부는 상기 집적 회로 패키지 내의 기판의 제1 층 상에 위치하고,

상기 곡선은 상기 연결부와 동일한 기판 상이지만 상기 연결부가 위치하고 있는 상기 기판의 제1 층에 평행한 상기 기판의 다른 층 상에 위치하는 것인 집적 회로 패키지.
제1항 내지 제45항 중 어느 한 항에 있어서, 상기 제1 층 상의 도전 스트립이 상기 제2 층 상의 상기 곡선의 상부 또는 하부를 가로지르며, 상기 도전 스트립과 상기 곡선은 서로 수직인 방향으로 있는 것인 집적 회로 패키지.
제1항 내지 제36항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 상기 집적 회로 패키지 내의 적어도 하나의 기판의 제1 층 상에 핀(pin) 또는 솔더 볼(solder ball)의 2차원 어레이를 포함하고, 상기 곡선은 상기 제1 층 상부의 다른 층 상에 위치하며,

상기 핀 또는 솔더 볼의 2차원 어레이는 상기 2차원 어레이 내에 있는 핀 또는 솔더 볼과 동일한 수의 셀을 갖는 직사각형 그리드 내에 들어가며, 각각의 핀 또는 솔더 볼은 상기 그리드가 상기 핀 또는 솔더 볼 각각으로부터 등거리에 있도록 상기 직사각형 그리드의 셀의 중앙에 위치하고,

상기 곡선의 인접한 세그먼트들 간의 상기 각들 모두는 90°이고, 따라서 상기 곡선은 상기 핀 또는 솔더 볼 사이의 상기 직사각형 그리드를 따라 있는 경로를 따라가는 것인 집적 회로 패키지.
제1항 내지 제36항 중 어느 한 항에 있어서, 상기 곡선은 상기 집적 회로 패키지의 기판들 중 적어도 하나 내의 2개 이상의 층에서 반복되며, 상기 곡선들 모두는 상기 곡선의 피드점에서 적어도 하나의 비아를 통해 연결되는 것인 집적 회로 패키지.
제1항 내지 제36항 중 어느 한 항에 있어서, 상기 적어도 하나의 반도체 다이 및 상기 곡선은 용량성 결합(capacitive coupling)을 통해 연결되고, 상기 결합은 유전 재료에 의해 분리된 2개의 도전 요소에 의해 제공되고, 상기 도전 요소 각각은 상기 곡선 및 상기 적어도 하나의 반도체 다이에 각각 오믹 연결(connected ohmically)되어 있는 것인 집적 회로 패키지.
제1항 내지 제36항 중 어느 한 항에 있어서, 상기 도전 패턴은 상기 집적 회로 패키지 내의 상기 기판들 중 적어도 하나의 제1 층 상에 위치한 제1 도전 패턴이고, 상기 제1 도전 패턴은 상기 적어도 하나의 반도체 다이에 결합 또는 연결되어 있으며,

상기 집적 회로 패키지는 상기 기판의 제2 층 상에 위치한 제2 도전 패턴을 적어도 포함하며, 상기 제2 곡선은 상기 제1 도전 패턴에 용량성 또는 유도성 결합(capacitively or inductively coupled)되어 있고, 상기 제2 도전 패턴은 상기 제1 곡선에 대한 기생 요소로서 기능하는 것인 집적 회로 패키지.
제1항 내지 제50항 중 어느 한 항에 있어서, 상기 곡선은 외부 안테나에 전자기적으로 결합하도록 구성되어 있고, 상기 외부 안테나는 상기 곡선에 대한 기생 안테나로서 기능하는 것인 집적 회로 패키지.
제1항 내지 제51항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 MCM-L, MCM-C, MCM-D 및 MCM-D/L으로 이루어진 그룹으로부터 선택된 기술에 의해 제조되는 것인 집적 회로 패키지.
제1항 내지 제51항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 싱글-인-라인, 듀얼-인-라인, DIL-SMT, 쿼드-플랫-패키지, 핀 그리드 어레이, 볼 그리드 어레이, PBGA, CBGA, TBGA, SBGA 및 μBGA로 이루어지는 그룹으로부터 선택되는 것인 집적 회로 패키지.
제1항 내지 제51항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 플라스틱으로 캡슐화되어 있고,

상기 곡선은 상기 집적 회로 패키지를 캡슐화하는 상기 플라스틱 상에 위치하며,

상기 곡선은 상기 집적 회로 패키지 내에 위치한 제2 곡선에 또는 상기 적어도 하나의 반도체 다이에 용량성 결합되어 있는 것인 집적 회로 패키지.
제54항에 있어서, 상기 곡선은 투-샷 인젝션 공정(two-shot injection process), 코인젝션 공정(co-injection process), 인서트 몰딩 공정(insert molding process) 및 MID 공정으로 이루어진 그룹으로부터 선택된 기술에 의해 상기 집적 회로 패키지를 캡슐화하는 상기 플라스틱 상에 형성되는 것인 집적 회로 패키지.
제1항 내지 제55항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 10mm × 10mm보다 작으며,

상기 안테나는 0.5 내지 5.5GHz의 주파수에서 공진하는 것인 집적 회로 패키지.
제1항 내지 제55항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 100 제곱 밀리미터보다 작으며,

상기 안테나는 0.5 내지 5.5GHz의 주파수에서 공진하는 것인 집적 회로 패키지.
제1항 내지 제55항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 16 제곱 밀리미터보다 작으며,

상기 안테나는 2.4GHz의 주파수에서 공진하는 것인 집적 회로 패키지.
제1항 내지 제55항 중 어느 한 항에 있어서, 상기 안테나는 블루투스, IEEE802.11a, IEEE802.11b, 하이퍼랜, 하이퍼랜2, UMTS, GSM900, DCS, GSM1800, PCS1900, CDMA-800, PDC-800, PDC-1500, KPCS, AMPS, WCDMA, DECT, UWB 및 GPS로 이루어진 그룹으로부터 선택된 시스템에 대해 동작하는 것인 집적 회로 패키지.
제1항 내지 제59항 중 어느 한 항에 있어서, 상기 집적 회로 패키지는 온도, 압력, 장력(tension), 정지 마찰(traction), 가속도, 진동, 거리, 속도, 회전, 광 세기, 전자기장 세기, 재료 내부의 화학 성분의 화학적 농도, 전자기 또는 음향 도플러 천이 또는 운동으로 이루어지는 그룹으로부터 선택된 파라미터를 측정하기 위한 센서를 포함하거나 그 안에 집적되어 있는 것인 집적 회로 패키지.