DE102006015447A1 - Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben - Google Patents

Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102006015447A1
DE102006015447A1 DE102006015447A DE102006015447A DE102006015447A1 DE 102006015447 A1 DE102006015447 A1 DE 102006015447A1 DE 102006015447 A DE102006015447 A DE 102006015447A DE 102006015447 A DE102006015447 A DE 102006015447A DE 102006015447 A1 DE102006015447 A1 DE 102006015447A1
Authority
DE
Germany
Prior art keywords
power semiconductor
contact
area
semiconductor chip
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006015447A
Other languages
English (en)
Other versions
DE102006015447B4 (de
Inventor
Khalil Dr. rer. nat. Hosseini
Alexander Königsberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006015447A priority Critical patent/DE102006015447B4/de
Priority to US11/694,516 priority patent/US7745913B2/en
Publication of DE102006015447A1 publication Critical patent/DE102006015447A1/de
Application granted granted Critical
Publication of DE102006015447B4 publication Critical patent/DE102006015447B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Leistungshalbleiterbauelement (1) mit einem Leistungshalbleiterchip (5) und ein Verfahren zur Herstellung derselben. Das Leistungshalbleiterbauelement (1) weist mindestens einen Leistungshalbleiterchip (5) und oberflächenmontierbare Außenkontakte (6, 7, 8) auf. Der Leistungshalbleiterchip (5) hat großflächige Kontaktflächen (9, 10) auf seiner Oberseite (12) und seiner Rückseite (13), die im wesentlichen die gesamte Oberseite (12) bzw. Rückseite (13) bedecken. Die Oberseite (12) weist neben der großflächigen Kontaktfläche (10) zusätzlich eine kleinflächige Kontaktfläche (11) auf, deren flächige Ausdehnung mindestens zehnmal kleiner als die flächige Ausdehnung der großflächigen Kontaktflächen (10) ist. Die kleinflächige Kontaktfläche (11) ist über eine Bonddrahtverbindung (14) mit einem einzelnen Außenkontakt (8) des Leistungshalbleiterbauelements (1) verbunden, während die großflächige Kontaktfläche (10) der Oberseite (12) über ein Bondband (15) mit Außenkontakten (7) in Verbindung steht.

Description

  • Die Erfindung betrifft ein Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und oberflächenmontierbaren Außenkontakten, wobei der Leistungshalbleiterchip großflächige Kontaktflächen auf seiner Oberseite und seiner Rückseite aufweist, die nahezu die gesamte Oberseite bzw. Rückseite bedecken. Außerdem weist die Oberseite neben der großflächigen Kontaktfläche zusätzlich eine kleinflächige Kontaktfläche auf, deren flächige Ausdehnung mindestens zehnmal kleiner als die flächige Ausdehnung der großflächigen Kontaktflächen ist.
  • Ein derartiges Leistungshalbleiterbauelement ist aus der Druckschrift DE 10 2004 041 088 A1 bekannt, wobei die großflächige Kontaktfläche der Oberseite mit einer Flachleiterspange verbunden ist, die in Außenkontakte übergeht. Auch die kleinflächige Kontaktfläche ist mit einer entsprechend kleineren angepassten Flachleiterspange verbunden. Der Nachteil dieser Lösung ist, dass mechanische Belastungen der Außenkontakte über die Flachleiterspangen auf den spröden Kristallkörper des Leistungshalbleiterchips einwirken, und damit die Zuverlässigkeit und Funktionalität des Leistungshalbleiterchips gefährden. Außerdem sind die Fertigung und Formgebung von dreidimensionalen Flachleiterspangen für die Kontaktflächen der Oberseite des Leistungshalbleiterchips kostenintensiv.
  • Aus der Druckschrift DE 10 2004 036 905 A1 ist es bekannt, eine starre Flachleiterspange durch eine Vielzahl von flexiblen Bonddrahten zu ersetzen, womit die starre Kopplung zwi schen Außenkontakten und Leistungshalbleiterchips überwunden wird. Jedoch wird eine kostenaufwendige Lösung durch eine andere kostenintensive und zeitaufwendige Lösung ersetzt, zumal die erforderliche Vielzahl von Bonddrahtverbindungen seriell aufzubringen ist.
  • Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu überwinden und ein Leistungshalbleiterbauelement zu schaffen, das preiswert zu fertigen ist und dennoch die Zuverlässigkeit und Funktionalität von Leistungshalbleiterbauelementen verbessert.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Leistungshalbleiterbauelement mit zumindest einem Leistungshalbleiterchip geschaffen. Der Leistungshalbleiterchip weist großflächige Kontaktflächen auf seiner Oberseite und seiner Rückseite auf, die im wesentlichen die gesamte Oberseite bzw. Rückseite bedecken. Dabei ist die großflächige Kontaktfläche der Rückseite auf einem Außenkontakt des Leistungshalbleiterbauelements elektrisch leitend fixiert. Die Oberseite weist neben der großflächigen Kontaktfläche zusätzlich eine kleinflächige Kontaktfläche auf, deren flächige Ausdehnung mindestens zehnmal kleiner als die flächige Ausdehnung der großflächigen Kontaktflächen ist. Die kleinflächige Kontaktfläche ist über eine Bonddrahtverbindung mit einem einzelnen Außenkontakt des Leistungshalbleiterbauelements verbunden, während die großflächige Kontaktfläche der Oberseite über ein Bondband mit Außenkontakten des Leistungshalbleiterbauelements in Verbindung steht.
  • Ein derartiges Leistungshalbleiterbauelement hat den Vorteil, dass die mit den Kontaktflächen auf der Oberseite des Leistungshalbleiterchips zu verbindenden Außenkontakte auf der Unterseite des Leistungshalbleiterbauelements nicht durch eine starre Flachleiterspange verbunden sind, sondern vielmehr durch flexible Bondverbindungen. Insbesondere das Bondband, das die großflächige Kontaktfläche auf der Oberseite des Halbleiterchips mit Kontaktanschlussflächen auf den Außenkontakten verbindet, hat den Vorteil, dass lediglich ein Bordvorgang erforderlich ist, um eine elektrische Verbindung für eine hohe Stromdichte zwischen der großflächigen Kontaktfläche der Oberseite des Leistungshalbleiterchips und entsprechenden Außenkontakten, die von der Unterseite des Leistungshalbleiterbauelements aus kontaktierbar sind, zu realisieren. Dieses macht eine Vielzahl von einzelnen Bonddrahtverbindungen überflüssig.
  • Ein weitere Vorteil dieses Leistungshalbleiterbauelements ist es, dass es zu geringeren Kosten herstellbar ist als die schon erwähnten Lösungen im Stand der Technik. Außerdem ist es nicht notwendig, dreidimensionale Flachleiterstrukturen vorzuhalten. Der Zwischenraum zwischen dem Halbleiterchip, der mit seiner Rückseite auf einer zentralen Kontaktanschlussfläche eines zentralen Außenkontaktes des Leistungshalbleiterbauelements angeordnet ist, und den übrigen Außenkontakten, die mit den Kontaktflächen auf der Oberseite des Halbleiterchips elektrisch in Verbindung stehen, wird in vorteilhafter Weise allein durch den Bondvorgang des Bondbandes bzw. des Bonddrahtes realisiert. Dabei wird gleichzeitig eine Höhendifferenz überwunden. Die Außenkontakte können folglich in einer Ebene angeordnet werden und somit aus einer Flachleiterplatte gefertigt werden, was ebenfalls die Kosten gegenüber herkömmlichen Lösungen reduziert.
  • In einer bevorzugten Ausführungsform der Erfindung weist das Bondband eine Breite auf, die geringer ist als die Breite der großflächigen Kontaktfläche der Oberseite des Leistungshalbleiterchips. Durch die geringere Breite des Bondbandes gegenüber der Breite der großflächigen Kontaktfläche der Oberseite des Leistungshalbleiterchips wird in vorteilhafter Weise erreicht, dass genügend Raum ist, um den Bonddraht, der die kleinflächige Kontaktfläche der Oberseite des Leistungshalbleiterchips mit einem entsprechenden Außenkontakt verbindet, ohne Schwierigkeiten montiert werden kann.
  • In einer weiteren Ausführungsform der Erfindung weist das Bondband eine Aussparung für den Bereich der kleinflächigen Kontaktfläche auf. In dieser Ausführungsform der Erfindung wird ein Bondband mit variabler Breite eingesetzt, um den größtmöglichen Teil der großflächigen Kontaktfläche für das Anbringen des Bondbandes zu nutzen. Dennoch kann aufgrund der vorgesehenen Aussparung in der Breite des Bondbandes eine Bonddrahtverbindung zwischen der kleinflächigen Kontaktfläche auf der Oberseite des Leistungshalbleiterchips und einem entsprechenden Außenkontakt problemlos hergestellt werden.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, dass das Bondband auf der großflächigen Kontaktfläche mindestens einen streifenförmigen Fügebereich aufweist, in dem das Bondband mit der großflächigen Kontaktfläche stoffschlüssig verbunden ist. Ein derartiger Fügestreifen entsteht durch einen entsprechend geformten Bondstichel, der groß genug ist, um einen derartigen Streifen im Thermokompressionsbonden mit der großflächigen Kontaktfläche stoffschlüssig zu verbinden. Ein derartiger Fügestreifen und damit auch ein derartiger Bondstichel weisen mindestens die Breite des Bondbandes auf.
  • In einer weiteren Ausführungsform der Erfindung weist das Bondband einen Bondbogen auf, der den Abstand zwischen dem Leistungshalbleiterchip und einem Außenkontakt überbrückt, und somit relativ flexibel die Oberseite des Halbleiterchips in einer Kontaktanschlussfläche auf einem Außenkontakt des Leistungshalbleiterbauelements elektrisch verbindet. Gleichzeitig dienen derartige Bondbögen der besseren Wärmeabfuhr der Verlustleistung eines Leistungshalbleiterbauelements, zumal über einen derartigen Bondbandbogen in der Summe eine größere Wärme abgeführt werden kann als über eine Vielzahl von Bonddrähten.
  • In einer weiteren Ausführungsform der Erfindung weist das Bondband auf der großflächigen Kontaktfläche der Oberseite des Leistungshalbleiterchips mehrere über mindestens einen Bondbogen verbundene Fügestreifen auf. Bei dieser Ausführungsform der Erfindung werden mithilfe des Bondstichels mehrere Streifenbereiche des Bondbandes auf der Kontaktanschlussfläche nebeneinander erzeugt. Diese sind jeweils über entsprechende Bondbandbögen elektrisch und thermisch miteinander verbunden. Dieses hat den Vorteil, dass bei der großflächigen Kontaktfläche auf der Oberseite des Leistungshalbleiterchips die Bondkräfte beim Anbringen des Bondbandes vermindert werden können, da die Auflagefläche pro Fügestreifen und damit die Anpresskraft des Bondstichels vermindert werden kann. Außerdem werden Fügestreifen auf entsprechenden Kontaktanschlussflächen der Außenkontakte vorgesehen, um das Bondband auf den Außenkontakten zu fixieren und eine niederohmige Verbindung zwischen der großflächigen Kontaktfläche der Oberseite des Leistungshalbleiterchips und den Außenkontakten zu schaffen.
  • Vorzugsweise weist das Bondband eine streifenförmige Metallfolie, insbesondere aus Aluminium oder eine Aluminiumlegierung, auf. Dabei werden vorzugsweise Legierungselemente wie Silizium oder Kupfer für die Aluminiumfolie vorgesehen, was die Elektromigration des Bondbandmaterials beim Betrieb des Leistungshalbleiterbauelements mindert.
  • Um eine intensive und zuverlässige Bondverbindung zwischen dem Bondband und der großflächigen Kontaktanschlussfläche auf der Oberseite des Leistungshalbleiterchips zu schaffen, wird vorzugsweise eine Edelmetallschicht aus Gold auf der großflächigen Kontaktfläche abgeschieden, wenn das Bondband eine Aluminiumlegierung aufweist, zumal diese beiden Metalle eine niedrig schmelzende eutektische Legierung bilden.
  • Ein Verfahren zur Herstellung von mehreren Leistungshalbleiterbauelementen weist die nachfolgenden Verfahrensschritte auf. Zunächst werden Leistungshalbleiterchips mit großflächigen Kontaktflächen auf mindestens einer Oberseite zu einer Sourceelektrode und auf einer Rückseite zu einer Drainelektrode sowie mit einer kleinflächigen Kontaktfläche auf der Oberseite zu einer Gateelektrode hergestellt. Dabei weist die kleinflächige Kontaktfläche eine flächige Ausdehnung auf, die mindestens zehnmal kleiner ist als die flächige Ausdehnung der großflächigen Kontaktflächen. Außerdem wird ein Flachleiterrahmen aus Flachleitermaterial mit Leistungshalbleiterbauteilpositionen hergestellt, wobei dieser Flachleiterrahmen durch Strukturieren einer ebenen elektrisch leitenden Metallplatte hergestellt werden kann.
  • Wenn der Flachleiterrahmen für mehrere Leistungshalbleiterbauelemente vorliegt und die Leistungshalbleiterchips hergestellt sind, werden die Leistungshalbleiterchips in den Leistungshalbleiterbauteilpositionen unter stoffschlüssigem Verbinden der großflächigen Kontaktfläche der Rückseite der Leistungshalbleiterchips auf einer zentralen Kontaktanschlussfläche eines zentralen oberflächenmontierbaren Außenkontaktes in den Leistungshalbleiterbauteilpositionen des Flachleiterrahmens aufgebracht. Nun können die Verbindungen zwischen der Oberseite des Leistungshalbleiterchips und weiteren Kontaktanschlussflächen auf entsprechenden Außenkontakten hergestellt werden. Dazu wird eine Bonddrahtverbindung zwischen der kleinflächigen Kontaktfläche und einem oberflächenmontierbaren Außenkontakt des Leistungshalbleiterbauelements hergestellt.
  • Anschließend wird ein Bondband auf die großflächige Kontaktfläche der Oberseite des Leistungshalbleiterchips unter stoffschlüssigem Verbinden mindestens eines streifenförmigen Fügebereichs des Bondbandes mit der großflächigen Kontaktfläche und unter Ausbilden mindestens eines Bondbandbogens zu einem oberflächenmontierbaren Außenkontakt auf der Unterseite des Leistungshalbleiterbauelements hergestellt. Nachdem die Bondverbindungen fertig gestellt sind, werden der Leistungshalbleiterchip, der Bonddraht und das Bondband sowie die Außenkontakte in den Leistungshalbleiterbauteilpositionen des Flachleiterrahmens in eine Kunststoffgehäusemasse eingebettet. Dabei werden mindestens Außenkontaktflächen der oberflächenmontierbaren Außenkontakte auf der Unterseite des Leistungshalbleiterbauelements frei von Kunststoffgehäusemasse gelassen. Danach erfolgt ein Auftrennen des Flachleiterrahmens in einzelne Leistungshalbleiterbauelemente.
  • Dieses Verfahren hat den Vorteil, dass keine speziellen Verbindungselemente wie dreidimensionale Flachleiterspangen, die auch "clips" genannt werden, vorbereitet werden müssen, sondern vielmehr das Verbinden der großflächigen Kontaktflächen auf der Oberseite der Leistungshalbleiterchips in den Leistungshalbleiterbauteilen mit einem kontinuierlich bondbaren Bondband durch ein entsprechend geformtes Bondwerkzeug hergestellt werden kann. Dieses vermindert die Fertigungskosten und erhöht gleichzeitig die Zuverlässigkeit der Leistungshalbleiterbauelemente. Insbesondere verbessert es gegenüber einer Vielzahl von Bonddrahtverbindungen die Abfuhr der Verlustwärme des Leistungshalbleiterchips über das Bondband.
  • Zum Herstellen von Leistungshalbleiterchips mit großflächigen Kontaktflächen auf mindestens einer Oberseite zu einer Sourceelektrode und auf einer Rückseite zu einer Drainelektrode sowie mit einer kleinflächigen Kontaktfläche zu einer Gateelektrode wird ein Halbleiterwafer eingesetzt, der eine Vielzahl von Halbleiterchippositionen aufweist, und der anschließend zur Herstellung der einzelnen Leistungshalbleiterchips aus den Halbleiterchippositionen entsprechend zu Leistungshalbleiterchips aufgetrennt werden kann.
  • Zum Herstellen eines Flachleiterrahmens aus Flachleitermaterial mit Leistungshalbleiterbauteilpositionen kann eine ebene Platte, die Kupfer oder eine Kupferlegierung aufweist, strukturiert werden, wobei zum Strukturieren vorzugsweise Ätz- und/oder Stanztechniken eingesetzt werden.
  • Zum stoffschlüssigen Verbinden der großflächigen Kontaktfläche der Rückseite des Leistungshalbleiterchips auf einer zentralen Kontaktanschlussfläche eines oberflächenmontierbaren zentralen Außenkontaktes in den Leistungshalbleiterbau teilpositionen eines Flachleiterrahmens kann ein Lötverfahren, vorzugsweise ein Diffusionslötverfahren oder ein Weichlotverfahren oder auch ein Verfahren unter Einsatz eines Leitklebstoffs, verwendet werden.
  • Das Aufbringen eines Bondbandes auf die großflächige Kontaktfläche der Oberseite des Leistungshalbleiterchips unter stoffschlüssigem Verbinden mindestens eines streifenförmigen Fügebereichs des Bondbandes mit der großflächigen Kontaktfläche und unter Ausbilden mindestens eines Bondbandbogens zu einem oberflächenmontierbaren Außenkontakt der Unterseite des Leistungshalbleiterbauelements kann mittels Thermokompressionsbonden unter Einsatz eines breiten Bondstichels erfolgen, dessen Auflagefläche auf dem Bondband der Breite des Bondbandes entspricht.
  • Das Einbetten des Leistungshalbleiterchips, des Bonddrahtes, des Bondbandes sowie teilweise der Außenkontakte in den Leistungshalbleiterbauteilpositionen des Flachleiterrahmens in eine Kunststoffgehäusemasse kann durch ein Spritzgussverfahren oder ein Dispensverfahren realisiert werden.
  • In einer weiteren Variante des Verfahrens wird auf der großflächigen Kontaktfläche der Oberseite des Leistungshalbleiterchips das Bondband mehrfach unter Ausbilden von Bondbandbögen gebondet. Dazu kann als Bondband eine bandförmige Aluminiumfolie oder eine Aluminiumlegierungsfolie eingesetzt werden, und zusätzlich kann zur Verbesserung der Bondfähigkeit einer großflächigen Kontaktfläche diese mit einem Edelmetall, vorzugsweise mit Gold, beschichtet werden.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine schematische Draufsicht auf ein Leistungshalbleiterbauteil gemäß einer ersten Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauteil gemäß 1;
  • 3 zeigt eine schematische Untersicht auf das Leistungshalbleiterbauteil gemäß 1;
  • 4 zeigt eine schematische Draufsicht auf ein Leistungshalbleiterbauteil gemäß einer zweiten Ausführungsform der Erfindung;
  • 5 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauteil gemäß 4;
  • 6 zeigt eine schematische Untersicht auf das Leistungshalbleiterbauteil gemäß 4;
  • 7 zeigt eine schematische Draufsicht auf ein Leistungshalbleiterbauteil gemäß einer dritten Ausführungsform der Erfindung;
  • 8 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauteil gemäß 7;
  • 9 zeigt eine schematische Untersicht auf das Leistungshalbleiterbauteil gemäß 7;
  • 10 zeigt eine schematische Draufsicht auf ein Leistungshalbleiterbauteil gemäß einer vierten Ausführungsform der Erfindung;
  • 11 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauteil gemäß 10;
  • 12 zeigt eine schematische Untersicht auf das Leistungshalbleiterbauteil gemäß 10.
  • 1 zeigt eine schematische Draufsicht auf ein Leistungshalbleiterbauelement 1 gemäß einer ersten Ausführungsform der Erfindung. Um den Aufbau des Leistungshalbleiterbauelements 1 zu verdeutlichen, ist die Kunststoffgehäusemasse weggelassen, und es wird nur die Kontur 26 der Kunststoffgehäusemasse 22 in dieser Draufsicht auf das Leistungshalbleiterbauelement 1 gezeigt. Das Leistungshalbleiterbauelement 1 weist drei Lagen auf, die übereinander angeordnet sind. Eine untere Lage bilden ein Außenkontakt 6 für einen Drainanschluss D sowie zwei weitere Außenanschlüsse 7 für einen Sourceanschluss S und ein Außenkontakt 8 für einen Gateanschluss G.
  • Eine zweite Lage bildet ein Leistungshalbleiterchip 5, der auf seiner Rückseite 13 eine großflächige Kontaktfläche aufweist, wobei die Kontaktfläche nahezu die gesamte Rückseite 13 bedeckt. Der Leistungshalbleiterchip 5 ist mit seiner rückseitigen Kontaktfläche auf einer zentralen Kontaktanschlussfläche 20 eines zentralen Außenkontaktes 6 stoffschlüssig und elektrisch leitend fixiert. Auf seiner Oberseite 12 weist der Leistungshalbleiterchip 5 eine großflächige Kontaktfläche 10 auf, die eine Vielzahl von Sourceelektroden des Feldeffektleistungshalbleiterbauelements miteinander verbindet, und eine kleinflächige Kontaktfläche 11, über die sämtliche Gateelektroden des Feldeffektleistungshalbleiterbauelements bzw. des Leistungshalbleiterchips 5 angesteuert werden.
  • Die dritte und oberste Lage bildet ein Bondband 15, das stoffschlüssig in einem streifenförmigen Fügebereich 16 mit der großflächigen Kontaktfläche 10 der Sourceelektroden verbunden ist und über Bondbandbögen 17 mit Kontaktanschlussflächen 18 der Außenkontakte 7 elektrisch leitend kontaktiert ist. Zu dieser Verbindungslage, in der sich das Bondband 15 befindet, gehört auch eine Bonddrahtverbindung 14, welche die kleinflächige Kontaktfläche 11 der Gateelektroden mit einer Kontaktanschlussfläche 19 auf dem Außenkontakt 8 elektrisch in Verbindung setzt.
  • Durch das Bondband 15 mit der Breite b, die annähernd die Breite B der großflächigen Kontaktfläche 10 auf der Oberseite 12 des Leistungshalbleiterchips 5 erreicht, wird mehr Fläche zur Wärmeabfuhr über die Außenkontakte 7 zur Verfügung gestellt, so dass bei Kurzzeitbelastungen eine schnelle Wärmeabfuhr über das Bondband 15 möglich wird. Über das Bondband 15 wird darüber hinaus eine homogene Wärmeverteilung erreicht, die bei einer Vielzahl von Bonddrahtverbindungen nicht gewährleistet ist. Außerdem kann von dem Bondband 15 erwartet werden, dass eine höhere Strombelastung gegenüber herkömmlichen Leistungshalbleiterbauelementen, die mit Bonddrahtverbindungen für die Sourceelektroden arbeiten, möglich wird, so dass insgesamt dieses Leistungshalbleiterbauelement 1 eine höhere thermische Zuverlässigkeit aufweist und aufgrund der großflächigen Bondbandverbindung niedrigere Fertigungskosten als herkömmliche Mehrfachbonddrahtverbindungen und/oder als herkömmliche dreidimensionale Flachleiterspan gen, die sich von der unteren Lage bis zur oberen Lage in herkömmlichen Bauelementen erstrecken, möglich sind.
  • 2 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauelement 1 gemäß 1. In dieser ersten Ausführungsform der Erfindung weist das Leistungshalbleiterbauelement 1 nur auf seiner Unterseite 21 Außenkontaktflächen 23 für einen Drainanschluss D und Außenkontaktflächen 24 für Sourceanschlüsse S und eine in diesem Schnittbild nicht zu sehende, jedoch dann in 3 gezeigte, Außenkontaktfläche 25 für einen Gateanschluss G auf. Somit ist dieses Leistungshalbleiterbauelement 1 ausschließlich oberflächenmontierbar, da es keine Außenkontaktflächen an den Randseiten besitzt.
  • In der zweiten Lage, in der der Leistungshalbleiterchip 5 angeordnet ist, wird nun mit dieser Querschnittzeichnung deutlich, dass die großflächige Kontaktfläche 9 auf der Rückseite 13 des Leistungshalbleiterchips 5 mit der zentralen Kontaktanschlussfläche 20 des Außenkontaktes 6 für den Drainanschluss D stoffschlüssig verbunden ist. Die großflächige Kontaktfläche 10 auf der Oberseite 12 des Halbleiterchips 5, welche mit einer Vielzahl von Sourceelektroden in Verbindung steht, ist durch einen Fügestreifen 16 des Bondbandes 15 flächig kontaktiert. Ferner überbrückt das Bondband 15 mit den Bondbandbögen 17 den Abstand a zu den Außenkontakten 7. Mit einer gestrichelten Linie wird der Verlauf der in dieser Ebene nicht sichtbaren Bonddrahtverbindung 14 für den Gateanschluss gezeigt.
  • 3 zeigt eine schematische Untersicht auf das Leistungshalbleiterbauelement 1 gemäß 1. Auf der Unterseite 21 des Leistungshalbleiterbauelements 1 sind nun in eine Kunststoffgehäusemasse 22 mit ihren Randseiten vollständig einge bettete Außenkontakte 6, 7 und 8 zu sehen, wobei ein zentraler Kontakt 6 für den Drainanschluss D vorgesehen ist und zwei an den Seiten angeordnete Außenkontakte 7 Außenkontaktflächen 24 aufweisen, die für einen Sourceanschluss S eingesetzt werden können. Schließlich ist ein deutlich kleinerer Außenkontakt 8 mit seiner Außenkontaktfläche 25 für einen Gateanschluss G vorgesehen.
  • Die 4 bis 6 zeigen Ansichten eines Leistungshalbleiterbauelements 2 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 4 zeigt eine schematische Draufsicht auf ein Leistungshalbleiterbauelement 2 gemäß der zweiten Ausführungsform der Erfindung. Der dreilagige Aufbau ist auch bei der zweiten Ausführungsform der Erfindung beibehalten, so dass Außenkontakte 6, 7 und 8 wieder in der unteren Lage angeordnet sind, womit der Vorteil verbunden ist, dass eine ebene Metallplatte strukturiert werden kann, um diese Außenkontakte zu realisieren. Die zweite Bauteillage wird wieder durch den Leistungshalbleiterchip 5 gebildet und die dritte Lage durch die Verbindungselemente, wobei ein großflächiges Verbindungselement durch das Bondband 15 gebildet wird und zu diesen Verbindungselementen der Oberseiten 12 des Leistungshalbleiterchips 2 auch eine Bonddrahtverbindung 14 gehört.
  • Der Unterschied zu der ersten Ausführungsform der Erfindung besteht darin, dass die untere Lage mit Außenkontakten 6, 7 und 8 aus einem Flachleiterrahmen ausgestanzt ist, und somit auf den Rändern 27, 28, 29 und 30 nicht nur Kunststoffgehäusemasse 22 angeordnet ist, sondern auch Außenkontaktflächen 31 bis 40 der einzelnen Außenkontakte 6, 7 und 8 enden. Auf den Randseiten 27 und 29 des Leistungshalbleiterbauelements 2 sind somit Außenkontaktflächen 31 bzw. 32 des Außenkontaktes 6 für einen Drainanschluss D angeordnet. Auf der Randseite 28 sind vier Kontaktanschlussflächen 33 bis 36 für einen Sourceanschluss angeordnet und zusätzlich auf der Randseite 30 drei weitere Außenkontaktflächen 37, 38 und 39 für den Sourceanschluss bereitgestellt. Außerdem ist auf der Randseite 30 eine Außenkontaktfläche 40 des Außenkontaktes 8 angeordnet. Diese Außenkontaktflächen 31 bis 40 auf den Randseiten 27 bis 30 ermöglichen es, das Leistungshalbleiterbauelement 2 in einen entsprechenden Stecksockel auf einer übergeordneten Platine einzustecken.
  • 5 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauelement 2 gemäß 4, wobei dieser Querschnitt auf den Randseiten 28 und 30 Außenkontaktflächen 34 und 38 zeigt, die zu Außenkontakten 7 eines Sourceanschlusses gehören. Die Verdrahtung der großflächigen Kontaktfläche 10 auf der Oberseite 12 des Halbleiterchips 5 ist unverändert über einen Fügestreifen 16 hergestellt, wobei der Fügestreifen 16 von einem Bondband 15 gebildet wird, dessen Bondbögen 17 den Kontakt zu den Außenkontakten 7 für den Sourceanschluss S herstellen.
  • 6 zeigt eine schematische Untersicht auf das Leistungshalbleiterbauelement 2 gemäß 4. Dabei wird deutlich, dass nun die auf der Unterseite 21 angeordneten Außenkontaktflächen auch Außenkontaktflächen 31 bis 40 auf den Randseiten 27 bis 30 zur Verfügung stellen.
  • Die 7 bis 9 zeigen schematische Ansichten eines Leistungshalbleiterbauelements 3 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 7 zeigt eine schematische Draufsicht auf ein Leistungshalbleiterbauelement 3 gemäß der dritten Ausführungsform der Erfindung. Der Unterschied zu der ersten Ausführungsform der Erfindung besteht darin, dass das Bondband zwei Fügestreifen 16 aufweist, mit denen es auf der großflächigen Kontaktfläche 10 auf der Oberseite 12 des Halbleiterchips 5 fixiert ist. Diese Ausführungsform der Erfindung hat den Vorteil, dass ein kleinerer Bondstichel verwendet werden kann, und damit die Kompressionsbelastung beim Thermokompressionsbonden des Leistungshalbleiterchips geringer ist.
  • 8 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauelement 3 gemäß 7, wobei nun deutlich die drei Bondbandbögen 17 zu sehen sind, wobei sich ein mittlerer Bondbandbogen 17 zwischen den beiden Fügestreifen 16 über der großflächigen Kontaktfläche 10 des Leistungshalbleiterchips 5 wölbt und die beiden Fügestreifen 16 flexibel miteinander verbindet.
  • 9 zeigt eine schematische Untersicht auf das Leistungshalbleiterbauelement 3 gemäß 7, wobei sich diese Untersicht von der Untersicht der ersten Ausführungsform der Erfindung nicht unterscheidet.
  • Die 10 bis 12 zeigen Ansichten eines Leistungshalbleiterbauelements 4 gemäß einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 10 zeigt eine schematische Draufsicht auf das Leistungshalbleiterbauelement 4 gemäß der vierten Ausführungsform der Erfindung. Diese vierte Ausführungsform der Erfindung entspricht im wesentlichen der zweiten Ausführungsform der Erfindung gemäß den 4 bis 6. Der Unterschied besteht auch hier darin, dass das Bondband nicht mit einem Fügestreifen 16 auf der großflächigen Kontaktfläche 10 auf der Oberseite 12 des Leistungshalbleiterchips 5 fixiert ist, sondern mit zwei Bondstreifen 16, die über einem mittleren Bondbogen 17 elektrisch miteinander verbunden sind. Dieses wird auch in der nachfolgenden Querschnittansicht deutlich.
  • 11 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauelement 4 gemäß 10, wobei nun zum Unterschied zu der dritten Ausführungsform der Erfindung dieses Leistungshalbleiterbauelement auch auf den Randseiten 27 bis 30 Außenkontaktflächen 31 bis 40 aufweist. In diesem Querschnitt sind davon auf den Randseiten 28 und 30 lediglich die Außenkontaktflächen 34 und 38 zu sehen. Deren Anordnung wird jedoch in der nachfolgenden 12 im einzelnen gezeigt.
  • 12 zeigt eine schematische Untersicht auf das Leistungshalbleiterbauelement 4 gemäß 10, wobei diese Untersicht der Untersicht in 6 der zweiten Ausführungsform der Erfindung entspricht und auf den Randseiten 27 bis 30 die dort angeordneten Außenkontaktflächen 37 bis 40 und ihre Anordnung zeigt.
    • 1
    Leistungshalbleiterbauelement (1. Ausführungsform)
    2
    Leistungshalbleiterbauelement (2. Ausführungsform)
    3
    Leistungshalbleiterbauelement (3. Ausführungsform)
    4
    Leistungshalbleiterbauelement (4. Ausführungsform)
    5
    Leistungshalbleiterchip
    6
    oberflächenmontierbare Außenkontakte (Drain)
    7
    oberflächenmontierbare Außenkontakte (Source)
    8
    oberflächenmontierbare Außenkontakte (Gate)
    9
    großflächige Kontaktfläche (Drain)
    10
    großflächige Kontaktfläche (Source)
    11
    kleinflächige Kontaktfläche (Gate)
    12
    Oberseite des Leistungshalbleiterchips
    13
    Rückseite des Leistungshalbleiterchips
    14
    Bonddrahtverbindung bzw. Bonddraht
    15
    Bondband
    16
    streifenförmiger Fügebereich bzw. Fügestreifen
    17
    Bondbandbogen
    18
    Kontaktanschlussfläche der Außenkontakte (Source)
    19
    Kontaktanschlussfläche des Außenkontaktes (Gate)
    20
    zentrale Kontaktanschlussfläche des Außenkontaktes (Drain)
    21
    Unterseite des Leistungshalbleiterbauelements
    22
    Kunststoffgehäusemasse
    23
    Außenkontaktfläche (Drain)
    24
    Außenkontaktfläche (Source)
    25
    Außenkontaktfläche (Gate)
    26
    Kontur der Kunststoffgehäusemasse
    27
    Rand des Leistungshalbleiterbauelements
    28
    Rand des Leistungshalbleiterbauelements
    29
    Rand des Leistungshalbleiterbauelements
    30
    Rand des Leistungshalbleiterbauelements
    31
    Außenkontaktfläche (Drain)
    32
    Außenkontaktfläche (Drain)
    33
    Außenkontaktfläche (Source)
    34
    Außenkontaktfläche (Source)
    35
    Außenkontaktfläche (Source)
    36
    Außenkontaktfläche (Source)
    37
    Außenkontaktfläche (Source)
    38
    Außenkontaktfläche (Source)
    39
    Außenkontaktfläche (Source)
    40
    Außenkontaktfläche (Gate)
    a
    Abstand
    b
    Breite des Bondbandes
    B
    Breite der großflächigen Kontaktfläche
    D
    Drain
    G
    Gate
    S
    Source

Claims (19)

  1. Leistungshalbleiterbauelement mit zumindest einem Leistungshalbleiterchip (5) und oberflächenmontierbaren Außenkontakten (6, 7, 8), wobei der Leistungshalbleiterchip (5) großflächige Kontaktflächen (9, 10) auf seiner Oberseite (12) und seiner Rückseite (13) aufweist, die im wesentlichen die gesamte Oberseite (12) bzw. Rückseite (13) bedecken, und wobei die großflächige Kontaktfläche (9) der Rückseite (13) auf einem Außenkontakt (6) des Leistungshalbleiterbauelements (1) elektrisch leitend fixiert ist, und wobei die Oberseite (12) neben der großflächigen Kontaktfläche (10) zusätzlich eine kleinflächige Kontaktfläche (11), deren flächige Ausdehnung mindestens zehnmal kleiner als die flächige Ausdehnung der großflächigen Kontaktflächen (9, 10) ist, aufweist, und wobei die kleinflächige Kontaktfläche (11) über eine Bonddrahtverbindung (14) mit einem einzelnen Außenkontakt (8) des Leistungshalbleiterbauelements (1) und die großflächige Kontaktfläche (10) der Oberseite (12) über ein Bondband (15) mit Außenkontakten (7) verbunden sind.
  2. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Bondband (15) eine Breite (b) aufweist, die geringer ist als die Breite (B) der großflächigen Kontaktfläche (10) der Oberseite (12) des Leistungshalbleiterchips (5).
  3. Leistungshalbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass das Bondband (15) eine Aussparung für den Bereich der kleinflächigen Kontaktfläche (11) aufweist.
  4. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bondband (15) auf der großflächigen Kontaktfläche (10) mindestens einen streifenförmigen Fügebereich (16) aufweist, in dem das Bondband (15) mit der großflächigen Kontaktfläche (10) stoffschlüssig verbunden ist, wobei der Fügestreifen (16) die Breite (b) des Bondbandes (15) aufweist.
  5. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bondband (15) über mindestens einen den Abstand (a) zwischen dem Leistungshalbleiterchip (5) und einem Außenkontakt (7,8) überbrückenden Bondbandbogen (17) mit einer Kontaktanschlussfläche (18) auf dem Außenkontakt (7) des Leistungshalbleiterbauelements (1) elektrisch in Verbindung steht.
  6. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bondband (15) auf der großflächigen Kontaktfläche (10) der Oberseite (12) des Leistungshalbleiterchips (1) mehrere über mindestens einen Bondbogen (17) verbundene Fügestreifen aufweist.
  7. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bondband (15) mit einem Fügestreifen (16) auf einer Kontaktanschlussfläche (18) eines Außenkontaktes (7) stoffschlüssig und elektrisch verbunden ist.
  8. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bondband (15) eine streifenförmige Metallfolie aufweist.
  9. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bondband (15) Aluminium oder eine Aluminiumlegierung aufweist, vorzugsweise mit den Legierungselementen Silizium und Kupfer.
  10. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die großflächige Kontaktfläche (10) der Oberseite (12) der Leistungshalbleiterchips (5) eine Edelmetallbeschichtung, vorzugsweise aus Gold aufweist.
  11. Verfahren zur Herstellung von mehreren Leistungshalbleiterbauelementen (1), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von Leistungshalbleiterchips (5) mit großflächigen Kontaktflächen (9, 10) auf mindestens einer Oberseite (12) zu einer Sourceelektrode (S) und auf einer Rückseite (13) zu einer Drainelektrode (D) sowie mit einer kleinflächigen Kontaktfläche (11) auf der Oberseite (12), deren flächige Ausdehnung mindestens zehnmal kleiner als die flächige Ausdehnung der großflächigen Kontaktflächen (10) zu einer Gateelektrode (G) ist; – Herstellen eines Flachleiterrahmens aus Flachleitermaterial mit Leistungshalbleiterbauteilpositionen und; – Aufbringen von Leistungshalbleiterchips (5) in den Leistungshalbleiterbauteilpositionen unter stoffschlüssigem Verbinden der großflächigen Kontaktfläche (9) der Rückseite (13) des Leistungshalbleiterchips (5) auf einer zentralen Kontaktanschlussfläche (20) eines oberflächenmontierbaren Außenkontaktes (6) in den Leistungshalbleiterbauteilpositionen; – Herstellen einer Bonddrahtverbindung (14) zwischen der kleinflächigen Kontaktfläche (11) und einem oberflächenmontierbaren Außenkontakt (8) des Leistungshalbleiterbauelements (1); – Aufbringen eines Bondbandes (15) auf die großflächige Kontaktfläche (10) der Oberseite (12) des Leistungshalbleiterchips (5) unter stoffschlüssigem Verbinden mindestens eines streifenförmigen Fügebereichs (16) des Bondbandes (15) mit der großflächigen Kontaktfläche (10) und unter Ausbilden mindestens eines Bondbandbogens (17) zu einem oberflächenmontierbaren Außenkontakt (7) der Unterseite (21) des Leistungshalbleiterbauelements (1); – Einbetten des Leistungshalbleiterchips (5), des Bonddrahtes (14), des Bondbandes (15) und der Außenkontakte (6, 7, 8) in den Leistungshalbleiterbauteilpositionen in eine Kunststoffgehäusemasse (22), unter Freilassen von Außenkontaktflächen (23, 24, 25) der oberflächenmontierbaren Außenkontakte (6, 7, 8) mindestens auf der Unterseite (21) des Leistungshalbleiterbauelements (1); – Auftrennen des Flachleiterrahmens in einzelne Leistungshalbleiterbauelemente (1).
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass zum Herstellen von Leistungshalbleiterchips (5) mit großflächigen Kontaktflächen (9, 10) auf mindestens einer Oberseite (12) zu einer Sourceelektrode (S) und auf einer Rückseite (13) zu einer Drainelektrode (D) sowie mit einer kleinflächige Kontaktfläche (11) auf der Oberseite (12), deren flächige Ausdehnung mindestens zehnmal kleiner als die flächige Ausdehnung der großflächigen Kontaktflächen (9, 10) ist, zu einer Gateelektrode (G) ein Halbleiterwafer mit einer Vielzahl von Halbleiterchippositionen verwendet wird, der anschließend zu einzelnen Leistungshalbleiterchips (1) aufgetrennt wird.
  13. Verfahren nach Anspruch 11 oder Anspruch 12, dadurch gekennzeichnet, dass zum Herstellen eines Flachleiterrahmens aus Flachleitermaterial mit Leistungshalbleiterbauteilpositionen eine kupferhaltige Platte strukturiert wird, wobei Ätz- und/oder Stanztechniken eingesetzt werden.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass zum stoffschlüssigen Verbinden der großflächigen Kontaktfläche (9) der Rückseite (13) des Leistungshalbleiterchips (5) auf einer zentralen Außenkontaktfläche (20) eines oberflächenmontierbaren Außenkontaktes (6) in den Leistungshalbleiterbauteilpositionen ein Lötverfahren, vorzugsweise ein Diffusionslötverfahren oder ein Weichlotverfahren oder ein Verfahren unter Einsatz eines Leitklebstoffes verwendet wird.
  15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass das Aufbringen eines Bondbandes (15) auf die großflächige Kontaktfläche (10) der Oberseite (12) des Leistungshalbleiterchips (1) unter stoffschlüssigem Verbinden mindestens eines streifenförmigen Fügebereichs (16) des Bondbandes (15) mit der großflächigen Kontaktfläche (10) und unter Ausbilden mindestens eines Bondbandbogens (17) zu einem oberflächenmontierbaren Außenkontakt (7) der Unterseite (21) des Leistungshalbleiterbauelements (1) mittels Thermokompressionsbonden unter Einsatz eines breiten Bondstichels erfolgt, dessen Auflagefläche auf dem Bondband (15) der Breite (b) des Bondbandes (15) entspricht.
  16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass zum Einbetten des Leistungshalbleiterchips (5), des Bonddrahtes (14), des Bondbandes (15) und der Außenkontakte (6, 7, 8) in den Leistungshalbleiterbauteilpositionen in eine Kunststoffgehäusemasse (22) ein Spritzgussverfahren oder ein Dispensverfahren eingesetzt wird.
  17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass auf der großflächigen Kontaktfläche (10) der Oberseite (12) des Leistungshalleiterchips (1) das Bondband (15) mehrfach gebondet wird.
  18. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass als Bondband (15) eine streifenförmige Aluminiumfolie oder eine Aluminiumlegierungsfolie eingesetzt wird.
  19. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass die großflächige Kontaktfläche (10) auf der Oberseite (12) des Leistungshalbleiterchips (5) beim Herstellen der Leistungshalbleiterchips (5) mit Hilfe eines Halbleiterwafers mit einer goldhaltigen Beschichtung versehen wird.
DE102006015447A 2006-03-31 2006-03-31 Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben Expired - Fee Related DE102006015447B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006015447A DE102006015447B4 (de) 2006-03-31 2006-03-31 Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
US11/694,516 US7745913B2 (en) 2006-03-31 2007-03-30 Power semiconductor component with a power semiconductor chip and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006015447A DE102006015447B4 (de) 2006-03-31 2006-03-31 Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102006015447A1 true DE102006015447A1 (de) 2007-10-11
DE102006015447B4 DE102006015447B4 (de) 2012-08-16

Family

ID=38513247

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006015447A Expired - Fee Related DE102006015447B4 (de) 2006-03-31 2006-03-31 Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7745913B2 (de)
DE (1) DE102006015447B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851927B2 (en) 2006-12-19 2010-12-14 Infineon Technologies Ag Semiconductor component comprising a semiconductor chip and semiconductor component carrier with external connection strips
DE102009021083B4 (de) * 2008-05-13 2014-08-28 Infineon Technologies Ag Chipträger und Halbleiter-Bauelement

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US7994615B2 (en) * 2009-08-28 2011-08-09 International Rectifier Corporation Direct contact leadless package for high current devices
JP5473733B2 (ja) * 2010-04-02 2014-04-16 株式会社日立製作所 パワー半導体モジュール
JP2015176916A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置およびモジュール
US9653387B2 (en) 2015-07-24 2017-05-16 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9905500B2 (en) 2015-07-24 2018-02-27 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US10388539B2 (en) 2015-07-24 2019-08-20 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9735095B2 (en) 2015-07-24 2017-08-15 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9818674B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9620443B2 (en) 2015-07-24 2017-04-11 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US10128174B2 (en) 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9780019B2 (en) 2015-07-24 2017-10-03 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
EP3761359A1 (de) * 2019-07-03 2021-01-06 Nexperia B.V. Leitungsrahmenanordnung für ein halbleiterbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269694A1 (en) * 2003-05-02 2005-12-08 Luechinger Christoph B Ribbon bonding in an electronic package
US20060055011A1 (en) * 2004-09-16 2006-03-16 Semiconductor Components Industries, Llc Robust power semiconductor package
DE102004036905A1 (de) * 2004-07-29 2006-03-23 Infineon Technologies Ag Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6319755B1 (en) * 1999-12-01 2001-11-20 Amkor Technology, Inc. Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
JP2002208673A (ja) 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置およびパワーモジュール
JP4112816B2 (ja) * 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP2003229527A (ja) 2002-02-05 2003-08-15 Toyota Motor Corp 実装用電極板付パワー素子デバイス、実装用電極板付ｉｇｂｔ、パワー素子モジュール、パワー素子ウェーハ、実装用電極板付パワー素子デバイスの製造方法、およびパワー素子モジュールの製造方法
JP2003258180A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US7633140B2 (en) * 2003-12-09 2009-12-15 Alpha And Omega Semiconductor Incorporated Inverted J-lead for power devices
JP4658481B2 (ja) * 2004-01-16 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
DE102004041088B4 (de) 2004-08-24 2009-07-02 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US20070045785A1 (en) * 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US7608916B2 (en) * 2006-02-02 2009-10-27 Texas Instruments Incorporated Aluminum leadframes for semiconductor QFN/SON devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269694A1 (en) * 2003-05-02 2005-12-08 Luechinger Christoph B Ribbon bonding in an electronic package
DE102004036905A1 (de) * 2004-07-29 2006-03-23 Infineon Technologies Ag Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US20060055011A1 (en) * 2004-09-16 2006-03-16 Semiconductor Components Industries, Llc Robust power semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851927B2 (en) 2006-12-19 2010-12-14 Infineon Technologies Ag Semiconductor component comprising a semiconductor chip and semiconductor component carrier with external connection strips
DE102009021083B4 (de) * 2008-05-13 2014-08-28 Infineon Technologies Ag Chipträger und Halbleiter-Bauelement

Also Published As

Publication number Publication date
US20070228556A1 (en) 2007-10-04
US7745913B2 (en) 2010-06-29
DE102006015447B4 (de) 2012-08-16

Similar Documents

Publication Publication Date Title
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE102005006333B4 (de) Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102005039478B4 (de) Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE10352946B4 (de) Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE102006060484B4 (de) Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE3930858C2 (de) Modulaufbau
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102004036905A1 (de) Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102007002807B4 (de) Chipanordnung
DE102006058695B4 (de) Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement
DE102005011159B4 (de) Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE102019113021A1 (de) Elektronikkomponente für ein Fahrzeug mit verbesserter elektrischer Kontaktierung eines Halbleiterbauelements sowie Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0023488000

Effective date: 20120405

R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20121117

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee