JP2003229527A - 実装用電極板付パワー素子デバイス、実装用電極板付ｉｇｂｔ、パワー素子モジュール、パワー素子ウェーハ、実装用電極板付パワー素子デバイスの製造方法、およびパワー素子モジュールの製造方法 - Google Patents

実装用電極板付パワー素子デバイス、実装用電極板付ｉｇｂｔ、パワー素子モジュール、パワー素子ウェーハ、実装用電極板付パワー素子デバイスの製造方法、およびパワー素子モジュールの製造方法

Info

Publication number
JP2003229527A
JP2003229527A JP2002027755A JP2002027755A JP2003229527A JP 2003229527 A JP2003229527 A JP 2003229527A JP 2002027755 A JP2002027755 A JP 2002027755A JP 2002027755 A JP2002027755 A JP 2002027755A JP 2003229527 A JP2003229527 A JP 2003229527A
Authority
JP
Japan
Prior art keywords
power element
electrode plate
mounting
electrode
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002027755A
Other languages
English (en)
Inventor
Kyosuke Ohashi
恭介 大橋
Akio Kitami
明朗 北見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2002027755A priority Critical patent/JP2003229527A/ja
Publication of JP2003229527A publication Critical patent/JP2003229527A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 簡単な構造で、素子の破壊を防止し、より太
いワイヤボンディング用ワイヤを使用でき、ワイヤボン
ディングの工程を簡素にする、パワー素子デバイスを提
供することである。 【解決手段】 パワー素子デバイスは、実装用電極板
付ＩＧＢＴ５３と、その内部に実装用電極板付ＩＧＢＴ
５３を収納する筐体からなる。実装用電極板付ＩＧＢＴ
５３は、ＩＧＢＴチップ３の、複数に区分されたエミッ
タ電極セルの配置に対応して複数のハンダ層５５が設け
られ、そのハンダ層５５の上に、一枚の実装用電極板５
７が位置決めされて設けられる。実装用電極板５７は、
ワイヤ５９により筐体５のエミッタ電極取出部１１に接
続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、実装用電極板付パ
ワー素子デバイス、実装用電極板付ＩＧＢＴ、パワー素
子モジュール、パワー素子ウェーハ、実装用電極板付パ
ワー素子デバイスの製造方法、およびパワー素子モジュ
ールの製造方法に関する。
【０００２】
【従来の技術】電気自動車の電力供給制御に用いられる
インバータには、パワー制御素子として、ＩＧＢＴ（Ｉ
ｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａ
ｎｓｉｓｔｏｒ）の半導体チップをパッケージに実装し
たパワー素子デバイスが用いられる。そして、その実装
には、大電流を正確に制御するため、ＩＧＢＴチップ自
体のばらつき、チップ内部における電流の流れの均一
性、発熱による動作不安定の防止、電流をＩＧＢＴチッ
プから外部に取り出すためのワイヤボンディングに用い
るワイヤ径の太さ等につき工夫が要求される。
【０００３】図１に従来用いられるパワー素子デバイス
１の断面図を示す。パワー素子デバイス１は、電力供給
制御を行うＩＧＢＴチップ３と、その内部にＩＧＢＴチ
ップ３を収納して外部環境から保護し、電力制御に伴う
発熱を外部に効率よく放熱し、ＩＧＢＴチップ３のコレ
クタ電極、エミッタ電極および制御電極と接続し外部に
各接続端子として取り出すための筐体５からなる。筐体
５は、樹脂製の直方体の箱で、底面に放熱性の良い金属
材料等を用いた放熱板７を備え、上面の開口部には図示
されていないフタが設けられ、筐体５全体を封止するこ
とができる。なお、樹脂以外の材料を用い、直方体以外
の形状を持つ筐体が用いられることもある。
【０００４】筐体５の内部には、放熱板７にハンダ付け
で取付けられ、ＩＧＢＴチップ３をダイボンディング
し、それによってコレクタ電極の役割をするための金属
層を上面に有する絶縁板９が設けられる。また、ＩＧＢ
Ｔチップ３の各電極とワイヤボンディングにより接続す
るため、樹脂製の箱の内部に銅やアルミ製の金属ターミ
ナルを配設したエミッタ電極取出部１１、制御電極取出
部１３およびコレクタ電極取出部が設けられる。各電極
取出部は、図示されていない外部への各接続端子にそれ
ぞれ接続される。断面図である図１においてコレクタ電
極取出部の表示は省略した。
【０００５】図２は、図１のパワー素子デバイス１にお
ける、ＩＧＢＴチップ３周りの斜視図である。絶縁板９
は、上面にＩＧＢＴチップダイボンディング用の金属層
１５を備えた絶縁材料１７で、その下面は金属層１９で
覆われる。放熱板７と絶縁板９の下面の金属層１９との
間はハンダ層２１で固定される。絶縁板９の上面の金属
層１５にＩＧＢＴチップ３がハンダ付けによりダイボン
ディングされ取付けられる。
【０００６】ＩＧＢＴチップ３は、チップの下面が適当
なオーミック処理が施されたコレクタ３１で、上面に薄
膜の配線材料からなるエミッタ電極と制御電極３５とを
備える。制御電極はゲート電極と呼ばれることもある。
ＩＧＢＴチップ３のコレクタからエミッタに流れる電流
の制御をチップ内で均一に行い、場所的な制御の時間遅
れの発生や、場所的な電流の集中の発生等を防止するた
め、エミッタ電極は複数のエミッタ電極セル３３に区分
されて設けられ、個々のエミッタ電極セル３３に近接し
て制御電極３５からの信号線が配置される。
【０００７】複数のエミッタ電極セル３３は、それぞれ
ワイヤ４１により、筐体のエミッタ電極取出部に接続さ
れる。この際、ワイヤとエミッタ電極セル３３との接続
面積を大きくとるために、各エミッタ電極セル３３に二
箇所以上のワイヤボンディングポイントが設けられる場
合がある。制御電極３５もワイヤ４３により筐体の制御
電極取出部に接続される。また、チップ下面のオーミッ
ク処理が施されたコレクタ３１と絶縁板９の金属層１５
との間は、上述のようにハンダ層３７で固定されるの
で、同時に電気的導通もとられて、金属層１５はコレク
タ電極の役割を備える。金属層１５は、図示されていな
いコレクタ電極取出部にワイヤ３９により接続される。
【０００８】
【発明が解決しようとする課題】このように、ＩＧＢＴ
チップの実装について、複数に区分されたエミッタ電極
セルのおのおのから、一または複数のワイヤボンディン
グスポットを経て、筐体のエミッタ電極取り出し部にワ
イヤボンディングする等の工夫を行っても、電力を安定
して制御し供給するためには、以下の問題があった。
【０００９】大電流をエミッタ電極から外部に取り出す
ためには、太いワイヤを用い、接続面積を広くし、強固
にワイヤボンディングすることが必要である。しかし、
ワイヤボンディングを行うエミッタ電極の直下はＩＧＢ
Ｔの素子領域であるので、薄膜の電極配線材料を隔てた
素子領域の直上で強固なワイヤボンディングを行う際に
素子破壊を招く。素子破壊を起こさないためには、例え
ば超音波ワイヤボンディングを行う際の超音波出力、押
付け圧力に制限が加えられ、その下で強固なワイヤボン
ディングを行うには微妙な条件設定を伴い、場合によっ
ては所期の強固なワイヤボンディングが困難になる。
【００１０】また、上述したように、ＩＧＢＴチップ内
で場所的な制御の時間遅れや、電流の集中等が起こらな
いように、エミッタ電極は複数のエミッタ電極セルに区
分されて設けられるので、個々のエミッタ電極セルのワ
イヤボンディング可能面積が小さくなり、ワイヤボンデ
ィングに用いるワイヤの径に制限があり、例えば３００
μｍより太くすることが困難であった。
【００１１】また、エミッタ電極から電流を取り出すの
に、複数のエミッタ電極セルから個別にワイヤボンディ
ングが必要で、しかも各エミッタ電極セルにおいて複数
のワイヤボンディングポイントがある場合が多く、作業
が複雑かつノウハウを要し、工数が増大する。
【００１２】また、上述のパワー素子デバイスは、一個
の半導体チップに一個のＩＧＢＴを含むＩＧＢＴチップ
を筐体内に実装したものであるが、システムの取り扱う
電力が大きく、一個のＩＧＢＴチップの能力では所望の
電力供給制御が不十分なときに、複数のＩＧＢＴチップ
を並列接続して一個の筐体内に実装するＩＧＢＴモジュ
ールを用いることがあるが、このときは上記の問題点の
ほかにさらに困難な問題がある。
【００１３】すなわち、並列に接続されたＩＧＢＴチッ
プの間では、同一の制御信号に対し同一の応答が求めら
れる。もし応答性に差が生ずると、ＩＧＢＴチップの間
で流れる電流に差が生じ、発熱が異なり、素子の温度に
差が出る。素子の温度に差が生ずると、素子の制御特性
の温度特性から、さらに流れる電流の差が広がる。この
ようにして、一個のＩＧＢＴチップの時には起こらない
素子の暴走が発生する。
【００１４】したがって、複数のＩＧＢＴチップを並列
接続したＩＧＢＴモジュールについては、特性の近接し
たＩＧＢＴチップを選別する必要があるほか、ワイヤボ
ンディングについても、素子の特性に差が生じないよう
細心の条件設定が必要となる。
【００１５】本発明は、かかる従来技術の課題を解決
し、簡単な構造で、素子の破壊を防止し、より太いワイ
ヤボンディング用ワイヤを使用でき、ワイヤボンディン
グの工程を簡素にする、実装用電極板付パワー素子デバ
イス、実装用電極板付ＩＧＢＴ、パワー素子ウェーハを
提供し、低い製造コストの実装用電極板付パワー素子デ
バイスの製造方法を提供することである。
【００１６】また、本発明の他の目的は、簡単な構造
で、複数のパワー素子の間における特性の差を防止し、
ワイヤボンディングの工程を簡素にするパワー素子モジ
ュールを提供し、低い製造コストの実装用電極板付パワ
ー素子モジュールの製造方法を提供することである。
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る実装用電極板付パワー素子デバイス
は、チップの下面にコレクタ電極、上面にエミッタ電極
と制御電極とを有するパワー素子チップを備えるパワー
素子デバイスにおいて、エミッタ電極にハンダ層を介
し、金属材料の実装用電極板を設けたことを特徴とす
る。
【００１８】また、本発明に係る実装用電極板付パワー
素子デバイスにおいて、上記パワー素子チップはエミッ
タ電極を複数備え、上記実装用電極板は上記複数のエミ
ッタ電極を共通接続することが好ましい。
【００１９】また、本発明に係る実装用電極板付パワー
素子デバイスにおいて、上記パワー素子はＩＧＢＴであ
ることが好ましい。
【００２０】また、本発明に係る実装用電極板付パワー
素子モジュールは、チップの下面にコレクタ電極、上面
にエミッタ電極と制御電極を有するパワー素子を複数含
むパワー素子モジュールチップを備えるパワー素子モジ
ュールにおいて、上記複数のパワー素子のそれぞれのエ
ミッタ電極に設けられたハンダ層を介し、それぞれのエ
ミッタ電極を共通接続した金属材料の実装用共通電極板
を有することを特徴とする。
【００２１】また、本発明に係る実装用電極板付パワー
素子モジュールにおいて、前記パワー素子はＩＧＢＴで
あることが好ましい。
【００２２】また、本発明に係るパワー素子ウェーハ
は、チップの下面にコレクタ電極、上面にエミッタ電極
と制御電極を有するパワー素子を多数配置したパワー素
子ウェーハにおいて、各パワー素子ごとに、エミッタ電
極にハンダ層を介し、金属材料の実装用電極板を設けた
ことを特徴とする。
【００２３】また、本発明に係るパワー素子ウェーハ
は、チップの下面にコレクタ電極、上面にエミッタ電極
と制御電極を有するパワー素子を多数配置したパワー素
子ウェーハにおいて、複数のパワー素子ごとに、エミッ
タ電極にハンダ層を介し、エミッタ電極を共通接続する
金属材料の実装用電極板を設けたことを特徴とする。
【００２４】また、本発明に係る実装用電極板付パワー
素子デバイスの製造方法は、チップの下面にコレクタ電
極、上面にエミッタ電極と制御電極を有するパワー素子
を多数配置したパワー素子ウェーハを用いるパワー素子
デバイスの製造方法において、各パワー素子のエミッタ
電極の上面に、エミッタ電極と電気的に導通するハンダ
層をおのおの設けるハンダ層形成工程と、上記各ハンダ
層の上面に、位置決めして金属材料の実装用電極板を配
置し、加熱によりハンダ層と接合し、電気的に導通させ
る実装用電極板接合工程と、ウェーハを各パワー素子の
チップに分離するチップダイシング工程と、を備えるこ
とを特徴とする。
【００２５】また、本発明に係る実装用電極板付パワー
素子モジュールの製造方法は、チップの下面にコレクタ
電極、上面にエミッタ電極と制御電極を有するパワー素
子を多数配置したパワー素子ウェーハを用いて、複数の
パワー素子を含むパワー素子モジュールの製造方法にお
いて、各パワー素子のエミッタ電極の上面に、エミッタ
電極と電気的に導通するハンダ層を設けるハンダ層形成
工程と、上記複数のパワー素子ごとに、それぞれのハン
ダ層の上面に、エミッタ電極を共通接続する金属材料の
実装用共通電極板を位置決めして配置し、加熱によりハ
ンダ層と接合し、電気的に導通させる実装用共通電極板
接合工程と、実装用共通電極板で接合された上記複数の
パワー素子ごとに、ウェーハから分離するモジュールダ
イシング工程と、を備えることを特徴とする。
【００２６】本発明に係る実装用電極板付パワー素子デ
バイスは、パワー素子のエミッタ電極にハンダ層を介
し、金属材料の実装用電極板を設ける。実装用電極板の
材質は、銅、アルミニウム、モリブデン、銅とモリブデ
ンの合金、銅−インバー−銅を用いることができる。実
装用電極板の厚みは０．２ｍｍから０．５ｍｍが好まし
い。
【００２７】したがってハンダ層および実装用電極板の
厚みはエミッタ配線材料の厚みの数μｍに比して十分に
厚く、その実装用電極板の上でワイヤボンディングを行
うことができるので、パワー素子の破壊を防止し、より
太いワイヤボンディング用ワイヤを使用でき、ワイヤボ
ンディングの本数を減らせてその工程が簡素になる。
【００２８】また、本発明に係る実装用電極板付パワー
素子デバイスにおいて、一個のパワー素子がエミッタ電
極を複数備えていても、実装用電極板は複数のエミッタ
電極を共通接続するので、区分されたエミッタ電極の狭
い面積に関係なく、広い面積の実装用電極板の上でワイ
ヤボンディングができる。したがって、より太いワイヤ
ボンディング用ワイヤを用いることができる。
【００２９】また、本発明に係る実装用電極板付パワー
素子デバイスにおいて、上記パワー素子はＩＧＢＴであ
ることが好ましい。ＩＧＢＴのほか、パワーバイポーラ
トランジスタ、パワーＭＯＳトランジスタであっても良
い。パワーバイポーラトランジスタの場合、制御電極は
ベース電極と呼ばれ、パワーＭＯＳトランジスタのとき
は、コレクタ電極はドレイン電極、エミッタ電極はソー
ス電極と呼ばれても良い。
【００３０】また、本発明に係る実装用電極板付パワー
素子モジュールは、一個のチップに複数のパワー素子を
含むパワー素子モジュールチップを用いて、チップ内の
複数のパワー素子のそれぞれのエミッタ電極にハンダ層
を設け、その上にそれぞれのエミッタ電極を共通接続す
る金属材料の実装用共通電極板を設ける。
【００３１】ここで、一個のチップ内の複数のパワー素
子は、パワー素子ウェーハの中で近接配置された素子で
あるので、その間の特性のばらつきは少ない。したがっ
て、パワー素子モジュールを構成する複数のパワー素子
の間における特性の差を防止することができる。さら
に、パワー素子の素子領域の上に配置された、薄膜の配
線材料の厚みに比して十分に厚いハンダ層と実装用共通
電極板の上で、複数のパワー素子に共通のワイヤボンデ
ィングを行うことができるので、ワイヤボンディングに
よるパワー素子の間における特性の差を防止し、パワー
素子の破壊を防止し、より太いワイヤボンディング用ワ
イヤを使用でき、ワイヤボンディングの本数を減らせて
その工程が簡素になる。
【００３２】また、本発明に係る実装用電極板付パワー
モジュールにおいて、前記パワー素子はＩＧＢＴである
ことが好ましい。ＩＧＢＴのほか、パワーバイポーラト
ランジスタ、パワーＭＯＳトランジスタであっても良
い。
【００３３】また、本発明に係る実装用電極板付パワー
素子デバイスの製造方法は、パワー素子を多数配置した
パワー素子ウェーハを用いて、半導体製造技術により、
ウェーハ単位でハンダ層形成工程と、実装用電極板接合
工程と、チップダイシング工程を行う。したがって、低
いコストで実装用電極板付パワー素子デバイスを製造す
ることができる。本発明に係る実装用電極板付パワー素
子モジュールの製造方法についても、同様にパワー素子
ウェーハを用い、低いコストで実装用電極板付パワー素
子モジュールを製造することができる。
【００３４】ハンダ層と実装用電極板との位置決めに
は、ハンダ層の配置ピッチにあわせ、実装用電極板を落
とし込む位置決め穴をウェーハ全面に渡り設けた位置決
め治具を用い、ウェーハ全面領域に渡り一括位置決めを
行うことができる。また実装用電極板の材質と同じ材質
で、ウェーハ外形とほぼ同じ大きさの平板を、ハンダ層
を介してウェーハ全面にハンダ付けし、その状態で所定
のダイシングを行って実装用電極板付パワー素子デバイ
スに分離することもできる。さらに、実装用電極板の材
質と同じ材質で、ウェーハ外形とほぼ同じ大きさの板
に、予め所定のダイシングピッチにあわせ分離しない程
度の深さの切り込み溝を入れ、その溝付板を、ハンダ層
を介してウェーハ全面にハンダ付けし、その状態で所定
のダイシングを行って実装用電極板付パワー素子デバイ
スに分離することもできる。
【００３５】実装用電極板付パワー素子モジュールの製
造方法におけるハンダ層と実装用共通電極板との位置決
めは、上述の実装用電極板付パワー素子デバイスの製造
方法で用いられる位置決め方法を、位置決めピッチをパ
ワー素子モジュール配置のピッチに変更して用いること
ができる。
【００３６】
【発明の実施の形態】以下、図面を用いて本発明に係る
実施の形態につき詳細に説明する。説明の便宜上、パワ
ー素子はＩＧＢＴであるとして進めるが、その他のパワ
ー素子、例えばパワーバイポーラトランジスタ、パワー
ＭＯＳトランジスタについても適用できる。また、図
１、図２と共通の要素には同一の符号を付し、説明を省
略する。
【００３７】図３は、実装用電極板付ＩＧＢＴをパッケ
ージに実装したパワー素子デバイス５１の断面図であ
る。パワー素子デバイス５１は、実装用電極板付ＩＧＢ
Ｔ５３と、その内部に実装用電極板付ＩＧＢＴ５３を収
納する筐体５からなる。実装用電極板付ＩＧＢＴ５３
は、ＩＧＢＴチップ３のエミッタ電極にハンダ層５５を
介し、金属材料の実装用電極板５７を設けてなる。ＩＧ
ＢＴチップ３、筐体５の細部については図１、図２と同
じである。
【００３８】図４は、図３のパワー素子デバイス５１に
おける、実装用電極板付ＩＧＢＴ５３周りの斜視図であ
る。ＩＧＢＴチップ３の、複数に区分されたエミッタ電
極セルの配置に対応して複数のハンダ層５５が設けら
れ、そのハンダ層５５の上に、一枚の実装用電極板５７
が位置決めされて設けられる。実装用電極板５７は、ワ
イヤ５９により筐体５のエミッタ電極取出部１１に接続
される。
【００３９】実装用電極板５７の材質は、銅、アルミニ
ウム、モリブデン、銅とモリブデンの合金、銅−インバ
ー−銅を用いることができる。実装用電極板５７はワイ
ヤボンディング性を向上させる表面処理を施すことが好
ましい。表面処理にはニッケルメッキを用いることがで
きる。実装用電極板５７の厚みは０．２ｍｍから０．５
ｍｍが好ましく、さらに好ましくは０．２ｍｍから０．
３ｍｍの範囲が良い。
【００４０】ハンダ層５５の厚みは、０．１ｍｍから
０．５ｍｍが好ましく、さらに好ましくは０．２ｍｍか
ら０．３ｍｍの範囲が良い。
【００４１】ワイヤ５９の材質は純アルミニウムまたは
シリコン入りアルミニウムを用いることができる。ワイ
ヤ５９の径は５００μｍ以上が好ましい。
【００４２】この構造においては、ハンダ層５５および
実装用電極板５７の厚みは、エミッタ配線材料の厚みの
数μｍに比して十分に厚く、しかも区分されたエミッタ
電極セルの実装可能面積に比し十分広い面積の実装用電
極板５７の上でワイヤボンディングを行うことができ
る。したがって、パワー素子の破壊を防止し、より太い
ワイヤボンディング用ワイヤ５９を使用でき、ワイヤボ
ンディングの本数を減らせてその工程が簡素になる。
【００４３】実装用電極板付ＩＧＢＴを製造するには、
個々のＩＧＢＴチップにハンダ層を介し実装用電極板を
設ける方法の他に、ＩＧＢＴチップを多数配置したＩＧ
ＢＴウェーハを用いる方法が好ましい。図５は、ＩＧＢ
Ｔウェーハを用いて、かかる構造の実装用電極板付ＩＧ
ＢＴを製造するときのフローチャートである。図６に示
すＩＧＢＴウェーハの断面構造図を適宜用いながら、実
装用電極板付ＩＧＢＴの製造方法を説明する。
【００４４】Ｓ１は、素子形成工程で、公知のＩＧＢＴ
製造半導体プロセスを用いて、ウェーハ内にＩＧＢＴ素
子を所定の配置ピッチにしたがって多数形成する工程で
ある。図６（ａ）は、素子が形成されたＩＧＢＴウェー
ハ６１の構造断面図であるが、以下の説明に必要なエミ
ッタ電極６３のみを表示し、他の素子要素は省略してあ
る。エミッタ電極６３は、一個のＩＧＢＴ素子当たり複
数のエミッタ電極セルに区分されているが、図が煩雑に
なるため、一個のＩＧＢＴ素子当たり一個のエミッタ電
極６３として表わしてある。
【００４５】Ｓ３は、電極表面処理工程で、次工程のハ
ンダ層形成に先立ち、ハンダ層とのオーミックコンタク
トを良好に保つために、エミッタ電極表面を所定の電極
表面処理を行う工程である。電極表面処理は、エミッタ
電極表面をメッキ処理することで行うことができる。ま
た、電極処理ガスまたは電極表面処理液で軽くエッチン
グ処理することもできる。
【００４６】Ｓ５は、ハンダ層形成工程で、エミッタ電
極の上にハンダ層を設ける工程である。エミッタ電極の
配置にあわせハンダ層を設けるには、エミッタ電極の配
置にあわせたハンダマスクを用いてハンダペーストを印
刷することで行うことができる。この工程に対応する図
６（ｂ）では、ハンダ層６５が、ハンダマスク６７を用
い、ハンダペーストをいわゆるスクリーン印刷法でエミ
ッタ電極６３の配置にあわせ形成している。ハンダマス
クを用いてハンダペーストを印刷する方法の他、エミッ
タ電極部分を残して他の部分をハンダレジストで覆い、
ハンダメッキを行うことでハンダ層を形成してもよい。
【００４７】Ｓ７は、電極板配置工程で、ハンダ層の上
面に、位置決めして実装用電極板を配置する工程であ
る。この工程に対応する図６（ｃ）では、ハンダ層６５
の上面に実装用電極板６９が位置決め治具７１を用いて
配置される。
【００４８】図７は、位置決め治具７１とＩＧＢＴウェ
ーハ６１の関係を示す図で、位置決め治具７１には、ハ
ンダ層６５の配置ピッチにあわせ、実装用電極板６９を
落とし込む位置決め穴を設けられる。位置決め治具７１
の大きさをＩＧＢＴウェーハ６１の全面領域を覆う大き
さにすることで、ＩＧＢＴウェーハ６１全面領域に渡り
ハンダ層６５と実装用電極板６９との間の一括位置決め
を行うことができる。
【００４９】Ｓ９は、リフロー工程で、実装用電極板を
位置決めして配置したウェーハを、所定のリフロー条件
のもとでリフロー炉の中を通す工程である。この工程に
より、ハンダ層が溶け、実装用電極板と濡れて、リフロ
ー後の冷却により電気的な導通を保って固定される。
【００５０】Ｓ１１は、ダイシング工程で、ＩＧＢＴ素
子の配置にあわせ、ウェーハをダイシングソーを用い
て、個々の実装用電極板付ＩＧＢＴに分離する工程であ
る。この工程に対応する図６（ｄ）において、ＩＧＢＴ
ウェーハが、その厚み分ダイシングソーにより切り込み
が入れられ、個々の実装用電極板付ＩＧＢＴ７３に分離
される様子が示される。
【００５１】Ｓ１３は、パッケージ配置工程で、実装用
電極板付ＩＧＢＴが筐体内に配置される工程で、実装用
電極板付ＩＧＢＴの下面と、筐体の絶縁板の上に設けら
れた金属板との間がハンダ付けにより接合される。
【００５２】Ｓ１５は、ワイヤボンディング工程で、実
装用電極板付ＩＧＢＴの実装用電極板と筐体のエミッタ
電極取出部との間が５００μｍ以上の太いワイヤを用い
てワイヤボンディングにより接続される。実装用電極板
付ＩＧＢＴのエミッタ電極と筐体のエミッタ電極取出部
との間もワイヤボンディングにより接続され、コレクタ
電極の役割を持つ絶縁板の上に設けられた金属板と筐体
のコレクタ電極取出部との間もワイヤボンディングで接
続される。
【００５３】Ｓ１７は封止工程で、筐体上部の開口部が
フタにより覆われ、封止材を用いて気密に封止される工
程である。このようにしてパワー素子デバイスが製造さ
れる。
【００５４】図８と図９に、実装用電極板をウェーハ単
位で一括位置決めする他の方法を示す。図８に示すよう
に、この方法では、実装用電極板の材質と同じ材質で、
ＩＧＢＴウェーハ６１の外形とほぼ同じ大きさの平板７
５を用いる。図９は、図６にならってウェーハ断面構造
図で、実装用電極板付ＩＧＢＴを製造する手順を示した
もので、図９（ａ）は、平板７５をＩＧＢＴウェーハ６
１のハンダ層６５の上に配置し、リフローにより平板７
５をＩＧＢＴウェーハ６１全面にハンダ付けした状態を
示す。図９（ｂ）は、その状態で平板７５も含めて所定
のダイシングを行い、個々の実装用電極板付ＩＧＢＴ７
３に分離する様子を示した図である。
【００５５】図１０と図１１は、実装用電極板をウェー
ハ単位で一括位置決めするさらに他の方法を示したもの
である。図１０に示すように、この方法では、実装用電
極板の材質と同じ材質で、ウェーハ外形とほぼ同じ大き
さの板に、予め所定のダイシングピッチにあわせ分離し
ない程度の深さの切り込み溝を入れた溝付板７７を用い
る。図１１は、図６にならってウェーハ断面構造図で、
実装用電極板付ＩＧＢＴを製造する手順を示したもの
で、図１１（ａ）は、溝付板７７をＩＧＢＴウェーハ６
１のハンダ層６５の上に配置し、リフローにより溝付板
７７をＩＧＢＴウェーハ６１全面にハンダ付けした状態
を示す。図１１（ｂ）は、その状態で溝付板７７も含め
て所定のダイシングを行い、個々の実装用電極板付ＩＧ
ＢＴ７３に分離する様子を示した図である。
【００５６】ＩＧＢＴ素子を用いるシステムの取り扱う
電力が大きく、一個のＩＧＢＴ素子の能力では所望の電
力供給制御が不十分なときに、複数のＩＧＢＴ素子を並
列接続したパワー素子モジュールとして用いられる。こ
の場合でも、実装用電極板付パワー素子モジュールが本
発明により実現できる。
【００５７】図１２（ａ）は、実装用電極板付のＩＧＢ
Ｔモジュールチップを筐体に実装した状態の部分斜視
図、図１２（ｂ）は、この場合のＩＧＢＴウェーハのダ
イシング工程の構造断面図である。パワー素子モジュー
ル８１は、二個分のＩＧＢＴ素子が分離されずに一チッ
プの状態にあるＩＧＢＴモジュールチップ８３を備え
る。そして、ＩＧＢＴモジュールチップ８３に含まれる
二個のＩＧＢＴ素子のそれぞれのエミッタ電極にハンダ
層８５，８７が設けられ、そのハンダ層８５，８７の上
面に一個の実装用共通電極板８９が設けられる。そし
て、ＩＧＢＴウェーハを用いて実装用電極板付のＩＧＢ
Ｔモジュールチップを製造するには、図１２（ｂ）に示
すように、二個のＩＧＢＴ素子単位でダイシングを行
う。その他の工程は、単体の実装用電極板付ＩＧＢＴデ
バイスの製造方法と同様である。
【００５８】この構造においては、ＩＧＢＴウェーハ内
で隣接するＩＧＢＴ素子を実装用共通電極板で共通化す
るので、パワー素子モジュールを構成する二個のＩＧＢ
Ｔ素子の間における特性の差を防止することができる。
また、実装用共通電極板の上で、二個のＩＧＢＴ素子に
共通のワイヤボンディングを行うことができるので、ワ
イヤボンディングによるＩＧＢＴ素子の間における特性
の差を防止できる。
【００５９】
【発明の効果】本発明に係る実装用電極板付パワー素子
デバイス、実装用電極板付ＩＧＢＴ、パワー素子ウェー
ハは、簡単な構造で、素子の破壊を防止し、より太いワ
イヤボンディング用ワイヤを使用でき、ワイヤボンディ
ングの工程を簡素にできる。また、本発明に係る実装用
電極板付パワー素子デバイスの製造方法は、低い製造コ
ストの実装用電極板付パワー素子デバイスを提供するこ
とができる。
【００６０】また、本発明の実装用電極板付パワー素子
モジュールは、簡単な構造で、複数のパワー素子の間に
おける特性の差を防止できる。また、本発明に係る実装
用電極板付パワー素子モジュールの製造方法は、低い製
造コストで実装用電極板付パワー素子モジュールを提供
できる。
【図面の簡単な説明】
【図１】 従来用いられるパワー素子デバイスの断面図
である。
【図２】 従来用いられるパワー素子デバイスにおけ
る、ＩＧＢＴチップ周りの斜視図である。
【図３】 本発明に係る実施の形態の、実装用電極板付
ＩＧＢＴをパッケージに実装したパワー素子デバイスの
断面図である。
【図４】 本発明に係る実施の形態の、パワー素子デバ
イスにおける、実装用電極板付ＩＧＢＴ周りの斜視図で
ある。
【図５】 本発明に係る実施の形態において、ＩＧＢＴ
ウェーハを用いて、実装用電極板付ＩＧＢＴを製造する
ときのフローチャートである。
【図６】 本発明に係る実施の形態において、ＩＧＢＴ
ウェーハを用いて、実装用電極板付ＩＧＢＴを製造する
ときの、工程ごとのＩＧＢＴウェーハの断面構造図であ
る。
【図７】 本発明に係る実施の形態において、位置決め
治具とＩＧＢＴウェーハの関係を示す斜視図である。
【図８】 本発明に係る実施の形態において、実装用電
極板をウェーハ単位で一括位置決めする他の方法を示す
斜視図である。
【図９】 本発明に係る実施の形態において、図８に示
す方法についてのＩＧＢＴウェーハの断面構造図であ
る。
【図１０】 本発明に係る実施の形態において、実装用
電極板をウェーハ単位で一括位置決めするさらに他の方
法を示す斜視図である。
【図１１】 本発明に係る実施の形態において、図１０
に示す方法についてのＩＧＢＴウェーハの断面構造図で
ある。
【図１２】 本発明に係る実施の形態の実装用電極板付
パワーモジュールにおいて、図１２（ａ）は、実装用電
極板付のＩＧＢＴモジュールチップを筐体に実装した状
態の部分斜視図、図１２（ｂ）は、この場合について
の、ＩＧＢＴウェーハのダイシング工程の構造断面図で
ある。
【符号の説明】
１，５１ パワー素子デバイス、３ ＩＧＢＴチップ、
５ 筐体、７ 放熱板、９ 絶縁板、１１ エミッタ電
極取出部、１３ 制御電極取出部、１５ 金属層、１７
絶縁材料、１９ 金属層、２１，３７，５５，６５，
８５，８７ ハンダ層、３１ コレクタ、３３ エミッ
タ電極セル、３５ 制御電極、３９、５９ ワイヤ（コ
レクタ）、４１ ワイヤ（エミッタ）、４３ ワイヤ
（制御電極）、５３，７３ 実装用電極板付ＩＧＢＴ、
５７，６９ 実装用電極板、６１ＩＧＢＴウェーハ、６
３ エミッタ電極、６７ ハンダマスク、７１ 位置決
め治具、７５ 平板、７７ 溝付板、８１ パワー素子
モジュール、８３ ＩＧＢＴモジュールチップ、８９実
装用共通電極板。
フロントページの続き (54)【発明の名称】 実装用電極板付パワー素子デバイス、実装用電極板付ＩＧＢＴ、パワー素子モジュール、パワー 素子ウェーハ、実装用電極板付パワー素子デバイスの製造方法、およびパワー素子モジュールの 製造方法

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 チップの下面にコレクタ電極、上面にエ
    ミッタ電極と制御電極とを有するパワー素子チップを備
    えるパワー素子デバイスにおいて、 エミッタ電極にハンダ層を介し、金属材料の実装用電極
    板を設けたことを特徴とする実装用電極板付パワー素子
    デバイス。
  2. 【請求項２】 請求項１に記載の実装用電極板付パワー
    素子デバイスにおいて、 上記パワー素子チップはエミッタ電極を複数備え、 上記実装用電極板は上記複数のエミッタ電極を共通接続
    することを特徴とする実装用電極板付パワー素子デバイ
    ス。
  3. 【請求項３】 請求項１または請求項２に記載の実装用
    電極板付パワー素子デバイスにおいて、 上記パワー素子はＩＧＢＴであることを特徴とする実装
    用電極板付パワー素子デバイス。
  4. 【請求項４】 チップの下面にコレクタ電極、上面にエ
    ミッタ電極と制御電極を有するパワー素子を複数含むパ
    ワー素子モジュールチップを備えるパワー素子モジュー
    ルにおいて、 上記複数のパワー素子のそれぞれのエミッタ電極に設け
    られたハンダ層を介し、それぞれのエミッタ電極を共通
    接続した金属材料の実装用共通電極板を有することを特
    徴とする実装用電極板付パワー素子モジュール。
  5. 【請求項５】 請求項４に記載の実装用電極板付パワー
    素子モジュールにおいて、 前記パワー素子はＩＧＢＴであることを特徴とする実装
    用電極板付パワー素子モジュール。
  6. 【請求項６】 チップの下面にコレクタ電極、上面にエ
    ミッタ電極と制御電極を有するパワー素子を多数配置し
    たパワー素子ウェーハにおいて、 各パワー素子ごとに、エミッタ電極にハンダ層を介し、
    金属材料の実装用電極板を設けたことを特徴とするパワ
    ー素子ウェーハ。
  7. 【請求項７】 チップの下面にコレクタ電極、上面にエ
    ミッタ電極と制御電極を有するパワー素子を多数配置し
    たパワー素子ウェーハにおいて、 複数のパワー素子ごとに、エミッタ電極にハンダ層を介
    し、エミッタ電極を共通接続する金属材料の実装用電極
    板を設けたことを特徴とするパワー素子ウェーハ。
  8. 【請求項８】 チップの下面にコレクタ電極、上面にエ
    ミッタ電極と制御電極を有するパワー素子を多数配置し
    たパワー素子ウェーハを用いるパワー素子デバイスの製
    造方法において、 各パワー素子のエミッタ電極の上面に、エミッタ電極と
    電気的に導通するハンダ層をおのおの設けるハンダ層形
    成工程と、 上記各ハンダ層の上面に、位置決めして金属材料の実装
    用電極板を配置し、加熱によりハンダ層と接合し、電気
    的に導通させる実装用電極板接合工程と、 ウェーハを各パワー素子のチップに分離するチップダイ
    シング工程と、を備えることを特徴とする実装用電極板
    付パワー素子デバイスの製造方法。
  9. 【請求項９】 チップの下面にコレクタ電極、上面にエ
    ミッタ電極と制御電極を有するパワー素子を多数配置し
    たパワー素子ウェーハを用いて、複数のパワー素子を含
    むパワー素子モジュールの製造方法において、 各パワー素子のエミッタ電極の上面に、エミッタ電極と
    電気的に導通するハンダ層を設けるハンダ層形成工程
    と、 上記複数のパワー素子ごとに、それぞれのハンダ層の上
    面に、エミッタ電極を共通接続する金属材料の実装用共
    通電極板を位置決めして配置し、加熱によりハンダ層と
    接合し、電気的に導通させる実装用共通電極板接合工程
    と、 実装用共通電極板で接合された上記複数のパワー素子ご
    とに、ウェーハから分離するモジュールダイシング工程
    と、を備えることを特徴とする実装用電極板付パワー素
    子モジュールの製造方法。
JP2002027755A 2002-02-05 2002-02-05 実装用電極板付パワー素子デバイス、実装用電極板付ｉｇｂｔ、パワー素子モジュール、パワー素子ウェーハ、実装用電極板付パワー素子デバイスの製造方法、およびパワー素子モジュールの製造方法 Pending JP2003229527A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002027755A JP2003229527A (ja) 2002-02-05 2002-02-05 実装用電極板付パワー素子デバイス、実装用電極板付ｉｇｂｔ、パワー素子モジュール、パワー素子ウェーハ、実装用電極板付パワー素子デバイスの製造方法、およびパワー素子モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002027755A JP2003229527A (ja) 2002-02-05 2002-02-05 実装用電極板付パワー素子デバイス、実装用電極板付ｉｇｂｔ、パワー素子モジュール、パワー素子ウェーハ、実装用電極板付パワー素子デバイスの製造方法、およびパワー素子モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2003229527A true JP2003229527A (ja) 2003-08-15

Family

ID=27749170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002027755A Pending JP2003229527A (ja) 2002-02-05 2002-02-05 実装用電極板付パワー素子デバイス、実装用電極板付ｉｇｂｔ、パワー素子モジュール、パワー素子ウェーハ、実装用電極板付パワー素子デバイスの製造方法、およびパワー素子モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2003229527A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008039907A (ja) * 2006-08-02 2008-02-21 Fuji Xerox Co Ltd 光導波路モジュール及びその製造方法
US7632718B2 (en) 2005-08-17 2009-12-15 Infineon Technologies Ag Semiconductor power component with a vertical current path through a semiconductor power chip
US7705436B2 (en) 2007-08-06 2010-04-27 Infineon Technologies Ag Semiconductor device with semiconductor chip and method for producing it
US7745913B2 (en) 2006-03-31 2010-06-29 Infineon Technologies Ag Power semiconductor component with a power semiconductor chip and method for producing the same
DE102011115887A1 (de) * 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
US9087833B2 (en) 2012-11-30 2015-07-21 Samsung Electronics Co., Ltd. Power semiconductor devices
EP2903023A1 (en) * 2014-01-30 2015-08-05 Hitachi Power Semiconductor Device, Ltd. Power semiconductor module
US9786627B2 (en) 2011-10-15 2017-10-10 Danfoss Silicon Power Gmbh Method for creating a connection between metallic moulded bodies and a power semiconductor which is used to bond to thick wires or strips
US10607962B2 (en) 2015-08-14 2020-03-31 Danfoss Silicon Power Gmbh Method for manufacturing semiconductor chips

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7632718B2 (en) 2005-08-17 2009-12-15 Infineon Technologies Ag Semiconductor power component with a vertical current path through a semiconductor power chip
US7745913B2 (en) 2006-03-31 2010-06-29 Infineon Technologies Ag Power semiconductor component with a power semiconductor chip and method for producing the same
JP2008039907A (ja) * 2006-08-02 2008-02-21 Fuji Xerox Co Ltd 光導波路モジュール及びその製造方法
US7705436B2 (en) 2007-08-06 2010-04-27 Infineon Technologies Ag Semiconductor device with semiconductor chip and method for producing it
DE102011115887A1 (de) * 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
US9318421B2 (en) 2011-10-15 2016-04-19 Danfoss Silicon Power Gmbh Power semiconductor chip with a metallic moulded body for contacting thick wires or strips and method for the production thereof
US9786627B2 (en) 2011-10-15 2017-10-10 Danfoss Silicon Power Gmbh Method for creating a connection between metallic moulded bodies and a power semiconductor which is used to bond to thick wires or strips
US9087833B2 (en) 2012-11-30 2015-07-21 Samsung Electronics Co., Ltd. Power semiconductor devices
EP2903023A1 (en) * 2014-01-30 2015-08-05 Hitachi Power Semiconductor Device, Ltd. Power semiconductor module
US10607962B2 (en) 2015-08-14 2020-03-31 Danfoss Silicon Power Gmbh Method for manufacturing semiconductor chips

Similar Documents

Publication Publication Date Title
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
JP5290963B2 (ja) 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子
US7642640B2 (en) Semiconductor device and manufacturing process thereof
JP5369798B2 (ja) 半導体装置およびその製造方法
JP2001210743A (ja) 半導体装置及びその製造方法
KR20010068290A (ko) 적층형 패키지 및 그 제조 방법
JP2003086737A (ja) 半導体装置
KR20030032816A (ko) 반도체장치
US6365433B1 (en) Semiconductor device and manufacturing method thereof
WO2005119896A1 (ja) インバータ装置
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
US5616886A (en) Wirebondless module package
JP2010034350A (ja) 半導体装置
JP2003229527A (ja) 実装用電極板付パワー素子デバイス、実装用電極板付ｉｇｂｔ、パワー素子モジュール、パワー素子ウェーハ、実装用電極板付パワー素子デバイスの製造方法、およびパワー素子モジュールの製造方法
KR20130063832A (ko) 반도체 패키지
US20050093121A1 (en) Chip package and substrate
JP4100332B2 (ja) 電子装置およびその製造方法
JP2020065017A (ja) 半導体サブアセンブリー及び半導体パワーモジュール
US11201099B2 (en) Semiconductor device and method of manufacturing the same
CN214848619U (zh) 智能功率模块
JP7472806B2 (ja) 半導体装置、パワーモジュール及び半導体装置の製造方法
JP2003218306A (ja) 半導体装置およびその製造方法
JP3036256B2 (ja) 半導体装置
KR20190085587A (ko) 고열전도성 반도체 패키지