JPH012399A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH012399A
JPH012399A JP62-158578A JP15857887A JPH012399A JP H012399 A JPH012399 A JP H012399A JP 15857887 A JP15857887 A JP 15857887A JP H012399 A JPH012399 A JP H012399A
Authority
JP
Japan
Prior art keywords
semiconductor
cap
metal layer
semiconductor mounting
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62-158578A
Other languages
English (en)
Other versions
JPH0775279B2 (ja
JPS642399A (en
Inventor
義徳 高崎
矢津 一
Original Assignee
イビデン株式会社
Filing date
Publication date
Application filed by イビデン株式会社 filed Critical イビデン株式会社
Priority to JP62158578A priority Critical patent/JPH0775279B2/ja
Priority claimed from JP62158578A external-priority patent/JPH0775279B2/ja
Publication of JPH012399A publication Critical patent/JPH012399A/ja
Publication of JPS642399A publication Critical patent/JPS642399A/ja
Publication of JPH0775279B2 publication Critical patent/JPH0775279B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業−1−の利用分野) 本発明は、外F!’I ta続用リードピンを備え、各
種の゛ド導体素子を搭載して使用される半導体装置であ
る、ビングリッドアレイに関し、その中に形成される半
導体素子を電磁波ノイズからシールドし、また内部の半
導体素子の電磁波ノイズをシールドするものである。
(従来の技術) 近年の半導体素子においては、その集積度は相当高度に
なっており、素子の動作も高速になってきている。この
ため産業用機器に設置される半導体!It置においそは
、安全1:、機器外部の電磁波ノイズの影響をうけない
ように確実にシールドする必要がある。また、内部回路
に8いても他の電子回路の干渉を受は易いのでシールド
を行ない、干渉をおこさないようにする必要がある。
そこて従来においては、シールド用の金属製の箱内に各
電子機器を設置したり、また電子機器の各回路を金属板
で形成したブロック内に設けることによりシールドし、
さらに電源部と各回路等とをお互いにできるたけ離れて
配置するようにしていた。ところが、従来の方法てはシ
ールド用の金属製の箱や金属板の体積、重量がかさみ、
また目的とするプリント配線板ごとに専用のシールド板
を必要とし、さらには同一プリント配線板上で各回路を
接近させることによる装置の小り化ができなかった。
(本発明か解決しようとする問題点) 本発明は以上のような経緯からなされたもので、その解
決しようと°するものは、半導体素子を実装する従来技
術における電磁シールド効果の不足である。
そして本発明の目的とするところは、簡単な構成てあっ
て、各を導体装置各に必要な電磁シールドを可能とする
半導体装置を提供することにある。すなわち、電磁シー
ルド化を可能とした半導体mlを用いることにより、各
種回路の混在な可能とし、構成される装置の小型軽驕化
を達成し1、さらに電磁波ノイズの大きい悪環境のもと
でも高い信頼性のある半導体装置を実現することである
(問題点を解決するための手段] 以りの問題点を解決するための本発明か採った手段を以
下図面に基づいて詳細に説明する。
第1図は本発明による半導体装置に半導体素子を搭載し
た状態を示す縦断面図であり、第2UAはその斜視図で
ある。第1図において、プラスチック材からなる半導体
搭載用基板(1)の半導体搭載面の裏面には少なくとも
1つのスルーホール(11)と接続され、かつ他の信号
パターンの隙間を埋めるように金属層(12)が形成さ
れている。また、前記基板(1)の半導体搭載面側には
、少なくとも1面もしくは全体を導電性材料、例えば金
属によって形成されたキャップ(5)が蔵置され、この
キャップ(5)は、前記基板(1)に植設された外部接
続用リートピン(3)の少なくとも1木とはんだ(4)
により接合されている。よって前記基板(1)の半導体
搭載面の裏面に形成された金属層(2)と、導電性材料
を使用したキャップ(5)とは、リードピン(3)によ
り′電気的に接続されている。
ここで前記リードビン(3)は電気回路のうち、電源ラ
インに接続される。
ところで、第1図および第乏図に示した本発明による半
導体装置においては、半導体ga用基板(1)の半導体
搭載面側に封止樹脂枠(6)が接着層(7)により接合
されており、半導体搭載部に半導体素子(8)を搭載し
、ワイヤーボンディングを施し、封止樹脂(lO)によ
り封止したのち、前記キャップ(5)を、リードビン(
コ)を貫通させて挿入設置された構造になっている。
また、第3図は本発明による半導体装置の他の実施例を
示す縦断面図であり、第4図はその斜視図である1、こ
の第3図および第4図に示した半導体装置においては、
前記基板(1)に配植されたリートピン(3)の反対面
側に半導体搭載面を有し、半導体搭載部周囲に封止樹脂
枠(6)が接着層(7)により接合されている。この半
導体搭載部に半導体素子(8)を搭載し、ワイヤーボン
デインクを施し、封11−樹脂(10)により封止した
のち、凸状に形成された金属製キャップ(5)が設置さ
れ、前記金属製キャップ(5)の一部に設けられた貞通
口において、前記基板(1)のスルーホール(11)及
びリートピン(3)とをはんだ(4)により電気的に接
続された構造となっている。
(発明の作用) 本発明が以上のような手段を採ることによって以下のよ
うな作用がある。
すなわち1本発明による半導体装置にあっては、第1図
に示すように半導体搭載用基板(りの半導体搭載面の裏
面に形成された少なくとも1つのスルーホール(11)
と接続され、かつ他の信号パターンの隙間を埋めるよう
に形成された金属層(12)と、前記基板(1)の半導
体ga面側に設置された少なくともその一面もしくは全
面が導゛屯製材料、例えば金属によって形成されたキャ
ップ(5)とが、リートピン(3)を介して電気的に接
続される。よって、前記基板(1)に搭載された半導体
素子(8)は、電源ラインに接続されたリードピン(コ
)と電気的に接続された、前記半導体搭載部裏面の金属
層(12)と導電性材料を使用したキャップ(5)とに
より囲まれた構造を有しているため、外部からのこの半
導体素子(8)への電磁波ノイズの侵入や、この半導体
素子(8)から外部への電磁波ノイズの放射を防ぐこと
ができ、素子回路の動作を安定化させることにより、半
導体素子(8)の信頼性を向上させることができる。
さらに、キャップ(5)をリートピン(3)側から挿入
し、前記リードピン(3)とはんた(4)により接合す
ることにより、前記キャップ(5)の固定な安易に行う
ことかてきる。
(実施例) 次に、本発明を図面に示された実施例にJ、(づいてさ
らに説明する。
実施例1 第1図、および第2図において、ガラス−エポキシから
なる銅張り積層板に、スルーホール(+1)を形成する
ための11通[1及び゛ト導体搭載部を形成するための
凹部を形成したのら1通常のサブス1〜ラクティブ法に
より導体回路及び金属層(12)を形成した。その後、
前記基板(1)のスルーホール(!I)に、はんだメツ
キを施したコバール製のリートピン(3)を挿入固定し
た。そして半導体搭載部に半導体素子(8)を接着固定
したのち、ボンディングワイヤー(9)により前記基板
(1)の導体回路との接続を行ない、エポキシ系の封1
[−樹脂により半導体素子(8)を封1)ニジた。その
後、リートピン(3)側から、各リートピン(3)に対
応する位置にd通口を有したガラス−エポキシからなる
銅張り積層板の一面に銅箔(2)を残し、エポキシから
なるリルダーレジストインクを塗布し、さらにニッケル
ー金メツキを施したキャップ(5)を挿入し、一部のリ
ードピン(3)とはんだ(4)により接合した。このよ
うにして、本発明による半導体装置を製作した。
大kHス ガラスー変成トリアジンからなる銅張り積層板に実施例
1と同様の手法により、金属層(12)、導体回路、ス
ルーホール(11)、及び半導体搭載部を形成し、前記
スルーホール(11)にニッケルーはんたメツキを施し
たりん青銅からなるリードピン(3)を挿入固定した。
モして半4体NSa部に半導体素子(8)を接着固定し
たのち、ボンディングワイヤー(9)により前記基板(
1)の導体回路との接続を行い、対重樹脂(10)によ
り半導体素子(8)を対重した。その後、ニッケルメッ
キか施されたアルミ製キャップ(5)を半導体搭載部面
側にa置し、前記キャップ(5)に形成されているvt
通口と位置対応するスルーホール(11)とをはんた(
4)により接合した。このようにして本発明により半導
体装置を製作した。
(発明の効果) 以し詳述した通り、本発明による゛h導体装置にあって
は、半導体搭載用基板の半導体搭載部表面に形成された
金属層と、半導体搭載部面に塔孜された導電性材料を使
用したキャップとを、リートピンを介lノて電気的接続
をさせるといった筒中な構成、であって、搭載された半
導体素子を、外部の電磁波ノイズから遮蔽し、素子動作
を安定化させることにより、半導体素子の信頼性を向1
−させることがてきるとともに、搭載された半導体素子
から放射される電磁波ノイズをも遮蔽できるため、同一
プリント配線板Eに搭載される他の半導体素子および電
子回路部品への干渉をなくし、q゛いに接近して実装す
ることか′Cき、これら部品により構成される装置を小
型化することを可能とするものである。
【図面の簡単な説明】
第1図は本発明による半導体装置を示す縦断面図、第2
図は第11,4の斜視図、第3図は本発明による半導体
装置の能の実施例を示す縦断面図、第4図は第3図の斜
視図である。 符号−の説明 l・・・半導体搭載用基板 2・・・金属層3・・・リ
ートピン    4・・・はんだ5・・・キャップ  
   6・・・封止樹脂枠7・・・接着層      
8・・・半導体素子9・・・ホンデインクワイヤー 10・・・」11ト樹脂     11・・・スルーホ
ール12・・・金属層 第1図 第2図

Claims (1)

  1. 【特許請求の範囲】 1).プラスチック材からなる半導体搭載用基板の半導
    体搭載面の裏面に形成された金属層と、前記半導体搭載
    面に搭載された導電性材料を使用したキャップと、前記
    半導体搭載用基板に植設された外部接続用リードピンと
    を備え、これら金属層、キャップ、及び外部接続用リー
    ドピンとが、電気的に接続されてなることを特徴とする
    半導体装置。 2).前記導電性材料を使用したキャップが、前記外部
    接続用リードピンの少なくとも1つに、はんだにより接
    合されてなることを特徴とする特許請求の範囲第1項記
    載の半導体装置。
JP62158578A 1987-06-25 1987-06-25 半導体装置 Expired - Lifetime JPH0775279B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62158578A JPH0775279B2 (ja) 1987-06-25 1987-06-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62158578A JPH0775279B2 (ja) 1987-06-25 1987-06-25 半導体装置

Publications (3)

Publication Number Publication Date
JPH012399A true JPH012399A (ja) 1989-01-06
JPS642399A JPS642399A (en) 1989-01-06
JPH0775279B2 JPH0775279B2 (ja) 1995-08-09

Family

ID=15674750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62158578A Expired - Lifetime JPH0775279B2 (ja) 1987-06-25 1987-06-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH0775279B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2674680B1 (fr) * 1991-03-26 1993-12-03 Thomson Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.
JP3287673B2 (ja) * 1993-11-30 2002-06-04 富士通株式会社 半導体装置
FI117224B (fi) 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
JP5054337B2 (ja) * 2006-07-19 2012-10-24 パナソニック株式会社 赤外線検出器及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186397A (ja) * 1983-04-06 1984-10-23 三菱電機株式会社 混成集積回路

Similar Documents

Publication Publication Date Title
US7161252B2 (en) Module component
US7613010B2 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
EP0720232B1 (en) Multi-chip module
US7180012B2 (en) Module part
US7202422B2 (en) Electromagnetically shielded circuit device and shielding method therefor
US4819041A (en) Surface mounted integrated circuit chip package and method for making same
JP4186843B2 (ja) 立体的電子回路装置
US20010054756A1 (en) Multi-layered semiconductor device and method for producing the same
JPS60250699A (ja) 高周波モジュ−ルの接続構造
JP2002510148A (ja) 複数の基板層と少なくとも1つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
JPS5826826B2 (ja) 集積回路用セラミック・パッケ−ジ
JP2007207802A (ja) 電子回路モジュールとその製造方法
CN107396621A (zh) 用于电子装置的电磁屏蔽件
KR20140083084A (ko) 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
US7134194B2 (en) Method of developing an electronic module
JPH012399A (ja) 半導体装置
JP2001189403A (ja) 配線基板
JPH0775279B2 (ja) 半導体装置
JPH01230289A (ja) 電子回路ユニット
JPH1167963A (ja) 半導体装置
JPH01175296A (ja) 多層印刷配線板装置
JP2784525B2 (ja) 電子部品搭載用基板
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
JP3033541B2 (ja) Tabテープ、半導体装置及び半導体装置の製造方法
JP4508620B2 (ja) 配線基板