DE3828700C2 - Kupferplattierter Leiterrahmen für Halbleiter-Kunststoff-Gehäuse - Google Patents

Kupferplattierter Leiterrahmen für Halbleiter-Kunststoff-Gehäuse

Info

Publication number
DE3828700C2
DE3828700C2 DE3828700A DE3828700A DE3828700C2 DE 3828700 C2 DE3828700 C2 DE 3828700C2 DE 3828700 A DE3828700 A DE 3828700A DE 3828700 A DE3828700 A DE 3828700A DE 3828700 C2 DE3828700 C2 DE 3828700C2
Authority
DE
Germany
Prior art keywords
copper
tape
passivated
acid
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3828700A
Other languages
English (en)
Other versions
DE3828700A1 (de
Inventor
Ranjan J Mathew
Billy J Lang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE3828700A1 publication Critical patent/DE3828700A1/de
Application granted granted Critical
Publication of DE3828700C2 publication Critical patent/DE3828700C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

Zur Herstellung eines kupferplattierten Leiterrahmens für Halbleiter-Kunststoffbauelemente ist das verwendete Kupferband mit einer bindungsfähigen Oberflächenschicht von elektroplattiertem Kupfer versehen. Das Kupferband wird unmittelbar nach der Plattierung in einer schwachen organischen Zitronensäurelösung passiviert. Vorzugsweise wird das Kupferband ebenfalls gereinigt und passiviert, bevor es elektroplattiert wird. Das passivierte Kupfer wird anschließend thermosonisch mit der Halbleiterbaugruppe verbunden, wozu Golddrähte verwendet werden; vorzugsweise kann diese Verbindung bis zu 144 Stunden nach der oben beschriebenen Vorbereitung durchgeführt werden. Das erfindungsgemäße Verfahren spart insbesondere die Edelmetallplattierung ein und ist damit kostengünstig. Im übrigen ist die passivierte Kupferoberfläche sehr gut für eine Adhäsion zum Kunststoff bei der Kunststoffeinkapselung geeignet.

Description

Die Erfindung betrifft ein Verfahren zur Behandlung eines Kupfer-Rahmen- Bandes, das in einer Bandmontage von Halbleiterschaltungen verwendet wird.
Kunststoffeingekapselte Halbleiterschaltungen sind auf ihre Betriebssi­ cherheit erprobt und ökonomisch zu fertigen. Demzufolge sind sie auch allgemein bekannt geworden. Typischerweise ist die Halbleiterschaltung durch einen Kupfer-Leiterrahmen verbunden, der eine Montagebasis und Verbindungen zu Kontaktfeldern schafft. Nachdem die Halbleiterschaltung auf dem Leiterrahmen montiert ist und die Verbindungen zu den Kontakt­ feldern fertiggestellt sind, wird eine geeignete Kunststoffeinkapselung um den Leiterrahmen gegossen, so daß flache Metallbahnen als Stifte aus der Baugruppe herausragen. Diese Stifte können in eine geeignete Konfigura­ tion zur Befestigung auf einer gedruckte Leiterplatte gebogen werden.
Nach dem Stand der Technik werden bei Verwendung eines Kupfer- Leiterrahmens die Teile, die die Halbleiterschaltung kontaktieren werden, mit einem geeigneten Edelmetall so wie Gold oder Silber überzogen. Da solche Metalle ziemlich teuer sind, ist es allgemeine Praxis geworden, den Leiterrahmen punktförmig zu plattieren, um eine Metalldeposition in Zonen zu vermeiden, wo kein Kontakt herzustellen ist. Dies erfordert irgendeine Form der Maskierung und reduziert nur die kostspielige Metallverwen­ dung. Die Edelmetallbeschichtung wird weiterhin verwendet. Es wäre aus kostenmäßigen Überlegungen sehr wünschenswert, das Edelmetall völlig einzusparen.
In der JP 62-18744 A wird ein Leiterrahmen aus einer Kupferlegierung of­ fenbart, die mit einer dünnen Cu-Schicht mit einer bestimmten Rauhigkeit plattiert wird, um ein direktes Bonden mit Golddrähten zu ermöglichen. Eine chemische Behandlung der Oberfläche ist nicht vorgesehen.
In der JP 60-183758 A wird ein Elektroplattierungsverfahren für einen Kupfer­ leiterrahmen beschrieben, bei dem eine Kupfer­ schicht aufplattiert wird, auf der sich eine Oxidschicht von höchstens 1 µm Dicke ausbildet.
In der JP 60-167435 A wird vorgeschlagen, einen Oxidfilm auf einem Kupfer-Unterrahmen mechanisch zu entfernen.
In der US 4,264,418 wird ein generelles Verfahren zum Entfernen von Oxidfilmen von Metallen und Metallegierungen beschrieben, bei dem wäß­ rige Losungen bestimmter Säuren oder deren Alkalimetallen einschließlich Ammoniumsalzen mit einem gesamten PH-Wert von 4 oder weniger ein­ gesetzt werden.
In der US 4,127,438 wird zur Verbesserung der Laminierung bei der Her­ stellung von Multilayer PCBs vorgeschlagen, die Adhäsion an additiv auf­ getragenen Cu-Schichten durch eine Abfolge von Ätz- und Reinigungs­ schritten zu verbessern.
In der JP 57-203792 A schließlich wird vorgeschlagen, ein durch Kaltwalzen von Stangenmaterial aus Cu oder Cu-Legierungen hergestelltes Blech vor dem letzten Walzvorgang chemisch zu polieren, um ein nachfolgendes Plattieren zu verbessern.
Es ist Aufgabe der vorliegenden Erfindung, die Edelmetallüberzüge bei Kupfer-Leiterrahmen-Halbleiterschaltungsvorrichtungen einzusparen. Es ist weiterhin Aufgabe der Erfindung, ein Verfahren der eingangs genann­ ten Art anzugeben, in dem die Abscheidung von Edelmetall vermieden wird.
Die Aufgabe wird durch die im Anspruch 1 gekennzeichneten Merkmale gelöst. Die Unteransprüche betreffen Weiterentwicklungen des erfin­ dungsgemäßen Verfahrens.
Die genannte und andere Aufgaben werden wie folgt gelöst. Ein Kupfer- Leiterrahmen wird zur Verbindung vorbereitet, indem zuerst eine Schicht von Kupfer über die gesamte Leiterrahmenoberfläche elektroplattiert wird. Diese Plattierung ist vorangestellt und wird gefolgt von einer passivieren­ den Spülung in einer schwachen organischen Säure.
Nach der Plattierung und Passivierung wird die Halbleiterschaltung auf dem Leiterrahmen in konventioneller Art angebracht, und die Verbin­ dungsfelder der Schaltung werden mit den Leiterrahmenfingern verbunden, indem Golddrähte durch thermosonisches Bonden angebracht wer­ den. Danach werden die Schaltungen einem konventionellen Schaltungs­ montageprozess unterzogen. Das Ergebnis ist ein Verfahren zur Herstel­ lung einer Kupfer-Leiterrahmenanordnung, das frei von der Plattierung eines Edelmetalls ist und zu äquivalenten Verbindungen sowie reduzierten Kosten führt. Die plattierten Leiterrahmen zeigen auch eine verbesserte Haftung (Adhäsion) in bezug auf die Kunststoffeinkapselung.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt. Es zeigen:
Fig. 1 ein Blockdiagramm mit einer Darstellung des nach dem Stand der Technik bekannten Verfahrens und
Fig. 2 ein Blockdiagramm des erfindungsgemäßen Verfahrens.
Fig. 1 zeigt ein Blockdiagramm der wesentlichen Schritte, die bei einer Anordnung einer Kupfer-Leiterrahmen-Halbleiterschaltung nach dem Stand der Technik durchzuführen sind. In Block 10 wird ein Kupfer- Leiterrahmen in einer konventionellen Art präpariert. Typischerweise ist das Kupferband gestanzt und/oder fotolithographisch geätzt, um eine Rei­ he von Leitergruppen auszubilden. Jede Leitergruppe hat auswärts ge­ richtete Leiterbahnen, die letztlich Baugruppenstifte bilden, und einwärts gerichtete Leiterbahnen, die in einer Anordnung enden, die zu der Anord­ nung der Kontaktfelder auf der einzukapselnden Halbleiterschaltung paßt. Die äußeren Stifte bilden ein Standardmuster, das durch die Art der zu verwendenden Baugruppe bestimmt ist. Zum Beispiel sind Gehäusean­ ordnungen von 8, 10, 14, 16, 18, 20, 22, 28, 32 und 40 Leitern in einer dual-in-line-Konfiguration üblich. Die inneren Leiterabschnitte bilden ein sogenanntes Persönlichkeitsfenster, das eine Konfiguration hat, welche dem jeweiligen einzusetzenden Halbleiterschaltungschip angepaßt ist. Der Leiterrahmen hat auch eine Metallplatte, die derart ausgebildet ist, daß sie den Chip zur Montage annehmen kann. Bei der Vorbereitung der Leiterrahmen wird das Kupfermetallband gereinigt, um jegliche Oberflächenver­ unreinigungen zu beseitigen.
Im Block 11 wird der Leiterrahmen mit einem Edelmetall so wie Gold oder Silber in solchen Bereichen beschichtet, wo eine spätere Verbindung lie­ gen soll. Insbesondere werden die den Chip aufnehmende Platte und die inneren Enden der Leiterrahmenfinger beschichtet. Dies geschieht durch punktförmiges Elektroplattieren nur an den Stellen, wo das Edelmetall be­ nötigt wird. Solche punktförmigen Plattierungen werden zwar die Edelme­ tallkosten reduzieren, indem sie dort nicht angewandt werden, wo das Edelmetall nicht benötigt wird. Jedoch erfordern solche punktförmigen Plattierungen irgendeine Art der Maskierung, die kostspielig und störungs­ anfällig ist.
Im Block 12 wird der Halbleiterchip oder das Plättchen an dem Leiterrah­ men befestigt. Dies geschieht im allgemeinen durch Löten oder Hartlöten, jedoch kann ein adhäsives organisches Montieren angewendet werden. In diesem letzteren Fall kann die organische Adhäsionssubstanz leitend ge­ macht werden, indem sie mit Silberpartikeln oder äquivalenten Stoffen gefüllt wird.
Block 13 bezieht sich auf das thermosonische Drahtbonden. Bei diesem Bondingverfahren wird ein Golddraht verwendet, um die Halbleiter- Kontaktfelder mit den Leiterrahmenfingern zu verbinden. Die Golddrähte werden durch Erhitzung und Anpressen gegen die Oberfläche angebracht, um kontaktiert zu werden, wobei das Verbindungswerkzeug mit Schall an­ geregt wird. Diese Schallanregung scheuert den Draht gegen die binden­ de Oberfläche, um eine geeignete Adhäsion zu gewährleisten. Alternativ kann ein thermokompressives Drahtbonden angewendet werden.
Dann wird, wie in Block 14 gezeigt, die Anordnung in ein geeignetes Kunststoffgehäuse eingekapselt. Bei dieser Operation wird ein in Wärme aushärtendes Kunstharz (duroplastisches Kunstharz) erwärmt, um es zu plastifizieren, und dann derart um den Leiterrahmen herum spritzgepresst, daß die Halbleiterschaltung und die inneren Enden der Leiterrahmenfinger eingeschlossen sind. Die äußeren Enden der Leiterrahmenfinger ragen aus der Baugruppe heraus, um Anschlüsse zu bilden, die die Halbleiter­ schaltung elektrisch anschließen und gleichzeitig die mechanische Monta­ gehilfen für das fertiggestellte Produkt bereitstellen. Nach dem Spritzen wird der Kunststoff vernetzt, um auszuhärten und danach ein feuchtig­ keitsresistentes Gehäuse zu bilden, das die Halbleiterschaltung schützt.
Das Blockdiagramm nach Fig. 2 zeigt das erfindungsgemäße Verfahren. Wo die Arbeitsschritte dieselben sind wie nach dem Stand der Technik nach Fig. 1, werden dieselben Bezugszeichen verwendet. Daher wird bezüglich der Blöcke 10 und 12 bis 14 auf die obenstehende Beschrei­ bung verwiesen. Jedoch wird in Block 15 eine passivierende Spülung an­ gewendet, die der Vorbereitung des Kupfer-Leiterrahmens folgt. In Über­ einstimmung mit der Erfindung werden die folgenden erfindungsgemäßen Schritte im einzelnen erläutert. Die Leiterrahmenstreifen werden in eine geeignete Länge geschnitten und auf Gestellrahmen angeordnet, die ei­ nen elektrischen Kontakt zu jedem Streifen schaffen. Die Streifen werden zunächst 5 Minuten lang in einem konventionellen elektrolytischen alkali­ schen Reiniger entfettet, zwei Minuten in deionisiertem Wasser gespült und in eine wäßrige Zitronensäurelösung (100 g/l +/-50 g/l) fünf Minuten lang bei Raumtemperatur eingetaucht. Eine Reihe von anderen schwa­ chen organischen Säuren neben der bevorzugten Zitronensäure kann verwendet werden, z. B. Weinsäure, Oxalsäure, Malonsäure, Bernstein­ säure, Glutarsäure, Adipinsäure, Maleinsäure, Essigsäure, Ameisensäure, Propionsäure, Buttersäure, Valeriansäure und Capronsäure und/oder de­ ren Mischungen können alternativ verwendet werden. Die Streifen werden erneut in deionisiertem Wasser zwei Minuten gespült und kupferelek­ troplattiert. Eine 10-Minuten-Immersion in das folgende Bad wird verwen­ det:
Element
Menge (g/l)
Kupfer (Cu+2) 14-20
Sulfate (SO4 -2) 55-80
Chloride (Cl-) 20-100
Die Plattierungstemperatur wird bei 70 bis 100°C aufrecht erhalten und die Stromdichte liegt bei 1,4 bis 2,3 Ampere pro Quadratdezimeter. Die Plat­ tierungsanoden sind aus Kupfer und enthalten 0,04 bis 0,06% Phosphor- Anhydrid. Die erhaltene Kupferschicht besitzt zwischen 1,5 und 3,75 µm Dicke, ist hell und frei von organischen Substanzen.
Die plattierten Streifen werden in deionisiertem Wasser zwei Minuten lang gespült und dann, wie in Block 17 dargestellt, in Zitronensäure einge­ taucht, wie es für Block 15 beschrieben worden ist. Diesem Schrift folgt eine zweiminutige Spülung in deionisiertem Wasser. Die Streifen werden dann 15 Minuten lang wasserfrei geblasen, wozu ein Luftspalt benutzt wird, und während 30 Minuten an Luft bei 80° getrocknet. Die Zitro­ nensäurebehandlung dient dazu, das Kupfer zu passiveren, so daß es nicht sofort oxydiert, wenn es der Atmosphäre ausgesetzt wird. Es wird bevorzugt, daß nach dem oben beschriebenen Verfahren die Streifen in­ nerhalb 24 Stunden benutzt werden. Jedoch ist herausgefunden worden, daß gute Resultate erzielt werden, wenn die Streifen innerhalb 144 Stun­ den benutzt werden, wenn sie unter einer trockenen Stickstoffatmosphäre gelagert werden. Naszierendes Kupfer oxydiert schnell, und das resultie­ rende Oxid kann die Bindung stören. Ohne die Zitronensäurebehandlung müssen die kupferbeschichteten Teile sofort verbunden werden.
Die fertiggestellten Streifen sind für die Verbindung bereit, für das Lei­ tungsanschließen und die Einkapselung unter Verwendung konventionel­ ler Anordnungsprozesse. Teile unter Benutzung des erfindungsgemäßen Prozesses wurden mit solchen verglichen, die die Lösung nach dem Stand der Technik verwenden. Beachtliche Kostenersparnisse wurden festge­ stellt. Die mittlere Leitungsverbindungszugfestigkeit war gleich oder bes­ ser als die bei nach dem Stand der Technik unter Benutzung entweder von Gold- oder Silber-Punkt-Plattierung hergestellter Produkte, sowohl vor als auch nach einer Hochtemperaturlagerung. Die Scherfestigkeit wurde im Mittel als ungefähr gleich der punkt-plattierten Vorrichtungen ermittelt. Eine größere Dichtheit ist nach einer Plastikeinkapselung festgestellt wor­ den. Diese wird als Ergebnis der besseren Adhäsion an dem passivierten Kupfer erklärt. Die getesteten Baugruppen-Vorrichtungen überlebten alle­ samt eine Lagerung bei hoher Temperatur/hoher Feuchtigkeit über 1.000 Stunden ebenso gut wie einen beschleunigten Feuchtigkeitstest über 8.000 Stunden. Die Vorrichtungen überlebten allesamt 4.000 Zyklen von Temperaturschwankungen zwischen -65°C und 150°C, einen Au­ toklaventest während 1.000 Stunden (bei 121°C, 0,1 MPa und 100 Stunden) und 150°C Betriebsdauertest während 1.000 Stunden.
Die Erfindung und ihre Durchführbarkeit ist detailliert beschrieben worden. Wenn ein Fachmann die vorstehende Beschreibung liest, werden ihm Al­ ternativen und Äquivalente, die innerhalb des Erfindungsgedankens lie­ gen, deutlich. Im übrigen ist beabsichtigt, daß der Schutzumfang durch die folgenden Ansprüche bestimmt wird.
Insbesondere wird herausgestellt, daß das Kupferband in einer San­ danordnung einer Halbleiterschaltung benutzt wird und mit bindungsfähi­ ger Oberfläche durch eine elektroplattierte Kupferschicht ausgestattet ist. Das Kupferband wird in einer schwachen organischen Säurenlösung un­ mittelbar nach dem Plattieren passiviert. In einer bevorzugten Ausfüh­ rungsform wird das Kupferband auch gereinigt und passiviert, bevor es elektroplattiert wird. Das passivierte Kupfer kann thermosonisch gebondet werden, wobei Golddrähte innerhalb bis zu 144 Stunden nach der Vorbe­ reitung verwendet werden. Die Einsparung des Edelmetallplattierens reduziert die Vorrichtungskosten, und das passivierte Kupfer ist gut an die darauffolgend angewendete Plastikeinkapselung zu binden.

Claims (5)

1. Verfahren zur Behandlung eines Kupfer-Leiterrahmen-Bandes, das in einer Bandmontage von Halbleiterschaltungen verwendet wird, ge­ kennzeichnet durch Reinigung des Kupfer-Bandes zur Beseitigung von Oberflächen-Kontaminierungen, Elektroplattieren einer Kupferschicht auf das gereinigte Kupfer-Band, Passivierung der Oberfläche der elektroplat­ tierten Schicht durch Eintauchen in eine Lösung, die eine schwache orga­ nische Säure enthält, Spülung des passivierten Kupfer-Bandes, Aufbringen (Verbinden) einer Halbleiterschaltung auf dem Kupfer-Band und thermosonisches Bonden von Golddrähten zwischen dem Kupfer-Band und der Halb­ leiterschaltung.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dem Elektroplattieren die Verfahrensschritte Passivierung des gereinigten Kupferbandes durch Eintauchen in eine Lösung die eine schwache orga­ nische Säure enthält, und Spülung des passivierten Kupferbandes vorge­ schaltet sind.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die schwache organische Säure aus der Gruppe ausgewählt ist, die aus Zitro­ nen-, Wein-, Oxal-, Malon-, Glutar-, Adipin-, Malein-, Essig-, Ameisen-, Propion-, Butter-, Valerian- und Capron-Säure besteht.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die schwache organische Säure Zitronensäure ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zusätz­ lich eine Kunststoffeinkapselung um die Halbleiterschaltung und um Teile des Kupferbandes gegossen wird.
DE3828700A 1987-09-16 1988-08-24 Kupferplattierter Leiterrahmen für Halbleiter-Kunststoff-Gehäuse Expired - Fee Related DE3828700C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/096,987 US4800178A (en) 1987-09-16 1987-09-16 Method of electroplating a copper lead frame with copper

Publications (2)

Publication Number Publication Date
DE3828700A1 DE3828700A1 (de) 1989-04-06
DE3828700C2 true DE3828700C2 (de) 2002-04-18

Family

ID=22260116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3828700A Expired - Fee Related DE3828700C2 (de) 1987-09-16 1988-08-24 Kupferplattierter Leiterrahmen für Halbleiter-Kunststoff-Gehäuse

Country Status (4)

Country Link
US (1) US4800178A (de)
JP (1) JPH01100930A (de)
DE (1) DE3828700C2 (de)
GB (1) GB2209766B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
US5384155A (en) * 1992-06-04 1995-01-24 Texas Instruments Incorporated Silver spot/palladium plate lead frame finish
US5459103A (en) * 1994-04-18 1995-10-17 Texas Instruments Incorporated Method of forming lead frame with strengthened encapsulation adhesion
KR960039315A (ko) * 1995-04-06 1996-11-25 이대원 리드프레임 제조방법
US5632438A (en) * 1995-10-12 1997-05-27 International Business Machines Corporation Direct chip attachment process and apparatus for aluminum wirebonding on copper circuitization
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP2001185670A (ja) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> リードフレームとその製法
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6927156B2 (en) * 2003-06-18 2005-08-09 Intel Corporation Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
JP5479127B2 (ja) 2010-01-27 2014-04-23 Ｎｔｎ株式会社 等速自在継手
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US11735512B2 (en) 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same
CN111118488B (zh) * 2020-01-07 2022-02-18 佛山市顺德区澳宁化工有限公司 一种铜材防腐钝化方法及其用于该方法的钝化液制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3528896A (en) * 1968-04-17 1970-09-15 Olin Corp Process for electrochemically cleaning and brightening copper alloy and brass strip
JPS519371A (en) * 1974-07-11 1976-01-26 Fuji Electric Co Ltd Handotaisoshino seizohoho
US4127438A (en) * 1977-11-07 1978-11-28 International Business Machines Corporation Adhesion promoter for additively plated printed circuit boards
US4264418A (en) * 1978-09-19 1981-04-28 Kilene Corp. Method for detersifying and oxide coating removal
JPS57161086A (en) * 1981-03-31 1982-10-04 Tamagawa Kikai Kinzoku Kk Manufacture of cu and cu alloy plate and bar to be plated with metal
JPS57203792A (en) * 1982-05-20 1982-12-14 Tamagawa Kikai Kinzoku Kk Production of metal plated cu, cu alloy plate and rod material
JPS5958833A (ja) * 1982-09-28 1984-04-04 Shinkawa Ltd 半導体装置
JPS60167435A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd ボンデイング装置
JPS60183758A (ja) * 1984-03-02 1985-09-19 Nec Corp リ−ドフレ−ム
JPS6218744A (ja) * 1985-07-17 1987-01-27 Kobe Steel Ltd リ−ドフレ−ム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225455A (ja) * 1984-04-24 1985-11-09 Kobe Steel Ltd リ−ドフレ−ム
US4714517A (en) * 1986-05-08 1987-12-22 National Semiconductor Corporation Copper cleaning and passivating for tape automated bonding

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3528896A (en) * 1968-04-17 1970-09-15 Olin Corp Process for electrochemically cleaning and brightening copper alloy and brass strip
JPS519371A (en) * 1974-07-11 1976-01-26 Fuji Electric Co Ltd Handotaisoshino seizohoho
US4127438A (en) * 1977-11-07 1978-11-28 International Business Machines Corporation Adhesion promoter for additively plated printed circuit boards
US4264418A (en) * 1978-09-19 1981-04-28 Kilene Corp. Method for detersifying and oxide coating removal
JPS57161086A (en) * 1981-03-31 1982-10-04 Tamagawa Kikai Kinzoku Kk Manufacture of cu and cu alloy plate and bar to be plated with metal
JPS57203792A (en) * 1982-05-20 1982-12-14 Tamagawa Kikai Kinzoku Kk Production of metal plated cu, cu alloy plate and rod material
JPS5958833A (ja) * 1982-09-28 1984-04-04 Shinkawa Ltd 半導体装置
JPS60167435A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd ボンデイング装置
JPS60183758A (ja) * 1984-03-02 1985-09-19 Nec Corp リ−ドフレ−ム
JPS6218744A (ja) * 1985-07-17 1987-01-27 Kobe Steel Ltd リ−ドフレ−ム

Also Published As

Publication number Publication date
DE3828700A1 (de) 1989-04-06
US4800178A (en) 1989-01-24
GB8820319D0 (en) 1988-09-28
GB2209766A (en) 1989-05-24
GB2209766B (en) 1991-05-08
JPH01100930A (ja) 1989-04-19

Similar Documents

Publication Publication Date Title
DE3330068C2 (de)
DE19640256B4 (de) Anschlußrahmen, Verfahren zur Edelmetallplattierung des Anschlußrahmens und Halbleitereinrichtung mit Anschlußrahmen
DE69728812T2 (de) Verfahren zur Erhöhung der Lötbarkeit einer Oberfläche
DE102006017042B4 (de) Zuleitungsrahmen für ein Halbleiterbauteil
DE3828700C2 (de) Kupferplattierter Leiterrahmen für Halbleiter-Kunststoff-Gehäuse
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE2756801A1 (de) Stromlose abscheidung von metallen
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE69023858T2 (de) Integrierte Schaltungsanordnung mit verbesserten Verbindungen zwischen den Steckerstiften und den Halbleitermaterial-Chips.
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
EP0621633A2 (de) Leiterrahmen für integrierte Schaltungen
DE3016132A1 (de) Verfahren zur herstellung von gegen hitzeschockeinwirkung widerstandsfaehigen gedruckten schaltungen
DE2847070C2 (de) Verfahren zur Behandlung von Multilayer-Innenlagen mit additiv aufplattierten Leiterzügen
DE10261460A1 (de) Halbleitervorrichtung
DE19607323A1 (de) Verfahren zum Herstellen eines Substrates für ein Halbleitergehäuse
DE4112416C2 (de)
EP0794847B1 (de) Verfahren zum bonden von drähten auf oxidationsempfindlichen, lötbaren metallsubstraten
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
US4589962A (en) Solder plating process and semiconductor product
WO2001076334A1 (de) Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern
DE3704200C2 (de)
DE19631565A1 (de) Verfahren zum Herstellen von Palladiumkontaktbumps auf Halbleiterschaltungsträgern

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 23/50

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee