JPS60183758A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS60183758A JPS60183758A JP4000384A JP4000384A JPS60183758A JP S60183758 A JPS60183758 A JP S60183758A JP 4000384 A JP4000384 A JP 4000384A JP 4000384 A JP4000384 A JP 4000384A JP S60183758 A JPS60183758 A JP S60183758A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- lead frame
- oxide phase
- copper alloy
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
不発切目２、半フ、ｔｌ体１す、ｌｉｊ、の１′・−へ
１：へ用り−１・゛フレー・ムＫ ＋ｓ リ該す−ドア
レーン・が？！ｊ１１合金−Ｉコらノしている場合に関
する。
１：へ用り−１・゛フレー・ムＫ ＋ｓ リ該す−ドア
レーン・が？！ｊ１１合金−Ｉコらノしている場合に関
する。
（従来技術）
集積回路のリードフレートの利゛質とし−（：は、４２
合金（Ｆｅ ： ５８％、Ｎｉ ： ４８％）が広く用
いられているが、４２６ヤ金は熱伝４率が低いグこめ半
導体素子の熱放敬１．７１が悪いことと、コスト高であ
ることから銅合金がリードフレームの材料として近年使
用されつつある。
合金（Ｆｅ ： ５８％、Ｎｉ ： ４８％）が広く用
いられているが、４２６ヤ金は熱伝４率が低いグこめ半
導体素子の熱放敬１．７１が悪いことと、コスト高であ
ることから銅合金がリードフレームの材料として近年使
用されつつある。
しかしながら、従来よシ銅合金リードフレームは、グイ
ボンディングやワイヤボンディング及び樹脂封止などの
加熱工程で腐食しやすく表面にＣＵ、０やＣｕＯなどの
酸化物相を生成する。該酸化物相は、素材との密着性が
悪く工程中に雑離し装置トラブルや半導体素子の表面に
付着したために生じる半導体装置の信頼性の低下や時に
は酸化物の片が内部リード間に刺着し回路の誤動作を引
き起こす欠点があった。
ボンディングやワイヤボンディング及び樹脂封止などの
加熱工程で腐食しやすく表面にＣＵ、０やＣｕＯなどの
酸化物相を生成する。該酸化物相は、素材との密着性が
悪く工程中に雑離し装置トラブルや半導体素子の表面に
付着したために生じる半導体装置の信頼性の低下や時に
は酸化物の片が内部リード間に刺着し回路の誤動作を引
き起こす欠点があった。
（発明の目的）
本発明の目的は、上記従来の銅合金リードフレームの酸
化物相の剥離を防止するためになされたもので良好な組
立工程を提供するものである。
化物相の剥離を防止するためになされたもので良好な組
立工程を提供するものである。
（発明の構成）
上記目的を達成するため、銅合金で作られたリードフレ
ームの全面に１．０μｍ以上の銅めっ＠を施したことを
特徴とする半導体素子製造用リードフレームであシ、前
記酸化物相が半導体素子の組立工程中に雑離しない性質
をもつものである。
ームの全面に１．０μｍ以上の銅めっ＠を施したことを
特徴とする半導体素子製造用リードフレームであシ、前
記酸化物相が半導体素子の組立工程中に雑離しない性質
をもつものである。
（発明の作用）
一般に、半導体素子組立工程で加熱される温度は５００
℃以下であシ、３００〜５００℃に加熱される時間は数
分であり２５０℃以下の温度では数十時間である。これ
に対して銅合金を５００℃で加熱した場合、１〜２分以
内で酸化物相が生成しかつ該酸化物相は、弱い振動や摩
擦を与えるだけで素材の銅合金からはずれ落ちてしまう
。とれは、銅合金中の不純物のためであり、純度の高い
無酸素鋼の場合は酸化物相は生成するが弱い振動や摩擦
でははがれ落ちることはない。まだ５００℃で数分加熱
した後２５０℃で数時間加熱しても銅めっき上に生成す
る酸化物相は、１．０μｍ以内である。銅めっき上に生
成する酸化物相は、剥離しにくくかつ酸化物相の生成速
度は時間の平方根に比例するから酸化物相の厚さが厚く
なればなるほど遅くなり５００℃で数分加熱した後２５
０℃で数時間加熱してもせいぜい１．０μｍ以内であシ
素材の銅合金が酸化することはないので銅合金リードフ
レームに１．０μｍ以上の銅めっきを施こせは半導体素
子の組立工程中に酸化物相が剥離することはあシえない
。
℃以下であシ、３００〜５００℃に加熱される時間は数
分であり２５０℃以下の温度では数十時間である。これ
に対して銅合金を５００℃で加熱した場合、１〜２分以
内で酸化物相が生成しかつ該酸化物相は、弱い振動や摩
擦を与えるだけで素材の銅合金からはずれ落ちてしまう
。とれは、銅合金中の不純物のためであり、純度の高い
無酸素鋼の場合は酸化物相は生成するが弱い振動や摩擦
でははがれ落ちることはない。まだ５００℃で数分加熱
した後２５０℃で数時間加熱しても銅めっき上に生成す
る酸化物相は、１．０μｍ以内である。銅めっき上に生
成する酸化物相は、剥離しにくくかつ酸化物相の生成速
度は時間の平方根に比例するから酸化物相の厚さが厚く
なればなるほど遅くなり５００℃で数分加熱した後２５
０℃で数時間加熱してもせいぜい１．０μｍ以内であシ
素材の銅合金が酸化することはないので銅合金リードフ
レームに１．０μｍ以上の銅めっきを施こせは半導体素
子の組立工程中に酸化物相が剥離することはあシえない
。
（発明の効果）
本発明は、銅合金で作られたリードフレームの全面に１
．０μｍ以上の銅めっきを施しておき、ダイボンディン
グやワイヤボンディングや樹脂封止などの加熱工程で生
成する酸化物相が半導体素子組立工程中に剥離すること
なく、酸化物相の片による装置トラブルや半導体素子の
表面に付着したために生じる信頼性の低下や酸化物の片
が内部リード間に付着しただめの回路の誤動差を防ぐ効
果がある。
．０μｍ以上の銅めっきを施しておき、ダイボンディン
グやワイヤボンディングや樹脂封止などの加熱工程で生
成する酸化物相が半導体素子組立工程中に剥離すること
なく、酸化物相の片による装置トラブルや半導体素子の
表面に付着したために生じる信頼性の低下や酸化物の片
が内部リード間に付着しただめの回路の誤動差を防ぐ効
果がある。
（実施例）
本発明の実施例を以下に記述する。
エツチングやプレスによってパターンが抜かれた銅合金
リードフレームをたとえば硫酸銅６０〜１２０ ｇ／Ｉ
Ｊｓ硫酸１６５〜２１゜０１７／ｌ 、塩素イオン５０
〜１００ ｐｐｍの浴組成で温度２０〜３０℃、電流密
度１〜４Ａ／ｃｆｆｌ、陽極として含リン銅を用いめっ
き時間に応じて１．０μｍ以上の銅めっきを銅合金リー
ドフレームの全面に施すことができる。
リードフレームをたとえば硫酸銅６０〜１２０ ｇ／Ｉ
Ｊｓ硫酸１６５〜２１゜０１７／ｌ 、塩素イオン５０
〜１００ ｐｐｍの浴組成で温度２０〜３０℃、電流密
度１〜４Ａ／ｃｆｆｌ、陽極として含リン銅を用いめっ
き時間に応じて１．０μｍ以上の銅めっきを銅合金リー
ドフレームの全面に施すことができる。
第１図は、従来の銅合金リードフレームを示し、第２図
は銅合金リードフレーム１１のＡ−Ａ部の断面図、第３
図は加熱工程で酸化物相３１が生じ剥離した状態の断面
図である。酸化物相３１は、素材の銅合金と密着性が悪
く工程中に剥離し装置トラブルや半導体素子の表面に付
着したために生じる半導体装置の信頼性の低下や時には
酸化物相３１の片が内部リード間に付着し回路の誤動作
を引き起こす欠点があった。
は銅合金リードフレーム１１のＡ−Ａ部の断面図、第３
図は加熱工程で酸化物相３１が生じ剥離した状態の断面
図である。酸化物相３１は、素材の銅合金と密着性が悪
く工程中に剥離し装置トラブルや半導体素子の表面に付
着したために生じる半導体装置の信頼性の低下や時には
酸化物相３１の片が内部リード間に付着し回路の誤動作
を引き起こす欠点があった。
第３図は本発明の実施例を示し、銅合金リードフレーム
の基体１１の全面に銅めっきと１．０／Ａｍ以上施した
場合のリードフレーム４１を示した平面図であり、−第
５図は第４図のＢ −Ｈ７部の断面図である。すなわち
基体１１の全表面に銅めっき５１が設けられている。第
６図は、加熱工程で銅めっきが酸化して酸化物相６１生
成したようすを示す断面図である。酸化物相は１．０μ
ｍ以上加熱工程中で生成することはなくしかも銅めっき
６２と酸化物相６１は密着性がよ〈菊珀１ｔシないので
酸化物相６１による装置トラブルや半導体装置の（ｉｔ
頼性の低下や回路の誤動作を引き起こすことなく好良な
組立工程を得ることができる。
の基体１１の全面に銅めっきと１．０／Ａｍ以上施した
場合のリードフレーム４１を示した平面図であり、−第
５図は第４図のＢ −Ｈ７部の断面図である。すなわち
基体１１の全表面に銅めっき５１が設けられている。第
６図は、加熱工程で銅めっきが酸化して酸化物相６１生
成したようすを示す断面図である。酸化物相は１．０μ
ｍ以上加熱工程中で生成することはなくしかも銅めっき
６２と酸化物相６１は密着性がよ〈菊珀１ｔシないので
酸化物相６１による装置トラブルや半導体装置の（ｉｔ
頼性の低下や回路の誤動作を引き起こすことなく好良な
組立工程を得ることができる。
尚、銅めっき５１は硫酸銅浴にかぎらずシアン化銅浴中
でもよい。また以上のよりｌ′東解めっきかぎらず化学
めっきを施してもよくエツチングやプレスによりパター
ンを抜いた銅合金リードフレームに１．０μｍ以上の銅
めっき５１を全面に施すことで加熱工程中に生じる酸化
物相６１が＊、１１ ｍ！することはなく良好な組立工
程を得ることができる。
でもよい。また以上のよりｌ′東解めっきかぎらず化学
めっきを施してもよくエツチングやプレスによりパター
ンを抜いた銅合金リードフレームに１．０μｍ以上の銅
めっき５１を全面に施すことで加熱工程中に生じる酸化
物相６１が＊、１１ ｍ！することはなく良好な組立工
程を得ることができる。
また必要に応じて半導体素子搭載部や内部リードのボン
ティング部に貝金属めっきを全面に銅めりき５１を１．
０μｍ以上施した後に行なっても半導体製品用リードフ
レームを提供することができる。
ティング部に貝金属めっきを全面に銅めりき５１を１．
０μｍ以上施した後に行なっても半導体製品用リードフ
レームを提供することができる。
第１図は従来の銅合金リードフレームを示す平面図１、
第２図は従来の銅合金リードフレームを示す第１図のＡ
−Ａ／部分の断面図、第３図は従来の銅合金リードフレ
ーム上に生成した酸化物相が剥離したようすを示す断面
図、第４図は本発明の実施例を示すもので銅合金リード
フレームに１．０μｍ以上の銅めっきを施したリードフ
レームの平面図、第５図は本発明の実施例を用いた銅合
金リードフレームに１．０μｍ以上の銅めっきを施した
リードフレームを示す第４図のＢ−８７部分の断面図、
第６図は本茜明の実ｈｉｌｉ例を用いた銅合金リードフ
レームに１．０’μｍ以上の銅めっきを施したリードフ
レーム上に加熱工程で生じた酸化物相が銅めっき上に密
着しているようすを示す断面図である。 尚、図中の同一符号は同一または、相当部分を夫々示す
ものとする。 １１・・・・・・従来の銅合金リードフレーム、３１・
・・・・・従来の銅合金リードフレーム上に生成した酸
化物相、４１・・・・・・本発明を用いフ、 ４：６ｊ
合金リードフレーム、５１・・・・・・１．０μｍ以上
の銅めっき、６１・・・・・・本発明を用いた銅合金リ
ードフレーム上に生成した酸化物相、６２・・・・・・
加熱工程で酸化物相が生成しなかった銅めっき相。
第２図は従来の銅合金リードフレームを示す第１図のＡ
−Ａ／部分の断面図、第３図は従来の銅合金リードフレ
ーム上に生成した酸化物相が剥離したようすを示す断面
図、第４図は本発明の実施例を示すもので銅合金リード
フレームに１．０μｍ以上の銅めっきを施したリードフ
レームの平面図、第５図は本発明の実施例を用いた銅合
金リードフレームに１．０μｍ以上の銅めっきを施した
リードフレームを示す第４図のＢ−８７部分の断面図、
第６図は本茜明の実ｈｉｌｉ例を用いた銅合金リードフ
レームに１．０’μｍ以上の銅めっきを施したリードフ
レーム上に加熱工程で生じた酸化物相が銅めっき上に密
着しているようすを示す断面図である。 尚、図中の同一符号は同一または、相当部分を夫々示す
ものとする。 １１・・・・・・従来の銅合金リードフレーム、３１・
・・・・・従来の銅合金リードフレーム上に生成した酸
化物相、４１・・・・・・本発明を用いフ、 ４：６ｊ
合金リードフレーム、５１・・・・・・１．０μｍ以上
の銅めっき、６１・・・・・・本発明を用いた銅合金リ
ードフレーム上に生成した酸化物相、６２・・・・・・
加熱工程で酸化物相が生成しなかった銅めっき相。
Claims (1)
- 銅合金で作られたリードフレームの全ｉ＆＋に１．０μ
ｍ、 Ｊす上の句めっきを施［またことをｔ＋ｆ徴とす
る半導体素子製造用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000384A JPS60183758A (ja) | 1984-03-02 | 1984-03-02 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000384A JPS60183758A (ja) | 1984-03-02 | 1984-03-02 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60183758A true JPS60183758A (ja) | 1985-09-19 |
Family
ID=12568734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4000384A Pending JPS60183758A (ja) | 1984-03-02 | 1984-03-02 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183758A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180844A (ja) * | 1984-09-28 | 1986-04-24 | Furukawa Electric Co Ltd:The | 半導体リ−ドフレ−ム用条材 |
| DE3828700A1 (de) * | 1987-09-16 | 1989-04-06 | Nat Semiconductor Corp | Kupferplattierter bleirahmen fuer halbleiter-kunststoff-gehaeuse |
-
1984
- 1984-03-02 JP JP4000384A patent/JPS60183758A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180844A (ja) * | 1984-09-28 | 1986-04-24 | Furukawa Electric Co Ltd:The | 半導体リ−ドフレ−ム用条材 |
| JPH0160948B2 (ja) * | 1984-09-28 | 1989-12-26 | Furukawa Electric Co Ltd | |
| DE3828700A1 (de) * | 1987-09-16 | 1989-04-06 | Nat Semiconductor Corp | Kupferplattierter bleirahmen fuer halbleiter-kunststoff-gehaeuse |
| DE3828700C2 (de) * | 1987-09-16 | 2002-04-18 | Nat Semiconductor Corp | Kupferplattierter Leiterrahmen für Halbleiter-Kunststoff-Gehäuse |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3070862B2 (ja) | 優れた接着特性を有するリードフレーム | |
| DE19581952B4 (de) | Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche | |
| US6492201B1 (en) | Forming microelectronic connection components by electrophoretic deposition | |
| DE2032872A1 (de) | Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse | |
| KR20110081813A (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
| TW200930183A (en) | Method of manufacturing printed circuit board and printed circuit board manufactured by the same | |
| JPH0846116A (ja) | リードフレーム及びその製造方法 | |
| US4767049A (en) | Special surfaces for wire bonding | |
| JPH09148508A (ja) | 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| US6117566A (en) | Lead frame material | |
| JPS60183758A (ja) | リ−ドフレ−ム | |
| JP3297177B2 (ja) | 半導体装置の製造方法 | |
| JP2771145B2 (ja) | 耐腐食性リードフレーム | |
| JPH06350213A (ja) | 金属ベース基板 | |
| US5308686A (en) | Substrate having a multiple metal protected conductive layer and method of manufacturing the same | |
| JPH0613435A (ja) | キャリアテープ及びその製造方法 | |
| DE2207012C2 (de) | Verfahren zur Kontaktierung von Halbleiterbauelementen | |
| KR20000062154A (ko) | 전자부품 실장용 필름캐리어 테이프 및 그 제조방법 | |
| JPS61198507A (ja) | 電子部品用複合材料及びその製造方法 | |
| JP2000164782A (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法 | |
| JP2002212782A (ja) | 電気メッキ構造及び当該電気メッキ構造を有する配線基板 | |
| JPS6028183A (ja) | コネクタ | |
| JP3326085B2 (ja) | ＴＡＢテープ並びにそれに用いるＢｅ−Ｃｕ合金箔およびその製造方法 | |
| JP3201850B2 (ja) | 印刷回路用銅箔及びその製造方法 | |
| JPS5915081Y2 (ja) | 混成集積回路基板 |