JP3186408B2 - 多層リードフレーム及びその製造方法 - Google Patents

多層リードフレーム及びその製造方法

Info

Publication number
JP3186408B2
JP3186408B2 JP5555894A JP5555894A JP3186408B2 JP 3186408 B2 JP3186408 B2 JP 3186408B2 JP 5555894 A JP5555894 A JP 5555894A JP 5555894 A JP5555894 A JP 5555894A JP 3186408 B2 JP3186408 B2 JP 3186408B2
Authority
JP
Japan
Prior art keywords
lead frame
metal plate
copper alloy
adhesive
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5555894A
Other languages
English (en)
Other versions
JPH07263605A (ja
Inventor
達也 大高
康晴 亀山
久則 秋野
茂治 高萩
隆治 米本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP5555894A priority Critical patent/JP3186408B2/ja
Publication of JPH07263605A publication Critical patent/JPH07263605A/ja
Application granted granted Critical
Publication of JP3186408B2 publication Critical patent/JP3186408B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層リードフレーム及び
その製造方法に係り、特に耐半田リフロー性を高めたも
のに関する。
【0002】
【従来の技術】ロジック系素子の高集積化、及び高速化
に伴い、半導体素子を搭載するリードフレームには電気
伝搬特性の向上、及び放熱性の向上が求められている。
最近は、これに対応して、リードフレームに金属板を貼
り合わせることによって、リードのインダクタンスを減
少させた構造を有するリードフレームや、その貼り合わ
せた金属板上に直接半導体素子を搭載することによっ
て、放熱性を向上させたリードフレーム等が実用化され
ている。
【0003】このようなリードフレームの代表的な形態
としては、図4に示すようなリードと金属板を両面接着
剤付きテープで貼り合わせた構造のものがある(例え
ば、日経マイクロデバイス(1991年5月号、p94
〜99)。
【0004】また、リードと金属板の接着にテープを使
用しないで、図5に示すような接着剤を塗布した金属板
に直接リードを接着させた構造のものもある(特公平4
−39780号公報)。
【0005】
【発明が解決しようとする課題】しかし、上述した従来
構造の多層リードフレームにおいては、モールド成形後
の半田リフロー時に、リフロークラックの発生という欠
点を有している。これは、広い面積の金属板がモールド
内に存在するため、金属板とモールド樹脂との熱膨張差
によって、半田リフロー時に金属板とモールド樹脂の界
面に剥離が生じるためである。
【0006】本発明の目的は、金属板とモールド樹脂と
の密着性を向上することによって、上述した従来技術の
欠点を解消して、リフロークラックの発生を防止するこ
とが可能な多層リードフレームを提供することにある。
【0007】また本発明の目的は、生産性が向上し、コ
ストダウンを図ることが可能な多層リードフレームの製
造方法を提供することにある。
【0008】
【課題を解決するための手段】本発明の多層リードフレ
ームは、リードフレーム上に金属板を積層した多層リー
ドフレームにおいて、金属板の少なくともリードフレー
ム側と接触しない面に粗面化処理層が設けられ、この粗
面化処理層の上に防錆処理層が設けられ、リードフレー
ム側と接触する面に接着剤が設けられているものであ
る。
【0009】また、本発明の多層リードフレームは、リ
ードフレーム上に金属板が積層され、その金属板がモー
ルド樹脂中に内蔵されるタイプの多層リードフレームに
おいて、金属板の少なくともリードフレームと接触しな
い面に粗面化処理層が設けられ、この粗面化処理層の上
にさらに防錆処理層が設けられ、リードフレーム側と接
触する面に接着剤が設けられているものである。
【0010】また、本発明の多層リードフレームの製造
方法は、予め金属板の一方の面に接着剤を塗布し、他方
の面または両面に粗面化処理を施す工程と、この他方の
面または両面に防錆処理を施す工程と、金属板を連続し
て供給する工程と、金属板を他方の面から接着剤を塗布
した一方の面に向って所定形状に打ち抜く工程と、金属
板に設けられた接着剤が溶融する温度までリードフレー
ムを昇温させる工程と、リードフレームに接着層を介し
て金属板を貼り合わせる工程とを備えたものである。
【0011】
【作用】本発明の多層リードフレームは素子搭載、ワイ
ヤボンディング後、モールド成形されるが、少なくとも
金属板のリードフレーム側と接触しない面、すなわちモ
ールド樹脂と接する側の面に粗面化処理が施されている
と、モールド樹脂と金属板との接着強度が上昇する。そ
のため、後に半田リフロー時の加熱によって発生する金
属板とモールド樹脂との界面の応力よりも接着強度が強
くなる。したがって、樹脂内に存在する広い面積の金属
板とモールド樹脂との熱膨張差があっても、リフロー時
に金属板とモールド樹脂との界面に剥離が生じなくな
り、リフロークラックが発生しない。接着強度は、粗面
化処理した面にさらに防錆処理を施すことによって上昇
し、リフロークラック発生防止の効果は大きくなる。
【0012】リードフレームには銅系材料、鉄系材料
(例えば42合金)等が使われる。金属板はヒートスプ
レッダ等として機能し、その材料は例えばOFC(無酸
素銅)等の銅系材料である。金属板は1層の積層でも2
層以上の積層でも良い。粗面化処理には、電解粗化処
理、黒色酸化粗化処理や交流粗化処理によるものがあ
る。
【0013】電解粗化処理による粗面化処理は、銅及び
酸化銅からなる微細粒子を銅板表面に電着付与する方法
である。黒色粗化酸化処理による粗面化処理は、銅板表
面を酸化処理することによって、Cu2 O、CuOの混
合物を銅板表面に析出させ粗面化するものである。交流
粗化処理は、塩酸や硝酸などの電解液中に銅板を入れ、
銅板と電極の間に交流を通じ、エッチングと析出を交互
に行なう方法である。
【0014】接着剤には、熱可塑性接着剤または熱硬化
性接着剤が使える。熱可塑性接着剤を使用すると、加熱
時にリードフレームを汚染するようなアウトガス発生の
少ない、より高信頼性のリードフレームを得ることがで
きる。熱硬化性接着剤を使用すると、低温で貼付けの可
能な安価なリードフレームが得られる。熱可塑性接着剤
としてはポリエーテルアミドイミド等からなる接着剤が
ある。熱硬化性接着剤としてはフェノール・エポキシ系
樹脂等からなる接着剤がある。なお、どの接着剤を使用
するかは、粗面化処理とは無関係に選択することができ
る。
【0015】
【実施例】以下、本発明の多層リードフレームの実施例
をヒートスプレッダ付きリードフレームについて説明す
る。
【0016】(実施例1)ヒートスプレッダ付きリード
フレームを図1(A)に示す。リードフレームには、半
導体素子5を搭載する部分を打ち抜いた160ピンの銅
合金製リードフレーム1を使用した。このような銅合金
製のリードフレームとして2.0重量%Sn,0.2重
量%Ni−Cu合金を用いた。ヒートスプレッダとなる
金属板には、片面に厚さ20μm の熱可塑性接着剤7を
塗布し、もう一方の片面に後述する粗面化処理層8を設
けた厚さ0.1mmの銅合金板2を使用した。熱可塑性接
着剤としては日立化成(株)製のポリアミドイミドから
なる接着剤HM−1(商品名)を用いた。銅合金板とし
てはリードフレームと同じ材料を用いた。このリードフ
レーム1の所定位置に銅合金板2を加熱加圧することに
よってその片面を接着した構造の多層リードフレームを
製作した。
【0017】この銅合金板2のリードフレーム1側と接
着されない他の面に、表1の左欄に示すような種々の表
面処理を行った。表1においてNo.1は無処理、N
o.2は交流粗化処理、No.3は電解粗化処理、N
o.4は黒色酸化粗化処理によりそれぞれ粗面化処理を
行なったものである。またNo.5は無処理の銅合金板
に防錆処理を施し、No.6は交流粗化処理により粗面
化処理したものに更に防錆処理を施したものである。各
サンプル数は10個である。防錆処理は、通常ジンクロ
メート処理と呼ばれるZn−Cr系の防錆処理を行なっ
たものである。
【0018】
【表1】
【0019】このヒートスプレッダ付きリードフレーム
を用いた半導体装置は、図1(B)に示すように、銅合
金板2のリードフレーム1側と接着される面に、半導体
素子5を搭載し、金線6で半導体素子5とリードフレー
ム1とをワイヤボンディングした後、モールド樹脂4で
モールド成形を行いパッケージ化して構成した。パッケ
ージは銅合金板2がモールド樹脂4中に埋め込まれる内
蔵型とした。
【0020】得られたパッケージを85℃、85%RH
(相対湿度)恒温槽中に168時間放置した後、アウタ
ーリードに半田をつけるために260℃の半田槽中にデ
ィップ(半田リフロー)し、リフロークラックの発生を
調べた。その結果を表1の右欄に示す。交流粗化処理に
せよ電解粗化処理にせよ粗面化処理を行うことによっ
て、リフロークラックの発生が皆無になり、耐リフロー
性が著しく向上したことが分かる。また、無処理であっ
ても防錆処理を施したものもリフロークラックが皆無で
あり、粗面化処理を行ったものと同等の効果があること
が分かった。また交流粗化処理による粗面化処理に加え
て防錆処理を施したものも同様の効果があることが分か
った。なお、通常、防錆処理は露出型のものに施すが、
内蔵型のものには施さない。本実施例のものは内蔵型で
ありながら敢えて防錆処理を施している点に留意すべき
である。
【0021】上記した銅合金板表面とモールド樹脂との
接着性を調べるため、次のような単純化した試験を行っ
た。図2に試験方法を示す。表1と同様に、種々の表面
処理(表2の左欄)した銅合金板10上に柱状のモール
ド樹脂9を接着し、矢印に示すように、銅合金板10と
モールド樹脂9とを相対的にずらして、銅合金板10と
モールド樹脂9間のせん断力を測定した。その結果を表
2の右欄に示す。無処理の銅合金板に較べて、粗面化処
理を施した銅合金板とモールド樹脂との接着力は著しく
大きく、これが耐フロー性の向上に効果があるものと考
えられる。また、防錆処理のみの場合、粗面化処理に防
錆処理を加えた場合も同様に効果があった。
【0022】
【表2】
【0023】(実施例2)さて、上述した実施例では多
層リードフレーム単体について説明したが、次に、上記
した多層リードフレームの連続製造方法について説明す
る。図3に製造ラインの一例を示す。
【0024】厚さ0.1mmの銅合金板の片面に厚さ20
μm の熱可塑性接着剤を塗布した。反対の面には電解に
よる粗化処理によって粗面化処理を行い、その後、さら
に上述した防錆処理を行った。
【0025】この銅合金板2を送出装置20にコイル状
に巻き取った後、金型を経由して巻取装置21に連続的
に巻き取るようにする。金型は、リードフレーム1を加
熱支持する加熱ステージ18と、銅合金板2を打ち抜く
打抜きパンチ14と、銅合金板2を押えるストリッパ1
5とからなる。
【0026】銅合金板14を粗面化処理層8から接着剤
7を塗布した面に向って、パンチ14により所定の形状
に打ち抜くと同時に、この打抜いた打抜き材19を、3
50℃に加熱した加熱ステージ18上に置かれたリード
フレーム1の所定の位置に貼り付けて、図1(A)に示
す構造のリードフレームを連続的に製造した。このリー
ドフレームに、素子搭載、ワイヤボンディング、モール
ド成形してパッケージ化した(図1(B))。その後、
実施例1と同じリフロー試験を行ったが、リフロークラ
ックの発生は見られなかった。
【0027】(実施例3)実施例2と同じ銅合金板に、
熱可塑性樹脂に代えて熱硬化性接着剤を塗布したものを
使用して、実施例2と同様にリードフレームを連続製造
した。ただし、リードフレームを加熱する加熱ステージ
の温度は180℃とした。また熱硬化性接着剤としては
(株)巴川製糸所製のRXF(商品名)を用いた。貼り
合わせ後、N2 気流中で250℃×2min 加熱して接着
剤を硬化させた。このリードフレームに素子搭載、ワイ
ヤボンディング、をモールド成形してパッケージ化後、
実施例1と同じリフロー試験を行ったが、リフロークラ
ックの発生は見られなかった。
【0028】
【発明の効果】(1)本発明の多層リードフレームによ
れば、金属板の両面あるいは少なくともリードと接着し
ない面を粗面化処理した後、防錆処理することによっ
て、リードフレームに金属板を貼りつける際の加熱によ
り、金属板の粗化面に形成する酸化膜を効果的に排除す
ることができるため、モールド樹脂と金属板との接着力
が著しく向上するため、耐リフロー性が大きく改善さ
れ、高い信頼性を持つことができる。
【0029】(2)本発明の多層リードフレームによれ
ば、金属板がモールド樹脂中に内蔵されるため本来防錆
処理を必要としないが、金属板の少なくともリードフレ
ームと接触しない面に粗面化処理し、この粗面化処理し
た面にさらに防錆処理を施すようにしたので、モールド
樹脂と金属板との接着強度を高めることができ、上記と
同様な効果を得ることができる。
【0030】(3)また、本発明の多層リードフレーム
の製造方法によれば、金属板の一方の面に熱可塑性接着
剤を塗布し、かつ、リードフレームを予め昇温したこと
により、連続的な接着が可能となり、アウトガスの発生
を少なくすることができ、より高信頼性のリードフレー
ムを得ることができる。また、予め粗面化処理、防錆処
理及び接着剤を施した金属板を打ち抜いて、この金属板
をリードフレームに接着剤を介して貼り合わせるように
し、これらを連続して行うようにしたので、生産性が向
上し、コストダウンを図ることができる。
【図面の簡単な説明】
【図1】本発明の多層リードフレームの実施例を説明す
るための金属板内蔵型の半導体装置の断面図である。
【図2】金属板とモールド樹脂との接着力を測定する方
法を示す説明図である。
【図3】本発明の多層リードフレームの製造方法の実施
例を説明するためのリードフレーム製造装置の構成図で
ある。
【図4】従来例の接着剤付きテープを用いた多層リード
フレームを説明するための金属板内蔵型の半導体装置の
断面図である。
【図5】従来例の接着剤付き金属板を用いた多層リード
フレームを説明するための金属板内蔵型の半導体装置の
断面図である。
【符号の説明】
1 リードフレーム 2 銅合金板(金属板) 4 モールド樹脂 5 半導体素子 6 金線 7 接着剤 8 粗面化処理層 9 モールド樹脂 10 銅合金板(金属板) 14 打抜きパンチ 15 ストリッパ 17 ダイ 18 加熱ステージ 19 打抜き材 20 送出装置 21 巻取装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米本 隆治 茨城県土浦市木田余町3550番地 日立電 線株式会社システムマテリアル研究所内 審査官 坂本 薫昭 (56)参考文献 特開 平5−90468(JP,A) 特開 平5−160295(JP,A) 特開 昭63−318763(JP,A) 特開 平5−275598(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】予め金属板の一方の面に熱硬化性接着剤を
    塗布し、他方の面または両面に粗面化処理を施す工程
    と、この他方の面または両面に防錆処理を施す工程と、
    上記金属板を連続して供給する工程と、上記金属板を他
    方の面から上記接着剤を塗布した一方の面に向って所定
    形状に打ち抜く工程と、上記金属板に設けられた上記接
    着剤が溶融する温度までリードフレームを昇温させる工
    程と、上記リードフレームに上記接着剤を介して上記金
    属板を貼り合わせる工程とを備えたことを特徴とする多
    層リードフレームの製造方法。
JP5555894A 1994-03-25 1994-03-25 多層リードフレーム及びその製造方法 Expired - Lifetime JP3186408B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5555894A JP3186408B2 (ja) 1994-03-25 1994-03-25 多層リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5555894A JP3186408B2 (ja) 1994-03-25 1994-03-25 多層リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JPH07263605A JPH07263605A (ja) 1995-10-13
JP3186408B2 true JP3186408B2 (ja) 2001-07-11

Family

ID=13002038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5555894A Expired - Lifetime JP3186408B2 (ja) 1994-03-25 1994-03-25 多層リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP3186408B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1185704C (zh) * 1997-03-18 2005-01-19 精工爱普生株式会社 半导体装置及其制造方法
JP3866880B2 (ja) * 1999-06-28 2007-01-10 株式会社日立製作所 樹脂封止型電子装置
JP4485856B2 (ja) * 2004-06-10 2010-06-23 スタンレー電気株式会社 大電力用ledランプ

Also Published As

Publication number Publication date
JPH07263605A (ja) 1995-10-13

Similar Documents

Publication Publication Date Title
US7190057B2 (en) Packaging component and semiconductor package
JP3883543B2 (ja) 導体基材及び半導体装置
EP0637082A1 (en) Integrated circuit devices with solderable lead frame
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
US20200388553A1 (en) Semiconductor module and method for manufacturing same
JP2002543604A (ja) カプセル化電子部品の製造方法
JPH0846116A (ja) リードフレーム及びその製造方法
CN101887877A (zh) 引线框、半导体装置以及引线框的制造方法
US4767049A (en) Special surfaces for wire bonding
JP3186408B2 (ja) 多層リードフレーム及びその製造方法
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
EP0264128A2 (en) Jumper chip for semiconductor devices
JPS6149450A (ja) 半導体用リ−ドフレ−ム
JP2665988B2 (ja) 接着シート
JP2606905B2 (ja) Icリード用部材
JPH06302756A (ja) 半導体装置用リードフレーム
JPH04137552A (ja) リードフレーム
JP4740773B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2622768B2 (ja) 接着シート
JP2518716B2 (ja) 接着シ―ト及び半導体装置
JPS61272955A (ja) 電子機器用Al系条材
NL8900172A (nl) Werkwijze voor het soldeerbaar maken van metalen roosters voor halfgeleiders.
EP0730296A2 (en) Leadframe for plastic-encapsulated semiconductor device, semiconductor device using the same, and manufacturing method for the leadframe
JP2672349B2 (ja) Icリード用部材

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 13

EXPY Cancellation because of completion of term