NL8900172A - Werkwijze voor het soldeerbaar maken van metalen roosters voor halfgeleiders. - Google Patents

Werkwijze voor het soldeerbaar maken van metalen roosters voor halfgeleiders. Download PDF

Info

Publication number
NL8900172A
NL8900172A NL8900172A NL8900172A NL8900172A NL 8900172 A NL8900172 A NL 8900172A NL 8900172 A NL8900172 A NL 8900172A NL 8900172 A NL8900172 A NL 8900172A NL 8900172 A NL8900172 A NL 8900172A
Authority
NL
Netherlands
Prior art keywords
grid
palladium
chip
tin
coating
Prior art date
Application number
NL8900172A
Other languages
English (en)
Original Assignee
Meco Equip Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meco Equip Eng filed Critical Meco Equip Eng
Priority to NL8900172A priority Critical patent/NL8900172A/nl
Priority to EP90200153A priority patent/EP0380176A1/en
Priority to MYPI90000121A priority patent/MY104856A/en
Priority to JP2013755A priority patent/JPH0362560A/ja
Publication of NL8900172A publication Critical patent/NL8900172A/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coating With Molten Metal (AREA)
  • Die Bonding (AREA)

Description

Korte Aanduiding: Werkwijze voor het soldeerbaar maken van metalen roosters voor halfgeleiders.
De uitvinding heeft betrekking op een werkwijze voor het soldeerbaar maken van een rooster,dat te gebruiken is voor een geïntegreerde schakeling,welke wordt vervaardigd door deel van het rooster uitmakende aansluitbenen met een op het rooster aangebrachte chip te verbinden met behulp van aan de aansluitbenen te lassen of te bonden verbindingsdraden.
De voor het produceren van geïntegreerde schakelingen gebruikte roosters worden vervaardigd door dergelijke roosters uit te stampen uit metalen banden,veelal banden uit CuFe en andere koper legeringen of NiFe. De vervaardiging vindt daarbij veelal zodanig plaats,dat aanvankelijk de uitgestampte roosters in de band blijven verenigd voor verdere bewerking van deze roosters.
Zo moet veelal het bevestigingsvlak van de chip in het rooster en de naar dit bevestigingsvlak wijzende uiteinden van de aansluitbenen met een edelmetaal worden bedekt ten einde de bevestiging van de chip op het rooster en het lassen of bonden van de verbindingsdraden te vergemakkelijken. In sommige gevallen wordt hiervoor goud gebruikt,maar in het bijzonder indien de chip met behulp van een epoxyhars of dergelijke op het deel van het rooster uitmakende bevestigingsvlak wordt gelijmd kan hiervoor zilver worden gebruikt.
Een inrichting voor het aanbrengen van dergelijke edelmetaalbedek-kingen op een bepaald deel van een rooster is bijvoorbeeld beschreven in het Europeesche octrooi 0060591.
Na het opbrengen van de chip op het deel van het rooster uitmakende bevestigingsvlak worden de naar dit bevestigingsvlak gekeerde uiteinden van de aansluitbenen en de chip op gewenste wijze met behulp van fijne metaaldraden met elkaar verbonden ,waarbij de metaaldraden door koud lassen ,ook wel draadbonden genoemd, worden vastgezet.
Na de chip zo op het rooster te hebben aangebracht wordt de chip met de aansluitdraden met kunststof omspoten,zodanig,dat de van de chip afgekeerde uiteinden van de aansluitdraden buiten het de chip omgevende kunststofblok uitsteken.
Om aansluitingen op deze buiten het kunststofblok uitstekende aansluitbenen tot stand te kunnen brengen is het tot nu toe gebruikelijk om althans deze uitstekende delen te vertinnen of te vertinloden ten einde een goede soldeerbaarheid van de aanstuitbenen voor latere montage op bijvoorbeeld een gedrukte bedrading te kunnen garanderen. Alvorens over te kunnen gaan tot een vertinnen of vertinloden moeten de buiten het genoemde kunststofblok uitstekende metaaloppervlakken van de aansluitbenen worden ontdaan van zich tijdens de hierboven geschetste werkzaamheden op deze aansluitdelen gevormde oxydefilms. Dit wordt in het aLgemeen bewerkstelligd met behulp van warme zuurbaden ,bijvoorbeeld zoutzuur of zwavelzuur. Na het zo verwijderen van de oxydefilm kan de gewenste bedekking met tin of tintood worden aangebracht door dompelen in een vloeibaar tin of tinlood bevattend bad of door toepassing van een electrolytische werkwijze.
Het zo aanbrengen van een bedekking uit tin of tinlood is sterk kostenverhogend op de vervaardiging van de geïntegreerde schakelingen. Daarnaast bestaat het gevaar,dat tijdens de behandeling in het zuurbad zuur of een andere vloeistof uit het bad binnendringt in capillaire- ruimtes tussen het metaal van het rooster en de kunststofomhulling hetgeen tot uitval van het product zal leiden. Het aanbrengen van een bedekking uit tin of tinlood op de desbetreffende voor het beoogde solderen benodigde oppervlakken voorafgaand aan het aanbrengen van de chip is in de praktijk niet goed mogelijk,daar hieraan meerdere bezwaren kleven.
Op de eerste plaats zijn tin en tinlood der mate zachte metalen, dat bij het aanbrengen van deze zachte metalen op de roosters voor het aanbrengen van de chips en aansluitende bewerkinqen de met deze zachte metalen bedekte delen tijdens het aanbrengen van de chip en volgende bewerkingen beschadigingen zullen oplopen waardoor de zo verkregen producten ongeschikt zullen zijn voor verdere verwerking.
Verder zal er een zekere afstand gehandhaafd moeten worden tussen de aangebrachte bedekking uit tin of tinlood en de bovengenoemde aangebrachte bedekking uit edelmetaal om ongewenste inwerkingen,die kunnen optreden indien het edelmetaal met de tin-of tinlood bedekking in aanraking komt te vermijden. Hierbij bestaat echter weer het gevaar,dat de uiteindelijk buiten het om de chip aangebrachte stuk kunststof materiaal uitstekende delen niet op de juiste wijze zijn bedekt.
De langsranden van de metalen band,waaruit de roosters worden gestampt en welke tijdens een groot deel van het fabricageproces dienst doen om de roosters onderling bijeen te houden ook worden benut als geleiding voor de doorvoer van de band langs de roosters bewerkende inrichtingen.Indien deze met machinedelen in aanraking komende randen van de metalen band met tin of tinlood zouden zijn bedekt bestaat het gevaar van een versmeren van dit tin of tinlood,hetgeen een juiste doorvoer van de band zal belemmeren.
Verder worden de roosters tijdens de bovengeschetste assemblage langere tijd blootgesteld aan temperaturen van 160° - 200° C. Dientengevolge wordt toepassing van tinlood,dat als metaalbedekking veelal de voorkeur verdient/praktisch onmogelijk/daar het smeltpunt van eutectisch tinlood op 180° C ligt. Ook bij het gebruikmaken van tin,waarvan het smeltpunt op 232°C ligt treden problemen op,daar door de blootstelling aan boven geschetste temperaturen de soldeerbaarheid van het tin achteruit gaat.
In het Europeesche octrooi 0132596 wordt, voorgesteld roosters uit een nikkelijzerlegering te bedekken met zeer dunne nikkellagen,die worden overtrokken met eveneens zeer dunne lagen uit edelmetaal ,zoals goud, zilver of palladium of legeringen daarvan.
Toepassen van goud is in het algemeen te kostbaar.
Het gebruikmaken van zilver komt praktisch niet in aanmer king omdat zilver op de buiten de de chip omgevende kunststofomhulling uitstekende delen kan leiden tot ziIvermigratie over de kunststofopper-vlakken hetgeen uiteindelijk kortsluiting kan veroorzaken.
Verder is,zoals in dit octrooi vermeld,de in dit octrooi voorge-stelde werkwijze slechts toepasbaar bij slecht warmte geleidend nikkel-ijzer en niet op koper-ijzer of andere koperlegeringen.
In de praktijk is gebleken,dat de door toepassing van de werkwijze volgens het Europeesche octrooi 0132596 verkregen producten weliswaar direct na de vervaardiging een acceptabele soldeerbaarheid tonen,maar dat de soldeerbaarheid na zekere veroudering geheel verloren gaat,zodat de gevormde producten niet voor langere tijd kunnen worden opgeslagen.
Er bestaat in de praktijk dan ook nog steeds behoefte aan een werkwijze waarbij een voor solderen geschikte deklaag op het rooster kan worden aangebracht voorafgaand aan het aanbrengen van de chip op het rooster.
Volgens de uitvinding is nu gebleken,dat dit kan worden bewerkstelligd indien voorafgaand aan het aanbrengen van de chip op het rooster een bedekking wordt aangebracht bestaande uit een palladium-ziIverlegering, welke 10 “90 gew.% palladium bevat.
Verrassenderwijs is gebleken,dat het aanbrengen van een dergelijke laag uit een palladium-ziIverlegering ook na veroudering nog uitstekende soldeerbaarheid garandeert, terwijl de hardheid van de laag ruimschoots voldoende is om beschadigingen en versmeren tijdens de montage van de chip en opvolgende bewerkingen te voorkomen.
Op zich is het aanbrengen van bedekkingen uit palladium-ziIverlege-ringen bekend,bijvoorbeeld uit het Amerikaanse octrooi 4.478.692 of het tijdschrift "Galvanotechnik",1987, nr.6 blz. 1570 e.v. Een toepassing van dergelijke palladium-ziIverbedekkingen in de zin van onderhavige uitvinding is echter niet uit deze publicaties te ontnemen.
In bijgaande figuur is een deel van een metalen band weergegeven waarin roosters zijn uitgestampt,die door de twee langsranden 1 en 2 van de band bijeen worden gehouden.Daarbij omvat ieder rooster een aantal benen 3, 4 en een voor het ondersteunen van een chip bestemd steun-vlak 5,dat met behulp van een tweetal verbindingsstrippen 6 en 7 met de langsranden 1 en 2 van de metalen band is verbonden. Een dergelijke metalen band bestaat veelal uit koperlegeringen of Nife.
Na het uitstansen van de roosters uit de band kan de band worden bedekt met een palladium-zilverlegering,bijvoorbeeld op de wijze zoals beschreven in de beide hierboven laatstgenoemde publicaties. Vervolgens kan op het in de figuur gearceerde gedeelte A een gewenste uit edelmetaal bestaande bedekking worden aangebracht. Vervolgens kan de chip op het steunvlak 5 worden bevestigd en kunnen de binnen het gearceerde gebied gelegen uiteinden van de benen 3 op de gebruikelijke wijze via verbindings-draden met de chip,worden verbonden,waarbij de chip met de verbindingsdraden en althans de binnen het gearceerde gebied A gelegen delen van de aan-stuitbenen in kunststof worden ingebed. Uiteindelijk zal de zo gevormde geintegreerde schakeling worden afgesneden van de langsranden van de band en van de naburige roosters om met behulp van aansluitbenen 3'of 4'op een beoogde wijze bijvoorbeeld op een gedrukte bedrading te worden aangesloten door het aansolderen van deze aansluitbenen 3'of 4.' Doordat deze aansluitbenen 3',4'met een palladium- ziLverlegering zijn bedekt is een goede soldeerbaarheid gewaarborgd.
In de praktijk is gebleken,dat goede resultaten worden verkregen met legeringen die 10- 90 gew.% palladium ,rest zilver bevatten bij een laagdikte van minimaal 0,05,bij voorkeur echter 0,1 tot 0,15 micrometer. Grotere laagdikten voldoen ook,maar zijn om economische redenen oninteressant. Daarbij wordt bij voorkeur voorafgaand aan het aanbrengen van de pal la-dium-ziIverbedekking op de band een Laag uit nikkel aangebracht indien de banden uit CuFe of andere koper legeringen zijn vervaardigd. De dikte van de nikkellaag bedraagt daarbij minimaal 0,5 echter bij voorkeur 1 tot 2 micrometer. Grotere laagdikten nikkel voldoen ook,maar leveren het gevaar van scheurvorming bij aansluitende buigbewerkingen waaraan de benen veelal worden onderworpen.
De beste resultaten zijn verkregen met legeringen bestaande uit - 30% palladium en - 70% ziIver,aangebracht met een laagdikte van 0,1 tot 0,15 micrometer op een in het geval van banden uit koper legeringen voorafgaand op de band aangebrachte nikkellaag. Ook na langdurige veroudering volgens een daartoe voor soldeerbaarheidsbeproeving genormaliseerde test ( "Dry heat" test volgens B.S.1872)bleek hierbij nog steeds een bijzonder goede soldeerbaarheid gewaarborgd te zijn.

Claims (5)

1. Werkwijze voor het voor het soldeerbaar maken van een rooster, ,dat te gebruiken is voor een geïntegreerde schakeling,welke wordt vervaardigd door deel van het rooster uitmakende aansluitbenen met een op het rooster aangebrachte chip te verbinden met behulp van aan de aansluitbenen te koud lassen of te bonden verbindingsdraden,met het kenmerk, dat voorafgaand aan het aanbrengen van de chip op het rooster een bedekking wordt aangebracht bestaande uit een palladium-ziIverlegering welke 10-90 gew.% palladium bevat.
2. Werkwijze volgens conclusie 1,met het kenmerk,dat gebruik gemaakt + wordt van een palladium-ziIverlegering,welke - 30 gew.% palladium bevat.
3. Werkwijze volgens een der voorgaande conclusies,met het kenmerk,dat de palladium -ziIverlegering wordt aangebracht in een bedekkingslaag met een dikte van minimaal 0,05,bij voorkeur 0,10- 0,15 micrometer.
4. Werkwijze volgens een der voorgaande conclusies,met het kenmerk, dat voorafgaand aan het aanbrengen van de bedekking uit palladium- zi Iverlegering op het rooster een bedekking uit nikkel wordt aangebracht.
5. Werkwijze volgens conclusie 4,met het kenmerk,dat het nikkel wordt aangebracht in een laag met een dikte van minimaal 0,15 bij voorkeur 1-2 micrometer.
NL8900172A 1989-01-25 1989-01-25 Werkwijze voor het soldeerbaar maken van metalen roosters voor halfgeleiders. NL8900172A (nl)

Priority Applications (4)

Application Number Priority Date Filing Date Title
NL8900172A NL8900172A (nl) 1989-01-25 1989-01-25 Werkwijze voor het soldeerbaar maken van metalen roosters voor halfgeleiders.
EP90200153A EP0380176A1 (en) 1989-01-25 1990-01-22 method for producing a solderable finish on metal frames for semiconductors
MYPI90000121A MY104856A (en) 1989-01-25 1990-01-24 Method for producing a solderable finish on metal frames for semiconductors
JP2013755A JPH0362560A (ja) 1989-01-25 1990-01-25 はんだ付け適性仕上げを形成する方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8900172 1989-01-25
NL8900172A NL8900172A (nl) 1989-01-25 1989-01-25 Werkwijze voor het soldeerbaar maken van metalen roosters voor halfgeleiders.

Publications (1)

Publication Number Publication Date
NL8900172A true NL8900172A (nl) 1990-08-16

Family

ID=19854013

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8900172A NL8900172A (nl) 1989-01-25 1989-01-25 Werkwijze voor het soldeerbaar maken van metalen roosters voor halfgeleiders.

Country Status (4)

Country Link
EP (1) EP0380176A1 (nl)
JP (1) JPH0362560A (nl)
MY (1) MY104856A (nl)
NL (1) NL8900172A (nl)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000342420A (ja) * 1999-06-09 2000-12-12 Koji Miyazaki 木屑を素材とする容器
AU2002241512A1 (en) * 2001-11-16 2003-06-10 Honeywell International Inc. Anodes for electroplating operations, and methods of forming materials over semiconductor substrates
KR20130061516A (ko) * 2011-12-01 2013-06-11 삼성테크윈 주식회사 리드 프레임 및 이를 포함하는 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2138025A (en) * 1983-04-13 1984-10-17 Furukawa Electric Co Ltd Silver-coated electric materials and a method for their production
EP0132596A2 (en) * 1983-06-25 1985-02-13 Masami Kobayashi Solderable nickel-iron alloy article and method for making same
US4628165A (en) * 1985-09-11 1986-12-09 Learonal, Inc. Electrical contacts and methods of making contacts by electrodeposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2138025A (en) * 1983-04-13 1984-10-17 Furukawa Electric Co Ltd Silver-coated electric materials and a method for their production
EP0132596A2 (en) * 1983-06-25 1985-02-13 Masami Kobayashi Solderable nickel-iron alloy article and method for making same
US4628165A (en) * 1985-09-11 1986-12-09 Learonal, Inc. Electrical contacts and methods of making contacts by electrodeposition

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Plating and Surface Finishing, vol. 73, no. 6, juni 1986 (Orlando, US) F.I. Nobel et al.: 'Electroplated palladium-silver alloys', bladzijde 88 - 94 *

Also Published As

Publication number Publication date
EP0380176A1 (en) 1990-08-01
JPH0362560A (ja) 1991-03-18
MY104856A (en) 1994-06-30

Similar Documents

Publication Publication Date Title
US4498121A (en) Copper alloys for suppressing growth of Cu-Al intermetallic compounds
KR100318818B1 (ko) 리드프레임에대한보호피막결합
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
JPH0612796B2 (ja) 半導体装置
KR20010052602A (ko) 반도체 장치용 리드 프레임
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
JPH09503102A (ja) 電子部品パッケージを組立てる方法
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
USH498H (en) Electronic component including soldered electrical leads
NL8900172A (nl) Werkwijze voor het soldeerbaar maken van metalen roosters voor halfgeleiders.
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
JPH11330340A (ja) 半導体装置およびその実装構造体
JPS59161850A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
JPH02298056A (ja) 集積回路の信頼性の高いプラスチック・パッケージ
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
JP3186408B2 (ja) 多層リードフレーム及びその製造方法
JPH10313087A (ja) 電子部品用リード材
JP2503595B2 (ja) 半導体リ―ドフレ―ム
JPH06302756A (ja) 半導体装置用リードフレーム
JPS6214452A (ja) 半導体用リ−ドフレ−ム
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS639957A (ja) 半導体リ−ドフレ−ム
JP2537630B2 (ja) 半導体装置の製造方法
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed