JPS61201762A - リードフレーム用Ｃｕ系条材の製造方法 - Google Patents
リードフレーム用Ｃｕ系条材の製造方法Info
- Publication number
- JPS61201762A JPS61201762A JP4343485A JP4343485A JPS61201762A JP S61201762 A JPS61201762 A JP S61201762A JP 4343485 A JP4343485 A JP 4343485A JP 4343485 A JP4343485 A JP 4343485A JP S61201762 A JPS61201762 A JP S61201762A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- rolling
- alloy
- strip
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/04—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a rolling mill
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Non-Insulated Conductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電子機器工業において各種電子部品に使用され
るＣｕ系条材に関するものであり、特に半導体素子の・
マツケージに用いられるリードフレームの条材をえんと
するものである。
るＣｕ系条材に関するものであり、特に半導体素子の・
マツケージに用いられるリードフレームの条材をえんと
するものである。
（従来の技術）
近時電子機器部品にＣｕ系条材が広範囲に使用されてい
る。即ち半導体のリードフレームやコネクター、スイッ
チリレー等の接点バネや端子などが代表である。これら
は何れもＣｕの導電性や伝熱性、機械的強度や加工性、
耐食性などを利用している。
る。即ち半導体のリードフレームやコネクター、スイッ
チリレー等の接点バネや端子などが代表である。これら
は何れもＣｕの導電性や伝熱性、機械的強度や加工性、
耐食性などを利用している。
而してリードフレームについて具体的に説明するとトラ
ンジスター、ＩＣなどの半導体の多くに使用されるリー
ドフレームは、その断面の一例を第１図に、又平面の他
の例を第２図に示すように、フレームのタブ部１に素子
（例えばＳ１チツプ）２がエポキシなどの接着剤や半田
又はＡｕ−８ｉなどの金属ろうなどの接着層３を介して
グイピントされる。尚素子上の電極・ぐラド４とフレー
ムのインナーリード端部５とは金属細線６を介してワイ
ヤプントされる。更にこれらはニブキシなどの樹脂７に
より封止モールドされ、フレームのアウターリード部８
の多くはＳｎ又は半田づけされてから曲げなどの加工を
うけて・ぐッケージがつくられている。
ンジスター、ＩＣなどの半導体の多くに使用されるリー
ドフレームは、その断面の一例を第１図に、又平面の他
の例を第２図に示すように、フレームのタブ部１に素子
（例えばＳ１チツプ）２がエポキシなどの接着剤や半田
又はＡｕ−８ｉなどの金属ろうなどの接着層３を介して
グイピントされる。尚素子上の電極・ぐラド４とフレー
ムのインナーリード端部５とは金属細線６を介してワイ
ヤプントされる。更にこれらはニブキシなどの樹脂７に
より封止モールドされ、フレームのアウターリード部８
の多くはＳｎ又は半田づけされてから曲げなどの加工を
うけて・ぐッケージがつくられている。
（発明が解決しようとする問題点）
半導体リードフレームは基材として銅合金の板条（以下
条基材と称す）を最近用いられている。それは、これら
の銅合金は熱、電気の良導体で強度もあシ、しかも従来
使用されていたコパール合金（Ｆｅ−Ｎｉ−Ｃｏ ）や
ＦｅＮ ｉ合金よシも経済的であるためである。これら
の銅合金の一例を示す。
条基材と称す）を最近用いられている。それは、これら
の銅合金は熱、電気の良導体で強度もあシ、しかも従来
使用されていたコパール合金（Ｆｅ−Ｎｉ−Ｃｏ ）や
ＦｅＮ ｉ合金よシも経済的であるためである。これら
の銅合金の一例を示す。
Ｃｕ−８ｎ系（例えば４８ｎ−０，Ｉ Ｐ 、 ６５ｎ
−０，Ｉ Ｐ 、８Ｓｎ−０、ＩＰ、３゜５５ｎ−０，
２Ｃｒ−０，Ｉ Ｐ ） 、 Ｃｕ−Ｚｎ系（例えば１
０ Ｚｎ ） ｅ Ｃｕ−Ｆｅ系（例２．４ Ｆｅ−０
，３Ｚｎ−０，０４Ｐ 。
−０，Ｉ Ｐ 、８Ｓｎ−０、ＩＰ、３゜５５ｎ−０，
２Ｃｒ−０，Ｉ Ｐ ） 、 Ｃｕ−Ｚｎ系（例えば１
０ Ｚｎ ） ｅ Ｃｕ−Ｆｅ系（例２．４ Ｆｅ−０
，３Ｚｎ−０，０４Ｐ 。
１．５ Ｆｓ−０，６５ｎ−０，８Ｃｏ−０，Ｉ Ｐ
） 、 Ｃｕ−Ｃｏ系（例０．３Ｃｏ−０，Ｉ Ｐ ）
、 Ｃｕ−Ｎｉ−８ｎ系（例９．５ Ｎｉ−２，３８
ｎ 、 ０．１Ｎｉ−２，５５ｎ−０，Ｉ Ｐ ） 、
Ｃｕ−Ｚｒ系（例０．１５Ｚｒ ） 。
） 、 Ｃｕ−Ｃｏ系（例０．３Ｃｏ−０，Ｉ Ｐ ）
、 Ｃｕ−Ｎｉ−８ｎ系（例９．５ Ｎｉ−２，３８
ｎ 、 ０．１Ｎｉ−２，５５ｎ−０，Ｉ Ｐ ） 、
Ｃｕ−Ｚｒ系（例０．１５Ｚｒ ） 。
Ｃｕ−８ｎ−Ｃｒ系（例０．１５５ｎ−０，Ｉ Ｃｒ）
等。
等。
然し、このような銅合金は、大気酸化をうけ易く、リー
ドフレームの加工、保管工程中ニ添加金属の酸化物（例
えば５ｎＯ２１ＮｉＯｒ ＺｎＯ＋ ＺｒＯなど）が表
面に形成し易くなり、そのため前記のダイ〆ンド、ワイ
ヤプント、半田づけなどに対して有害作用となる。特に
Ｃｕ合金のリードフレームの面に直接Ａｕ線、Ｃｕ合金
線などでワイヤプントするベアープントするには不適当
な金属表面になる。即ちペアープントはたとえ４．００
℃以下のＮ２−Ｎ２の還元雰囲気中で施行してもリード
フレームの表面に生じた酸化物は還元されない。そこで
良好な金属面を出すために、タブ部とインナーリード部
に高価なＡｕ ＊ Ａｇメッキを施し、アウターリード
部にはＳｎ又は５ｎ−８ｂメツキが複雑な部分メッキ工
程のものと施されている現状である。
ドフレームの加工、保管工程中ニ添加金属の酸化物（例
えば５ｎＯ２１ＮｉＯｒ ＺｎＯ＋ ＺｒＯなど）が表
面に形成し易くなり、そのため前記のダイ〆ンド、ワイ
ヤプント、半田づけなどに対して有害作用となる。特に
Ｃｕ合金のリードフレームの面に直接Ａｕ線、Ｃｕ合金
線などでワイヤプントするベアープントするには不適当
な金属表面になる。即ちペアープントはたとえ４．００
℃以下のＮ２−Ｎ２の還元雰囲気中で施行してもリード
フレームの表面に生じた酸化物は還元されない。そこで
良好な金属面を出すために、タブ部とインナーリード部
に高価なＡｕ ＊ Ａｇメッキを施し、アウターリード
部にはＳｎ又は５ｎ−８ｂメツキが複雑な部分メッキ工
程のものと施されている現状である。
しかしこのような現状工程において上記酸化物の残留は
メッキ欠陥例えばピンホールなどの原因となシ易く、こ
のためメッキの前処理に大きな負担となるものであった
。更に貴金属メッキを節約して薄くすることも試みたが
Ｃｕ合金の強度を上げるだめの添加物例えばＺｎ、Ｓｎ
、ｌ’６などの拡散性成分が貴金属表面に露出酸化して
ボンディングの障害となった。
メッキ欠陥例えばピンホールなどの原因となシ易く、こ
のためメッキの前処理に大きな負担となるものであった
。更に貴金属メッキを節約して薄くすることも試みたが
Ｃｕ合金の強度を上げるだめの添加物例えばＺｎ、Ｓｎ
、ｌ’６などの拡散性成分が貴金属表面に露出酸化して
ボンディングの障害となった。
このような類似の拡散障害は前記アウターリードの半田
付部でもおこるため、半田付性の低下はもとよシ半田接
合部の強度の経済的劣化をまねく。Ｃｕ−８ｎ−Ｐによ
るリン青銅などにおいてＰ分が界面のＣｕ−ａｎの拡散
反応物に濃縮されてこれを著しく脆化することは周知で
ある。又Ｃｕ合金に広く用いられるＦ’ｓ、Ｎｌも同様
にして半田強度の劣化をおこすものである。
付部でもおこるため、半田付性の低下はもとよシ半田接
合部の強度の経済的劣化をまねく。Ｃｕ−８ｎ−Ｐによ
るリン青銅などにおいてＰ分が界面のＣｕ−ａｎの拡散
反応物に濃縮されてこれを著しく脆化することは周知で
ある。又Ｃｕ合金に広く用いられるＦ’ｓ、Ｎｌも同様
にして半田強度の劣化をおこすものである。
リードフレームの用途において更に重要な欠陥はレジン
封止部にある。半導体チップのダイ？ンドやワイヤプン
ド工程において２００℃〜４００℃の高温になると大気
酸化をおこす。合金の酸化被膜は多くの場合各種酸化物
の混合によるため゛密着性に乏しいものである。これを
レジンでモールド封止するとリードフレームとレジンと
の゛１密着性、接着性に乏しい水分やガス等混入となシ
半導体の腐食劣化や誤動作の原因となる。即ち電子機器
部品に使用されるＣｕ合全全部材導電性や機械的特性の
ほか忙上記の如きメンディング性、レジンモールド封止
性、半田性などが必要であるがこれらをすべて満足する
合金はない。
封止部にある。半導体チップのダイ？ンドやワイヤプン
ド工程において２００℃〜４００℃の高温になると大気
酸化をおこす。合金の酸化被膜は多くの場合各種酸化物
の混合によるため゛密着性に乏しいものである。これを
レジンでモールド封止するとリードフレームとレジンと
の゛１密着性、接着性に乏しい水分やガス等混入となシ
半導体の腐食劣化や誤動作の原因となる。即ち電子機器
部品に使用されるＣｕ合全全部材導電性や機械的特性の
ほか忙上記の如きメンディング性、レジンモールド封止
性、半田性などが必要であるがこれらをすべて満足する
合金はない。
本発明はかかる現状に鑑みなされたものであり、電子機
器部品に最適にして且つ経済的なＣｕ系材料の製造法を
提供するものである。
器部品に最適にして且つ経済的なＣｕ系材料の製造法を
提供するものである。
（問題点を解決するための手段）
本発明は電子機器部品例えば半導体のリードフレームや
コネクタスイッチ、リレー等の接点ばねや端子などに使
用される銅合金条にＣｕをメッキ又はＰＶＤ処理を行っ
た後、圧延加工して表面を平滑に仕上げる製法である。
コネクタスイッチ、リレー等の接点ばねや端子などに使
用される銅合金条にＣｕをメッキ又はＰＶＤ処理を行っ
た後、圧延加工して表面を平滑に仕上げる製法である。
メッキ又はＰＶＤされるＣｕは一般に高純度の無酸素鋼
であり、その厚さは０．５μ以上特に望ましくは１〜５
μを必要とする。
であり、その厚さは０．５μ以上特に望ましくは１〜５
μを必要とする。
このメッキは常法によシ脱脂、酸洗をしたＣｕ合金条を
ＣｕＳＯ４浴、Ｃｕ（ＢＦ４）２浴、ＣｕＣＮ浴などの
メッキ浴中にてカソードして、 Ｃｕをアノードとし
て直流を通電して所望の厚さにする。ＰＶＤは真空蒸着
イオングレーティング、スパッタリング表どの総称であ
シ高真空又は低圧不活性ガス中で高純度Ｃｕ源を加熱蒸
着したシ又高電圧をかけてイオン化して気化せしめ対極
のＣｕ合金に析出させる。
ＣｕＳＯ４浴、Ｃｕ（ＢＦ４）２浴、ＣｕＣＮ浴などの
メッキ浴中にてカソードして、 Ｃｕをアノードとし
て直流を通電して所望の厚さにする。ＰＶＤは真空蒸着
イオングレーティング、スパッタリング表どの総称であ
シ高真空又は低圧不活性ガス中で高純度Ｃｕ源を加熱蒸
着したシ又高電圧をかけてイオン化して気化せしめ対極
のＣｕ合金に析出させる。
上記の工程にて得られるＣｕ合金条は一般に表面が粗に
して無光沢である。
して無光沢である。
次にこのメッキした合金条を圧延加工して所望の厚さに
し機械的強度を付与する。又同時に表面は光沢平滑化さ
れなければならないが、そのためには通常１０チ以上の
総圧下率が加えられる。平滑な圧延ロールを用い低粘性
の潤滑油を併用して能率的に加工される。必要に応じて
よシ高度の光沢平滑性を必要とする場合には潤滑剤を使
用しないで磨き圧延も行われる。なお必要に応じて途中
又は圧死後に加熱処理が施される。
し機械的強度を付与する。又同時に表面は光沢平滑化さ
れなければならないが、そのためには通常１０チ以上の
総圧下率が加えられる。平滑な圧延ロールを用い低粘性
の潤滑油を併用して能率的に加工される。必要に応じて
よシ高度の光沢平滑性を必要とする場合には潤滑剤を使
用しないで磨き圧延も行われる。なお必要に応じて途中
又は圧死後に加熱処理が施される。
又本発明はＣｕの析出工程に先立ちＣｕ合金条材の基材
面にＮｉ、Ｃｏ又はこれらの合金をメッキ又はＰＶＤに
よシ中間層を設けるものである。合金としてはＮｉ −
Ｐ ＋Ｎｌ −Ｃｏ ＋Ｎｌ −Ｚｎ 、Ｎｉ −Ｆｅ
、 Ｃｏ−Ｆｅ 、Ｎｉ −Ｃｒ 。
面にＮｉ、Ｃｏ又はこれらの合金をメッキ又はＰＶＤに
よシ中間層を設けるものである。合金としてはＮｉ −
Ｐ ＋Ｎｌ −Ｃｏ ＋Ｎｌ −Ｚｎ 、Ｎｉ −Ｆｅ
、 Ｃｏ−Ｆｅ 、Ｎｉ −Ｃｒ 。
Ｃｏ −Ｃｎ 、Ｎ １− Ｂ ｒ Ｎ ｉ −Ｃｏ
−Ｐ ｒ Ｎ ｉ−Ｐ ｄ ＨＣｏ −Ｐ ｄなどであ
る。
−Ｐ ｒ Ｎ ｉ−Ｐ ｄ ＨＣｏ −Ｐ ｄなどであ
る。
これらの中間層の厚さは圧延仕上げにおいて０．０２μ
以上特に望ましくは０．１〜２゜５μである。
以上特に望ましくは０．１〜２゜５μである。
（作用）
本発明は無酸素純銅の表層を設けることにより、銅合金
の条基材の表面で該合金の添加金属が大気酸化を受けに
くくなシ、貴金属メッキを要せずして直接がンドは確実
になる。無酸素銅の表層は大気酸化により、反って樹脂
との密着性良好な酸化銅被膜が生じ、封止モールドの密
着良好となって、外部水分の浸入を抑止する。
の条基材の表面で該合金の添加金属が大気酸化を受けに
くくなシ、貴金属メッキを要せずして直接がンドは確実
になる。無酸素銅の表層は大気酸化により、反って樹脂
との密着性良好な酸化銅被膜が生じ、封止モールドの密
着良好となって、外部水分の浸入を抑止する。
又該表層はアウターリード部の半田付は性が向上する。
例えば基材の銅合金がＣｕ−Ｆｅ系かＣｕ−８ｎ−Ｐ系
のときは若し表層のないときは基材と半田層との境界に
脆弱な合金層が発生し易くなシ半田付性が低下するが無
酸素鋼の表層があると半田付・性はよくなる。
のときは若し表層のないときは基材と半田層との境界に
脆弱な合金層が発生し易くなシ半田付性が低下するが無
酸素鋼の表層があると半田付・性はよくなる。
又、該表層はがンディング時のＮ２−Ｎ２高温ガス使用
による水素脆化はなく、確実なメンディングは可能であ
る。
による水素脆化はなく、確実なメンディングは可能であ
る。
なお無酸素純銅は大気溶解されｏ２を多く含有したシ、
Ｐ分などで脱酸された通常のＣｕに比して酸化被膜が生
じても密着性を有し上記のレジンモールドなどにおいて
不可欠の効果を発揮できる。
Ｐ分などで脱酸された通常のＣｕに比して酸化被膜が生
じても密着性を有し上記のレジンモールドなどにおいて
不可欠の効果を発揮できる。
これらの純Ｃｕの特性は特［０２分が１θ〜２０ｐｐｍ
以下の時に有効に発現される。
以下の時に有効に発現される。
本発明方法におけるメッキ又はＰＶＤによれば高純度の
Ｃｕを容易に析出することが出来る。メ、キを行う場合
、メッキ条件によっては数ｐｐｍ以下のＮ２や電解成分
（Ｓ、０．Ｎ ）や不純物（Ｆｅ。
Ｃｕを容易に析出することが出来る。メ、キを行う場合
、メッキ条件によっては数ｐｐｍ以下のＮ２や電解成分
（Ｓ、０．Ｎ ）や不純物（Ｆｅ。
Ｎｉ等）が混入しやすい。これに比べＰ■はＣＵ源とい
う高純度のＣｕを用いればメッキよりも更に高純度のＣ
ｕが析出できる。高純度のＣｕは一般に軟質で複雑なプ
レス成型加工忙も十分に耐えて割れを生じないばかシで
なく、前記の如く通常のＣｕ ’ｐ Ｃｕ合金では不可
能な特性を発揮する。
う高純度のＣｕを用いればメッキよりも更に高純度のＣ
ｕが析出できる。高純度のＣｕは一般に軟質で複雑なプ
レス成型加工忙も十分に耐えて割れを生じないばかシで
なく、前記の如く通常のＣｕ ’ｐ Ｃｕ合金では不可
能な特性を発揮する。
更に高純度であることはグリーン度を絶対条件とする半
導体などにおいては信頼性の高い材料として安心して使
用することが出来る。
導体などにおいては信頼性の高い材料として安心して使
用することが出来る。
リードフレームはシリコンチップを直接搭載するのでＣ
ｕ中の合金成分や不純物は汚染源となシ易く、又放射性
不純物はソフトエラーをおこす。
ｕ中の合金成分や不純物は汚染源となシ易く、又放射性
不純物はソフトエラーをおこす。
【７かしメッキやＰＶＤによシ高純度の軟質Ｃｕを析出
すると不可避的に表面は粗となシ光沢度が減少する。従
って光沢平滑なＣｕヲメッキするためＫは光沢剤例えば
Ｓ、Ｎ、Ｓｅ、Ｐ々どを含有する特殊な物質をメッキ浴
中に添加しなければならない。これらの物質はメッキＣ
ｕに共析して微細結晶化を有する平滑光沢なＣｕを可能
にするが、その反面純度が大巾に低下すると共に硬質脆
化【−てゾレス加工に耐え難いものと々る。ＰＶＤにお
いても微細結晶化せしめて平滑にするためＣｕ合金条を
過剰に低温にしたシ又合金を共析したシすると同様の不
都合を生ずる。
すると不可避的に表面は粗となシ光沢度が減少する。従
って光沢平滑なＣｕヲメッキするためＫは光沢剤例えば
Ｓ、Ｎ、Ｓｅ、Ｐ々どを含有する特殊な物質をメッキ浴
中に添加しなければならない。これらの物質はメッキＣ
ｕに共析して微細結晶化を有する平滑光沢なＣｕを可能
にするが、その反面純度が大巾に低下すると共に硬質脆
化【−てゾレス加工に耐え難いものと々る。ＰＶＤにお
いても微細結晶化せしめて平滑にするためＣｕ合金条を
過剰に低温にしたシ又合金を共析したシすると同様の不
都合を生ずる。
他方高純度のメッキやＰＶＤによるＣｕは一般に粗な表
面で平滑化に乏しい。表面の粗度は特にボンディングす
るに有害であシ、高速度に信頼性の高いボンディングの
ためにはＲｚＣＱ、５μｍを必要条件とする。又メッキ
やＰＶＤの表面は活性を有し外気に放置すると汚染物を
吸着したシ或は酸化や硫化の反応をおこし易く、粗の表
面に付着した油等の汚染物は完全に洗浄除去するに特別
の工夫を要する。
面で平滑化に乏しい。表面の粗度は特にボンディングす
るに有害であシ、高速度に信頼性の高いボンディングの
ためにはＲｚＣＱ、５μｍを必要条件とする。又メッキ
やＰＶＤの表面は活性を有し外気に放置すると汚染物を
吸着したシ或は酸化や硫化の反応をおこし易く、粗の表
面に付着した油等の汚染物は完全に洗浄除去するに特別
の工夫を要する。
本発明方法は圧延加工を施して平滑光沢なＣｕ合金条表
面を回復するものであυ、総合圧下率が１０％に満たな
い場合には所望の平滑度をえることが出来ない。この圧
延効果は圧延条件などによるものであるが特に圧下率に
して約４０チ以上が有効である。この平滑化と共に基材
と析出したＣｕ層との固相接合がより強固となる。
面を回復するものであυ、総合圧下率が１０％に満たな
い場合には所望の平滑度をえることが出来ない。この圧
延効果は圧延条件などによるものであるが特に圧下率に
して約４０チ以上が有効である。この平滑化と共に基材
と析出したＣｕ層との固相接合がより強固となる。
なお必要に応じて途中で加熱処理を施してもよい。
この平滑化の重要な効果の１つはプレス加工などでのマ
イクロクラックの防止であシ、加工性の向上につながる
ものである。粗な表面では曲げ加工による曲げ部におい
て粗の谷部が応力集中点として割れを発生し易いためで
ある。
イクロクラックの防止であシ、加工性の向上につながる
ものである。粗な表面では曲げ加工による曲げ部におい
て粗の谷部が応力集中点として割れを発生し易いためで
ある。
この高純度平滑なＣｕ表層の厚さは少くとも０．５μ以
上特に望ましくは１〜５μが実用上有効である。０．５
μに満たない場合には基材のＣｕ合金の影響を実用上遮
断して純Ｃｕの特性を発揮することが出来ない。特に高
温度における使用条件の場合にこの傾向が強いため、厚
さは１〜５μが有効である。なおメッキ厚をそれ以上厚
くすることはメッキ工程で不経済であると同時に強度低
下をまねくことＫもなる。
上特に望ましくは１〜５μが実用上有効である。０．５
μに満たない場合には基材のＣｕ合金の影響を実用上遮
断して純Ｃｕの特性を発揮することが出来ない。特に高
温度における使用条件の場合にこの傾向が強いため、厚
さは１〜５μが有効である。なおメッキ厚をそれ以上厚
くすることはメッキ工程で不経済であると同時に強度低
下をまねくことＫもなる。
本発明方法においてはＣｕ合金条の基材面に中間層とし
てＮｌ 、 Ｃｏ又はこれらの合金層を介在せしめるも
のであシ、Ｃｕ合金条の基材の合金成分の拡散バリヤー
として設けるものである。
てＮｌ 、 Ｃｏ又はこれらの合金層を介在せしめるも
のであシ、Ｃｕ合金条の基材の合金成分の拡散バリヤー
として設けるものである。
その厚さは少くとも０．０２μ以上が実用的であシ、特
に０．１μ以上が有効である。しかし過剰な厚さは不経
済であるばかりでなく加工性を低下せしめるため最大厚
は２．５μ以下が実用的である。
に０．１μ以上が有効である。しかし過剰な厚さは不経
済であるばかりでなく加工性を低下せしめるため最大厚
は２．５μ以下が実用的である。
なお本発明方法における表層はＣｕ合金条基材の片面又
は両面に設けてもよい。
は両面に設けてもよい。
次に本発明の実施例について説明する。
実施例（１）〜（３）
厚さ０．４０ｍの銅合金条基材（Ｃｕ−２，５８ｎ−０
，３Ｎｉ−０，１５Ｐ ）の片面に純Ｃｕを原料として
第１表に示す電気メツキ法によシ各種の厚さの無酸素鋼
からなる表層を密着した。
，３Ｎｉ−０，１５Ｐ ）の片面に純Ｃｕを原料として
第１表に示す電気メツキ法によシ各種の厚さの無酸素鋼
からなる表層を密着した。
このものを６段ロールにて冷間圧延を行って０．２５ｍ
ｍの厚さとし、フレオンで連続洗浄した後、フリツタ−
にて巾２６ｍに切断して本発明電子機器部品用Ｃｕ系条
材をえた。なおその性能を示すと何れも拡張力６０に９
／ｍ２．伸８チ前後であった。
ｍの厚さとし、フレオンで連続洗浄した後、フリツタ−
にて巾２６ｍに切断して本発明電子機器部品用Ｃｕ系条
材をえた。なおその性能を示すと何れも拡張力６０に９
／ｍ２．伸８チ前後であった。
第１表
Ｃｕメッキ
ＣｕＳＯ４９０−Ｃｕ ｇ／Ｌ
Ｈ２ＳＯ４３０ｇ／ｌ
ニカワ ｉｐｐｍ
浴温 ５５℃
電流密度 １０ Ｖｄｍ２
実施例（４）〜（８）
実施例（１）においてＣｕメッキに先立ち第２表、第３
表及び第４表に示すメッキ浴を用いて各種厚さのＮｌ
＊ Ｃｏ又はＮ１００合金の中間層を設け、然る後実施
例（１）と同様にしてＣｕメッキを行い且つ圧電加工を
行って本発明電子機器部品用Ｃｕ系条材をえ、た。
表及び第４表に示すメッキ浴を用いて各種厚さのＮｌ
＊ Ｃｏ又はＮ１００合金の中間層を設け、然る後実施
例（１）と同様にしてＣｕメッキを行い且つ圧電加工を
行って本発明電子機器部品用Ｃｕ系条材をえ、た。
第２表
Ｎｉメッキ
Ｎｉ５０４２４０ ｇ／ｌ
Ｎｌ ｃｔ２３０ ｇ／Ｌ
Ｈ３Ｂ０３３０ ｇ／ｌ
ｐＨ３，０
浴 温 ５０℃
電流密度 ５Ｖｄｍ２
第３表
Ｎｉ（ＯＣｏメ、キ
Ｎｉ５０４２４０ｇμ
Ｈ３Ｂ０３４５ ｇ／Ｌ
ｐＨ３，２
浴温 ４５℃
電流密度 ２．５ Ａ／ｄｍ２
第４表
Ｃｏメ、キ
Ｃｏ ８０４ ４００ ｇ／１
ＮａＣＬ １７ ｇ／ｌ
Ｈ，Ｂｏ、 ４ ｓ ｇ／ｌ
ｐＨ５，５
比較例（１）〜（５）
なお本発明品を比較するため実施例（１）と同様の銅合
金条基材に何等メッキを施さないもの（比較例１）、Ｃ
ｕメッキによる表層を薄く施したもの（比較例２）、該
表層を施した後圧鳶加工を行わないもの（比較例３）、
Ｎｉメ、キの中間層を薄く施したもの（比較例４）及び
Ｎ１メ、キの中間層を厚く施したもの（比較例５）Ｋつ
いても実施例と同様にして比較例電子機器部品用Ｃｕ系
条材をえた。
金条基材に何等メッキを施さないもの（比較例１）、Ｃ
ｕメッキによる表層を薄く施したもの（比較例２）、該
表層を施した後圧鳶加工を行わないもの（比較例３）、
Ｎｉメ、キの中間層を薄く施したもの（比較例４）及び
Ｎ１メ、キの中間層を厚く施したもの（比較例５）Ｋつ
いても実施例と同様にして比較例電子機器部品用Ｃｕ系
条材をえた。
斯くして得た本発明品及び比較例品と第２図に示す如き
Ｉ）ＩＰｆｉ１４ピンフレームにプレス成型した。即ち
フレオンを用いてプレス油を洗浄した後、実用上の保管
条件における表面劣化をシュミレートするため８（ＩＲ
Ｉ（Ｘ６０’Ｃの加湿チャフ バー ＶＣ４８Ｈｒ保持
した。次にフレームの表層面にＳｔ素子のダイ？ンドと
してエポキシ樹脂剤を使用し、大気中にて２５０℃Ｘ１
５分間キュアした後、径２５μのＡｕ線を第５表に示す
超音波熱圧着法でワイヤゲンドした。
Ｉ）ＩＰｆｉ１４ピンフレームにプレス成型した。即ち
フレオンを用いてプレス油を洗浄した後、実用上の保管
条件における表面劣化をシュミレートするため８（ＩＲ
Ｉ（Ｘ６０’Ｃの加湿チャフ バー ＶＣ４８Ｈｒ保持
した。次にフレームの表層面にＳｔ素子のダイ？ンドと
してエポキシ樹脂剤を使用し、大気中にて２５０℃Ｘ１
５分間キュアした後、径２５μのＡｕ線を第５表に示す
超音波熱圧着法でワイヤゲンドした。
第５表
このようにゲンディングされたワイヤデンディング細線
の一部をプルテスターにかけてプルテストした。他の一
部は常法によジェポキシ樹脂でトランスファーモールド
した後常法により５ｎ−１０Ｐｂメツキ浴纜て約３μの
外装メッキをアウターリード部に施した。然る後ダイパ
ーイツト等を行いアウターリード部を９００に曲げてＤ
ＩＰ型ＩＣとした。
の一部をプルテスターにかけてプルテストした。他の一
部は常法によジェポキシ樹脂でトランスファーモールド
した後常法により５ｎ−１０Ｐｂメツキ浴纜て約３μの
外装メッキをアウターリード部に施した。然る後ダイパ
ーイツト等を行いアウターリード部を９００に曲げてＤ
ＩＰ型ＩＣとした。
而して９００曲げ部の割れの有無をＸ１００の顕微鏡で
観察した。又赤インク水中で浸漬？イルしてリードフレ
ーム界面からの水の浸入を比較するレッドチェック法を
行った。これによりレジン封止性を試みた。又アウター
リード部忙共晶半田を用いてＣｕ線（１０φ）を半田付
けした後、１２０′ｃＸ１０００Ｈｒ保持して半田ゾル
試験を行ったその結果は第６表に示す通りである。
観察した。又赤インク水中で浸漬？イルしてリードフレ
ーム界面からの水の浸入を比較するレッドチェック法を
行った。これによりレジン封止性を試みた。又アウター
リード部忙共晶半田を用いてＣｕ線（１０φ）を半田付
けした後、１２０′ｃＸ１０００Ｈｒ保持して半田ゾル
試験を行ったその結果は第６表に示す通りである。
上表より明らかな如く本発明品は何れも実用上十分な♂
ンディング強度、レシン封止性、加工性及び半田性を有
することを示した。これに対し比較例（１）は合金成分
（Ｓｎ、Ｎｉ ）の酸化のためワイヤーボンドが劣化し
且つレジンとの密着性が著しく劣るものであった。又比
較例（３）のメッキ上シはワイヤデンディングのプル強
度に劣るがこれは粗面の影響によるものと推考される。
ンディング強度、レシン封止性、加工性及び半田性を有
することを示した。これに対し比較例（１）は合金成分
（Ｓｎ、Ｎｉ ）の酸化のためワイヤーボンドが劣化し
且つレジンとの密着性が著しく劣るものであった。又比
較例（３）のメッキ上シはワイヤデンディングのプル強
度に劣るがこれは粗面の影響によるものと推考される。
又比較例（２）及び（４）はプルテスト強度差にレジン
封止性に劣り、比較例（５）における過剰メッキ厚のも
のは割れを生じた。
封止性に劣り、比較例（５）における過剰メッキ厚のも
のは割れを生じた。
実施例（９）〜αカ
各種属さのＣｕ合金条（Ｃｕ−２，４Ｆｅ−０，８Ｚｎ
−０，１２Ｐ−０，０１Ｓｎ ）に上記実施例と同様に
Ｎｉメッキの中間層を設けた後Ｃｕの表層を施した。然
る後０．１μ粗度相尚に仕上げられたロールを有する２
段圧延機を用いて圧延し０．２５μの厚さを有する本発
明Ｃｕ条材を得た。
−０，１２Ｐ−０，０１Ｓｎ ）に上記実施例と同様に
Ｎｉメッキの中間層を設けた後Ｃｕの表層を施した。然
る後０．１μ粗度相尚に仕上げられたロールを有する２
段圧延機を用いて圧延し０．２５μの厚さを有する本発
明Ｃｕ条材を得た。
なお本発明品と比較するために上記同様に各種のＣｕ合
金条にニッケルメッキの中間層及びＣｕメッキの表層を
施した後、圧延加工を全く行わないもの又は低圧延加工
率にて加工して比較例Ｃｕ条材を得た。
金条にニッケルメッキの中間層及びＣｕメッキの表層を
施した後、圧延加工を全く行わないもの又は低圧延加工
率にて加工して比較例Ｃｕ条材を得た。
斯くして得た本発明品及び比較例品についてビンディン
グ性を試みるために６０℃Ｘ８０ ％ＲＨの加湿チャン
バー内Ｋ ４８ Ｈｒ保持した後、更に第７表に示すダ
イ？ンディングの加熱条件を模して２５０℃×５分間大
気加熱してワイヤーボンドを行りた。
グ性を試みるために６０℃Ｘ８０ ％ＲＨの加湿チャン
バー内Ｋ ４８ Ｈｒ保持した後、更に第７表に示すダ
イ？ンディングの加熱条件を模して２５０℃×５分間大
気加熱してワイヤーボンドを行りた。
第７表
然る後プル強度を測定した。その結果は第８表に示す通
シである。
シである。
第８表から明らかな如く圧下率が１０％以上の本発明品
においては実用上十分なゾル強度を有したが、比較例品
は何れも劣ることが認められた。
においては実用上十分なゾル強度を有したが、比較例品
は何れも劣ることが認められた。
なお実施例（９）において５μのＡｇメッキを行って同
様に処理してグル強度を試験したところ７．３ｇｒであ
った。
様に処理してグル強度を試験したところ７．３ｇｒであ
った。
又実施例（９）〜ＣＬηのメッキＣｕの純度を知るため
にステンレス板上にメッキを行りてから剥離して得た箔
片を分析したところ、０２分は３．８ｐｐｍ。
にステンレス板上にメッキを行りてから剥離して得た箔
片を分析したところ、０２分は３．８ｐｐｍ。
Ｈ２０，６ｐｐｍ 、Ｓ ０．８ ｐＰｍであ弘金属不
純物（Ａｇ。
純物（Ａｇ。
Ａｓ、Ｐｂ＋ＦｅｔＮｌ＋Ｚｎ＋Ｂｌ＊Ｓｂ）は０．５
ｐｐｍ以下でちったＯ 実施例（６）〜（２） 厚さ０．４０ｍのＣｕ合金条（Ｃｕ−８，２５ｎ−０，
１３Ｐ）に第２表に示すメッキ浴にてＮｉメッキを施し
た後、日本真空技術（株）製連続式プレーナーノ・イレ
ートマグネトロンス／母ツタリング装置によシ１０−５
Ｔｏｒｒで温度約２００℃にて９９．９９９ ＳＣｕ源
を用いてＣｕをス・ｅ、タリングした後、前記采施例と
同様に圧延を行って本発明条材をえた。
ｐｐｍ以下でちったＯ 実施例（６）〜（２） 厚さ０．４０ｍのＣｕ合金条（Ｃｕ−８，２５ｎ−０，
１３Ｐ）に第２表に示すメッキ浴にてＮｉメッキを施し
た後、日本真空技術（株）製連続式プレーナーノ・イレ
ートマグネトロンス／母ツタリング装置によシ１０−５
Ｔｏｒｒで温度約２００℃にて９９．９９９ ＳＣｕ源
を用いてＣｕをス・ｅ、タリングした後、前記采施例と
同様に圧延を行って本発明条材をえた。
なお本発明品と比較するために上記と同様のＣｕ合金条
を使用しＮｉメッキ及びＣｕメッキを行わないもの又は
ス・母ツタリングを行わずに比較例Ｃｕ条材をえた。
を使用しＮｉメッキ及びＣｕメッキを行わないもの又は
ス・母ツタリングを行わずに比較例Ｃｕ条材をえた。
斯くして得た本発明品及び比較例品について実施例（９
）と同様に・母ツケージした後ゾルテスト、割れ、半田
ゾル及びレッドチェックを測定した。
）と同様に・母ツケージした後ゾルテスト、割れ、半田
ゾル及びレッドチェックを測定した。
その結果は第９表に示す通りである。
上表よシ明らかな如く本発明品は実用上十分な性能を発
揮しうるのに対しＮ１メッキの薄い比較例（９）はゾル
強度及びレジン封止性に乏しく、又比較例（２）の如（
０，１５ｍの厚さの条にＮｌメッキを行いス・−ツタし
て圧延仕上げを行わないものであるが無光沢粗度のため
？ンド強度に劣るものであった。
揮しうるのに対しＮ１メッキの薄い比較例（９）はゾル
強度及びレジン封止性に乏しく、又比較例（２）の如（
０，１５ｍの厚さの条にＮｌメッキを行いス・−ツタし
て圧延仕上げを行わないものであるが無光沢粗度のため
？ンド強度に劣るものであった。
なおス・母ツタで見られるＣｕを分析した処、０□〈ｌ
ｐｐｍ 、 Ｎ２＜０．５ ｐｐｒｎ 、 Ｓ（０，５
ｐｐｍ、金属不純物（Ａｇ ｐＡｓ、Ｐｂ、ＦｅｅＮｉ
、Ｚｎ、Ｂｉ ＋Ｓｂ） （０，５ｐｐｍであり電気
メッキより高品質であった。
ｐｐｍ 、 Ｎ２＜０．５ ｐｐｒｎ 、 Ｓ（０，５
ｐｐｍ、金属不純物（Ａｇ ｐＡｓ、Ｐｂ、ＦｅｅＮｉ
、Ｚｎ、Ｂｉ ＋Ｓｂ） （０，５ｐｐｍであり電気
メッキより高品質であった。
（効果）
以上詳述した如く本発明方法について主として半導体リ
ードフレームを例として説明した力ζことに示す特徴や
効果は他の電子機器部品にも妥当することは明らかであ
る。？ンディングは超音波溶接などで部品、機器を組立
てたυ或は部品を実装する場合に多用されておシ、又多
くの電子部品はプリント基板などに半田付けされて実装
される。部品は複雑なブレス加工を経て成型後レジン封
止して完成される場合が多い。
ードフレームを例として説明した力ζことに示す特徴や
効果は他の電子機器部品にも妥当することは明らかであ
る。？ンディングは超音波溶接などで部品、機器を組立
てたυ或は部品を実装する場合に多用されておシ、又多
くの電子部品はプリント基板などに半田付けされて実装
される。部品は複雑なブレス加工を経て成型後レジン封
止して完成される場合が多い。
従ってここに使用されるＣｕ合金条は導電率、強度の他
これらの特性を高度に満足することが強く要求される。
これらの特性を高度に満足することが強く要求される。
本発明方法による製品は加工テストやリードタイムを縮
減して上記の高品質高性能のＣｕ合金条をうるため工業
上極めて有用なものである。
減して上記の高品質高性能のＣｕ合金条をうるため工業
上極めて有用なものである。
第１図は一般に使用されているリードフレームによる一
例のパッケージの断面図、第２図は他の例のノクツケー
ジの平面図である。 １・・・タブ部、２・・・素子、３・・・接着層、４・
・・電極パッド、５・・・インナーリード端部、６・・
・金属細線、２・・・樹脂、８・・・アウターリード部
。
例のパッケージの断面図、第２図は他の例のノクツケー
ジの平面図である。 １・・・タブ部、２・・・素子、３・・・接着層、４・
・・電極パッド、５・・・インナーリード端部、６・・
・金属細線、２・・・樹脂、８・・・アウターリード部
。
Claims (3)
- （１）Ｃｕ合金条材の基材に高純度Ｃｕをメッキ又はＰ
ＶＤ処理を行った後、圧延加工を施し表層のＣｕを０．
５μ以上に保持して仕上げることを特徴とする電子機器
部品用Ｃｕ系条材の製造法。 - （２）圧延加工の総圧下率を１０％以上とすることを特
徴とする特許請求の範囲第１項記載の電子機器部品用Ｃ
ｕ系条材の製造法。 - （３）Ｃｕ合金条材の基材にＮｉ、Ｃｏ又はこれらの合
金をメッキ又はＰＶＤ処理を行って中間層を設け、その
外側に高純度Ｃｕをメッキ又はＰＶＤ処理を行って表層
を設けた後、圧延加工を行って表層のＣｕを０．５μ以
上に保持し且つ中間層を０．０２μ以上に保持すること
を特徴とする電子機器部品用Ｃｕ系条材の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043434A JPH07116573B2 (ja) | 1985-03-05 | 1985-03-05 | リードフレーム用Ｃｕ系条材の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043434A JPH07116573B2 (ja) | 1985-03-05 | 1985-03-05 | リードフレーム用Ｃｕ系条材の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61201762A true JPS61201762A (ja) | 1986-09-06 |
| JPH07116573B2 JPH07116573B2 (ja) | 1995-12-13 |
Family
ID=12663588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60043434A Expired - Lifetime JPH07116573B2 (ja) | 1985-03-05 | 1985-03-05 | リードフレーム用Ｃｕ系条材の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07116573B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02145755A (ja) * | 1988-11-28 | 1990-06-05 | Kobe Steel Ltd | 樹脂との接合性が良好なリードフレーム材の製造方法 |
| JPH04184969A (ja) * | 1990-11-20 | 1992-07-01 | Mitsubishi Electric Corp | 半導体装置リードフレーム材料及びその製造方法 |
| JPH04302459A (ja) * | 1991-03-29 | 1992-10-26 | Sumitomo Metal Mining Co Ltd | 半田／Ｃｕ／Ｃｕ合金リードフレーム |
| JPH0623121U (ja) * | 1992-04-20 | 1994-03-25 | 株式会社井上製作所 | 高力黄銅鋳物体 |
| CN1306050C (zh) * | 2003-11-28 | 2007-03-21 | 日矿金属株式会社 | 加压冲压性优良的电子零件用原材料 |
| JP2013125859A (ja) * | 2011-12-14 | 2013-06-24 | Furukawa Electric Co Ltd:The | 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置 |
| JP5818045B1 (ja) * | 2014-12-05 | 2015-11-18 | 株式会社半導体熱研究所 | 放熱基板と、それを使用した半導体パッケージと半導体モジュール |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933833A (ja) * | 1972-07-29 | 1974-03-28 | ||
| JPS53141577A (en) * | 1977-05-17 | 1978-12-09 | Mitsubishi Electric Corp | Lead frame for integrated circuit |
| JPS57203792A (en) * | 1982-05-20 | 1982-12-14 | Tamagawa Kikai Kinzoku Kk | Production of metal plated cu, cu alloy plate and rod material |
| JPS5867053A (ja) * | 1981-10-19 | 1983-04-21 | Toshiba Corp | リ−ドフレ−ム |
| JPS58169947A (ja) * | 1982-02-08 | 1983-10-06 | Nippon Gakki Seizo Kk | 半導体用リ−ドフレ−ム及びその製法 |
| JPS5958833A (ja) * | 1982-09-28 | 1984-04-04 | Shinkawa Ltd | 半導体装置 |
-
1985
- 1985-03-05 JP JP60043434A patent/JPH07116573B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933833A (ja) * | 1972-07-29 | 1974-03-28 | ||
| JPS53141577A (en) * | 1977-05-17 | 1978-12-09 | Mitsubishi Electric Corp | Lead frame for integrated circuit |
| JPS5867053A (ja) * | 1981-10-19 | 1983-04-21 | Toshiba Corp | リ−ドフレ−ム |
| JPS58169947A (ja) * | 1982-02-08 | 1983-10-06 | Nippon Gakki Seizo Kk | 半導体用リ−ドフレ−ム及びその製法 |
| JPS57203792A (en) * | 1982-05-20 | 1982-12-14 | Tamagawa Kikai Kinzoku Kk | Production of metal plated cu, cu alloy plate and rod material |
| JPS5958833A (ja) * | 1982-09-28 | 1984-04-04 | Shinkawa Ltd | 半導体装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02145755A (ja) * | 1988-11-28 | 1990-06-05 | Kobe Steel Ltd | 樹脂との接合性が良好なリードフレーム材の製造方法 |
| JPH04184969A (ja) * | 1990-11-20 | 1992-07-01 | Mitsubishi Electric Corp | 半導体装置リードフレーム材料及びその製造方法 |
| JPH04302459A (ja) * | 1991-03-29 | 1992-10-26 | Sumitomo Metal Mining Co Ltd | 半田／Ｃｕ／Ｃｕ合金リードフレーム |
| JPH0623121U (ja) * | 1992-04-20 | 1994-03-25 | 株式会社井上製作所 | 高力黄銅鋳物体 |
| CN1306050C (zh) * | 2003-11-28 | 2007-03-21 | 日矿金属株式会社 | 加压冲压性优良的电子零件用原材料 |
| JP2013125859A (ja) * | 2011-12-14 | 2013-06-24 | Furukawa Electric Co Ltd:The | 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置 |
| JP5818045B1 (ja) * | 2014-12-05 | 2015-11-18 | 株式会社半導体熱研究所 | 放熱基板と、それを使用した半導体パッケージと半導体モジュール |
| JP2016167474A (ja) * | 2014-12-05 | 2016-09-15 | 株式会社半導体熱研究所 | 放熱基板と、それを使用した半導体パッケージと半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07116573B2 (ja) | 1995-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7488408B2 (en) | Tin-plated film and method for producing the same | |
| JP2002100718A (ja) | 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置 | |
| WO2007004645A1 (ja) | 電子機器用銅合金及びその製造方法 | |
| CN108026657B (zh) | 引线框材料及其制造方法 | |
| US3999955A (en) | Strip for lead frames | |
| WO2017179447A1 (ja) | リードフレーム材およびその製造方法 | |
| KR102482396B1 (ko) | 리드 프레임재 및 이의 제조 방법 및 반도체 패키지 | |
| JP4639701B2 (ja) | 錫めっき皮膜を有する金属板及びそれを備えた電子部品並びに錫めっき皮膜の製造方法 | |
| JPS61201762A (ja) | リードフレーム用Ｃｕ系条材の製造方法 | |
| JPS6240361A (ja) | 耐食性銅系部材の製造法 | |
| US4055062A (en) | Process for manufacturing strip lead frames | |
| JPH10284667A (ja) | 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法 | |
| JP2004232049A (ja) | Ｃｕめっきチタン銅 | |
| JPS6046340A (ja) | リ−ドフレ−ム用銅合金 | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| JP6827150B1 (ja) | リードフレーム材およびその製造方法ならびにリードフレームおよび電気電子部品 | |
| JPH048883B2 (ja) | ||
| JP2000012762A (ja) | 耐食性に優れる電気電子機器用部品材料、及びその製造方法 | |
| JPH0373962B2 (ja) | ||
| JP3280686B2 (ja) | 民生用素子およびその製造方法 | |
| JPH0987899A (ja) | 電子機器用銅合金材料の製造方法 | |
| JPH0674463B2 (ja) | リ−ドフレ−ム用銅合金 | |
| JPH07307426A (ja) | 電子機器部品用銅系条材とその製造方法 | |
| JPS59140342A (ja) | リ−ドフレ−ム用銅合金 | |
| JPS6151038B2 (ja) |