KR101883250B1

KR101883250B1 - 무전해 니켈 도금액, 이를 사용한 무전해 니켈 도금 방법 및 표면처리방법, 및 무전해 니켈 도금을 포함하는 인쇄회로 기판

Info

Publication number: KR101883250B1
Application number: KR1020180025943A
Authority: KR
Inventors: 한덕곤; 성태현; 이태호; 권혁석
Original assignee: (주)엠케이켐앤텍
Priority date: 2018-03-05
Filing date: 2018-03-05
Publication date: 2018-08-30

Abstract

본 발명에 따르면, 초박형 무전해 니켈 도금액, 이를 사용한 초박형 무전해 니켈 도금 방법, 및 초박형 무전해 니켈 도금을 포함하는 인쇄회로 기판이 제공된다.
본 발명에 따라 개선된 Thin-ENEPIG 공정으로 제조된 초박형 무전해 Ni 도금 및 이를 포함하는 인쇄회로기판은, (1)구리 표면 및 초박형 무전해 Ni 도금 (Thin-Ni)의 경계면에 보이드 또는 침식이 없고, (2)비결정형의 연성 Ni 도금 피막의 형태를 가지므로 응력이 감소되고, (3)미세회로에 회로번짐이 없고, (4)최종 미세회로의 표면 (Au 도금층)에는 핀홀 또는 스킵도금과 같은 표면 결함이 없고, (5)납땜성, 와이어 본딩 접합성, 표면 균일성, 내부식성 등의 물성과 성능이 우수하고 신뢰도가 높고, (6)Ni/Pd/Au 도금을 총 두께 0.5∼0.7㎛으로 형성시키면서 종래기술의 문제점을 제거하였기 때문에, (7)라인/스페이스가 20∼10㎛/20∼10㎛ 인 극미세패턴 및 라인/스페이스가 10㎛/10㎛ 이하인 초극미세패턴을 갖는 인쇄회로기판의 제조에 활용될 수 있다.

Description

무전해 니켈 도금액, 이를 사용한 무전해 니켈 도금 방법 및 표면처리방법, 및 무전해 니켈 도금을 포함하는 인쇄회로 기판 {AN ELECTROLESS NICKEL PLATING SOLUTION, A METHOD FOR ELECTROLESS PLATING A NICKEL AND A METHOD FOR TREATING A SURFACETHE SAME, AND A PRINTED CIRCUIT BOARD COMPRISING AN ELECTROLESS THIN-NICKEL}

본 발명은 개선된 초박형-ENEPIG (Thin-ENEPIG) 공법에 관한 것으로, 구체적으로, 개선된 초박형-ENEPIG 공법에 사용될 수 있는 무전해 니켈 도금액, 이를 사용한 무전해 니켈 도금 방법 및 표면처리방법, 및 무전해 니켈 도금을 포함하는 인쇄회로 기판에 관한 것이다.

지금까지 고신뢰성 인쇄회로기판(printed circuit board, PCB)의 표면처리를 위해 무전해 니켈·금(electroless nickel immersion gold, ENIG) 표면처리공법 또는 니켈·팔라듐·금(electroless nickel electroless paladiumn immersion gold, ENEPIG) 표면처리공법과 같은 세미-애더티브 공법이 광범위하게 사용되어 왔다.

무전해 니켈·팔라듐·금(electroless nickel electoless palladium immersion gold, ENEPIG) 공법은 기존 ENIG의 주요 불량 원인인 과부식(hyper-corrosion) 혹은 블랙패드(black pad) 문제를 해결하기 위해 이미 10여 년 전에 제시된 기술이었으나 상대적으로 복잡한 공정으로 인해 비용적인 이점이 크지 않아 적용되지 않았지만, 최근들어 ENIG를 대체하는 추세이다.

ENEPIG 공정은 무전해 Ni/무전해 Pd/치환 Au의 3층구조를 형성하는 무전해 도금공정으로 리드프레임의 PPF(Pb-Pre-Plated-frame)도금의 무전해판이라고 할 수 있다. Ni층과 Au층의 사이에 Pd층을 끼워넣음으로써 Ni의 열확산을 억제할 수 있어 ENIG에 비하여 납땜접합강도를 높일 수 있으며, 최종 니켈도금의 두께를 1/10 내지 1/30로 얇게 도금하여도 솔더링 신뢰성이 저하되지 않는다. 그래서, ENEPIG공법은, ENIG와 비교하여 공정이 추가되어 복잡해졌지만, 높은 납땜접속강도가 요구되는 플립칩BGA에 적합하며, Wire Bonding 과 BGA Bonding 구역이 동시에 공존하는 제품에 특히 혁신적인데, 그 이유는 안정적인 Wire Bonding력과 SMT 공정시에 최적의 Solderbility 구현을 가능하게 하기 때문이다 [예. 대한민국 공개특허 KR 10-2015-0110481 (Line/Space 7㎛/7㎛); 대한민국 특허공보 KR 10-1497708 (Line/Space 15㎛/15㎛); 대한민국 공개특허 KR 10-2014-0126680 (Line/Space 12㎛/13㎛; 및 일본공개특허 JP 2014-36064 (Line/Space 10㎛/10㎛)].

일반적으로, Pd 도금은 결정 상태가 매우 조밀하여 Ni 도금의 국부적 부식을 억제하며, 우수한 솔더 접합성과 와이어 본딩성을 제공한다. ENEPIG 공법에서 추가된 Pd-P(P의 함량 3∼7%) 층은 기존 ENIG 공법에서 발생하는 니켈 층의 과부식을 방지하고 블랙패드 불량을 해결할 수 있다. 그리고 표면 처리 후에 와이어본딩(wire bonding)과 BGA 솔더링(ball grid array soldering) 공정이 있는데 와이어본딩 시 Pd-P층이 니켈의 금 층으로의 확산을 방지하여 와이어본딩 신뢰성(bondability)을 좋게 해주며 솔더링 시에는 얇아진 금 층이 ENIG의 경우처럼 두꺼운 금 층의 금 성분과 솔더볼(solder ball)의 주석 성분이 금·주석 합금을 형성함으로써 발생하는 솔더링 신뢰성(solderability)의 저하를 막아준다. 그래서 ENEPIG 공법에서 무전해 Pd 도금에 대하여 많은 연구가 이루어지고 있으며, 실제로 미세 회로의 고신뢰성 제품에 적용되고 있다.

이러한 ENEPIG 공법은, 최근 Sn/Pb 솔더 사용이 금지되고 무연 솔더를 사용하게 되면서 Sn/Ag, Sn/Ag/Cu와 같은 고융점 솔더를 사용하게 되고, 이로 인한 온도 상승으로 접합 특성이 저하되고, 또한 와이어 본딩시에도 Au도금 피막 표면에 Ni이 확산되어, 와이어 본딩성이 저하되는 문제점을 해결할 수 있기 때문에, 더욱 광범위하게 사용되고 있으며, 많은 문헌에 소개되어 있다 [참고문헌 일본공개특허공보 JP 2007-092092; 일본공개특허공보 JP 2008-291348; 일본공개특허공보 JP 2009-113655; 미국특허공보 US 8,562,727; 미국특허공보 US 7,678,183; 한국공개특허 KR 10-2008-0015936; 한국공개특허 KR 10-2008-0055888; 한국특허공보 KR 10-0994579; 한국특허공보 KR 10-1023306].

최근들어, 카메라 모듈, 반도체 범프, 반도체 패키지 기판, COF, 플랙서벌 기판에서 경박단소화가 더욱 진행되어, 최소화 되는 부품공간을 최대한 활용하기 위해 PCB 또한 고도의 소형화가 강하게 요구되고 있다. 전자부품의 경박단소화는 미세회로의 라인/스페이스(Line/Space)가 고도의 미세화되는 것으로 설명될 수 있다. 구체적으로, ENIG 또는 ENEPIG 공법은 라인/스페이스(Line/Space)가 100∼50㎛/100∼50㎛인 미세회로를 형성하는데 적합하며, 경우에 따라서는 라인/스페이스(Line/Space)가 50∼30㎛/50∼30㎛인 미세회로를 형성할 수 있다. 최근들어, 대부분의 전자제품의 경박단소화는 라인/스페이스(Line/Space)가 20∼10㎛/20∼10㎛인 극미세패턴, 더나가서 라인/스페이스(Line/Space)가 10㎛/10㎛ 이하의 초극미세패턴을 형성할 수 있는 가공기술을 요구되고 있다 (도 2, 도 3a 참조).

이러한 요구에 부응하여, 라인/스페이스(Line/Space)가 20∼10㎛/20∼10㎛인 극미세패턴 및 더나가서 10㎛/10㎛ 이하의 초극미세패턴을 형성하기 위해, 3∼8μm의 두께를 갖는 Ni층 자체를 생략하는 방법 (즉, EPIG 공법) 또는 두께 3∼8μm의 Ni층을 두께 1μm 이하의 초박형 무전해 Ni층으로 만드는 방법 (즉, Thin-EN/EP/IG 공법) 등이 제안되었다.

먼저, EPIG (Eletroless Palladium/Immersion Gold) 공법은 ENEPIG 공정에서 3∼8μm의 두께를 갖는 Ni층을 생략하고 바로 무전해 Pd 도금을 하는 방법이다. 그러나, 구리 표면에 무전해 Pd 도금을 하는 경우, 도금조 내에 증가하는 구리 이온으로 인해서 Pd 도금이 제대로 형성되지 못하며 많은 보이드와 핀홀이 발생하고, 무전해 Pd 도금조도 쉽게 분해되는 현상이 발생한다. 무전해 Pd 도금조에 인쇄회로기판(PCB)의 구리표면에서 용해된 구리 이온이 5ppm에 도달되는 경우에는 무전해 Pd 도금이 전혀 이루어지지 못한다.

예를들면, 대한민국 특허출원 10-2006-0022024호에는 ENEPIG 공법의 Ni/Pd/Au의 3층 구조를 변형하여, Ni층(두께 3∼8μm)을 제거하고 Pd층을 1차 다공성 Pd층 (두께 0.01∼1μm) 및 2차 치밀한 Pd층 (두께 0.05∼5μm)의 2중으로 적층시킨 Pd(다공성)/Pd/Au의 3층 구조를 제안하고 있다. 또, 대한민국 공개특허 10-2011-0116994호에는 차아인산염, 디메틸아민보란, 수소화붕소나트륨, 아인산염 또는 포름산을 환원제로 포함하는 전처리용 활성화액으로써 피처리물인 구리 표면을 먼저 처리하는 무전해 팔라듐 도금방법을 제안하고 있다. 그러나, 이러한 EPIG 공법은 계속적으로 연구되고 있으나, 아직까지 완전히 실용화되지 못하고 있다.

다음으로, 라인/스페이스(Line/Space)가 20∼10㎛/20∼10㎛인 극미세패턴을 형성하는 또다른 방법으로서, 초박형 무전해 Ni (Thin-electroless Ni) 도금을 실행하는 Thin-EN/EP/IG 공법이 제안되었다 (도 3a, 도 3b 참조).

예를들면, 대한민국 공개특허 10-2013-0023110호, 대한민국 특허등록 제10-1183175호 및 일본공개특허 JP 2013-012740에는 무전해 Ni 도금 두께를 각각 0.65∼3.5㎛, 1∼10㎛ 및 0.02∼1㎛ 까지 얇게 제조하는 것이 기술되어 있지만, 구체적으로 도금액이나 도금 방식에 대해서는 기술되어 있지 않다. 또, 대한민국 특허출원 10-2011-062940호에는 두께가 각각 0.02∼1㎛, 0.01∼0.3㎛, 및 0.01∼0.5㎛인 무전해 니켈(Ni)/팔라듐(Pd)/금(Au)으로 이루어진 인쇄회로기판이 제안되어 있다.

한편, ENEPIG 공법에서 무전해 니켈층은 구리층의 보호 및 구리이온의 층간이동 또는 확산을 방지하기 위하여 설치된다. 그러나, 니켈은 조직이 치밀하지 못하여 두께 0.02∼1㎛로 얇게 도금하면, 구리 표면과 니켈 경계면에서 보이드, 핀홀, skip도금과 같은 결함이 형성될 뿐 아니라, 구리이온이 무전해 Ni 도금조 내로 용출되면서 무전해 Ni 도금 속도를 급격히 저하시켜 상술한 표면결함을 더욱 크게 만든다. 이러한 표면 결함들은 니켈층을 일정 이상 두께로 도금하여 상쇄시키고 있다. 따라서, 초박형 무전해 Ni (Thin-electroless Ni) 도금으로 초미세회로를 구성하기 위해서는, 상술한 보이드, 핀홀 또는 skip 도금과 같은 문제점으로 인한 브릿지(bridge) 현상 및 회로의 단락을 방지하면서도, 최종 접합 특성, 접합부 강도, 부품 실장성 등 제품의 신뢰성을 확보하는 것이 필수적이다.

이러한 상황하에, 인쇄회로기판의 표면처리를 위한 Thin-EN/EP/IG 공법으로, 보이드, 핀홀 또는 skip 도금 발생과 같은 문제점 없이, 미세회로의 라인/스페이스가 20∼10㎛/20∼10㎛인 극미세패턴 및 더나가서 10㎛/10㎛ 이하의 초극미세패턴을 높은 신뢰도로써 형성할 수 있는 새로운 가공기술의 개발이 요망되고 있다.

본 발명자들은, 성질이 무른 Ni을 구리 표면에 무전해 도금하는 경우에 일정 두께 이상으로 Ni를 도금하지 않으면 Ni층에 보이드, 공극 또는 침식을 피할 수 없다고 알려져 있는 상황에서, Ni 도금층을 두께 0.1∼0.3㎛의 초박형으로 형성하는 Thin-EN/EP/IG 공법으로 라인/스페이스가 20∼10㎛/20∼10㎛인 극미세회로 및 더나가서 10㎛/10㎛ 이하의 초극미세회로를 갖는 인쇄회로기판을 제조할 수 있는 가공기술에 대해 계속 연구해왔다 (도 3a, 도 3b, 도 4 및 도 5 참조).

이러한 과정에서, Ni 도금용 전처리 활성화액을 개량함으로써, 구리층과 니켈층 사이의 경계면에 보이드 또는 침식이 없고, 응력이 감소된 비결정형의 연성 Ni 도금 피막을 형성할 수 있을 뿐만 아니라, 최종 미세회로의 표면 (Au 도금층)에 핀홀 또는 스킵도금과 같은 표면 결함이 없어 납땜성, 와이어 본딩 접합성, 표면 균일성, 내부식성 등의 물성과 성능이 우수하고 고신뢰도의 인쇄회로기판을 제공할 수 있는 새로운 가공기술을 개발하고자 하였다.

아울러, Thin-EN/EP/IG 공법으로 Ni 도금층을 두께 0.1∼0.3㎛의 초박형으로 형성하면서도 구리와 니켈의 경계면에 보이드 또는 침식을 방지할 수 있는 새로운 무전해 Ni 도금용 전처리 활성화액 및 이를 사용한 무전해 Ni 도금액을 개발하고자 하였다.

본 발명자들은, Thin-EN/EP/IG 공법에서 통상 사용되는 전처리 활성화액에, 구리 표면에서 구리 이온의 용출을 막으면서 동시에 팔라듐을 균일하게 흡착시킬 수 있는 EO/PO 공중합체를 새로운 안정화제로서 사용하고, 표면의 구리와 화학결합을 이루어 구리 이온화를 억제할 수 있는 구리이온 용출억제제를 함께 첨가함으로써, 구리 표면에 Pd 피막을 두께 0.01∼0.03㎛로 도포하여 Ni 도금용 시드층으로서 제공할 수 있는데, 이에 의해, 구리 표면에 무전해 Ni 도금을 두께 0.1∼0.3㎛의 초박형으로 도금하여도 구리와 니켈의 경계면에서 보이드 또는 침식이 방지될 수 있으며, 초박형 무전해 Ni 도금은 비결정형의 연성 Ni 도금 피막의 형태를 가져서 응력이 감소될 수 있음을 발견하였다.

더나가서, 본 발명에 따른 초박형 무전해 Ni 도금을 포함하는 인쇄회로기판은, 도금층의 전체 두께가 감소되어 스페이스가 충분히 확보되므로 미세회로에서 회로번짐이 발생하지 않으며, 최종 미세회로의 표면 (Au 도금층)에 핀홀 또는 스킵도금과 같은 표면 결함이 없고, 납땜성, 와이어 본딩 접합성, 표면 균일성, 내부식성 등의 물성과 성능이 우수함을 발견하고 본 발명을 완성하였다.

더나가서, 본 발명에서는 Ni/Pd/Au 도금을 총 두께 0.5∼0.7㎛으로 형성시키면서 종래기술의 문제점을 제거할 수 있으므로, 라인/스페이스가 20∼10㎛/20∼10㎛ 인 극미세패턴 또는 라인/스페이스가 10㎛/10㎛ 이하인 초극미세패턴을 갖는 인쇄회로기판을 높은 신뢰도로 제공할 수 있음을 확인하였다.

본 발명에 따르면, 개선된 Thin-ENEPIG 공정으로 제조된 초박형 무전해 Ni 도금 및 이를 포함하는 인쇄회로기판은, (1)구리 표면 및 초박형 무전해 Ni 도금 (Thin-Ni)의 경계면에 보이드 또는 침식이 없고, (2)비결정형의 연성 Ni 도금 피막의 형태를 가지므로 응력이 감소되고, (3)미세회로에 회로번짐이 없고, (4)최종 미세회로의 표면 (Au 도금층)에는 핀홀 또는 스킵도금과 같은 표면 결함이 없고, (5)납땜성, 와이어 본딩 접합성, 표면 균일성, 내부식성 등의 물성과 성능이 우수하고 신뢰도가 높고, (6)Ni/Pd/Au 도금을 총 두께 0.5∼0.7㎛으로 형성시키면서 종래기술의 문제점을 제거하였기 때문에, (7)라인/스페이스가 20∼10㎛/20∼10㎛ 인 극미세패턴 뿐만 아니라 라인/스페이스가 10㎛/10㎛ 이하인 초극미세패턴을 갖는 인쇄회로기판의 제조에 활용될 수 있다.

도 1은 (a)ENIG 공정, (b)ENEPIG 공정 및 (c) Thin-ENEPIG 공정으로 형성된 미세회로패턴을 구성하는 각각의 도금층의 두께를 보여주는 그림이다.
도 2는 ENEPIG 공정으로 10㎛/10㎛의 라인/스페이스를 갖는 미세회로패턴을 형성한 PCB에서, 전체 도금층 두께가 3∼8㎛이면 실제 회로의 스페이스가 0∼4㎛으로 형성되어 회로 번짐이 발생할 수 있음을 보여주는 모식도이다.
도 3a는 Thin-ENEPIG 공정으로 10㎛/10㎛의 라인/스페이스를 갖는 미세회로패턴을 형성한 PCB에서, 전체 도금층 두께가 0.5㎛ 이하로 형성되어 실제 회로의 스페이스가 9㎛ 이상으로 충분히 형성되어 회로 번짐이 방지되는 것을 보여주는 모식도이고, 도 3b는 Thin-ENEPIG 공정으로 형성된 PCB의 단면을 보여주는 사진이다.
도 4는 일반적인 세미-애더티브 공정을 수행하는 흐름을 보여주는 그림이다.
도 5는 일반적인 ENEPIG 공정 또는 Thin-ENEPIG 공정을 수행하는 흐름을 보여주는 그림이다.
도 6a∼6d는 본 발명의 실시예 및 비교예에서 Thin-ENEPIG 공정으로 제조된 PCB의 단면을 보여주는 주사전자현미경(SEM) 사진으로서, 각각 도 6a (실시예 1), 도 6b (실시예 2), 도 6c (비교예 1) 및 도 6d (비교예 2)에 해당한다.
도 7a∼7d는 본 발명의 실시예 및 비교예에서 Thin-ENEPIG 공정으로 제조된 PCB에 형성된 미세회로의 형태를 보여주는 주사전자현미경(SEM) 사진으로서, 도 7a (실시예 1) 및 도 7b (실시예 2)에서는 미세회로 라인들 사이에 회로번짐 현상이 보이지 않지만, 도 7c (비교예 1) 및 도 7d (비교예 2)에서는 미세회로 라인들 사이에 회로번짐 현상이 발생하였음을 보여준다.
도 8a∼8d는 본 발명의 실시예 및 비교예에서 Thin-ENEPIG 공정으로 제조된 PCB에 형성된 미세회로의 표면 상태를 보여주는 주사전자현미경(SEM) 사진으로서, 도 8a (실시예 1) 및 도 8b (실시예 2)에서는 Au 표면에 핀홀 또는 도금스킵이 보이지 않지만, 도 8c (비교예 1) 및 도 8d (비교예 2)에서는 Au 표면에 핀홀이 형성되었음을 보여준다.
도 9는 솔더 접합 시험 과정을 보여주는 사진이다.
도 10은 와이어 본딩 시험 방식을 보여주는 모식도이다.

본 발명의 첫 번째 목적은 팔라듐 화합물, 암모늄염, pH조정제, 구리이온 용출억제제, 안정화제를 포함하는 무전해 니켈 도금용 전처리 활성화액을 제공하는 것으로, 전술한 안정화제는 하기 화학식 1로 표시되는 EO/PO 공중합체에서 선택되고, 전술한 EO/PO 공중합체는 EO:PO 비율이 7:3∼6:4이고 분자량이 4,000∼8,000이다.

[화학식 1]

(상기식에서, R은 탄소수 1∼10의 모노하이드록시 알킬 또는 디하이드록시 알킬을 나타내며, m은 50∼120에서 선택되는 정수이고, n은 30∼70에서 선택되는 정수이다.)

본 발명의 두 번째 목적은, 초박형 무전해 Ni 도금을 포함하는 ENEPIG 표면 처리에서 사용되며, 수용성 니켈 화합물, 수용성 은화합물, 환원제, 착화제, 금속 안정제 및 조직미세화제를 포함하는 초박형 무전해 니켈 도금액을 제공하는 것이다.

본 발명의 세 번째 목적은 상술한 무전해 니켈 도금용 전처리 활성화액 및 초박형 무전해 니켈 도금액을 사용하는 것을 특징으로 하는 초박형 니켈 도금 방법을 제공하는 것으로, 하기 단계들을 포함한다:

-인쇄회로기판(PCB)을, 구체적으로는 인쇄회로기판의 구리 표면을 전술한 무전해 니켈 도금용 전처리 활성화액으로 전처리 및/또는 활성화하는 단계; 및

-상기 전처리된 PCB에 무전해 니켈을, 예를 들면 0.1∼0.3㎛의 두께의 초박형으로 도금하는 단계.

본 발명의 네 번째 목적은 초박형 니켈층을 형성하는 ENEPIG 표면 처리 방법을 제공하는 것으로, 상기 처리방법은 하기 단계들을 포함한다:

-인쇄회로기판(PCB)을, 구체적으로는 인쇄회로기판의 구리 표면을 전술한 무전해 니켈 도금용 전처리 활성화액으로 전처리 및/또는 활성화하는 단계,

-상기 전처리된 PCB에 무전해 니켈을, 예를 들면 0.1∼0.3㎛의 두께의 초박형으로 도금하는 단계;

-상기 초박형 무전해 니켈 도금 위에 팔라듐을 도금하는 단계; 및

-상기 팔라듐 도금 위에 금을 도금하는 단계.

본 발명의 다섯 번째 목적은 상술한 바처럼 형성된 두께 0.1∼0.3㎛의 초박형 무전해 Ni 도금을 포함하는 인쇄회로기판을 제공하는 것으로, 전술한 인쇄회로기판은 예를 들면 라인/스페이스가 20∼10㎛/20∼10㎛ 인 극미세패턴 또는 라인/스페이스가 10㎛/10㎛ 이하인 초극미세패턴을 가질 수 있다.

이하에 본 발명은 도면을 참조로 더욱 상세히 설명한다.

A. 전처리 활성화 공정

일반적으로, 구리 표면 위의 무전해 니켈 도금은 구리 표면을 팔라듐과 같은 시드 금속으로 전처리하여 활성화시킨 후에 수행되며, 이러한 무전해 니켈 도금용 전처리 활성화액은 일반적으로 팔라듐 화합물, 환원제, 산 등을 포함한다.

그러나, 니켈 금속은 무른 성질이 있기 때문에, 상술한 전처리 활성화에 의해 니켈 도금을 치밀하게 형성시켜도, 니켈 도금을 일정 두께 이상으로 하지 않으면 니켈 도금막에 보이드나 핀홀의 발생을 완전히 방지할 수가 없다. 이것이 ENIG 또는 ENEPIG 공정에서 니켈층의 두께를 3∼8㎛ 이하로 쉽게 줄일 수 없는 이유이다.

본 발명에서는 무전해 니켈 도금용 전처리 활성화액에 추가로 구리 표면에서 구리 이온의 용출을 막으면서 동시에 팔라듐을 균일하게 흡착시킬 수 있는 안정화제와 표면의 구리와 화학결합을 이루어 구리 이온화를 억제하는 구리이온 용출 억제제를 함께 사용함으로써 문제를 해결하였다.

따라서, 본 발명에 따른 무전해 니켈 도금용 전처리 활성화액은 팔라듐 화합물, 암모늄염, pH조정제, 안정화제 및 구리이온 용출억제제를 포함할 수 있다.

본 발명에서 사용될 수 있는 팔라듐 화합물로는 염화팔라듐, 황산팔라듐, 산화팔라듐, 질산팔라듐, 아세트산팔라듐, 테트라아민팔라듐클로라이드, 디니트로디아민팔라듐, 디클로로디에틸렌아민팔라듐 및 이들의 혼합물로 구성된 군에서 선택되는 것을 언급할 수 있다. 상기 팔라듐 화합물은 팔라듐 농도 20∼100mg/L로 포함될 수 있다.

본 발명에서 사용될 수 있는 암모늄염으로는 염화암모늄, 황산암모늄, 질산암모늄 및 이들의 혼합물로 구성된 군에서 선택되는 것을 언급할 수 있다. 상기 암모늄염은 0.1∼2g/L의 농도로 포함될 수 있다.

본 발명에서 사용될 수 있는 pH 조정제로는 염산, 황산, 질산 및 이들의 혼합물로 구성된 군에서 선택되는 무기산을 사용할 수 있다. 상기 pH 조정제는 20∼120g/L의 농도로 포함될 수 있다.

본 발명에서 사용될 수 있는 안정화제로는 하기 [화학식 1]로 표시되는 E0/P0 공중합체(에틸렌옥사이드 및 프로필렌옥사이드의 공중합체)를 언급할 수 있다. 전술한 E0/P0 공중합체는 E0:P0의 비율이 7:3∼6:4이고, 분자량이 4,000∼8,000일 수 있다.

[화학식 1]

(상기 식에서, R은 탄소수 1∼10의 모노하이드록시 알킬 또는 디하이드록시 알킬을 나타내며, m은 50∼120의 정수, 바람직하게는 60∼110의 정수, 가장 바람직하게는 70∼100의 정수를 나타내고, n은 30∼70의 정수, 바람직하게는 40∼60의 정수, 가장 바람직하게는 44∼55의 정수를 나타낸다.)

상술한 E0/P0 공중합체 (에틸렌옥사이드 및 프로필렌옥사이드의 공중합체)를 안정화제로서 사용함으로써, 미세 팔라듐 금속 시드층을 활성층으로 구리표면에 완벽하게 형성시켜, 무전해 Ni 도금조에서의 Ni 도금 속도를 지속적으로 유지시킬 수 있으며, 이에 의해 Ni 도금을 두께가 일정한 초박형으로 치밀하게 보장할 수 있고 더나가서 도금조의 안정성을 유지할 수 있다.

본 발명에 있어서, E0/P0 공중합체(에틸렌옥사이드 및 프로필렌옥사이드의 공중합체)는 화학식 1로 표시되는 E0/P0 공중합체(에틸렌옥사이드 및 프로필렌옥사이드의 공중합체)에서 선택될 수 있다. 본 발명의 바람직한 구현양태에서, E0/P0 공중합체는 화학식 1에서 말단 치환기 R이 탄소수 1∼10의 모노하이드록시 알킬 또는 디하이드록시 알킬이어서, "히드록시기"를 추가로 포함함에 기술적 특징이 있다. 일반적으로 사용되는 E0/P0 공중합체보다 "하이드록시기"를 더욱 포함함으로써 더욱 균일한 도금을 얻을 수 있다. 이것이 상기 치환기를 E0/P0에 도입함으로써 얻을 수 있는 효과이다. 따라서, 화학식 1로 나타낸 E0/P0 공중합체 뿐만 아니라, 히드록시기를 더욱 포함하는 다른 유형의 E0/P0 공중합체도 또한 본 발명에 포함된다. 또한, 보이드, 번짐, 균일성의 관점에서, 말단 치환기 R은 모노하이드록시 이소프로필이 가장 바람직하다. 본 발명의 하나의 실시형태에 있어서, 상기 안정화제는 0.2∼10mg/L의 농도로 포함될 수 있다.

마지막으로, 본 발명에서 사용될 수 있는 구리이온 용출억제제로는 하기 화학식 2로 표시되는 1,3,4-티아디아졸 화합물을 언급할 수 있으며, 구체적으로는 5-아미노-1,3,4-티아디아졸-2-티올, 2-아미노-1,3,4-티아디아졸, 2-아미노-5-에틸-1,3,4-티아디아졸 및 이들의 혼합물로 구성된 군에서 선택되는 티아티아졸 화합물을 언급할 수 있다. 이러한 구리이온 용출억제제는 0.1∼5mg/L로 포함될 수 있다.

[화학식 2]

(상기식에서, R₁ 및 R₂는 서로 독립적으로 -SH, -NH₂, -CH₃ 또는 -C₂H₅를 나타낸다.)

본 발명에 있어서, 전처리 활성화의 공정조건 (온도 및 시간)은 특별히 한정되지 않고 당업계에서 통상적으로 채택되는 공정조건을 선택할 수 있다. 예를들면, 전처리 활성화 공정은 실온 또는 약간 가온된 온도에서, 예를들면 20∼40℃, 바람직하게는 25∼35℃의 온도에서 일반적으로 1∼10분, 바람직하게는 3∼7분 동안 수행될 수 있다.

B. 초박형 무전해 니켈 도금 공정

본 발명에 따라서, 상술한 전처리 활성화 단계 후에, Ni을 0.1∼0.3㎛의 초박형 두께로 무전해 도금하는 단계에 대해서 상세하게 설명한다.

본 발명에 따른 초박형 무전해 Ni 도금은 수용성니켈화합물, 수용성은화합물, 환원제, 착화제, 금속 안정제 및 조직미세화제를 포함하는 무전해 니켈도금 조성물을 사용하여 형성될 수 있다.

수용성 니켈 화합물로는 황산니켈, 염화니켈, 질산니켈, 아세트산니켈 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 수용성 니켈 화합물은 0.5∼10g/L의 니켈 농도로 포함될 수 있다.

수용성 은 화합물로는 황산은, 염화은, 질산은, 아세트산은 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 수용성 은 화합물은 0.02∼0.3g/L의 은 농도로 포함될 수 있다.

환원제로는 차아인산 및 이의 염, 예를들면 차아인산나트륨, 차아인산칼륨, 차아인산암모늄 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 환원제는 5g∼40g/L의 농도로 포함될 수 있다.

착화제로는 글리코릭산, 락트산, 타트릭산, 말릭산, 아미노숙신산, 사이트릭산, 글루코닉산 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 착화제는 5∼20g/L의 농도로 포함될 수 있다.

금속 안정제로는 염화주석, 황산주석, 초산주석, 인산주석, 메탄설폰산주석 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 금속 안정제는 1∼10mg/L의 농도로 포함될 수 있다.

조직 미세화제로는 폴리옥시에틸렌글리콘, 폴리옥시알킬렌에테르, 폴리옥시에틸렌알킬아미노에테르, 2-나프틸에틸에테르 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 조직 미세화제는 0.3∼5g/L의 농도로 포함될 수 있다. 이러한 도금 조직 미세화제를 함께 사용하는 것은 본 발명의 또다른 특징중의 하나로서, 이에 의해 구리 표면과 니켈 경계면에서 발생되는 보이드나 핀홀, skip도금 등의 문제점을 더욱 해결할 수 있다.

본 발명의 또다른 바람직한 구현예에 있어서, 전술한 초박형 무전해 Ni도금 조성물은 금속 안정제로서 Sn을 1∼10mg/L의 농도로 포함할 수 있다.

본 발명에 따른 전처리 활성화액으로 인쇄회로기판의 구리 표면을 전처리한 후에 무전해 니켈 도금을 수행하면, 무전해 Ni 도금을 두께 0.1∼0.3㎛의 초박형으로 형성시켜도 두께 3∼8㎛의 무전해 Ni 도금에서처럼 납땜성, 와이어 본딩 접합성, 표면 균일성, 내부식성 등이 우수함을 발견하였다. 이로부터, 본 발명에 따라 형성된 두께 0.1∼0.3㎛의 초박형 무전해 Ni 도금에서는 구리 표면과 Ni 경계면에서 보이드 및 핀홀이 없고 도금 스킵(skip)이 발생하지 않았다고 추정할 수 있으며, 결과적으로 응력이 없는 비결정형의 연성 Ni 도금 피막이 형성되었음이 확인된다.

따라서, 본 발명의 또다른 바람직한 구현예에 있어서, 전술한 초박형 무전해 Ni 도금은 비결정형 피막 형태, 예를 들면 P 함량 3∼7% 및 Ag 함량 2∼4%를 갖는 Ni-P-Ag 합금 형태로 제조될 수 있으며, 이에 의해 응력이 최소화되고 연성이 증가될 수 있다.

본 발명의 하나의 변법에 따르면, 본 발명에 따른 무전해 Ni 도금용 전처리 활성화액은 구리와 같은 금속층 위에 무전해 Ni 도금을 형성시키는 다른 공정이나 제조방법에도 적용할 수 있을 것이다. 예를 들면, Cu(>25㎛)/Ni-P(3∼8㎛)/Au(0.7㎛)를 형성시키는 ENIG 공정에 본 발명에 따른 무전해 Ni 도금용 전처리 활성화액을 적용하면, 상기 Ni-P(3∼8㎛)의 두께를 대폭 감소시킬 수 있다.

본 발명에 있어서, 초박형 무전해 니켈 도금의 공정조건 (온도 및 시간)은 특별히 한정되지 않고 당업계에서 통상적으로 채택되는 공정조건을 선택할 수 있다. 예를들면, 도금 공정은 50∼90℃, 특별하게는 60∼80℃, 바람직하게는 70∼80℃의 온도에서 3∼20분, 바람직하게는 5∼15분 동안 수행될 수 있다. 또, 본 발명에 따른 초박형 무전해 니켈 도금액은 일반적으로 pH 3∼6, 특별하게는 pH 3.5∼5.5, 바람직하게는 pH 4∼5로 조정될 수 있지만, 특별히 한정되는 것은 아니다.

이하 첨부된 도면을 참조하여 본원발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서에 기재된 실시예와 도면은 본원발명의 바람직한 실시예이며 본원발명의 기술적 사상을 모두 대변하는 것이 아니므로 본 출원시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다. 실시예에서, 금속화합물의 농도는 금속 함량만을 고려하여 계산된 환산 농도이다.

실시예

실시예 1 및 2

표 1에 기재된 성분 및 함량으로 무전해 Ni 도금용 전처리 활성화액 및 무전해 Ni 도금액을 각각 제조한다.

테스트 기판을 상기 수득된 무전해 Ni 도금용 전처리 활성화액의 배스(bath)에 침지하고 전처리 활성화한다. 전처리 활성화의 공정조건(온도 및 시간)은 표 1에 기재한다.

상기 전처리 활성화된 테스트 기판을 상기 수득된 무전해 Ni 도금액의 배스(bath)에 침지하고 표 1에 기재된 공정조건 (온도 및 시간)으로 무전해 Ni 도금을 시행한다. 무전해 Ni 도금의 공정조건(온도 및 시간)은 표 1에 기재한다.

상기 무전해 Ni 도금된 테스트 기판에 기존의 공지된 방법 (참조. 상술한 선행기술 참조)으로 무전해 Pd도금과 무전해 Au도금을 시행하였다.

비교예 1 및 2

EO/PO 공중합체를 사용하지 않는 것을 제외하고는, 표 1에 기재된 성분 및 함량으로 무전해 Ni 도금용 전처리 활성화액 및 무전해 Ni 도금액을 각각 제조하고, 실시예 1 및 2에서와 동일하게 전처리 활성화, 무전해 Ni 도금, 무전해 Pd도금 및 무전해 Au도금을 각각 시행하였다. 전처리 활성화, 무전해 Ni 도금의 공정조건(온도 및 시간)은 표 1에 기재한다.

	화합물	단위	실시예		비교예
	화합물	단위	1	2	1	2
전처리활성화	염화팔라듐 (pd)	mg/L		50	50
	황산팔라듐 (pd)	mg/L	50			50
	염산 (35%)	g/L		100	100
	황산	g/L	70
	염화암모늄	g/L		0.5	0.5
	황산암모늄	g/L	0.3			0.3
	2-아미노-1,2,4-티아디아졸	mg/L		2	2
	5-아미노-1,3,4-티아디아졸-2-티올	mg/L	2			2
	화학식 1의 E0/P0 공중합체	mg/L	2	2
	처리 온도	℃	30	30	30	30
	처리 시간	분	5	5	5	5
무전해니켈	황산니켈 (Ni)	g/L	3	3	3	3
	차아인산나트륨	g/L	15	15	15	15
	글리신	g/L	5		5
	락트산	g/L	10		10
	말릭산	g/L		10		10
	아미노숙신산	g/L		5		5
	황산주석 (Sn)	mg/L	2			2
	염화주석 (Sn)	mg/L		2	2
	황산은 (Ag)	g/L	0.1	0.1	0.1
	2-나프틸에틸에테르	mg/L	3			3
	폴리옥시에틸렌글리콜	mg/L		3
	온도	℃	78	78	78	78
	pH		4.5	4.5	4.5	4.5
	처리시간	분	10	10	10	10
시험평가결과1 (도금 두께)	도금두께 Ni	㎛	0.21	0.14	0.17	0.18
	도금두께 Pd	㎛	0.17	0.13	0.15	0.14
	도금두께 Au	㎛	0.15	0.17	0.10	0.13
	Total Ni/pd/Au	㎛	0.53	0.44	0.42	0.45
시험평가결과2 (성능, 물성)	보이드(Void)	-	없음	없음	있음	있음
	침식	-	없음	없음	있음	있음
	핀홀(Pin-Hole)	-	없음	없음	있음	있음
	회로 번짐	-	없음	없음	있음	있음
	도금 밀착성	-	없음	없음	있음	있음
	와이어 본딩 강도	gf	11.2	11.4	8.6	7.5
	솔더 접합 강도	gf	750	780	610	580

시험예 : 실시예 및 비교예에서 제조한 도금 및 PCB의 물성 측정/평가 방법

* 물성 측정 방법

1) 도금층 두께: FEI사 HELIOS 600I FIB 장비를 이용하여 단면 가공 후 SEM으로 두께를 측정 하여 표 1에 나타내었다.

2) 보이드 및 침식: 단면 가공된 시편을 SEM으로 100,000배로 관찰하여 도금층 내 보이드와 침식을 관찰하였고, 이로부터 도금층의 보이드와 침식 유무를 확인하여 표 1에 나타내었다.

3) 핀홀 (Pin-Hole) : 금 도금 후 표면을 SEM을 관찰하여 표면 이상 유무를 확인 하여 표 1에 나타내었다.

4) 회로번짐 : 도금 후 Space가 20㎛이하의 회로를 SEM으로 관찰하여, 번짐 유무를 확인하여 표 1에 나타내었다.

5) 도금 밀착성: 테이프에 의한 박리 시험(Peel test)을 실시하여 베이스 금속과 도금층이 분리되어 테이프에 부착하는지를 확인하여 표 1에 나타내었다.

6) 무연 솔더링 접합성 시험: 솔도볼의 풀(Pull) 강도와 파괴모드에 대한 시험은 DAGE 4000 기기로 실시하였다. 풀 스피드(Pull Speed)는 5,000 /sec로 하였고, 시편은 도금 후의 강도를 측정하였고, 실험은 총 30회 실시하여 평균값을 구하였고, 그 결과를 표 1에 나타내었다. 도 9는 솔더 접합 시험 과정을 보여주는 사진이다.

[측정 조건]

측정 방식 : 볼풀(Ball Pull) 테스트, 솔더볼 : 알파메탈 0.45φ SAC305 (Sn-3.OAg-0.5Cu), 리플로우 : 멀티리플로우(BTU 社, VIP-70), 리플로우 조건 : Top 260℃

5) 와이어 본딩 시험: 와이어 본딩의 접합강도 및 파괴 모드를 평가하기 위해 DAGE 4000 기기로 실시하였다. 풀 스피드(Pull speed)는 1,000 ㎛/sec로 하였고, 접합 강도는 시료 30개를 풀 테스트(Pull test)를 한 후 평균 강도 값으로 구하여 표 1에 나타내었다. 도 10은 와이어 본딩 시험 방식을 보여주는 모식도이다.

[측정 조건]

와이어 본딩기 : TPT사 HB-16, 와이어 : 1mil-Au, 스테이지 온도 : 165℃

시험평가결과 : 두께, 단면 및 표면상태, 성능 및 물성

도 6, 7 및 8은 본 발명의 실시예 및 비교예에서 Thin-ENEPIG 공정으로 제조된 PCB에 형성된 미세회로의 단면, 정면 및 표면을 주사전자현미경(SEM)으로 관찰한 사진을 보여준다.

도 6a∼6d의 주사전자현미경(SEM) 사진은 Thin-ENEPIG 공정으로 PCB 상에 형성된 미세회로의 단면을 보여주고, 도 7a∼7d의 주사전자현미경(SEM) 사진은 Thin-ENEPIG 공정으로 PCB 상에 형성된 미세회로의 외관 형태를 보여주고, 도 8a∼8d의 주사전자현미경(SEM) 사진은 Thin-ENEPIG 공정으로 PCB에 형성된 미세회로의 표면 상태를 보여준다.

도 6a, 7a 및 8a (실시예 1) 및 도 6b, 7b 및 8b (실시예 2)로부터, 실시예 1 및 실시예 2에서 본 발명에 따른 Thin-ENEPIG 공정으로 제조된 PCB에 있어서, 구리 표면 및 초박형 무전해 Ni 도금 (Thin-Ni)의 경계면에는 보이드 또는 침식이 없으며 (도 6a 및 6b), 미세회로에는 회로번짐 현상이 보이지 않으며 (도 7a 및 7b), 회로표면에는 핀홀 또는 도금스킵이 보이지 않는다 (도 8a 및 8b). 반면, 도 6c, 7c 및 8c (비교예 1) 및 도 6d, 7d 및 8d (비교예 2)로부터, 종래기술에 따른 Thin-ENEPIG 공정으로 제조된 PCB에 있어서, 구리 표면 및 초박형 무전해 Ni 도금 (Thin-Ni)의 경계면에는 보이드 또는 침식의 형성이 관찰되며 (도 6c 및 6d), 미세회로에는 회로번짐 현상이 관찰되며 (도 7c 및 7c), 회로표면에는 핀홀 또는 도금스킵이 관찰된다 (도 8c 및 8d).

회로번짐의 관점에서 도 7a, 7b, 7c 및 7d를 살펴보면, 도 7a 및 도 7b에는 회로의 라인 사이의 스페이스에 어떠한 번짐현상도 보이지 않지만, 도 7c에서는 라인 표면에 약간의 회로번짐 현상이 관찰되고, 도 7d에서는, 인접한 라인들을 서로 연결시킬 정도로, 라인들 사이에 심한 회로번짐 현상이 관찰됨을 확인할 수 있다.

한편, 도 6, 7 및 8을 근거로 하는 외관(보이드, 침식, 공극, 핀홀)에 대한 시험평가결과는 표 1에 기재된 물성/성능(도금밀착성, 와이어본딩강도, 솔더접합강도 등)에 대한 시험평가결과와 일치함을 알 수 있다.

즉, 표 1에 기재된 물성/성능(도금밀착성, 와이어본딩강도, 솔더접합강도 등)에 대한 시험평가결과를 고려하면, 실시예 1 및 실시예 2에서 본 발명에 따른 Thin-ENEPIG 공정으로 제조된 PCB는 우수한 물성/성능(도금밀착성, 와이어본딩강도, 솔더접합강도 등)을 가지고 있음이 확인된다. 반면, 비교예 1 및 비교예 2에서 종래기술에 따른 Thin-ENEPIG 공정으로 제조된 PCB는 본 발명에 비해 뒤떨어지는 물성/성능(도금밀착성, 와이어본딩강도, 솔더접합강도 등)을 가지고 있음이 확인된다.

따라서, 본 발명에 따른 Thin-ENEPIG 공정은, 우수한 물성/성능을 가지며 라인/스페이스가 10㎛/10㎛인 미세패턴을 갖는 PCB를 제공할 수 있다.

덧붙이면, 표 1의 시험평가결과를 고려하면, 실시예 1 및 실시예 2에서 제조된 미세회로는 초박형 Ni 도금과 후속하는 Pd/Au 도금 사이의 경계면이 균일하고 보이드, 공극 또는 침식이 없어, 시험된 물성 및 성능도 우수함이 확인될 수 있는 반면, 비교예 1 및 비교예 2에서 제조된 미세회로는 초박형 Ni 도금과 후속하는 Pd/Au 도금 사이의 경계면에 존재하는 결함 (보이드 또는 침식)으로 인해, 와이어 본딩성과 솔다접합성 등 최종 제품의 신뢰성이 확보되지 못하는 것이 확인된다.

실시예 1 및 2에서, 무전해 Ni 도금용 전처리 활성화액은 구리 이온 용출제로서 1,3,4-티아디아졸 및 안정화제로서 화학식 1로 표시되는 E0/P0 화합물을 사용하였으며, 초박형 무전해 Ni 도금액은 금속 안정제로서 Sn을 사용하였다. 결과된 초박형 무전해 Ni 도금은 두께 0.1∼0.3㎛이고 3∼7%의 인(P) 및 2∼4%의 은(Ag)을 포함하는 Ni-P-Ag 합금 형태이며, 응력이 최소화하고 비결정의 연성 Ni 형상이 얻어졌으며, 보이드나 핀홀 등의 결함이 없었다.

결과적으로, 본 발명의 무전해 Ni 도금용 전처리 활성화액 및 이를 사용한 초박형 무전해 Ni 도금은 라인/스페이스가 10㎛/10㎛ 이하인 극미세패턴의 Ni/Pd/Au 도금을 총 두께 0.5∼0.7㎛으로 가능하게 함으로써, 극미세패턴의 Thin-EN/EP/IG 공법을 완성시키기에 이르렀다.

본 발명은 인쇄회로기판, 안테나 등의 전자산업분야에서 산업적으로 이용가능하다.

Claims

무전해 니켈 도금을 포함하는 ENEPIG (electroless nickel electroless palladium immersion gold) 표면 처리에 사용되며, 수용성 니켈 화합물, 수용성 은화합물, 환원제, 착화제, 그리고 염화주석, 황산주석, 초산주석, 인산주석, 메탄설폰산주석 및 이들의 혼합물로 구성된 군에서 선택되는 금속 안정제, 그리고 폴리옥시에틸렌글리콘, 폴리옥시알킬렌에테르, 폴리옥시에틸렌알킬아미노에테르, 2-나프틸에틸에테르 및 이들의 혼합물로 구성된 군에서 선택되는 조직미세화제를 포함하는, 무전해 니켈 도금액.
제 1 항에 있어서, 상기 무전해 니켈 도금액은 황산니켈, 염화니켈, 질산니켈, 아세트산니켈 및 이들의 혼합물로 구성된 군에서 선택되는 수용성 니켈 화합물, 황산은, 염화은, 질산은, 아세트산은 및 이들의 혼합물로 구성된 군에서 선택되는 수용성 은화합물, 차아인산, 차아인산나트륨, 차아인산칼륨, 차아인산암모늄 및 이들의 혼합물로 구성된 군에서 선택되는 환원제, 글리코릭산, 락트산, 타트릭산, 말릭산, 아미노숙신산, 사이트릭산, 글루코닉산 및 이들의 혼합물로 구성된 군에서 선택되는 착화제, 염화주석, 황산주석, 초산주석, 인산주석, 메탄설폰산주석 및 이들의 혼합물로 구성된 군에서 선택되는 금속 안정제, 그리고 폴리옥시에틸렌글리콘, 폴리옥시알킬렌에테르, 폴리옥시에틸렌알킬아미노에테르, 2-나프틸에틸에테르 및 이들의 혼합물로 구성된 군에서 선택되는 조직미세화제를 포함하는 것을 특징으로 하는, 무전해 니켈 도금액.
하기 단계를 포함하는 무전해 니켈 도금 방법으로서:
-인쇄회로기판(PCB)을 전처리 또는 활성화하는 단계; 및
-상기 전처리 또는 활성화된 PCB에, 제 1 항에 따른 무전해 니켈 도금액을 사용하여 무전해 니켈을 도금하는 단계.
삭제
삭제
무전해 니켈 도금을 포함하는 ENEPIG (electroless nickel electroless palladium immersion gold) 표면 처리 방법으로서,
인쇄회로기판(PCB)을 전처리 또는 활성화하는 단계; 및
상기 전처리 또는 활성화된 PCB에, 제 1 항에 따른 무전해 니켈 도금액을 사용하여 무전해 니켈을 도금하는 단계;
상기 무전해 니켈 도금 위에 팔라듐을 도금하는 단계; 및
상기 팔라듐 도금 위에 금을 도금하는 단계를 포함하는 것을 특징으로 하는, 무전해 니켈 도금을 포함하는 ENEPIG 표면 처리 방법.
제 6 항에 있어서, 상기 무전해 니켈 도금은 두께 0.1∼0.3㎛의 초박형 무전해 니켈 도금인 것을 특징으로 하는, 무전해 니켈 도금을 포함하는 ENEPIG 표면 처리 방법.
삭제