JPH02265294A - プリント配線板におけるバンプの形成方法 - Google Patents
プリント配線板におけるバンプの形成方法Info
- Publication number
- JPH02265294A JPH02265294A JP1086559A JP8655989A JPH02265294A JP H02265294 A JPH02265294 A JP H02265294A JP 1086559 A JP1086559 A JP 1086559A JP 8655989 A JP8655989 A JP 8655989A JP H02265294 A JPH02265294 A JP H02265294A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- bump
- conductor layer
- bumps
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000007747 plating Methods 0.000 claims abstract description 62
- 239000004020 conductor Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 11
- 238000004806 packaging method and process Methods 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、プリント配線板側に形成されて電子部品を実
装するに際して使用されるバンプに関し、特に電子部品
が所謂フリ・ソプチｙｙｐプ笠の表面実装１目部品であ
る場合に適したバンプの形成方法に関するものである。
装するに際して使用されるバンプに関し、特に電子部品
が所謂フリ・ソプチｙｙｐプ笠の表面実装１目部品であ
る場合に適したバンプの形成方法に関するものである。
（従来の技術）
フリ・ソゾチップ等の表面実装用電子部品は、その下面
に形成したハング等の外部接続端子部を。
に形成したハング等の外部接続端子部を。
これか実装されるべきプリント配線板側のハングと一対
一で突き合わせて、加熱炉内等でこれら両バンプな溶融
することにより、プリント配線に実装されるものである
。この種の表面実装用電子部品は、近年その高集積化か
急速に進み、外部接続端子部であるバンプの数も増大し
てきており、これに伴って各バンプ間の距離も非常に短
くなってきている。従って、プリント配線板側のバンプ
においてもその数か増大し、各バンプ間の距離も短くな
ってきているのである。
一で突き合わせて、加熱炉内等でこれら両バンプな溶融
することにより、プリント配線に実装されるものである
。この種の表面実装用電子部品は、近年その高集積化か
急速に進み、外部接続端子部であるバンプの数も増大し
てきており、これに伴って各バンプ間の距離も非常に短
くなってきている。従って、プリント配線板側のバンプ
においてもその数か増大し、各バンプ間の距離も短くな
ってきているのである。
とＪろて、プリント配線板側のバンプは、一般に導体回
路の一部にメッキを施して形成されるものＣあるか、こ
の導体回路のバンプを形成すべき部分に、第６図に示す
ような大きさの違いかあったり、あるいは導体回路の硬
さか異っていると、第７［７１に示すようにバンプの高
さに違いか発生するやこれは、各導体回路のバンプか形
成されるべき部分のメ・ツキを施す際の導通抵抗にハラ
つきが生ずるためである。もし、プリント配線板側の各
バンプの晶ざにこのような違いがあると、第８図に示す
ように１表面実装用電子部品のバンプをプリント配線板
側の各バンプに対応させて実装しようとする場合、各バ
ンプな確実に接続することか困難となるのである。
路の一部にメッキを施して形成されるものＣあるか、こ
の導体回路のバンプを形成すべき部分に、第６図に示す
ような大きさの違いかあったり、あるいは導体回路の硬
さか異っていると、第７［７１に示すようにバンプの高
さに違いか発生するやこれは、各導体回路のバンプか形
成されるべき部分のメ・ツキを施す際の導通抵抗にハラ
つきが生ずるためである。もし、プリント配線板側の各
バンプの晶ざにこのような違いがあると、第８図に示す
ように１表面実装用電子部品のバンプをプリント配線板
側の各バンプに対応させて実装しようとする場合、各バ
ンプな確実に接続することか困難となるのである。
これに対処するために、例えば、特公昭６０−４１８５
５号公報において提案されているような。
５号公報において提案されているような。
「回路基板トの回路パターンを少なくともＩＣナツプ実
装部を覆うようにツルターレジストを設けて前記ＩＣチ
ップ実装部には￥装さるべきＩＣ千・・ノブの？ＦＢバ
ンプの各々と対ｋ・ニする位置に前記ツルターレジスト
に小穴を設けかつ該小穴の底部に露出した前記回路パタ
ーン而にも半１１バンプを形成し、前記ＩＣチップの半
［■バンプと＋ｉｉｉ記回路パターン面の半［ロハンブ
とを各々突き合わせ接合してギヤングホンディングした
ことを特徴とするＩＣ実装構造」 を採用することも考えられるか、この構造だとプリント
ＰＩ！、線板側の各バンプの間隔を設定することはでき
ても、その高さを制御することは難しいものとなってい
る。従ってこの従来技術は、前述した問題を確実に解決
するものではないものと考えられる。
装部を覆うようにツルターレジストを設けて前記ＩＣチ
ップ実装部には￥装さるべきＩＣ千・・ノブの？ＦＢバ
ンプの各々と対ｋ・ニする位置に前記ツルターレジスト
に小穴を設けかつ該小穴の底部に露出した前記回路パタ
ーン而にも半１１バンプを形成し、前記ＩＣチップの半
［■バンプと＋ｉｉｉ記回路パターン面の半［ロハンブ
とを各々突き合わせ接合してギヤングホンディングした
ことを特徴とするＩＣ実装構造」 を採用することも考えられるか、この構造だとプリント
ＰＩ！、線板側の各バンプの間隔を設定することはでき
ても、その高さを制御することは難しいものとなってい
る。従ってこの従来技術は、前述した問題を確実に解決
するものではないものと考えられる。
（発明か解決しようとする課題〉
未発明は以Ｅ−の実状に鑑みなされたもので、その解決
しようとする課題は、プリント配線板側のバンプの高さ
の違いである。
しようとする課題は、プリント配線板側のバンプの高さ
の違いである。
そして５本発明の目的するところは、表面実装用の電子
部品を実装すべきプリント配線板側の各バンプを、その
各高さか均一となるように形成することのできる方法を
提供することにある。
部品を実装すべきプリント配線板側の各バンプを、その
各高さか均一となるように形成することのできる方法を
提供することにある。
（課題を解決するためのｒ段及び作用ン以上の課題を解
決するために本発明の採った手段は、実織例において使
用する符号を付して説明すると、 「プリント配線板（１０）に対して電子部品を実装する
ために、このプリント配線板（１，１１）−Ｌに設けら
れるべきバンプ（２０）を次の各工程を経て形成する方
法。
決するために本発明の採った手段は、実織例において使
用する符号を付して説明すると、 「プリント配線板（１０）に対して電子部品を実装する
ために、このプリント配線板（１，１１）−Ｌに設けら
れるべきバンプ（２０）を次の各工程を経て形成する方
法。
（イ）絶縁基板（１１）に形成した導体層（１２ａ）上
のバンプ（２０）およびスルーホール（１６）を含む導
体回路（１２）に該当する部分に第一メッキ（１３）を
施す工程； （ロ）この第一メッキ（１３）を含む導体層（１２ａ）
の全面にバンプ（２０）として必要な厚さの第二メッキ
（１４）を施す［程： （ハ）この第二メッキ（１４）七であって少なくともバ
ンプ゛（２０）となる部分にエンチングマスク（１５）
を施した後、第二メッキ（１４）及び導体層（＋２ａ）
をエツチングしてから、エツチングマスク（１５）を剥
離する工程」 である。
のバンプ（２０）およびスルーホール（１６）を含む導
体回路（１２）に該当する部分に第一メッキ（１３）を
施す工程； （ロ）この第一メッキ（１３）を含む導体層（１２ａ）
の全面にバンプ（２０）として必要な厚さの第二メッキ
（１４）を施す［程： （ハ）この第二メッキ（１４）七であって少なくともバ
ンプ゛（２０）となる部分にエンチングマスク（１５）
を施した後、第二メッキ（１４）及び導体層（＋２ａ）
をエツチングしてから、エツチングマスク（１５）を剥
離する工程」 である。
すなわち１本発明に係る方法においては、ｉ１図に示す
ように、まず（イ）絶縁基板（ＩＩ）に形成した導体層
（１２ａ）上のバンプ（２０）およびスルーホール（１
６）を含む導体回路（１２）に該当する部分に第一メッ
キ（１３）を施すことが必要である。このように、絶縁
基板（１１）の導体層（１２ａ） 、）、に第一メッキ
（１３）を形成する必要かあるのは、この第一メッキ（
１３）に、導体層（１２ａ）に対するエツチングレジス
トとして役割を果させるためである。また、この第一メ
ッキ（１３）は、他の目的のために他の部分に同時に形
成しておいてもよいことはｈ然である。
ように、まず（イ）絶縁基板（ＩＩ）に形成した導体層
（１２ａ）上のバンプ（２０）およびスルーホール（１
６）を含む導体回路（１２）に該当する部分に第一メッ
キ（１３）を施すことが必要である。このように、絶縁
基板（１１）の導体層（１２ａ） 、）、に第一メッキ
（１３）を形成する必要かあるのは、この第一メッキ（
１３）に、導体層（１２ａ）に対するエツチングレジス
トとして役割を果させるためである。また、この第一メ
ッキ（１３）は、他の目的のために他の部分に同時に形
成しておいてもよいことはｈ然である。
次いで、第２図に示すように、（ロ）この第一メッキ（
１３）を含む導体層の全面にバンプ（２０）として必要
な厚さの第二メ・ツキ（１４）を施すことか必要である
。この第二メッキ（１４）によって、各バンプ（２０）
として必要な一定高さを確保するためである７勿論、こ
の第二メッキ（１４）は、各バンプ（２０）を構成する
ためのものであるから、これを、本来は第一メッキ（１
：ｌ）、１−にのみ形成すれば十分であるか、各バンプ
の高さが均一となるように形成するために第一メッキ（
１３）を含む導体層の全面に第二メッキ（１４）を施す
のである。
１３）を含む導体層の全面にバンプ（２０）として必要
な厚さの第二メ・ツキ（１４）を施すことか必要である
。この第二メッキ（１４）によって、各バンプ（２０）
として必要な一定高さを確保するためである７勿論、こ
の第二メッキ（１４）は、各バンプ（２０）を構成する
ためのものであるから、これを、本来は第一メッキ（１
：ｌ）、１−にのみ形成すれば十分であるか、各バンプ
の高さが均一となるように形成するために第一メッキ（
１３）を含む導体層の全面に第二メッキ（１４）を施す
のである。
そして、第３図に示すように（ハ）この第二メ・ツキ（
１４）−にであって少なくともバンプ（２０）となる部
分にエツチングマスク（１５）を施した後、第４図に示
すように、第ニーメッキ（１４）及び導体層（１２ａ）
をエツチングし、不要となったエツチングマスク（１５
）をＨｇ＆するのである。これにより、それまで連続し
ていた導体層（１２ａ）が分割されて導体回路（１２）
となるとともに、この導体回路（１２）の−Ｌには第一
メッキ（１３）及び第二メッキ（１４）からなるバンプ
、（２０）か形成されるのである。しかも、各第一メッ
キ（！コ）及び第二メッキ（１４）の厚さはどの部分に
おいても一定であるから、これによって形成された各バ
ンプ（２０）の高さも同一となっている。
１４）−にであって少なくともバンプ（２０）となる部
分にエツチングマスク（１５）を施した後、第４図に示
すように、第ニーメッキ（１４）及び導体層（１２ａ）
をエツチングし、不要となったエツチングマスク（１５
）をＨｇ＆するのである。これにより、それまで連続し
ていた導体層（１２ａ）が分割されて導体回路（１２）
となるとともに、この導体回路（１２）の−Ｌには第一
メッキ（１３）及び第二メッキ（１４）からなるバンプ
、（２０）か形成されるのである。しかも、各第一メッ
キ（！コ）及び第二メッキ（１４）の厚さはどの部分に
おいても一定であるから、これによって形成された各バ
ンプ（２０）の高さも同一となっている。
（実施例）
次に、本発明を実施例に従って詳細に説明する。
まず、銅４） １！ｉ層板に対して第４図に示したスル
ーホール（１６）となるべき穴明けを施してこれに銅メ
ッキを施すつこのようにしたものか、絶縁基板（１１）
に導体層（１２ａ）を形成したものであり、未実施例に
おいては銅層が導体層（１２ａ）となっているのである
。従って、この導体層（１２ａ）は後工程のエンチング
によって導体回路（Ｉ２）となるものであるから、微細
エツチングによって微細な導体回路（１２）が形成でき
るもの、すなわち比較的薄く形成されたものである必要
かある。
ーホール（１６）となるべき穴明けを施してこれに銅メ
ッキを施すつこのようにしたものか、絶縁基板（１１）
に導体層（１２ａ）を形成したものであり、未実施例に
おいては銅層が導体層（１２ａ）となっているのである
。従って、この導体層（１２ａ）は後工程のエンチング
によって導体回路（Ｉ２）となるものであるから、微細
エツチングによって微細な導体回路（１２）が形成でき
るもの、すなわち比較的薄く形成されたものである必要
かある。
このように絶縁基板（Ｉｔ）Ｊ−に形成した導体層（１
２ａ）に対して、導体回路（１２）のパターンとは逆の
パターンのメッキマスクを形成し、このメッキマスクか
ら露出している部分に対してニッケル／金メッキを施し
てこれを第一メッキ（１３）とする。
２ａ）に対して、導体回路（１２）のパターンとは逆の
パターンのメッキマスクを形成し、このメッキマスクか
ら露出している部分に対してニッケル／金メッキを施し
てこれを第一メッキ（１３）とする。
その後、不要となったメッキマスクを剥離して第１図に
示し・たようなものにするのである。
示し・たようなものにするのである。
ここで形成される第一メッキ（１３）は、導体層（１２
ａ）に対するエツチングレジストとして役割を果すもの
であるため、その厚さはそれ程厚くする必要はなく１本
実施例の第一メッキ（１３）を構成しているニッケル及
び金の厚さはそれぞれ５ｇｍ、０．０５〜１４ｍ程度の
ものである。勿論、この１−−メ・ツキ（１コ）として
は、バンプ（２０）となるべき部分およびスルーホール
（１６）を含む導体回路（１２）に形成する必要かある
。
ａ）に対するエツチングレジストとして役割を果すもの
であるため、その厚さはそれ程厚くする必要はなく１本
実施例の第一メッキ（１３）を構成しているニッケル及
び金の厚さはそれぞれ５ｇｍ、０．０５〜１４ｍ程度の
ものである。勿論、この１−−メ・ツキ（１コ）として
は、バンプ（２０）となるべき部分およびスルーホール
（１６）を含む導体回路（１２）に形成する必要かある
。
次に、第２ＬＡに示したように、上記のように形成ｌノ
たものの表面全体にパネルメッキによって銅からなる第
二メッキ（１４）を形成する。この第二メッキ（１４）
は各バンプ（２０）のまたる部分を形成するものである
から、バンプ（２０）として必要な高さ分の厚さを有す
るものとして形成する必要かあり、本実施例においては
、５０〜１００ルｍの厚さのものとした。この第二メッ
キ（１４）はパネルメッキにより全体をメッキする形で
形成されるため、その高さか均一なものとなっている。
たものの表面全体にパネルメッキによって銅からなる第
二メッキ（１４）を形成する。この第二メッキ（１４）
は各バンプ（２０）のまたる部分を形成するものである
から、バンプ（２０）として必要な高さ分の厚さを有す
るものとして形成する必要かあり、本実施例においては
、５０〜１００ルｍの厚さのものとした。この第二メッ
キ（１４）はパネルメッキにより全体をメッキする形で
形成されるため、その高さか均一なものとなっている。
なお、導体層（１２ａ） Ｊｌには部分的に第一メッキ
（１３）が形成されているが、この第一メッキ（１３）
の厚さは、前述したようにせいぜい５．０５μｍ〜６ｐ
ｍの範囲のものであって、第二メッキ（１４）の厚さに
較べれば無視できる範囲のものであり、第二メッキ（１
４）の厚さの均一化を第１１害する程のものではない。
（１３）が形成されているが、この第一メッキ（１３）
の厚さは、前述したようにせいぜい５．０５μｍ〜６ｐ
ｍの範囲のものであって、第二メッキ（１４）の厚さに
較べれば無視できる範囲のものであり、第二メッキ（１
４）の厚さの均一化を第１１害する程のものではない。
その後、第３図に示したように、第二メッキ（１４）上
のバンプ（２０）となるべき部分を覆うエツチングマス
ク（＋５）を形成し、これを介して第二メッキ（１４）
及び導体ｆｉ（１２ａ）をエツチングするのである。そ
して、不要となったエツチングマスク（１５）を剥離す
ることにより、第４図に示したような均一な高さのバン
プ（２０）を有するプリント配線板（１０）が形成でき
るのである。このように形成したプリント配線板（１０
）の各バンプ（２０）においては。
のバンプ（２０）となるべき部分を覆うエツチングマス
ク（＋５）を形成し、これを介して第二メッキ（１４）
及び導体ｆｉ（１２ａ）をエツチングするのである。そ
して、不要となったエツチングマスク（１５）を剥離す
ることにより、第４図に示したような均一な高さのバン
プ（２０）を有するプリント配線板（１０）が形成でき
るのである。このように形成したプリント配線板（１０
）の各バンプ（２０）においては。
その高さか全て均一であった。
このように形成したプリント配線板（１口）に対しては
、＠５図に示すように、スルーホール（１６）ｆ：やバ
ンプ（２０）が形成されていない導体回路（１２） ｈ
等にソルダーレジスト被膜（１Ｂ）を形成するとともに
、必要に応じて各バンプ（２０）に対して半田を施し、
必要に応じて他の部分にニッケル／金等の第三メッキ（
１７）を施すゆこのようにした場合にはバンプ（２０）
以外でニッケル／金メッキが施された部分においてワイ
ヤーボンディングができ、一方各バンプ（２０）におい
て表面実装用の電子部品の接続かできるのである。すな
わち、一つのプリント配線板（ｌＯ）において複数種類
の接続方法を採用することができる。
、＠５図に示すように、スルーホール（１６）ｆ：やバ
ンプ（２０）が形成されていない導体回路（１２） ｈ
等にソルダーレジスト被膜（１Ｂ）を形成するとともに
、必要に応じて各バンプ（２０）に対して半田を施し、
必要に応じて他の部分にニッケル／金等の第三メッキ（
１７）を施すゆこのようにした場合にはバンプ（２０）
以外でニッケル／金メッキが施された部分においてワイ
ヤーボンディングができ、一方各バンプ（２０）におい
て表面実装用の電子部品の接続かできるのである。すな
わち、一つのプリント配線板（ｌＯ）において複数種類
の接続方法を採用することができる。
（発明の効ｒＪ！、）
以上詳述１ノだ通り、本発明においては、Ｌ記実施例に
て例示した如く、 「（イ）絶縁基板（１１）に形成した導体層（１２ａ）
上のバンプ（２０）およびスルーホール（１６）を含む
導体回路（１２）に該当する部分に第一メッキ（１３）
を施す１稈： （ロ）この第一メッキ（１コ）を含む導体層（＋２ａ）
の全面にバンプ（２０）として必要なＨさの第二メッキ
（１４）を施すＴ程； （ハ）この第二メッキ（１４）上であって少なくともバ
ンプ（２０）となる部分にエツチングマスク（１５）を
施した後、第一メッキ（１４）及び導体層（１２ａ）を
工・ツチングしてから、エツチングマスク（１５）を剥
離する−「程」 により、バンプ（２０）を有するプリント配線板（１０
）を形成するようにしたことにその特徴があり、これに
より１表面実装用の電子部品を実装すべきプリント配線
板（１０）側の各バンプ（２０）を、その各高さか均一
となるように形成することのできる方法を堤供すること
ができるのである。
て例示した如く、 「（イ）絶縁基板（１１）に形成した導体層（１２ａ）
上のバンプ（２０）およびスルーホール（１６）を含む
導体回路（１２）に該当する部分に第一メッキ（１３）
を施す１稈： （ロ）この第一メッキ（１コ）を含む導体層（＋２ａ）
の全面にバンプ（２０）として必要なＨさの第二メッキ
（１４）を施すＴ程； （ハ）この第二メッキ（１４）上であって少なくともバ
ンプ（２０）となる部分にエツチングマスク（１５）を
施した後、第一メッキ（１４）及び導体層（１２ａ）を
工・ツチングしてから、エツチングマスク（１５）を剥
離する−「程」 により、バンプ（２０）を有するプリント配線板（１０
）を形成するようにしたことにその特徴があり、これに
より１表面実装用の電子部品を実装すべきプリント配線
板（１０）側の各バンプ（２０）を、その各高さか均一
となるように形成することのできる方法を堤供すること
ができるのである。
第１図〜第４図は本発明に係る方法を順を追って示すも
のであり、第１図は絶縁基板の導体Ｍ）：に第一メッキ
を施した状態の部分拡大断面図、第２図は全体に第二メ
ッキを施した状態の部分拡大断面図、第３図は第二メッ
キ上にエツチングマスクを施した状態の部分拡大断面図
、第４図は完成したバンプを有するプリント配線板の部
分拡大断面図、ｔｌＩＩｓ図は更に第三メッキを施した
状態の部分拡大断面図である。 第６ ｆ２Ｉ−第８図は従来の技術を示すものてあり、
第６１″４は太さ等が異なる導体回路の先端にバンプを
形成した場合の部分拡大沿面１″Ａ、第７図はｔ’ｓ
６１：４の断面図、第８１３は従来のハングを介して表
面実装用電子部品な実装する状態を示した部分拡大断面
図である。 符 号 の 説、 明 ｌＯ・・・プリント配線板、１１・・・絶縁基板、１２
・・・導体回路、１２３・・・導体層、
のであり、第１図は絶縁基板の導体Ｍ）：に第一メッキ
を施した状態の部分拡大断面図、第２図は全体に第二メ
ッキを施した状態の部分拡大断面図、第３図は第二メッ
キ上にエツチングマスクを施した状態の部分拡大断面図
、第４図は完成したバンプを有するプリント配線板の部
分拡大断面図、ｔｌＩＩｓ図は更に第三メッキを施した
状態の部分拡大断面図である。 第６ ｆ２Ｉ−第８図は従来の技術を示すものてあり、
第６１″４は太さ等が異なる導体回路の先端にバンプを
形成した場合の部分拡大沿面１″Ａ、第７図はｔ’ｓ
６１：４の断面図、第８１３は従来のハングを介して表
面実装用電子部品な実装する状態を示した部分拡大断面
図である。 符 号 の 説、 明 ｌＯ・・・プリント配線板、１１・・・絶縁基板、１２
・・・導体回路、１２３・・・導体層、
【３・・・第一
メッキ、１４・・・第二メッキ、＋５−・・エツチング
マスク、】６・・・スルーホール、 ２０−・・バンプ
。
メッキ、１４・・・第二メッキ、＋５−・・エツチング
マスク、】６・・・スルーホール、 ２０−・・バンプ
。
Claims (1)
- 【特許請求の範囲】 プリント配線板に対して電子部品を実装するために、こ
のプリント配線板上に設けられるべきバンプを次の各工
程を経て形成する方法。 （イ）絶縁基板に形成した導体層上の前記バンプおよび
スルーホールを含む導体回路に該当する部分に第一メッ
キを施す工程； （ロ）この第一メッキを含む導体層の全面に前記バンプ
として必要な厚さの第二メッキを施す工程； （ハ）この第二メッキ上であって少なくとも前記バンプ
となる部分にエッチングマスクを施した後、前記第二メ
ッキ及び導体層をエッチングしてから、前記エッチング
マスクを剥離する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086559A JP2717198B2 (ja) | 1989-04-05 | 1989-04-05 | プリント配線板におけるバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086559A JP2717198B2 (ja) | 1989-04-05 | 1989-04-05 | プリント配線板におけるバンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02265294A true JPH02265294A (ja) | 1990-10-30 |
| JP2717198B2 JP2717198B2 (ja) | 1998-02-18 |
Family
ID=13890371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1086559A Expired - Lifetime JP2717198B2 (ja) | 1989-04-05 | 1989-04-05 | プリント配線板におけるバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2717198B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327187A (ja) * | 1992-05-18 | 1993-12-10 | Ishihara Chem Co Ltd | プリント配線板及びその製造法 |
| WO1998031204A1 (en) * | 1997-01-10 | 1998-07-16 | Ibiden Co., Ltd. | Printed wiring board and method of manufacturing the same |
| SG84538A1 (en) * | 1998-07-03 | 2001-11-20 | Sumitomo Metal Mining Co | Wiring board for bump bonding, semiconductor device assembled from the wiring board and manufacturing method of wiring board for bump bonding |
| US6518513B1 (en) | 1997-06-06 | 2003-02-11 | Ibiden Co. Ltd. | Single-sided circuit board and method for manufacturing the same |
-
1989
- 1989-04-05 JP JP1086559A patent/JP2717198B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327187A (ja) * | 1992-05-18 | 1993-12-10 | Ishihara Chem Co Ltd | プリント配線板及びその製造法 |
| WO1998031204A1 (en) * | 1997-01-10 | 1998-07-16 | Ibiden Co., Ltd. | Printed wiring board and method of manufacturing the same |
| US6284353B1 (en) | 1997-01-10 | 2001-09-04 | Ibiden Co., Ltd. | Printed wiring board and method of manufacturing the same |
| US6986917B2 (en) | 1997-01-10 | 2006-01-17 | Ibiden Co., Ltd. | Printed wiring board and method of manufacturing the same |
| US7594320B2 (en) | 1997-01-10 | 2009-09-29 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| US7765692B2 (en) | 1997-01-10 | 2010-08-03 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| US6518513B1 (en) | 1997-06-06 | 2003-02-11 | Ibiden Co. Ltd. | Single-sided circuit board and method for manufacturing the same |
| US7721427B2 (en) | 1997-06-06 | 2010-05-25 | Ibiden Co., Ltd. | Method for manufacturing single sided substrate |
| SG84538A1 (en) * | 1998-07-03 | 2001-11-20 | Sumitomo Metal Mining Co | Wiring board for bump bonding, semiconductor device assembled from the wiring board and manufacturing method of wiring board for bump bonding |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2717198B2 (ja) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02265294A (ja) | プリント配線板におけるバンプの形成方法 | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JPH02237142A (ja) | 半導体搭載用基板の製造方法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JPH11145607A (ja) | 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH05308179A (ja) | 表面実装部品の実装方法 | |
| JPH06177277A (ja) | 半導体装置の製造方法 | |
| JPH10126026A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPS5814626Y2 (ja) | 多層プリント板 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
| JPH09306955A (ja) | フィルムキャリアおよびその製造方法 | |
| JPH0548269A (ja) | 多層配線基板の製造方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPH07111374A (ja) | プリント配線基板及びその製造方法 | |
| JPH01307237A (ja) | 薄い可撓性基板構造体 | |
| JPS60198888A (ja) | ステンシルスクリ−ン装置 | |
| JPH03175695A (ja) | スルホールプリント配線板の製造方法 | |
| JPH0353793B2 (ja) | ||
| JPH0417387A (ja) | プリント回路基板の製造方法 | |
| JPH11150364A (ja) | 両面プリント配線板の製造方法 | |
| JPH11154778A (ja) | 印刷回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 12 |